JP3987244B2 - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP3987244B2 JP3987244B2 JP25777699A JP25777699A JP3987244B2 JP 3987244 B2 JP3987244 B2 JP 3987244B2 JP 25777699 A JP25777699 A JP 25777699A JP 25777699 A JP25777699 A JP 25777699A JP 3987244 B2 JP3987244 B2 JP 3987244B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- program
- storage medium
- electronic device
- download
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/66—Updates of program code stored in read-only memory [ROM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子機器に係わり、特にメモリに格納された制御プログラムにより動作し、且つＩＣカ−ドのような着脱可能なメモリ手段からプログラムをダウンロードする機能を有する画像形成装置等の電子機器に関する。
【０００２】
【従来の技術】
従来のデジタル複写機やレーザプリンタ等の画像形成装置の動作は、プログラムにより制御される。したがって、従来の画像形成装置には、プログラムが格納されたＲＯＭが設けられ、このプグラムを実行することにより各部の動作の制御が行われている。
【０００３】
しかし、バグ等の不具合により制御するプログラムに変更の必要が生じた場合には、プログラムが格納されたＲＯＭを交換する作業を行わなければならなかった。このＲＯＭ交換作業はＲＯＭが交換できるレベルまで装置を分解しなければならなかった。特に、装置が完成品である場合には、その交換作業に多大な労力と長時間が費やされるという問題があった。
【０００４】
上述のようなＲＯＭ交換作業時間を軽減するため、フラッシュＲＯＭにプログラムを保持し、プログラムの変更の必要が生じた場合には、外部装置例えばホストコンピュ−タから新規プログラムを供給してフラッシュＲＯＭに書込むことが行われている。特開平８−７７０４０号公報は、ホストコンピュ−タによるフラッシュメモリの書き換え制御を開示している。この書き換え制御によれば、コンピュ−タ通信によってフラッシュＲＯＭのプログラムデ−タを書き換える場合、画像形成装置が動作中か中間状態か異常状態かをチェックして、ダウンロ−ドに適した状態のときにダウンロ−ドを実行し、画像形成装置の暴走を回避する。
【０００５】
近年では、ＩＣカード等の外部記憶装置を画像形成装置に接続し、ＩＣカードのプログラムをフラッシュＲＯＭにダウンロードすることによりプログラムの更新又は書き換えを行う方法も採られるようになり、プログラム更新作業時間は大幅に短縮されている。この場合、ＩＣカードを装置に接続することによって、メモリマップにおいてフラッシュＲＯＭとＩＣカードとのアドレスの入れ換えが行われる。これにより、ＩＣカードに格納されたプログラムに基づいて装置が起動され、フラッシュＲＯＭへのプログラムのダウンロードが行われる。
【０００６】
このようなプログラムのダウンロードを行うために、特開平１０−１４５５７１号公報は、プログラムの変更によりＩＣカードからフラッシュＲＯＭへとプログラムの書込みが行われる際、間違ったプログラムの書き込みを防止することや不揮発性メモリに格納されているデータ等が破壊されることを防止することが開示されている。不揮発性メモリに格納されるデータは、装置の電源が切られても保持しておくべきデータであり、装置の動作条件に関するデータが含まれる。また、例えば、装置がレンタルの複写機であった場合は、課金情報を得るための情報、例えばコピー枚数の情報等が不揮発性メモリに格納される。
【０００７】
また、画像形成装置におけるＩＣ力一ドの今後の利用方法として、例えばフラシュＲＯＭに格納された本体プログラムにデータテーブルを追加する処理のように、オプションプログラム用として利用する方法も考えられる。この場合、ＩＣカードを接続して装置を作動することにより、ユーザは標準仕様以外の機能を利用することが可能となる。
【０００８】
【発明が解決しようとする課題】
上述のような構成を有する画像形成装置は、ＩＣカードに格納されたプログラムのダウンロード処理において、電源がＯＮされてからＯＦＦされるまでの間、たとえ目的のプロブラムのダウンロードが終了していても、本体装置はＩＣカードに格納されたプログラムにより動作することになる。
【０００９】
通常、ＩＣカードの接続部（コネクタ）は、作業性を重視するために簡単に抜き差しができるような場所に設けられる。したがって、電源ＯＮのまま不用意にＩＣカードを抜いてしまったり、事故で抜けてしまったというような場合、本体装置で現在稼働中のプログラムが動作しなくなることが考えられる。このような場合、本体装置が誤動作したり、本体装置の部品が誤動作により損傷を受けるというようなことが考えられる。
【００１０】
さらに、従来はＩＣカードは主にダウンロード専用であったため、本体装置にＩＣカードを接続することによリ、メモリマップ上に登録されたデバイスとしてフラッシュＲＯＭとＩＣカードとのアドレスの入れ換えを行い、ＩＣカードのプログラムによリ本体装置を立ち上げればよかった。しかしながら、上述のようにオプションプログラム用として使用する場合には、ＩＣカードの接続が検知されることによって、自動的にＩＣカード上のプログラムで本体装置を動作させてしまうことになる。この場合、ＩＣカードに格納されているプログラムが選択されるために、本体装置のフラッシュＲＯＭに格納されたプログラムで動作させることができなくなる。すなわち、ＩＣカードをオプションプログラム用として利用することができなくなる。したがって、ＩＣカードをオプションプログラム用とて利用する場合には、特別な操作を行うことによって、本体装置のフラッシュＲＯＭから起動させるようにすることが必要であった。このような、特別な操作はユーザにとって使い勝手が悪いという問題があった。
【００１１】
ところで、画像形成装置の場合、装置固有の設定値や顧客情報等のユーザー固有データは不揮発性メモリに保存される。装置又はメイン制御基板を交換する時には、不揮発性メモリを載せ替えることにより情報の引継を行い、再設定等を不要にすることが一般的に行われている。
プログラムのダウンロードのために本体装置をＩＣカードのプログラムにより起動した場合に、ＩＣカードの不完全接続によるプログラム暴走等の誤動作で不揮発性メモリに格納されていたユーザー固有データを書き換えてしまうといった問題が生じる可能性があった。
【００１２】
本発明は上述の問題点に鑑みなされたものであり、ＩＣカードのような着脱可能な記憶媒体とフラッシュＲＯＭのような書き換え可能な記憶部からのプログラムの読み込みを簡単な操作で切り換えることができる電子機器を提供することを目的とする。
また、ダウンロード終了後にはＩＣカードが抜けてもプログラムが暴走することのない電子機器を提供することを目的とする。
【００１３】
さらに、ＩＣカードをダウンロード用にもオプションプログラム用としても使用することができる電子機器を提供することを目的とする。
また、ＩＣカードからプログラムをダウンロードしている間に、不意にＩＣカードが外れてしまった場合でも、本体装置の不揮発性メモリに保存されたデータが書き換えられたり、消失したりすることを防止できる電子機器を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上述の目的を達成するために、請求項１記載の発明によれば、
本体装置内の記憶手段に格納された第１のプログラムにより起動する電子機器において、着脱可能な記憶媒体が該本体装置に接続された場合、該本体装置内の該記憶手段と該本体装置に接続された該記憶媒体との間でアドレスの入れ換えを行い、該記憶媒体に格納されている第２のプログラムにより起動する電子機器であって、
前記記憶媒体に格納されている前記第２のプログラムのダウンロードの指示がなされたときに、該ダウンロードが終了したか否かを判定する判定手段と、
所定のデータの入力に基づいて、前記記憶媒体に格納されている前記第２のプログラムと前記記憶手段に格納されている前記第１のプログラムの一方を選択する切換手段と、
前記切換手段により選択された前記第１のプログラム又は前記第２のプログラムを実行させる制御手段と
を有し、
前記記憶媒体に格納されている前記第２のプログラムにより起動することによってダウンロードの指示を行い、前記判定手段により該ダウンロードが終了したと判定されると、ダウンロードした前記第２のプログラムによる動作に切り換えて前記記憶媒体に格納されている前記第２のプログラムは使用しないことにより、前記記憶媒体を論理的に切り離すことを特徴とする電子機器が提供される。
【００１５】
上述の構成によれば、ＩＣカード等の記憶媒体を用いてプログラムのダウンロードを行う場合、ダウンロード終了後にＩＣカードとＣＰＵ等の制御手段のメモリマップのアドレスを入れ換えて本体装置の記憶部のプログラム動作に切リ換えることにより、ＩＣカードが抜けてしまっても、本体装置は正常に動作を続けることができる。
【００１６】
また、請求項２に記載の発明は請求項１記載の電子機器であって、
前記記憶媒体が前記本体装置に接続されているか否かを検知する検知手段と、
前記第２のプログラムの前記本体装置へのダウンロードの指示を入力するためのスイッチと
を更に有し、
前記切換手段は、前記電子機器の電源が投入されたときに、前記記憶媒体の接続が検知され且つ前記スイッチにより前記第２のプログラムのダウンロードの指示が入力されたときに、前記本体装置のメモリマップにおける前記記憶手段のアドレスと前記記憶媒体のアドレスとを入れ換える構成とする。
【００１７】
これにより、記憶媒体の接続信号とスイッチ操作後の電源投入の操作により読み込むプログラムを第１のプログラムから第２のプログラムに切り換えることで、記憶媒体をダウンロード用としてもオプションプログラム用としても使用できる。よって、ユーザにとって使い勝手が改善される。
また、請求項３記載の発明は、請求項２記載の電子機器であって、
前記電子機器の電源が投入されたときに、前記記憶媒体が接続されていないことが検知され且つ前記スイッチにより前記第２のプログラムのダウンロードの指示が入力されたときに、エラーメッセージを出力するエラーメッセージ出力手段を更に有する構成である。
【００１８】
これにより、記憶媒体の未接続信号とスイッチ操作後の電源投入においては、ＩＣカードが未接続の状態でダウンロード操作が行われたことをユーザに伝え、記憶媒体の接続を促すことができる。
また、請求項４に記載の発明は、請求項２又は３記載の電子機器であって、
前記電子機器の電源が切られているときに保存されるべきデータを格納する不揮発性メモリと、
前記電子機器の電源が投入されたときに、前記記憶媒体が接続されていないことが検知され且つ前記スイッチにより前記第２のプログラムのダウンロードの指示が入力されたときに、前記不揮発性メモリに対するアクセスを禁止する第１のアクセス禁止手段と
を更に有する構成である。
【００１９】
これにより、ＩＣカードが未接続の状態でダウンロードの操作が行われたとき、不用意な不揮発性メモリヘのアクセスが防止され、不揮発性メモリに保存されているデータを保護することができる。
また、請求項５記載の発明は、請求項４記載の電子機器であって、
前記記録媒体からの前記第２のプログラムの読み出しが開始され後に前記検知手段が前記記憶媒体が接続されていないことを検知したときに、前記不揮発性メモリに対するアクセスを禁止する第２のアクセス禁止手段を更に有する構成とする。
【００２０】
これにより、スイッチの操作があって電源がＯＮになったときには記憶媒体が接続されており、記憶媒体の第２のプログラムよりブートを開始した後、例えば抜き出しか接触不良によって記憶媒体接続されていない状態になると、第２の禁止手段は不揮発性メモリの読み書きを禁止する。したがって、不揮発性メモリに保存されているデータの破壊が回避される。
【００２１】
また、請求項６に記載の発明は、請求項４記載の電子機器であって、
前記記録媒体からの前記第２のプログラムの読み出しが開始され後に前記検知手段が前記記憶媒体が接続されていないことを検知したときに、前記不揮発性メモリに対する書き込みのみを禁止する書き込み禁止手段を更に有する構成とする。
【００２２】
これにより、スイッチの操作があって電源がＯＮになったときには記憶媒体が接続されており、記憶媒体の第２のプログラムよりブートを開始した後、例えば抜き出しか接触不良によって記憶媒体接続されていない状態になると、書き込み禁止手段は不揮発性メモリへの書き込みのみを禁止するので、不揮発性メモリに保存されているデータはダウンロードにも利用でき、しかも、不揮発性メモリに保存されたデータの破壊が回避される。
【００２３】
本発明の他の目的、特徴及び利点は、添付の図面を参照した以下の説明により一層明らかになるであろう。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
（実施の形態１)
図1 は本発明の実施の形態1 による画像形成装置の一例であるデジタル複写機の概略構成を示すブロック図である。図１において、デジタル複写機（画像形成装置）１は、本体制御基板２、読取制御部３、書込制御部４、電子写真プロセス部５、表示部６、特定スイッチ（ＳＷ）７、及び電源部８よりなる。電源部８には電源スイッチ（ＳＷ）８−１が接続されている。ＩＣカード９は本体制御基板２に接続される。デジタル複写機１の読取制御部３によって読み取られた画像信号は、本体制御基板２を経由して書込制御部４に送られる。書込制御部４は、供給された画像信号に従って電子写真プロセス部５を制御する。電子写真プロセス部で、静電潜像等の画像形成処理が行われ、その後一連の電子写真プロセスが行われ記録用紙上に画像が形成される。
【００２５】
図２は本実施の形態１におけるデジタル複写機の本体制御基板の構成を示すブロック図である。ここで、図１において説明した構成部品と同じ部品には同一の符号を付す。図２に示すように、本体制御基板２は、ＣＰＵ１０、アドレスデコーダ１１、セットＩＣ１２、ＮＶＲＡＭ〈不揮発性メモリ）１３、フラッシュＲＯＭ１４、ＩＣカード接続検知手段１５及びＩＣカードコネクタ１６を有する。特定スイッチ７を含む表示部６はアドレスデコーダ１１に接続される。また、ＩＣカード９はＩＣカードコネクタ１６に離脱可能に接続される。
【００２６】
図３（ａ）はデジタル複写機１が通常モードにおいて動作するときのメモリマップを示し、図３（ｂ）はアドレス入れ替えモードにおいて動作するときのメモリマップ示す。図４は特定スイッチ７のＯＮ／ＯＦＦ信号について示す図であり、図５はアドレスデコーダ１１の回路図である。また、図６は図５に示した回路のタイミングチャートである。
【００２７】
以下に本実施の形態１によるデジタル複写機の動作について説明する。まず、図１の電源スイッチ８−１がＯＮとされることによって、本体制御基板２も含めたデジタル複写機１の各部に電源が供給される。そして、図２に示す本体制御基板２のリセットＩＣ１２から出力されるリセット信号（ＸＲＥＳＥＴ）が、リセット中を表す「Ｌ」レベルからリセット解除を表す「Ｈ」レベルになると、ＣＰＵ１０はリセットベクタのアドレスを出力する。ＣＰＵ１０より出力されたアドレスはアドレスデコーダ１１によってデコードされ、図３のメモリマップに基づいて各デバイスヘのチップセレクト信号（ＸＣＳ）がアクティブとなる。
【００２８】
アドレスデコーダ１１は、図５に示すように４ｔｏ１６アドレスデコーダ( 以下、アドレスデコーダという）であり、Ａ２３〜Ａ２０のアドレス入力に従って各アドレスごとにチップセレクト信号が出力される。
まず、図５に示す回路において、通常モード時の動作を図３に示すタイミングチャートを参照しながら説明する。通常モード時は、特定スイッチ７がＯＦＦ状態（ＸＳＷ−ＯＮ＝「Ｈ」）のとき電源がＯＮとされるので、バッファ（ＢＵＦＦ１）の出力は「Ｈ」となる。リセットの期間中（ＸＲＥＳＥＴ＝「Ｌ」）、
ＡＮＤ２の出力は「Ｈ」となり、ＡＮＤ３の出力は「Ｌ」となるので、フリップフロップ（ＦＦ１）はクリアされる。したがって、ＦＦ１の／Ｑ出力は「Ｈ」となり、その後リセット信号（ＸＲＥＳＥＴ）が「Ｌ」から「Ｈ」となった時点でＦＦ１の／Ｑ出力が「Ｈ」に固定される。その結果、ＦＦ１の／Ｑ出力が「Ｈ」となるので、ＡＮＤ５とＡＮＤ７の出力が「Ｈ」に固定される。また、ＡＮＤ４とＡＮＤ６の出力はアドレスデコーダ１１の出力によって変化する。
【００２９】
このように、図３（ａ）に示す通常モードに示したメモリマップに従って、各デバイスヘチップセレクト信号が出力されることになる。例えば、リセットベクタのアドレスが「０ｘ００００００」の場合には、フラッシュＲＯＭへのチップセレクト信号がアクティブとなり、フラッシュＲＯＭからプログラムが読み出される。ＣＰＵ１０はこのプログラムを基に動作を開始し、その後は一連の制御プログラムに従って本体装置が制御される。
【００３０】
次に、アドレス入れ換えモード時の動作について、図７に示すタイミングチャートを用いて説明する。アドレス入れ換えモード時は、特定スイッチ７がＯＮの状態（ＸＳＷ−ＯＮ＝「Ｌ」）のときに電源がＯＮとなるので、ＢＵＦＦ１の出力は「Ｌ」となる。リセットの期間中（ＸＲＥＳＥＴ＝「Ｌ」）、ＡＮＤ２の出力は「Ｌ」となり、ＡＮＤ３の出力は「Ｈ」となるのでＦＦ１がプリセットされる。したがって、ＦＦ１の／Ｑ出力は「Ｌ」となり、リセット信号（ＸＲＥＳＥＴ）が「Ｌ」から「Ｈ」となった時点でＦＦ１の／Ｑ出力が「Ｌ」に固定される。
【００３１】
ＦＦ１の／Ｑ出力が「Ｌ」となると、ＡＮＤ４とＡＮＤ６の出力が「Ｈ」となる。また、ＡＮＤ５とＡＮＤ７の出力はアドレスデコーダ１１の出力によって変化する。このとき、ＡＮＤ５とＡＮＤ７とを介したアドレスデコーダ１１からの出力がフラッシュＲＯＭ１４とＩＣカード９へのチップセレクト信号において、上述の通常モード時と入れ代わって接続されることになるので、図３（ｂ）に示すアドレス入れ換えモードのメモリマップに従って各デバイスヘチップセレクト信号が出力される。
【００３２】
以上の図６及び図７のタイミングチャートにより説明した「通常モード」と「アドレス入れ換えモード」において、ＸＲＥＳＥＴが「Ｌ」から「Ｈ」となった時点でＦＦ１の／Ｑ出力を固定しているので、動作中のメモリマップの「通常モード」と「アドレス入れ換え」の切り換えについては触れていない。
しかしながら、本実施の形態１では、図５に示すようにＦＦ１のＤ入力へのデータアクセス（ＤＡＴＡ）によりＦＦ１の／Ｑ出力を任意に切り換えることができる。これにより、図７の「アドレス入れ換えモード」で起動し、ダウンロード終了後にプログラムによりＦＦ１のＤ入力にアクセスして、ＦＦ１の／Ｑ出力を「Ｈ」とすることにより「通常モード」に切り換えて、フラッシュＲＯＭ１４に格納された一連の制御プログラムを動作させることが可能となる。よって、ダウンロード終了後はＩＣカード９に格納されているプログラムは使用しないことになり、ＩＣカード９を論理的に切り離すことができる
この動作を図８に示すフローチャートに基づき説明する。新たなプログラムのダウンロードを行うために、画像形成装置１の特定スイッチ７を押しながら電源スイッチ８−１をＯＮとする（ステップ１）。画像形成装置１は上述のアドレスデコーダ１１における「アドレス入れ換えモード」にて起動される（ステップ２）。続いて、選択されたデバイスであるＩＣカード９カードから読み出されたプログラムによリダウンロードの指示がなされ（ステップ３）、ダウンロードの処理が行われる（ステップ４）。つぎに、ダウンロードの処理が終了したかた否かが判定される（ステップ５）。ダウンロードの処理が終了したと判定されると、図５に示すＦＦ１のＤ入力へ「Ｌ」を入力することにより／Ｑ出力を「Ｈ」とする（ステップ６）。これにより、上述した「通常モード」のデバイスが選択され（ステップ７）、フラッシュＲＯＭ１４からのプログラムにより動作することができる。
【００３３】
（実施の形態２）
図９は本発明の実施の形態２によるアドレスデコーダの回路図である。図１０はＩＣカード接続検知回路を示す図である。図９に示すように、特定スイッチ７のＯＮ信号（ＸＳＷ−ＯＮ）と図１０に示すＩＣカードの接続信号（ＸカードＯＮ）とをＡＮＤ１に入力することによって、ＩＣカードの接続が検知される。また、このとき特定スイッチ７がＯＮの状態で電源スイッチ８−１がＯＮとされたときに（表１）に示すように「アドレス入れ換えモード」を設定することができる
【００３４】
【表１】
【００３５】
（表１）においてＦＦ１の／Ｑ出力が「Ｈ」のときは「通常モード」が設定され、／Ｑ出力が「Ｌ」のときは「アドレス入れ換えモード」が設定される。
次に、本実施の形態２における「通常モード」での動作を図１１に示すタイミングチャートを参照しながら説明する。「通常モード」時は、ＩＣカード未接続（ＸカードＯＮ＝「Ｈ」）又は特定スイッチ７がＯＦＦ状態（ＸＳＷ−ＯＮ＝「Ｈ」）のときに電源がＯＮとされるので、ＡＮＤ１の出力は「Ｈ」となり、図６と同様に画像形成装置は「通常モード」で起動される。上述の条件以外にも、ＸカードＯＮ＝「Ｈ」且つＸＳＷ−ＯＮ＝「Ｌ」、又はＸカードＯＮ＝「Ｌ」且つＸＳＷ−ＯＮ＝「Ｈ」の場合にも「通常モード」が設定される。
【００３６】
次に、「アドレス入れ換えモード」時の動作を図１２に示すタイミングチャートを参照しながら説明する。「アドレス入れ換えモード」時は、ＩＣカード接続が検知され（ＸカードＯＮ＝「Ｌ」）、且つ特定スイッチ７がＯＮ状態（ＸＳＷ−ＯＮ＝「Ｌ」）のときに電源がＯＮとされるので、ＡＮＤ１の出力は「Ｌ」となり、図７と同様に画像形成装置は「アドレス入れ換えモード」により起動される。
【００３７】
以上説明したように本実施の形態２は、上述の実施の形態１における図5 に示すＢＵＦＦ１に代えて図９に示すようにＡＮＤ１を設け、その入力として特定スイッチ７のＯＮ信号（ＸＳＷ−ＯＮ）＝とＩＣカードの接続信号（ＸカードＯＮ）を加えて構成したものである。このように、本実施の形態２は、「通常モード」と「アドレス入れ換えモード」の切リ換えを行う際に、ＩＣカードの接続状態を確認するものである。また、前記「通常モード」と「アドレス入れ換えモード」の動作においては、上述の実施の形態１と同様であるため、その重複する説明は省略する。
【００３８】
以上のことから、ＩＣカードの接続確認を行うことによって特定スイッチ７をＯＮ状態で電源スイッチ８−１をＯＮとする操作により、ＩＣカードからのプログラムによりダウンロード処理を行うことができる。また、上述のように特定スイッチをＯＦＦ状態として電源スイッチをＯＮとすることで、画像形成装置をフラッシュＲＯＭ１４からのプログラムで動作させてＩＣカードをオプションプログラム用として用いることができる。
【００３９】
（実施の形態３）
図１３は本発明の実施の形態３におけるアドレスデコーダの回路図である。本実施の形態３は、実施の形態２を示す図９にＩＣカード接続エラーを出力する回路を設けたものである。本実施の形態３のＩＣカード接続エラーを出力する動作を図１４に示すタイミングチャートを参照しながら説明する。また、その他の動作については、実施の形態１及び２において説明したものと同様であるため省略する。
【００４０】
図１４のタイミングチャートに示すように、特定スイッチ７がＯＮ状態（ＸＳＷ−ＯＮ＝「Ｌ」）で電源ＯＮとなったときに、ＩＣカードが非接続状態（ＸカードＯＮ＝「Ｈ」）であった場合は、ＡＮＤ１１の出力は「Ｌ」となる。リセット（ＸＲＥＳＥＴ＝「Ｌ」）の期問中、ＡＮＤ１２の出力は「Ｌ」となり、ＡＮＤ１３の出力は「Ｈ」となるのでＦＦ１１がプリセットされる。そして、ＦＦ１１のＱ出力は「Ｈ」となり、／Ｑ出力は「Ｌ」となり、ＸＲＥＳＥＴが「Ｌ」から「Ｈ」となった時点でＦＦ１のＱ出力が固定される。この時は、図１１に示すタイミングチャートと同様に「通常モード」で立ち上がるので、フラッシュROM よリ起動したプログラムによりＦＦ１１のＱ出力の状態をチェックを行う。ＦＦ１１のＱ出力が「Ｈ」の場合はカード接続エラーとしてエラーメッセージを出力し、適正なＩＣカードの接続をユーザに促す。前記エラーメッセージを出力するＸカードＯＮとＸＳＷＯＮの関係を（表２）に示す。
【００４１】
【表２】
【００４２】
ここで、ＦＦ１１のＱ出力が「Ｈ」ということはＩＣカード接続エラーを意味する。
この動作を図１５に示すフローチャートに基づき説明する。本体装置の電源投入時において、ユーザがＩＣカードからプログラムを読み込むことを意図しているものと仮定する。そして、ユーザが、ＩＣカードが接続されてない状態（ＸカードＯＮ＝「Ｈ」）で特定スイッチ７を押しながら（ＸＳＷ−ＯＮ＝「Ｌ」）電源スイッチ８−１をＯＮとしたとする（ステップ１０）。実施の形態２で説明したように、ＩＣカード９が接続状態であり特定スイッチ７がＯＮ状態で電源スイッチ８−１がＯＮされたときのみＩＣカードからプログラムが読み出される。したがって、この状態では「通常モード」に従って、フラッシュＲＯＭ１４のプログラムが起動される（ステップ１１）。さらに、起動したプログラムによりＦＦ１１のＱ出力を確認してＱ出力が「Ｈ」であるかが判定される（ステップ１２）。ステップ１２において、Ｑ＝「Ｈ」と判定されると、ＩＣカード９が未接続であることが確認される。したがって、ユーザの意図するＩＣカード９からのプログラムの読み込みができないため、エラーメッセージを表示する（ステップ１３）。また、ステップ１２において、Ｑ＝「Ｌ」のときは「通常モード」での処理が要求されていると判断して、「通常モード」での処理を行う（ステップ１４）。
【００４３】
上述のように、本実施の形態３においては、実施の形態２の動作においてＩＣカード９が挿入されていないにもかかわらずダウンロードの操作を行った場合に、エラーメッセージを表示してユーザに知らせることができる。
（実施の形態４）
図１６は本発明の実施の形態４によるアドレスデコーダの回路図である。本実施の形態４は、実施の形態３を示す図１３のＦＦ１１のＱ出力であるＩＣカード接続エラーの出力を、本体装置の設定情報等のユーザデータが格納されているＮＶＲＡＭ１３を選択するチップセレクト信号の制御に用いる構成としたものである。図１６において、特定スイッチがＯＮ状態で電源ＯＮとなったときに、I C カードが非接続状態であった場合は、実施の形態３を示す図１３及び図１４と同様にしてＦＦ１１のＱ出力( ＩＣカード接続エラー) は「Ｈ」となる。この時、ＡＮＤ１４の出力は「Ｈ」に固定されるため、ＮＶＲＡＭ１３へのチップセレクト信号は出力されない。したがって、ＮＶＲＡＭ１３へのアクセスが禁止されるので、大切な設定情報等のユーザデータを破壊することがなくなる。
【００４４】
〈実施の形態５）
図１７は、本発明の実施の形態５による画像形成装置の概要構成を示すブロック図である。図１７において、図１に示した構成部品と同じ部品には同じ参照符号を付し、その説明は省略する。
図１７に示した画像形成装置１００は、スキャナ，プリンタ，ファクシミリおよび複写モ−ドの各モ−ドで画像処理をすることができるデジタル複写機であり、複写モ−ドの場合は、読み取り制御部３によって読み取られた画像信号がメイン制御基板６０を経由して書き込み制御部４に送られる。書き込み制御部４に送られた画像信号に従って電子写真プロセス部５の感光体体上に静電潜像が形成され、その後は一連の電子写真プロセスによって画像形成が実行される。
【００４５】
図１８に、メイン制御基板６０の構成を示す。図１８において、図２に示した構成部品と同じ部品には同じ参照符号を付し、その説明は省略する。図１８に示すＮＶＲＡＭ１３は、不揮発性メモリである。図１７に示す電源スイッチ８−１のＯＮによってメイン制御基板６０も含めた画像形成装置１００全体に電源が供給される。画像形成装置１００の各部に所定電圧が加わった後に、リセットＩＣ１２がリセット信号を発生する。すなわち、リセット信号ラインを、リセット中を表す低（ＧＮＤ）レベル「Ｌ」からリセット解除を表す高レベル（５Ｖ）「Ｈ」とする。リセット信号が与えられる回路は、この「Ｌ」から「Ｈ」への立上り点で、リセット（初期化）される。
【００４６】
リセット（「Ｌ」から「Ｈ」への立上り）で、ＣＰＵ１０は、ブートデバイス選択信号をブ−トセレクタ６２に出力し、ブートプログラムを読み出す。ブ−トセレクタ６２が、「特定スイッチのＯＮ状態」および「ＩＣカードの接続状態」に対応して、デバイス選択信号を、ＩＣカ−ド９又はフラッシュＲＯＭ１４を指定するものに定める。ここでフラッシュＲＯＭ１４もしくはＩＣカード９よりブートプログラムが読み出されることによってＣＰＵ１０は一連の制御プログラムを実行する。
【００４７】
図１９はブ−トセレクタ６２の回路図であり、図２０はブ−トセレクタ６２の入出力信号のタイムチャートである。ブ−トセレクタ６２には、リセット信号（リセットＩＣの出力信号）、特定スイッチＯＮ信号（特定スイッチ７の出力信号）、ＩＣカ−ド接続検知信号（ブ−トセレクタ６２の出力信号）およびブ−ト開始タイミングを表わすブ−トデバイス選択信号（ＣＰＵ１０が発生する信号）が供給される。
【００４８】
リセット信号が発生したとき、すなわち、リセット信号ラインの電位が「Ｌ」から「Ｈ」に立上ったときに、特定スイッチ７が開（ブ−ト指定なし；特定ＳＷＯＮ信号が「Ｈ」）であるか又はＩＣカ−ド９が接続されていない（ＩＣカ−ド接続検知信号が「Ｈ」）ときは、ノアゲ−ト６２１およびナンドゲ−ト６２３を介して、Ｄフリップフロップ６２４がリセット（クリア）される。したがて、Ｄフリップフロップ６２４の／Ｑ出力（ＩＣカ−ドブ−ト信号）が、非アクティブ（指示なし）の高レベル「Ｈ」となる。これにより、特定スイッチ７が開又はＩＣカ−ド９が接続されていないときに、装置電源がＯＮとされたときには、ＩＣカ−ド９はブ−ト用デバイスとして指定されない。
【００４９】
特定スイッチ７が閉じられており且つＩＣカ−ド９が接続されているときに装置電源がＯＮになったときには、リセット信号の「Ｌ」から「Ｈ」への立上り時点で、ナンドゲ−ト６２２の出力が「Ｌ」から「Ｈ」に立上る。これにより、Ｄフリップフロップ６２４がセットされてそのＱ出力がＨになって、／Ｑ出力であるＩＣカ−ドブ−ト信号がアクティプ（指示あり）の低レベル「Ｌ」となる。
【００５０】
ＣＰＵ１０が与えるブ−トデバイス選択信号が、ブ−ト指示タイミングであることを表わす低レベル「Ｌ」の期間に、フリップフロップ６２４がセットされていた場合、すなわちＩＣカ−ドよりのブ−トが指定されていた場合には、ナンドゲ−ト６２６の出力信号であるＩＣカ−ド選択信号がアクティブの低レベル「Ｌ」となる。したがって、ブ−トセレクタ６２はＩＣカ−ド９を指定する。すなわち、ＩＣカードコネクタ１６にＩＣカ−ド９が接続され、特定スイッチ７が閉操作され、しかも電源ＯＮ（これによって各部に定電圧が加わった後のリセット信号のＬからＨへの立上り）になったときに、ＩＣカ−ド９に格納されたプログラムによるブ−トが指定される。
【００５１】
ＣＰＵ１０が与えるブ−トデバイス選択信号が、ブ−ト指示タイミングであることを表わす低レベル「Ｌ」の期間に、フリップフロップ６２４がリセット（クリア）されていた場合、すなわちＩＣカ−ド９よりのブ−トが指定されていない場合には、ナンドゲ−ト６２５の出力信号であるフラッシュＲＯＭ選択信号がアクティブの低レベル「Ｌ」となる。これにより、ブ−トセレクタ６２はフラッシュＲＯＭ１４をブートデバイスとして指定する。すなわち、ＩＣカードコネクタ１６にＩＣカ−ド９が接続されていないか、又は、特定スイッチ７が開であるときは、電源がＯＮ（これによって各部に定電圧が加わった後のリセット信号のＬからＨへの立上り）になったときに、フラッシュＲＯＭ１４に格納されたプログラムによるブ−トが指定される。
【００５２】
以上に説明したブ−トセレクタ６２の入力信号と出力信号の関係は、図２０の（ａ）〜（ｄ）に示されている。図２０（ａ）は特定スイッチ７がＯＮ状態でＩＣカード９が接続されている場合の信号の変化を示し、図２０（ｂ）は特定スイッチ７がＯＦＦ状態でＩＣカード９が接続されている場合の信号の変化を示し、図２０（ｃ）は特定スイッチ７がＯＮ状態でＩＣカード９が接続されいない場合の信号の変化を示し、図２０（ｄ）は特定スイッチ７がＯＦＦ状態でＩＣカード９が接続されいない場合の信号の変化を示す。
【００５３】
ＣＰＵ１０が与えるブ−トデバイス選択信号ならびに上述のＩＣカ−ドブ−ト信号およびＩＣカ−ド接続検知信号が、ＮＶＲＡＭ読み，書き禁止回路６８に供給される。図２１は禁止回路６８の回路図であり、図２２は禁止回路６８の入出力信号のタイムチャートである。禁止回路６８において、ＩＣカ−ドブ−ト信号が「Ｌ」（ＩＣカ−ド９よりのブ−トを指定）かつＩＣカ−ド接続検知信号が「Ｌ」（カ−ド接続有り）のとき、アンドゲ−ト６８１の出力が「Ｌ」となり、インバ−タ６８２の出力が「Ｈ」となる。したがって、オアゲ−ト６８４を介して「Ｈ」がナンドゲ−ト６８５の一入力端に供給される。これにより、デバイス選択信号がブ−ト指示タイミングであることを表わす「Ｌ」の間、インバ−タ６８３の出力が「Ｈ」となってナンドゲ−ト６８５のもう１つの入力端に供給される。これにより、ナンドゲ−ト６８５の出力が、アクティブ（ＮＶＲＡＭへの読み（リ−ド）／書き（ライト）アクセス可）の「Ｌ」となる（図２２の（ｃ））。
【００５４】
ＩＣカ−ドブ−ト信号が「Ｈ」（ＩＣカ−ド９よりのブ−トは指定されない）でＩＣカ−ド９の接続なし（ＩＣカ−ド接続検知信号が「Ｈ」）のときには、もともとＩＣカ−ド９の接続がないのでＩＣカ−ド９よりのブ−トは指定されない。この場合は、アンドゲ−ト６８１の出力が「Ｈ」でオアゲ−ト６８２を介してナンドゲ−ト６８５の一入力端に「Ｈ」が供給される。したがって、デバイス選択信号がブ−ト指示タイミングであることを表わす「Ｌ」の間、インバ−タ６８３の出力が「Ｈ」となってナンドゲ−ト６８５のもう１つの入力端に供給される。これにより、ナンドゲ−ト６８５の出力がアクティブ（ＮＶＲＡＭへの読み（リ−ド）／書き（ライト）アクセス可）の「Ｌ」となる（図２２（ｂ））。
【００５５】
一方、ＩＣカ−ドブ−ト信号が「Ｌ」（ＩＣカ−ド９よりのブ−トを指定）でＩＣカ−ド９の接続なし（ＩＣカ−ド接続検知信号が「Ｈ」）のときには、ＩＣカ−ド９を接続してＩＣカ−ド９よりのブ−トを指定したが、その後ＩＣカ−ド９が非接続となった場合である。この場合は、アンドゲ−ト６８１の出力が「Ｌ」となり、インバ−タ６８２の出力が「Ｌ」となって、オアゲ−ト６８４の出力がＬに留まる。したがって、デバイス選択信号がブ−ト指示タイミングであることを表わす「Ｌ」の間、インバ−タ６８３の出力が「Ｈ」となってナンドゲ−ト６８５のもう１つの入力端に供給されても、ナンドゲ−ト６８５の出力は非アクティブ（ＮＶＲＡＭへの読み（リ−ド）／書き（ライト）アクセス不可）の「Ｈ」となる（図２２（ａ））。
【００５６】
以上のように、ブートセレクタ６２によりＩＣカード９でブートを指定している（ＩＣカードブート信号＝「Ｌ」）にもかかわらず、ＩＣカード接続検知手段１５がＩＣカードの非接続（ＩＣカード接続検知信号＝「Ｈ」）を検出した場合、ＩＣカード９でブートしているにもかかわらずＩＣカードが抜けてしまっていることが考えられる。この場合、プログラムの暴走等の誤動作でＮＶＲＡＭ１３に保存されているデータが書き換えられてしまう恐れがある。よって、このような時はＣＰＵ１０が、ＮＶＲＡＭ１３の読み書きを許可するデバイス選択信号を出力しても、ＮＶＲＡＭ１３に供給されるはＮＶＲＡＭ選択信号は「Ｈ」のままとしてＮＶＲＡＭ１３への読み込み／書き込みを禁止する。
【００５７】
ＩＣカード９からブートし（ＩＣカードブート信号＝「Ｌ」）、ＩＣカード９接続を継続して検知している（ＩＣカード接続検知信号＝「Ｌ」）時は、ＣＰＵ１０が、ＮＶＲＡＭ１３の読み書きを許可するデバイス選択信号を出力すると、禁止回路６８が、それに同期して実質上同一のＮＶＲＡＭ１３の読み書きを許可するＮＶＲＡＭ選択信号をＮＶＲＡＭ１３に出力するので、ＮＶＲＡＭ１３への読み書きが可能となる。フラッシュＲＯＭ１４でブートした場合は、デバイス選択信号入力に応じてＮＶＲＡＭ１３の読み書きを許可するＮＶＲＡＭ選択信号が出力されるので、ＮＶＲＡＭ１３への読み書きが可能となる。
【００５８】
〈実施の形態６）
図２３は、本発明の実施の形態６によるメイン制御基板の構成を示すブロック図である。図２３において、図１８に示した構成部品と同じ部品には同じ符号を付し、その説明は省略する。
実施の形態６では、ブ−ト時のＮＶＲＡＭ１３への、選択的なアクセス禁止を、書込み（ライト）のみに限定している。図２４は実施の形態６で採用したＮＶＲＡＭ書込み禁止回路６９の回路図であり、図２５はＮＶＲＡＭ書込み禁止回路６９の入出力信号のタイミングチャートである。この書込み禁止回路６９の回路構成は、実施野形態５のＮＶＲＡＭ読み，書き禁止回路６８と同一であるが、ＣＰＵ１０が出力するＮＶＲＡＭ書込信号（書込タイミング信号）を制御して、ＩＣカ−ド９よりのブ−トが指定されているにもかかわらず、ＩＣカ−ド９が非接続のときにはＮＶＲＡＭ書込信号を、禁止を指示するレベルに留める。すなわち、ＩＣカ−ド９の接続ありで特定スイッチ７が閉のときに電源ＯＮ（リセット信号の「Ｌ」から「Ｈ」への立上り）になって、ブ−トセレクタ６２がＩＣカ−ドブ−ト信号をアクティブ「Ｌ」にする。それにもかかわらず、ＣＰＵ６１がデバイス書込信号をＮＶＲＡＭ６７の書込許可レベルＬ（選択）にしたときには、ＩＣカ−ド９が非接続であると、図２５（ａ）に示すように、ＮＶＲＡＭ１３への信号は書込禁止の「Ｈ」のままとする。
【００５９】
実施の形態６の上記構成および動作を除く他部は、上述の実施野形態５と同一である。この実施の形態６では、ＩＣカ−ド９によるブ−トを開始したがＩＣカ−ド９が非接続になったときには、禁止回路６９がＮＶＲＡＭ１３への書込みのみを禁止する。
すなわち、ブートセレクタ６２が、ＩＣカード９よりのブ−トを指定している（ＩＣカードブート信号＝「Ｌ」）にもかかわらず、ＩＣカード接続検知器１５がＩＣカード９の非接続（ＩＣカード接続検知信号＝「Ｈ」）を検出した場合、ＩＣカード９でブートしているにもかかわらずＩＣカードが抜けてしまっていることが考えられる。このような場合、プログラムの暴走等の誤動作によりＮＶＲＡＭ１３に保存されているデータが書き換えられてしまう虞れがある。よって、このような時はＣＰＵ１０がデバイス書込信号をＮＶＲＡＭ１３の書込許可レベル「Ｌ」にしても、ＮＶＲＡＭ選択信号出力＝「Ｈ」のままとし、ＮＶＲＡＭ１３への書き込みを禁止する。ＮＶＲＡＭ１３への書き込みのみを禁止するので、ダウンロード時もＮＶＲＡＭ１３に保存されているユーザー固有データを利用できる。
【００６０】
ＩＣカードからブートし（ＩＣカードブート信号＝「Ｌ」）、ＩＣカードの接続が検知されている（ＩＣカード接続検知信号＝「Ｌ」）時は、ＣＰＵ６１がデバイス書込信号をＮＶＲＡＭ１３の書込許可レベルＬにしたのに応じてＮＶＲＡＭ書込み信号をＮＶＲＡＭ１３に出力するので、ＮＶＲＡＭ１３への書き込みが可能となる。フラッシュＲＯＭ１４でブートした場合は、ＣＰＵ１０が出力するデバイス書込信号が実質上そのまま出力されるので、ＮＶＲＡＭ１３への書き込みが可能となる。
【００６１】
なお、上述の実施の形態５および実施の形態６のいずれにおいても、特定スイッチ７を開にしたまま電源ＯＮにすると、ＩＣカ−ド９がＩＣカードコネクタ１６に接続されていても、ブ−トセレクタ６２は、ＩＣカ−ド９によるブ−トは選択しない。したがって、オプションプログラム用、装置が生成するデ−タの格納用又は画像デ−タ投入用等、ブ−トにかかわりのないデ−タを格納したＩＣカ−ドをコネクタ１６に接続することにより、装置の機能拡張又は補助を行なうことができる。すなわち、ＩＣカードをダウンロード用としても、オプションプログラム用としても使用でき、なおかつ、ＩＣカードでダウンロードする場合にＮＶＲＡＭ１３に保存されているユ−ザ−関連デ−タが保護されるので、装置が誤動作してもユ−ザ−に機能的ならびに時間的損失を与えることがない。
【００６２】
なお、上述の各実施の形態では、画像形成装置（デジタル複写機）を例として説明したが、本発明は画像形成装置に限定されるものではない。すなわち、本発明は、マイクロプロセッサ等でプログラムを実行することにより動作が制御される電子機器であれば適用可能である。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、ＩＣカードを用いてプログラムのダウンロードを行う場合、ダウンロード終了後に本体装置のフラッシュＲＯＭのプログラムの動作に切り換えることができる。したがって、電源ＯＮのままでＩＣカードを抜いてしまったり、事故で抜けてしまった場合においても、本体装置の誤動作を防止することができ、本体装置の各部が誤動作により損傷を受けることを防止することができる。
【００６４】
また、特定スイッチとＩＣカードの接続信号とを用いることにより、ＩＣカードをダウンロード用としてもオプションプログラム用としても使用することが可能となる。これにより、ユーザにとって使い勝手を良くすることができる。
また、ＩＣカードが挿入されていないにもかかわらずダウンロードの操作を行っていることをユーザに伝え、適正なＩＣカードのセットを促すことができる。
【００６５】
また、ＩＣカードが挿入されていないにもかかわらずダウンロードの操作を行うという誤った操作をしても、不揮発性メモリヘの不用意なアクセスを防ぎ、設定情報等のユーザデータの破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるデジタル複写機の概略構成を示すブロック図である。
【図２】実施の形態１によるデジタル複写機の本体制御基板の構成を示すブロック図である。
【図３】（ａ）は実施の形態１における「通常モード」のメモリマップを示し、（ｂ）はアドレス入れ換えモードのメモリマップを示す図である。
【図４】実施の形態１における特定スイッチのＯＮ信号を説明するための図である。
【図５】実施の形態１におけるアドレスデコーダの回路図である。
【図６】図５に示した回路の「通常モード」における信号のタイミングチャートである。
【図７】図５に示した回路の「アドレス入れ換えモード」における信号のタイミングチャートである。
【図８】「アドレス切り換えモード」から「通常モード」への切り換え動作のフローチャートである。
【図９】本発明の実施の形態２におけるアドレスデコーダの回路図である。
【図１０】実施の形態２におけるＩＣカード接続検知手段の信号を説明するための図である。
【図１１】図９に示した回路の「通常モード」における信号のタイミングチャートである。
【図１２】図９に示した回路の「アドレス入れ換えモード」における信号のタイミングチャートである。
【図１３】本発明の実施の形態３におけるアドレスデコーダの回路図である。
【図１４】図１３に示した回路のカード接続エラー時の信号のタイミングチャートである。
【図１５】実施の形態３におけるカード接続エラー時の動作を示すフローチャートである。
【図１６】本発明の実施の形態４におけるアドレスデコーダの回路図である。
【図１７】本発明の実施の形態５による画像形成装置の構成を示すブロック図である。
【図１８】図１７に示すメイン制御基板の構成を示すブロック図である。
【図１９】図１８に示すブ−トセレクタの回路図である。
【図２０】図１９に示すブ−トセレクタの入出力信号の変化を示すタイムチャ−トである。
【図２１】図１８に示す読み，書き禁止回路の回路図である。
【図２２】図２１に示す読み，書き禁止回路の入出力信号の変化を示すタイムチャ−トである。
【図２３】本発明の実施の形態６による制御基板の構成を示すブロック図である。
【図２４】図２３に示す書込み禁止回路の回路図である。
【図２５】図２４に示す書込み禁止回路の入出力信号の変化を示すタイムチャ−トである。
【符号の説明】
１ デジタル複写機( 画像形成装置)
２ 本体制御基板
３ 読取制御部
４ 書込制御部
５ 電子写真プロセス部
６ 表示部
７ 特定スイツチ
８ 電源部
８−１ 電源スイッチ
９ ＩＣカード
１０ ＣＰＵ
１１ アドレスデコーダ
１２ リセットＩＣ
１３ ＮＶＲＡＭ（不揮発性メモリ)
１４ フラッシュＲＯＭ
１５ ＩＣカード接続検知手段
１６ ＩＣカードコネクタ
６８，６９ ＮＶＲＡＭ読み，書き禁止回路
６２１ ノアゲ−ト
６２４ Ｄフリップフロップ
６８１ アンドゲ−ト
６８２，６８３ インバ−タ
６８４ オアゲ−ト
【発明の属する技術分野】
本発明は電子機器に係わり、特にメモリに格納された制御プログラムにより動作し、且つＩＣカ−ドのような着脱可能なメモリ手段からプログラムをダウンロードする機能を有する画像形成装置等の電子機器に関する。
【０００２】
【従来の技術】
従来のデジタル複写機やレーザプリンタ等の画像形成装置の動作は、プログラムにより制御される。したがって、従来の画像形成装置には、プログラムが格納されたＲＯＭが設けられ、このプグラムを実行することにより各部の動作の制御が行われている。
【０００３】
しかし、バグ等の不具合により制御するプログラムに変更の必要が生じた場合には、プログラムが格納されたＲＯＭを交換する作業を行わなければならなかった。このＲＯＭ交換作業はＲＯＭが交換できるレベルまで装置を分解しなければならなかった。特に、装置が完成品である場合には、その交換作業に多大な労力と長時間が費やされるという問題があった。
【０００４】
上述のようなＲＯＭ交換作業時間を軽減するため、フラッシュＲＯＭにプログラムを保持し、プログラムの変更の必要が生じた場合には、外部装置例えばホストコンピュ−タから新規プログラムを供給してフラッシュＲＯＭに書込むことが行われている。特開平８−７７０４０号公報は、ホストコンピュ−タによるフラッシュメモリの書き換え制御を開示している。この書き換え制御によれば、コンピュ−タ通信によってフラッシュＲＯＭのプログラムデ−タを書き換える場合、画像形成装置が動作中か中間状態か異常状態かをチェックして、ダウンロ−ドに適した状態のときにダウンロ−ドを実行し、画像形成装置の暴走を回避する。
【０００５】
近年では、ＩＣカード等の外部記憶装置を画像形成装置に接続し、ＩＣカードのプログラムをフラッシュＲＯＭにダウンロードすることによりプログラムの更新又は書き換えを行う方法も採られるようになり、プログラム更新作業時間は大幅に短縮されている。この場合、ＩＣカードを装置に接続することによって、メモリマップにおいてフラッシュＲＯＭとＩＣカードとのアドレスの入れ換えが行われる。これにより、ＩＣカードに格納されたプログラムに基づいて装置が起動され、フラッシュＲＯＭへのプログラムのダウンロードが行われる。
【０００６】
このようなプログラムのダウンロードを行うために、特開平１０−１４５５７１号公報は、プログラムの変更によりＩＣカードからフラッシュＲＯＭへとプログラムの書込みが行われる際、間違ったプログラムの書き込みを防止することや不揮発性メモリに格納されているデータ等が破壊されることを防止することが開示されている。不揮発性メモリに格納されるデータは、装置の電源が切られても保持しておくべきデータであり、装置の動作条件に関するデータが含まれる。また、例えば、装置がレンタルの複写機であった場合は、課金情報を得るための情報、例えばコピー枚数の情報等が不揮発性メモリに格納される。
【０００７】
また、画像形成装置におけるＩＣ力一ドの今後の利用方法として、例えばフラシュＲＯＭに格納された本体プログラムにデータテーブルを追加する処理のように、オプションプログラム用として利用する方法も考えられる。この場合、ＩＣカードを接続して装置を作動することにより、ユーザは標準仕様以外の機能を利用することが可能となる。
【０００８】
【発明が解決しようとする課題】
上述のような構成を有する画像形成装置は、ＩＣカードに格納されたプログラムのダウンロード処理において、電源がＯＮされてからＯＦＦされるまでの間、たとえ目的のプロブラムのダウンロードが終了していても、本体装置はＩＣカードに格納されたプログラムにより動作することになる。
【０００９】
通常、ＩＣカードの接続部（コネクタ）は、作業性を重視するために簡単に抜き差しができるような場所に設けられる。したがって、電源ＯＮのまま不用意にＩＣカードを抜いてしまったり、事故で抜けてしまったというような場合、本体装置で現在稼働中のプログラムが動作しなくなることが考えられる。このような場合、本体装置が誤動作したり、本体装置の部品が誤動作により損傷を受けるというようなことが考えられる。
【００１０】
さらに、従来はＩＣカードは主にダウンロード専用であったため、本体装置にＩＣカードを接続することによリ、メモリマップ上に登録されたデバイスとしてフラッシュＲＯＭとＩＣカードとのアドレスの入れ換えを行い、ＩＣカードのプログラムによリ本体装置を立ち上げればよかった。しかしながら、上述のようにオプションプログラム用として使用する場合には、ＩＣカードの接続が検知されることによって、自動的にＩＣカード上のプログラムで本体装置を動作させてしまうことになる。この場合、ＩＣカードに格納されているプログラムが選択されるために、本体装置のフラッシュＲＯＭに格納されたプログラムで動作させることができなくなる。すなわち、ＩＣカードをオプションプログラム用として利用することができなくなる。したがって、ＩＣカードをオプションプログラム用とて利用する場合には、特別な操作を行うことによって、本体装置のフラッシュＲＯＭから起動させるようにすることが必要であった。このような、特別な操作はユーザにとって使い勝手が悪いという問題があった。
【００１１】
ところで、画像形成装置の場合、装置固有の設定値や顧客情報等のユーザー固有データは不揮発性メモリに保存される。装置又はメイン制御基板を交換する時には、不揮発性メモリを載せ替えることにより情報の引継を行い、再設定等を不要にすることが一般的に行われている。
プログラムのダウンロードのために本体装置をＩＣカードのプログラムにより起動した場合に、ＩＣカードの不完全接続によるプログラム暴走等の誤動作で不揮発性メモリに格納されていたユーザー固有データを書き換えてしまうといった問題が生じる可能性があった。
【００１２】
本発明は上述の問題点に鑑みなされたものであり、ＩＣカードのような着脱可能な記憶媒体とフラッシュＲＯＭのような書き換え可能な記憶部からのプログラムの読み込みを簡単な操作で切り換えることができる電子機器を提供することを目的とする。
また、ダウンロード終了後にはＩＣカードが抜けてもプログラムが暴走することのない電子機器を提供することを目的とする。
【００１３】
さらに、ＩＣカードをダウンロード用にもオプションプログラム用としても使用することができる電子機器を提供することを目的とする。
また、ＩＣカードからプログラムをダウンロードしている間に、不意にＩＣカードが外れてしまった場合でも、本体装置の不揮発性メモリに保存されたデータが書き換えられたり、消失したりすることを防止できる電子機器を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上述の目的を達成するために、請求項１記載の発明によれば、
本体装置内の記憶手段に格納された第１のプログラムにより起動する電子機器において、着脱可能な記憶媒体が該本体装置に接続された場合、該本体装置内の該記憶手段と該本体装置に接続された該記憶媒体との間でアドレスの入れ換えを行い、該記憶媒体に格納されている第２のプログラムにより起動する電子機器であって、
前記記憶媒体に格納されている前記第２のプログラムのダウンロードの指示がなされたときに、該ダウンロードが終了したか否かを判定する判定手段と、
所定のデータの入力に基づいて、前記記憶媒体に格納されている前記第２のプログラムと前記記憶手段に格納されている前記第１のプログラムの一方を選択する切換手段と、
前記切換手段により選択された前記第１のプログラム又は前記第２のプログラムを実行させる制御手段と
を有し、
前記記憶媒体に格納されている前記第２のプログラムにより起動することによってダウンロードの指示を行い、前記判定手段により該ダウンロードが終了したと判定されると、ダウンロードした前記第２のプログラムによる動作に切り換えて前記記憶媒体に格納されている前記第２のプログラムは使用しないことにより、前記記憶媒体を論理的に切り離すことを特徴とする電子機器が提供される。
【００１５】
上述の構成によれば、ＩＣカード等の記憶媒体を用いてプログラムのダウンロードを行う場合、ダウンロード終了後にＩＣカードとＣＰＵ等の制御手段のメモリマップのアドレスを入れ換えて本体装置の記憶部のプログラム動作に切リ換えることにより、ＩＣカードが抜けてしまっても、本体装置は正常に動作を続けることができる。
【００１６】
また、請求項２に記載の発明は請求項１記載の電子機器であって、
前記記憶媒体が前記本体装置に接続されているか否かを検知する検知手段と、
前記第２のプログラムの前記本体装置へのダウンロードの指示を入力するためのスイッチと
を更に有し、
前記切換手段は、前記電子機器の電源が投入されたときに、前記記憶媒体の接続が検知され且つ前記スイッチにより前記第２のプログラムのダウンロードの指示が入力されたときに、前記本体装置のメモリマップにおける前記記憶手段のアドレスと前記記憶媒体のアドレスとを入れ換える構成とする。
【００１７】
これにより、記憶媒体の接続信号とスイッチ操作後の電源投入の操作により読み込むプログラムを第１のプログラムから第２のプログラムに切り換えることで、記憶媒体をダウンロード用としてもオプションプログラム用としても使用できる。よって、ユーザにとって使い勝手が改善される。
また、請求項３記載の発明は、請求項２記載の電子機器であって、
前記電子機器の電源が投入されたときに、前記記憶媒体が接続されていないことが検知され且つ前記スイッチにより前記第２のプログラムのダウンロードの指示が入力されたときに、エラーメッセージを出力するエラーメッセージ出力手段を更に有する構成である。
【００１８】
これにより、記憶媒体の未接続信号とスイッチ操作後の電源投入においては、ＩＣカードが未接続の状態でダウンロード操作が行われたことをユーザに伝え、記憶媒体の接続を促すことができる。
また、請求項４に記載の発明は、請求項２又は３記載の電子機器であって、
前記電子機器の電源が切られているときに保存されるべきデータを格納する不揮発性メモリと、
前記電子機器の電源が投入されたときに、前記記憶媒体が接続されていないことが検知され且つ前記スイッチにより前記第２のプログラムのダウンロードの指示が入力されたときに、前記不揮発性メモリに対するアクセスを禁止する第１のアクセス禁止手段と
を更に有する構成である。
【００１９】
これにより、ＩＣカードが未接続の状態でダウンロードの操作が行われたとき、不用意な不揮発性メモリヘのアクセスが防止され、不揮発性メモリに保存されているデータを保護することができる。
また、請求項５記載の発明は、請求項４記載の電子機器であって、
前記記録媒体からの前記第２のプログラムの読み出しが開始され後に前記検知手段が前記記憶媒体が接続されていないことを検知したときに、前記不揮発性メモリに対するアクセスを禁止する第２のアクセス禁止手段を更に有する構成とする。
【００２０】
これにより、スイッチの操作があって電源がＯＮになったときには記憶媒体が接続されており、記憶媒体の第２のプログラムよりブートを開始した後、例えば抜き出しか接触不良によって記憶媒体接続されていない状態になると、第２の禁止手段は不揮発性メモリの読み書きを禁止する。したがって、不揮発性メモリに保存されているデータの破壊が回避される。
【００２１】
また、請求項６に記載の発明は、請求項４記載の電子機器であって、
前記記録媒体からの前記第２のプログラムの読み出しが開始され後に前記検知手段が前記記憶媒体が接続されていないことを検知したときに、前記不揮発性メモリに対する書き込みのみを禁止する書き込み禁止手段を更に有する構成とする。
【００２２】
これにより、スイッチの操作があって電源がＯＮになったときには記憶媒体が接続されており、記憶媒体の第２のプログラムよりブートを開始した後、例えば抜き出しか接触不良によって記憶媒体接続されていない状態になると、書き込み禁止手段は不揮発性メモリへの書き込みのみを禁止するので、不揮発性メモリに保存されているデータはダウンロードにも利用でき、しかも、不揮発性メモリに保存されたデータの破壊が回避される。
【００２３】
本発明の他の目的、特徴及び利点は、添付の図面を参照した以下の説明により一層明らかになるであろう。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
（実施の形態１)
図1 は本発明の実施の形態1 による画像形成装置の一例であるデジタル複写機の概略構成を示すブロック図である。図１において、デジタル複写機（画像形成装置）１は、本体制御基板２、読取制御部３、書込制御部４、電子写真プロセス部５、表示部６、特定スイッチ（ＳＷ）７、及び電源部８よりなる。電源部８には電源スイッチ（ＳＷ）８−１が接続されている。ＩＣカード９は本体制御基板２に接続される。デジタル複写機１の読取制御部３によって読み取られた画像信号は、本体制御基板２を経由して書込制御部４に送られる。書込制御部４は、供給された画像信号に従って電子写真プロセス部５を制御する。電子写真プロセス部で、静電潜像等の画像形成処理が行われ、その後一連の電子写真プロセスが行われ記録用紙上に画像が形成される。
【００２５】
図２は本実施の形態１におけるデジタル複写機の本体制御基板の構成を示すブロック図である。ここで、図１において説明した構成部品と同じ部品には同一の符号を付す。図２に示すように、本体制御基板２は、ＣＰＵ１０、アドレスデコーダ１１、セットＩＣ１２、ＮＶＲＡＭ〈不揮発性メモリ）１３、フラッシュＲＯＭ１４、ＩＣカード接続検知手段１５及びＩＣカードコネクタ１６を有する。特定スイッチ７を含む表示部６はアドレスデコーダ１１に接続される。また、ＩＣカード９はＩＣカードコネクタ１６に離脱可能に接続される。
【００２６】
図３（ａ）はデジタル複写機１が通常モードにおいて動作するときのメモリマップを示し、図３（ｂ）はアドレス入れ替えモードにおいて動作するときのメモリマップ示す。図４は特定スイッチ７のＯＮ／ＯＦＦ信号について示す図であり、図５はアドレスデコーダ１１の回路図である。また、図６は図５に示した回路のタイミングチャートである。
【００２７】
以下に本実施の形態１によるデジタル複写機の動作について説明する。まず、図１の電源スイッチ８−１がＯＮとされることによって、本体制御基板２も含めたデジタル複写機１の各部に電源が供給される。そして、図２に示す本体制御基板２のリセットＩＣ１２から出力されるリセット信号（ＸＲＥＳＥＴ）が、リセット中を表す「Ｌ」レベルからリセット解除を表す「Ｈ」レベルになると、ＣＰＵ１０はリセットベクタのアドレスを出力する。ＣＰＵ１０より出力されたアドレスはアドレスデコーダ１１によってデコードされ、図３のメモリマップに基づいて各デバイスヘのチップセレクト信号（ＸＣＳ）がアクティブとなる。
【００２８】
アドレスデコーダ１１は、図５に示すように４ｔｏ１６アドレスデコーダ( 以下、アドレスデコーダという）であり、Ａ２３〜Ａ２０のアドレス入力に従って各アドレスごとにチップセレクト信号が出力される。
まず、図５に示す回路において、通常モード時の動作を図３に示すタイミングチャートを参照しながら説明する。通常モード時は、特定スイッチ７がＯＦＦ状態（ＸＳＷ−ＯＮ＝「Ｈ」）のとき電源がＯＮとされるので、バッファ（ＢＵＦＦ１）の出力は「Ｈ」となる。リセットの期間中（ＸＲＥＳＥＴ＝「Ｌ」）、
ＡＮＤ２の出力は「Ｈ」となり、ＡＮＤ３の出力は「Ｌ」となるので、フリップフロップ（ＦＦ１）はクリアされる。したがって、ＦＦ１の／Ｑ出力は「Ｈ」となり、その後リセット信号（ＸＲＥＳＥＴ）が「Ｌ」から「Ｈ」となった時点でＦＦ１の／Ｑ出力が「Ｈ」に固定される。その結果、ＦＦ１の／Ｑ出力が「Ｈ」となるので、ＡＮＤ５とＡＮＤ７の出力が「Ｈ」に固定される。また、ＡＮＤ４とＡＮＤ６の出力はアドレスデコーダ１１の出力によって変化する。
【００２９】
このように、図３（ａ）に示す通常モードに示したメモリマップに従って、各デバイスヘチップセレクト信号が出力されることになる。例えば、リセットベクタのアドレスが「０ｘ００００００」の場合には、フラッシュＲＯＭへのチップセレクト信号がアクティブとなり、フラッシュＲＯＭからプログラムが読み出される。ＣＰＵ１０はこのプログラムを基に動作を開始し、その後は一連の制御プログラムに従って本体装置が制御される。
【００３０】
次に、アドレス入れ換えモード時の動作について、図７に示すタイミングチャートを用いて説明する。アドレス入れ換えモード時は、特定スイッチ７がＯＮの状態（ＸＳＷ−ＯＮ＝「Ｌ」）のときに電源がＯＮとなるので、ＢＵＦＦ１の出力は「Ｌ」となる。リセットの期間中（ＸＲＥＳＥＴ＝「Ｌ」）、ＡＮＤ２の出力は「Ｌ」となり、ＡＮＤ３の出力は「Ｈ」となるのでＦＦ１がプリセットされる。したがって、ＦＦ１の／Ｑ出力は「Ｌ」となり、リセット信号（ＸＲＥＳＥＴ）が「Ｌ」から「Ｈ」となった時点でＦＦ１の／Ｑ出力が「Ｌ」に固定される。
【００３１】
ＦＦ１の／Ｑ出力が「Ｌ」となると、ＡＮＤ４とＡＮＤ６の出力が「Ｈ」となる。また、ＡＮＤ５とＡＮＤ７の出力はアドレスデコーダ１１の出力によって変化する。このとき、ＡＮＤ５とＡＮＤ７とを介したアドレスデコーダ１１からの出力がフラッシュＲＯＭ１４とＩＣカード９へのチップセレクト信号において、上述の通常モード時と入れ代わって接続されることになるので、図３（ｂ）に示すアドレス入れ換えモードのメモリマップに従って各デバイスヘチップセレクト信号が出力される。
【００３２】
以上の図６及び図７のタイミングチャートにより説明した「通常モード」と「アドレス入れ換えモード」において、ＸＲＥＳＥＴが「Ｌ」から「Ｈ」となった時点でＦＦ１の／Ｑ出力を固定しているので、動作中のメモリマップの「通常モード」と「アドレス入れ換え」の切り換えについては触れていない。
しかしながら、本実施の形態１では、図５に示すようにＦＦ１のＤ入力へのデータアクセス（ＤＡＴＡ）によりＦＦ１の／Ｑ出力を任意に切り換えることができる。これにより、図７の「アドレス入れ換えモード」で起動し、ダウンロード終了後にプログラムによりＦＦ１のＤ入力にアクセスして、ＦＦ１の／Ｑ出力を「Ｈ」とすることにより「通常モード」に切り換えて、フラッシュＲＯＭ１４に格納された一連の制御プログラムを動作させることが可能となる。よって、ダウンロード終了後はＩＣカード９に格納されているプログラムは使用しないことになり、ＩＣカード９を論理的に切り離すことができる
この動作を図８に示すフローチャートに基づき説明する。新たなプログラムのダウンロードを行うために、画像形成装置１の特定スイッチ７を押しながら電源スイッチ８−１をＯＮとする（ステップ１）。画像形成装置１は上述のアドレスデコーダ１１における「アドレス入れ換えモード」にて起動される（ステップ２）。続いて、選択されたデバイスであるＩＣカード９カードから読み出されたプログラムによリダウンロードの指示がなされ（ステップ３）、ダウンロードの処理が行われる（ステップ４）。つぎに、ダウンロードの処理が終了したかた否かが判定される（ステップ５）。ダウンロードの処理が終了したと判定されると、図５に示すＦＦ１のＤ入力へ「Ｌ」を入力することにより／Ｑ出力を「Ｈ」とする（ステップ６）。これにより、上述した「通常モード」のデバイスが選択され（ステップ７）、フラッシュＲＯＭ１４からのプログラムにより動作することができる。
【００３３】
（実施の形態２）
図９は本発明の実施の形態２によるアドレスデコーダの回路図である。図１０はＩＣカード接続検知回路を示す図である。図９に示すように、特定スイッチ７のＯＮ信号（ＸＳＷ−ＯＮ）と図１０に示すＩＣカードの接続信号（ＸカードＯＮ）とをＡＮＤ１に入力することによって、ＩＣカードの接続が検知される。また、このとき特定スイッチ７がＯＮの状態で電源スイッチ８−１がＯＮとされたときに（表１）に示すように「アドレス入れ換えモード」を設定することができる
【００３４】
【表１】
（表１）においてＦＦ１の／Ｑ出力が「Ｈ」のときは「通常モード」が設定され、／Ｑ出力が「Ｌ」のときは「アドレス入れ換えモード」が設定される。
次に、本実施の形態２における「通常モード」での動作を図１１に示すタイミングチャートを参照しながら説明する。「通常モード」時は、ＩＣカード未接続（ＸカードＯＮ＝「Ｈ」）又は特定スイッチ７がＯＦＦ状態（ＸＳＷ−ＯＮ＝「Ｈ」）のときに電源がＯＮとされるので、ＡＮＤ１の出力は「Ｈ」となり、図６と同様に画像形成装置は「通常モード」で起動される。上述の条件以外にも、ＸカードＯＮ＝「Ｈ」且つＸＳＷ−ＯＮ＝「Ｌ」、又はＸカードＯＮ＝「Ｌ」且つＸＳＷ−ＯＮ＝「Ｈ」の場合にも「通常モード」が設定される。
【００３６】
次に、「アドレス入れ換えモード」時の動作を図１２に示すタイミングチャートを参照しながら説明する。「アドレス入れ換えモード」時は、ＩＣカード接続が検知され（ＸカードＯＮ＝「Ｌ」）、且つ特定スイッチ７がＯＮ状態（ＸＳＷ−ＯＮ＝「Ｌ」）のときに電源がＯＮとされるので、ＡＮＤ１の出力は「Ｌ」となり、図７と同様に画像形成装置は「アドレス入れ換えモード」により起動される。
【００３７】
以上説明したように本実施の形態２は、上述の実施の形態１における図5 に示すＢＵＦＦ１に代えて図９に示すようにＡＮＤ１を設け、その入力として特定スイッチ７のＯＮ信号（ＸＳＷ−ＯＮ）＝とＩＣカードの接続信号（ＸカードＯＮ）を加えて構成したものである。このように、本実施の形態２は、「通常モード」と「アドレス入れ換えモード」の切リ換えを行う際に、ＩＣカードの接続状態を確認するものである。また、前記「通常モード」と「アドレス入れ換えモード」の動作においては、上述の実施の形態１と同様であるため、その重複する説明は省略する。
【００３８】
以上のことから、ＩＣカードの接続確認を行うことによって特定スイッチ７をＯＮ状態で電源スイッチ８−１をＯＮとする操作により、ＩＣカードからのプログラムによりダウンロード処理を行うことができる。また、上述のように特定スイッチをＯＦＦ状態として電源スイッチをＯＮとすることで、画像形成装置をフラッシュＲＯＭ１４からのプログラムで動作させてＩＣカードをオプションプログラム用として用いることができる。
【００３９】
（実施の形態３）
図１３は本発明の実施の形態３におけるアドレスデコーダの回路図である。本実施の形態３は、実施の形態２を示す図９にＩＣカード接続エラーを出力する回路を設けたものである。本実施の形態３のＩＣカード接続エラーを出力する動作を図１４に示すタイミングチャートを参照しながら説明する。また、その他の動作については、実施の形態１及び２において説明したものと同様であるため省略する。
【００４０】
図１４のタイミングチャートに示すように、特定スイッチ７がＯＮ状態（ＸＳＷ−ＯＮ＝「Ｌ」）で電源ＯＮとなったときに、ＩＣカードが非接続状態（ＸカードＯＮ＝「Ｈ」）であった場合は、ＡＮＤ１１の出力は「Ｌ」となる。リセット（ＸＲＥＳＥＴ＝「Ｌ」）の期問中、ＡＮＤ１２の出力は「Ｌ」となり、ＡＮＤ１３の出力は「Ｈ」となるのでＦＦ１１がプリセットされる。そして、ＦＦ１１のＱ出力は「Ｈ」となり、／Ｑ出力は「Ｌ」となり、ＸＲＥＳＥＴが「Ｌ」から「Ｈ」となった時点でＦＦ１のＱ出力が固定される。この時は、図１１に示すタイミングチャートと同様に「通常モード」で立ち上がるので、フラッシュROM よリ起動したプログラムによりＦＦ１１のＱ出力の状態をチェックを行う。ＦＦ１１のＱ出力が「Ｈ」の場合はカード接続エラーとしてエラーメッセージを出力し、適正なＩＣカードの接続をユーザに促す。前記エラーメッセージを出力するＸカードＯＮとＸＳＷＯＮの関係を（表２）に示す。
【００４１】
【表２】
ここで、ＦＦ１１のＱ出力が「Ｈ」ということはＩＣカード接続エラーを意味する。
この動作を図１５に示すフローチャートに基づき説明する。本体装置の電源投入時において、ユーザがＩＣカードからプログラムを読み込むことを意図しているものと仮定する。そして、ユーザが、ＩＣカードが接続されてない状態（ＸカードＯＮ＝「Ｈ」）で特定スイッチ７を押しながら（ＸＳＷ−ＯＮ＝「Ｌ」）電源スイッチ８−１をＯＮとしたとする（ステップ１０）。実施の形態２で説明したように、ＩＣカード９が接続状態であり特定スイッチ７がＯＮ状態で電源スイッチ８−１がＯＮされたときのみＩＣカードからプログラムが読み出される。したがって、この状態では「通常モード」に従って、フラッシュＲＯＭ１４のプログラムが起動される（ステップ１１）。さらに、起動したプログラムによりＦＦ１１のＱ出力を確認してＱ出力が「Ｈ」であるかが判定される（ステップ１２）。ステップ１２において、Ｑ＝「Ｈ」と判定されると、ＩＣカード９が未接続であることが確認される。したがって、ユーザの意図するＩＣカード９からのプログラムの読み込みができないため、エラーメッセージを表示する（ステップ１３）。また、ステップ１２において、Ｑ＝「Ｌ」のときは「通常モード」での処理が要求されていると判断して、「通常モード」での処理を行う（ステップ１４）。
【００４３】
上述のように、本実施の形態３においては、実施の形態２の動作においてＩＣカード９が挿入されていないにもかかわらずダウンロードの操作を行った場合に、エラーメッセージを表示してユーザに知らせることができる。
（実施の形態４）
図１６は本発明の実施の形態４によるアドレスデコーダの回路図である。本実施の形態４は、実施の形態３を示す図１３のＦＦ１１のＱ出力であるＩＣカード接続エラーの出力を、本体装置の設定情報等のユーザデータが格納されているＮＶＲＡＭ１３を選択するチップセレクト信号の制御に用いる構成としたものである。図１６において、特定スイッチがＯＮ状態で電源ＯＮとなったときに、I C カードが非接続状態であった場合は、実施の形態３を示す図１３及び図１４と同様にしてＦＦ１１のＱ出力( ＩＣカード接続エラー) は「Ｈ」となる。この時、ＡＮＤ１４の出力は「Ｈ」に固定されるため、ＮＶＲＡＭ１３へのチップセレクト信号は出力されない。したがって、ＮＶＲＡＭ１３へのアクセスが禁止されるので、大切な設定情報等のユーザデータを破壊することがなくなる。
【００４４】
〈実施の形態５）
図１７は、本発明の実施の形態５による画像形成装置の概要構成を示すブロック図である。図１７において、図１に示した構成部品と同じ部品には同じ参照符号を付し、その説明は省略する。
図１７に示した画像形成装置１００は、スキャナ，プリンタ，ファクシミリおよび複写モ−ドの各モ−ドで画像処理をすることができるデジタル複写機であり、複写モ−ドの場合は、読み取り制御部３によって読み取られた画像信号がメイン制御基板６０を経由して書き込み制御部４に送られる。書き込み制御部４に送られた画像信号に従って電子写真プロセス部５の感光体体上に静電潜像が形成され、その後は一連の電子写真プロセスによって画像形成が実行される。
【００４５】
図１８に、メイン制御基板６０の構成を示す。図１８において、図２に示した構成部品と同じ部品には同じ参照符号を付し、その説明は省略する。図１８に示すＮＶＲＡＭ１３は、不揮発性メモリである。図１７に示す電源スイッチ８−１のＯＮによってメイン制御基板６０も含めた画像形成装置１００全体に電源が供給される。画像形成装置１００の各部に所定電圧が加わった後に、リセットＩＣ１２がリセット信号を発生する。すなわち、リセット信号ラインを、リセット中を表す低（ＧＮＤ）レベル「Ｌ」からリセット解除を表す高レベル（５Ｖ）「Ｈ」とする。リセット信号が与えられる回路は、この「Ｌ」から「Ｈ」への立上り点で、リセット（初期化）される。
【００４６】
リセット（「Ｌ」から「Ｈ」への立上り）で、ＣＰＵ１０は、ブートデバイス選択信号をブ−トセレクタ６２に出力し、ブートプログラムを読み出す。ブ−トセレクタ６２が、「特定スイッチのＯＮ状態」および「ＩＣカードの接続状態」に対応して、デバイス選択信号を、ＩＣカ−ド９又はフラッシュＲＯＭ１４を指定するものに定める。ここでフラッシュＲＯＭ１４もしくはＩＣカード９よりブートプログラムが読み出されることによってＣＰＵ１０は一連の制御プログラムを実行する。
【００４７】
図１９はブ−トセレクタ６２の回路図であり、図２０はブ−トセレクタ６２の入出力信号のタイムチャートである。ブ−トセレクタ６２には、リセット信号（リセットＩＣの出力信号）、特定スイッチＯＮ信号（特定スイッチ７の出力信号）、ＩＣカ−ド接続検知信号（ブ−トセレクタ６２の出力信号）およびブ−ト開始タイミングを表わすブ−トデバイス選択信号（ＣＰＵ１０が発生する信号）が供給される。
【００４８】
リセット信号が発生したとき、すなわち、リセット信号ラインの電位が「Ｌ」から「Ｈ」に立上ったときに、特定スイッチ７が開（ブ−ト指定なし；特定ＳＷＯＮ信号が「Ｈ」）であるか又はＩＣカ−ド９が接続されていない（ＩＣカ−ド接続検知信号が「Ｈ」）ときは、ノアゲ−ト６２１およびナンドゲ−ト６２３を介して、Ｄフリップフロップ６２４がリセット（クリア）される。したがて、Ｄフリップフロップ６２４の／Ｑ出力（ＩＣカ−ドブ−ト信号）が、非アクティブ（指示なし）の高レベル「Ｈ」となる。これにより、特定スイッチ７が開又はＩＣカ−ド９が接続されていないときに、装置電源がＯＮとされたときには、ＩＣカ−ド９はブ−ト用デバイスとして指定されない。
【００４９】
特定スイッチ７が閉じられており且つＩＣカ−ド９が接続されているときに装置電源がＯＮになったときには、リセット信号の「Ｌ」から「Ｈ」への立上り時点で、ナンドゲ−ト６２２の出力が「Ｌ」から「Ｈ」に立上る。これにより、Ｄフリップフロップ６２４がセットされてそのＱ出力がＨになって、／Ｑ出力であるＩＣカ−ドブ−ト信号がアクティプ（指示あり）の低レベル「Ｌ」となる。
【００５０】
ＣＰＵ１０が与えるブ−トデバイス選択信号が、ブ−ト指示タイミングであることを表わす低レベル「Ｌ」の期間に、フリップフロップ６２４がセットされていた場合、すなわちＩＣカ−ドよりのブ−トが指定されていた場合には、ナンドゲ−ト６２６の出力信号であるＩＣカ−ド選択信号がアクティブの低レベル「Ｌ」となる。したがって、ブ−トセレクタ６２はＩＣカ−ド９を指定する。すなわち、ＩＣカードコネクタ１６にＩＣカ−ド９が接続され、特定スイッチ７が閉操作され、しかも電源ＯＮ（これによって各部に定電圧が加わった後のリセット信号のＬからＨへの立上り）になったときに、ＩＣカ−ド９に格納されたプログラムによるブ−トが指定される。
【００５１】
ＣＰＵ１０が与えるブ−トデバイス選択信号が、ブ−ト指示タイミングであることを表わす低レベル「Ｌ」の期間に、フリップフロップ６２４がリセット（クリア）されていた場合、すなわちＩＣカ−ド９よりのブ−トが指定されていない場合には、ナンドゲ−ト６２５の出力信号であるフラッシュＲＯＭ選択信号がアクティブの低レベル「Ｌ」となる。これにより、ブ−トセレクタ６２はフラッシュＲＯＭ１４をブートデバイスとして指定する。すなわち、ＩＣカードコネクタ１６にＩＣカ−ド９が接続されていないか、又は、特定スイッチ７が開であるときは、電源がＯＮ（これによって各部に定電圧が加わった後のリセット信号のＬからＨへの立上り）になったときに、フラッシュＲＯＭ１４に格納されたプログラムによるブ−トが指定される。
【００５２】
以上に説明したブ−トセレクタ６２の入力信号と出力信号の関係は、図２０の（ａ）〜（ｄ）に示されている。図２０（ａ）は特定スイッチ７がＯＮ状態でＩＣカード９が接続されている場合の信号の変化を示し、図２０（ｂ）は特定スイッチ７がＯＦＦ状態でＩＣカード９が接続されている場合の信号の変化を示し、図２０（ｃ）は特定スイッチ７がＯＮ状態でＩＣカード９が接続されいない場合の信号の変化を示し、図２０（ｄ）は特定スイッチ７がＯＦＦ状態でＩＣカード９が接続されいない場合の信号の変化を示す。
【００５３】
ＣＰＵ１０が与えるブ−トデバイス選択信号ならびに上述のＩＣカ−ドブ−ト信号およびＩＣカ−ド接続検知信号が、ＮＶＲＡＭ読み，書き禁止回路６８に供給される。図２１は禁止回路６８の回路図であり、図２２は禁止回路６８の入出力信号のタイムチャートである。禁止回路６８において、ＩＣカ−ドブ−ト信号が「Ｌ」（ＩＣカ−ド９よりのブ−トを指定）かつＩＣカ−ド接続検知信号が「Ｌ」（カ−ド接続有り）のとき、アンドゲ−ト６８１の出力が「Ｌ」となり、インバ−タ６８２の出力が「Ｈ」となる。したがって、オアゲ−ト６８４を介して「Ｈ」がナンドゲ−ト６８５の一入力端に供給される。これにより、デバイス選択信号がブ−ト指示タイミングであることを表わす「Ｌ」の間、インバ−タ６８３の出力が「Ｈ」となってナンドゲ−ト６８５のもう１つの入力端に供給される。これにより、ナンドゲ−ト６８５の出力が、アクティブ（ＮＶＲＡＭへの読み（リ−ド）／書き（ライト）アクセス可）の「Ｌ」となる（図２２の（ｃ））。
【００５４】
ＩＣカ−ドブ−ト信号が「Ｈ」（ＩＣカ−ド９よりのブ−トは指定されない）でＩＣカ−ド９の接続なし（ＩＣカ−ド接続検知信号が「Ｈ」）のときには、もともとＩＣカ−ド９の接続がないのでＩＣカ−ド９よりのブ−トは指定されない。この場合は、アンドゲ−ト６８１の出力が「Ｈ」でオアゲ−ト６８２を介してナンドゲ−ト６８５の一入力端に「Ｈ」が供給される。したがって、デバイス選択信号がブ−ト指示タイミングであることを表わす「Ｌ」の間、インバ−タ６８３の出力が「Ｈ」となってナンドゲ−ト６８５のもう１つの入力端に供給される。これにより、ナンドゲ−ト６８５の出力がアクティブ（ＮＶＲＡＭへの読み（リ−ド）／書き（ライト）アクセス可）の「Ｌ」となる（図２２（ｂ））。
【００５５】
一方、ＩＣカ−ドブ−ト信号が「Ｌ」（ＩＣカ−ド９よりのブ−トを指定）でＩＣカ−ド９の接続なし（ＩＣカ−ド接続検知信号が「Ｈ」）のときには、ＩＣカ−ド９を接続してＩＣカ−ド９よりのブ−トを指定したが、その後ＩＣカ−ド９が非接続となった場合である。この場合は、アンドゲ−ト６８１の出力が「Ｌ」となり、インバ−タ６８２の出力が「Ｌ」となって、オアゲ−ト６８４の出力がＬに留まる。したがって、デバイス選択信号がブ−ト指示タイミングであることを表わす「Ｌ」の間、インバ−タ６８３の出力が「Ｈ」となってナンドゲ−ト６８５のもう１つの入力端に供給されても、ナンドゲ−ト６８５の出力は非アクティブ（ＮＶＲＡＭへの読み（リ−ド）／書き（ライト）アクセス不可）の「Ｈ」となる（図２２（ａ））。
【００５６】
以上のように、ブートセレクタ６２によりＩＣカード９でブートを指定している（ＩＣカードブート信号＝「Ｌ」）にもかかわらず、ＩＣカード接続検知手段１５がＩＣカードの非接続（ＩＣカード接続検知信号＝「Ｈ」）を検出した場合、ＩＣカード９でブートしているにもかかわらずＩＣカードが抜けてしまっていることが考えられる。この場合、プログラムの暴走等の誤動作でＮＶＲＡＭ１３に保存されているデータが書き換えられてしまう恐れがある。よって、このような時はＣＰＵ１０が、ＮＶＲＡＭ１３の読み書きを許可するデバイス選択信号を出力しても、ＮＶＲＡＭ１３に供給されるはＮＶＲＡＭ選択信号は「Ｈ」のままとしてＮＶＲＡＭ１３への読み込み／書き込みを禁止する。
【００５７】
ＩＣカード９からブートし（ＩＣカードブート信号＝「Ｌ」）、ＩＣカード９接続を継続して検知している（ＩＣカード接続検知信号＝「Ｌ」）時は、ＣＰＵ１０が、ＮＶＲＡＭ１３の読み書きを許可するデバイス選択信号を出力すると、禁止回路６８が、それに同期して実質上同一のＮＶＲＡＭ１３の読み書きを許可するＮＶＲＡＭ選択信号をＮＶＲＡＭ１３に出力するので、ＮＶＲＡＭ１３への読み書きが可能となる。フラッシュＲＯＭ１４でブートした場合は、デバイス選択信号入力に応じてＮＶＲＡＭ１３の読み書きを許可するＮＶＲＡＭ選択信号が出力されるので、ＮＶＲＡＭ１３への読み書きが可能となる。
【００５８】
〈実施の形態６）
図２３は、本発明の実施の形態６によるメイン制御基板の構成を示すブロック図である。図２３において、図１８に示した構成部品と同じ部品には同じ符号を付し、その説明は省略する。
実施の形態６では、ブ−ト時のＮＶＲＡＭ１３への、選択的なアクセス禁止を、書込み（ライト）のみに限定している。図２４は実施の形態６で採用したＮＶＲＡＭ書込み禁止回路６９の回路図であり、図２５はＮＶＲＡＭ書込み禁止回路６９の入出力信号のタイミングチャートである。この書込み禁止回路６９の回路構成は、実施野形態５のＮＶＲＡＭ読み，書き禁止回路６８と同一であるが、ＣＰＵ１０が出力するＮＶＲＡＭ書込信号（書込タイミング信号）を制御して、ＩＣカ−ド９よりのブ−トが指定されているにもかかわらず、ＩＣカ−ド９が非接続のときにはＮＶＲＡＭ書込信号を、禁止を指示するレベルに留める。すなわち、ＩＣカ−ド９の接続ありで特定スイッチ７が閉のときに電源ＯＮ（リセット信号の「Ｌ」から「Ｈ」への立上り）になって、ブ−トセレクタ６２がＩＣカ−ドブ−ト信号をアクティブ「Ｌ」にする。それにもかかわらず、ＣＰＵ６１がデバイス書込信号をＮＶＲＡＭ６７の書込許可レベルＬ（選択）にしたときには、ＩＣカ−ド９が非接続であると、図２５（ａ）に示すように、ＮＶＲＡＭ１３への信号は書込禁止の「Ｈ」のままとする。
【００５９】
実施の形態６の上記構成および動作を除く他部は、上述の実施野形態５と同一である。この実施の形態６では、ＩＣカ−ド９によるブ−トを開始したがＩＣカ−ド９が非接続になったときには、禁止回路６９がＮＶＲＡＭ１３への書込みのみを禁止する。
すなわち、ブートセレクタ６２が、ＩＣカード９よりのブ−トを指定している（ＩＣカードブート信号＝「Ｌ」）にもかかわらず、ＩＣカード接続検知器１５がＩＣカード９の非接続（ＩＣカード接続検知信号＝「Ｈ」）を検出した場合、ＩＣカード９でブートしているにもかかわらずＩＣカードが抜けてしまっていることが考えられる。このような場合、プログラムの暴走等の誤動作によりＮＶＲＡＭ１３に保存されているデータが書き換えられてしまう虞れがある。よって、このような時はＣＰＵ１０がデバイス書込信号をＮＶＲＡＭ１３の書込許可レベル「Ｌ」にしても、ＮＶＲＡＭ選択信号出力＝「Ｈ」のままとし、ＮＶＲＡＭ１３への書き込みを禁止する。ＮＶＲＡＭ１３への書き込みのみを禁止するので、ダウンロード時もＮＶＲＡＭ１３に保存されているユーザー固有データを利用できる。
【００６０】
ＩＣカードからブートし（ＩＣカードブート信号＝「Ｌ」）、ＩＣカードの接続が検知されている（ＩＣカード接続検知信号＝「Ｌ」）時は、ＣＰＵ６１がデバイス書込信号をＮＶＲＡＭ１３の書込許可レベルＬにしたのに応じてＮＶＲＡＭ書込み信号をＮＶＲＡＭ１３に出力するので、ＮＶＲＡＭ１３への書き込みが可能となる。フラッシュＲＯＭ１４でブートした場合は、ＣＰＵ１０が出力するデバイス書込信号が実質上そのまま出力されるので、ＮＶＲＡＭ１３への書き込みが可能となる。
【００６１】
なお、上述の実施の形態５および実施の形態６のいずれにおいても、特定スイッチ７を開にしたまま電源ＯＮにすると、ＩＣカ−ド９がＩＣカードコネクタ１６に接続されていても、ブ−トセレクタ６２は、ＩＣカ−ド９によるブ−トは選択しない。したがって、オプションプログラム用、装置が生成するデ−タの格納用又は画像デ−タ投入用等、ブ−トにかかわりのないデ−タを格納したＩＣカ−ドをコネクタ１６に接続することにより、装置の機能拡張又は補助を行なうことができる。すなわち、ＩＣカードをダウンロード用としても、オプションプログラム用としても使用でき、なおかつ、ＩＣカードでダウンロードする場合にＮＶＲＡＭ１３に保存されているユ−ザ−関連デ−タが保護されるので、装置が誤動作してもユ−ザ−に機能的ならびに時間的損失を与えることがない。
【００６２】
なお、上述の各実施の形態では、画像形成装置（デジタル複写機）を例として説明したが、本発明は画像形成装置に限定されるものではない。すなわち、本発明は、マイクロプロセッサ等でプログラムを実行することにより動作が制御される電子機器であれば適用可能である。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、ＩＣカードを用いてプログラムのダウンロードを行う場合、ダウンロード終了後に本体装置のフラッシュＲＯＭのプログラムの動作に切り換えることができる。したがって、電源ＯＮのままでＩＣカードを抜いてしまったり、事故で抜けてしまった場合においても、本体装置の誤動作を防止することができ、本体装置の各部が誤動作により損傷を受けることを防止することができる。
【００６４】
また、特定スイッチとＩＣカードの接続信号とを用いることにより、ＩＣカードをダウンロード用としてもオプションプログラム用としても使用することが可能となる。これにより、ユーザにとって使い勝手を良くすることができる。
また、ＩＣカードが挿入されていないにもかかわらずダウンロードの操作を行っていることをユーザに伝え、適正なＩＣカードのセットを促すことができる。
【００６５】
また、ＩＣカードが挿入されていないにもかかわらずダウンロードの操作を行うという誤った操作をしても、不揮発性メモリヘの不用意なアクセスを防ぎ、設定情報等のユーザデータの破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるデジタル複写機の概略構成を示すブロック図である。
【図２】実施の形態１によるデジタル複写機の本体制御基板の構成を示すブロック図である。
【図３】（ａ）は実施の形態１における「通常モード」のメモリマップを示し、（ｂ）はアドレス入れ換えモードのメモリマップを示す図である。
【図４】実施の形態１における特定スイッチのＯＮ信号を説明するための図である。
【図５】実施の形態１におけるアドレスデコーダの回路図である。
【図６】図５に示した回路の「通常モード」における信号のタイミングチャートである。
【図７】図５に示した回路の「アドレス入れ換えモード」における信号のタイミングチャートである。
【図８】「アドレス切り換えモード」から「通常モード」への切り換え動作のフローチャートである。
【図９】本発明の実施の形態２におけるアドレスデコーダの回路図である。
【図１０】実施の形態２におけるＩＣカード接続検知手段の信号を説明するための図である。
【図１１】図９に示した回路の「通常モード」における信号のタイミングチャートである。
【図１２】図９に示した回路の「アドレス入れ換えモード」における信号のタイミングチャートである。
【図１３】本発明の実施の形態３におけるアドレスデコーダの回路図である。
【図１４】図１３に示した回路のカード接続エラー時の信号のタイミングチャートである。
【図１５】実施の形態３におけるカード接続エラー時の動作を示すフローチャートである。
【図１６】本発明の実施の形態４におけるアドレスデコーダの回路図である。
【図１７】本発明の実施の形態５による画像形成装置の構成を示すブロック図である。
【図１８】図１７に示すメイン制御基板の構成を示すブロック図である。
【図１９】図１８に示すブ−トセレクタの回路図である。
【図２０】図１９に示すブ−トセレクタの入出力信号の変化を示すタイムチャ−トである。
【図２１】図１８に示す読み，書き禁止回路の回路図である。
【図２２】図２１に示す読み，書き禁止回路の入出力信号の変化を示すタイムチャ−トである。
【図２３】本発明の実施の形態６による制御基板の構成を示すブロック図である。
【図２４】図２３に示す書込み禁止回路の回路図である。
【図２５】図２４に示す書込み禁止回路の入出力信号の変化を示すタイムチャ−トである。
【符号の説明】
１ デジタル複写機( 画像形成装置)
２ 本体制御基板
３ 読取制御部
４ 書込制御部
５ 電子写真プロセス部
６ 表示部
７ 特定スイツチ
８ 電源部
８−１ 電源スイッチ
９ ＩＣカード
１０ ＣＰＵ
１１ アドレスデコーダ
１２ リセットＩＣ
１３ ＮＶＲＡＭ（不揮発性メモリ)
１４ フラッシュＲＯＭ
１５ ＩＣカード接続検知手段
１６ ＩＣカードコネクタ
６８，６９ ＮＶＲＡＭ読み，書き禁止回路
６２１ ノアゲ−ト
６２４ Ｄフリップフロップ
６８１ アンドゲ−ト
６８２，６８３ インバ−タ
６８４ オアゲ−ト
Claims (6)
- 本体装置内の記憶手段に格納された第１のプログラムにより起動する電子機器において、着脱可能な記憶媒体が該本体装置に接続された場合、該本体装置内の該記憶手段と該本体装置に接続された該記憶媒体との間でアドレスの入れ換えを行い、該記憶媒体に格納されている第２のプログラムにより起動する電子機器であって、
前記記憶媒体に格納されている前記第２のプログラムのダウンロードの指示がなされたときに、該ダウンロードが終了したか否かを判定する判定手段と、
所定のデータの入力に基づいて、前記記憶媒体に格納されている前記第２のプログラムと前記記憶手段に格納されている前記第１のプログラムの一方を選択する切換手段と、
前記切換手段により選択された前記第１のプログラム又は前記第２のプログラムを実行させる制御手段と
を有し、
前記記憶媒体に格納されている前記第２のプログラムにより起動することによってダウンロードの指示を行い、前記判定手段により該ダウンロードが終了したと判定されると、ダウンロードした前記第２のプログラムによる動作に切り換えて前記記憶媒体に格納されている前記第２のプログラムは使用しないことにより、前記記憶媒体を論理的に切り離すことを特徴とする電子機器。 - 請求項１記載の電子機器であって、
前記記憶媒体が前記本体装置に接続されているか否かを検知する検知手段と、
前記第２のプログラムの前記本体装置へのダウンロードの指示を入力するためのスイッチと
を更に有し、
前記切換手段は、前記電子機器の電源が投入されたときに、前記記憶媒体の接続が検知され且つ前記スイッチにより前記第２のプログラムのダウンロードの指示が入力されたときに、前記本体装置のメモリマップにおける前記記憶手段のアドレスと前記記憶媒体のアドレスとを入れ換えることを特徴とする電子機器。 - 請求項２記載の電子機器であって、
前記電子機器の電源が投入されたときに、前記記憶媒体が接続されていないことが検知され且つ前記スイッチにより前記第２のプログラムのダウンロードの指示が入力されたときに、エラーメッセージを出力するエラーメッセージ出力手段を更に有することを特徴とする電子機器。 - 請求項２又は３記載の電子機器であって、
前記電子機器の電源が切られているときに保存されるべきデータを格納する不揮発性メモリと、
前記電子機器の電源が投入されたときに、前記記憶媒体が接続されていないことが検知され且つ前記スイッチにより前記第２のプログラムのダウンロードの指示が入力されたときに、前記不揮発性メモリに対するアクセスを禁止する第１のアクセス禁止手段と
を更に有することを特徴とする電子機器。 - 請求項４記載の電子機器であって、
前記記憶媒体からの前記第２のプログラムの読み出しが開始された後に前記検知手段が前記記憶媒体が接続されていないことを検知したときに、前記不揮発性メモリに対するアクセスを禁止する第２のアクセス禁止手段を更に有することを特徴とする電子機器。 - 請求項４記載の電子機器であって、
前記記憶媒体からの前記第２のプログラムの読み出しが開始された後に前記検知手段が前記記憶媒体が接続されていないことを検知したときに、前記不揮発性メモリに対する書き込みを禁止する書き込み禁止手段を更に有することを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25777699A JP3987244B2 (ja) | 1998-09-22 | 1999-09-10 | 電子機器 |
| US09/398,821 US6415351B1 (en) | 1998-09-22 | 1999-09-20 | Switching access to a flash memory from an IC card, after downloading is complete, while the power is still on |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26849598 | 1998-09-22 | ||
| JP10-335387 | 1998-11-26 | ||
| JP33538798 | 1998-11-26 | ||
| JP10-268495 | 1998-11-26 | ||
| JP25777699A JP3987244B2 (ja) | 1998-09-22 | 1999-09-10 | 電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000222200A JP2000222200A (ja) | 2000-08-11 |
| JP3987244B2 true JP3987244B2 (ja) | 2007-10-03 |
Family
ID=27334660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25777699A Expired - Fee Related JP3987244B2 (ja) | 1998-09-22 | 1999-09-10 | 電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6415351B1 (ja) |
| JP (1) | JP3987244B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4775831B2 (ja) * | 2000-10-19 | 2011-09-21 | 新世代株式会社 | メモリカートリッジシステム |
| US7013384B2 (en) * | 2002-01-15 | 2006-03-14 | Lenovo (Singapore) Pte. Ltd. | Computer system with selectively available immutable boot block code |
| US6792223B2 (en) * | 2002-01-30 | 2004-09-14 | Ricoh Company, Ltd. | Image forming apparatus for reducing a system return time |
| JP4399713B2 (ja) | 2004-02-27 | 2010-01-20 | ブラザー工業株式会社 | 電子機器 |
| JP4928434B2 (ja) | 2007-12-27 | 2012-05-09 | 株式会社リコー | 画像形成装置および画像形成方法 |
| JP2009181337A (ja) * | 2008-01-30 | 2009-08-13 | Ricoh Co Ltd | 画像形成システム、管理装置、画像形成装置、画像形成方法、及び画像形成プログラム |
| JP2009193163A (ja) * | 2008-02-12 | 2009-08-27 | Ricoh Co Ltd | 画像形成システム、管理装置、通信制御装置、画像形成方法、及び画像形成プログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5487161A (en) * | 1992-11-25 | 1996-01-23 | Norand Corp. | Computerized data terminal with switchable memory address for start-up and system control instructions |
| JP3402781B2 (ja) | 1994-09-02 | 2003-05-06 | キヤノン株式会社 | メモリ管理制御装置及び方法 |
| JPH08124393A (ja) * | 1994-10-20 | 1996-05-17 | Fujitsu Ltd | データ消去回数に制限のあるメモリの制御方法及びこの方法を用いた装置 |
| JPH10145571A (ja) | 1996-11-14 | 1998-05-29 | Ricoh Co Ltd | 画像形成装置 |
-
1999
- 1999-09-10 JP JP25777699A patent/JP3987244B2/ja not_active Expired - Fee Related
- 1999-09-20 US US09/398,821 patent/US6415351B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6415351B1 (en) | 2002-07-02 |
| JP2000222200A (ja) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI233057B (en) | Automatic replacement of corrupted BIOS image | |
| US20090157911A1 (en) | Recording control apparatus, recording control method, and computer program product | |
| JP2008200943A (ja) | 画像形成装置 | |
| JP3987244B2 (ja) | 電子機器 | |
| JP2008009799A (ja) | 画像形成装置 | |
| KR20070044268A (ko) | 메인 보드의 부팅 처리 방법 및 그 장치 | |
| JPH11327911A (ja) | 画像形成装置 | |
| JP2008009494A (ja) | 画像形成装置 | |
| JP2006127554A (ja) | 情報処理装置及び画像形成装置 | |
| JP5470124B2 (ja) | 電子機器及び電子機器用プログラム | |
| JP2000020300A (ja) | 情報処理装置及び方法 | |
| JP2000235483A (ja) | 情報処理装置 | |
| JP2001344156A (ja) | フラッシュメモリを有する装置およびデータの書き換え方法 | |
| JP2003122575A (ja) | 情報処理装置 | |
| JP2001273143A (ja) | 電子制御装置 | |
| JP2000076073A (ja) | 電子機器 | |
| JP2005228225A (ja) | メモリカードアダプタ | |
| JP5487603B2 (ja) | 記録制御装置、記録制御方法、記録制御プログラムおよび記憶媒体 | |
| JPH09330216A (ja) | Ｂｉｏｓ書換システム | |
| JP2003288276A (ja) | 電子機器 | |
| JP2006126987A (ja) | 画像処理装置 | |
| JP2006344022A (ja) | 機器及びプログラム起動方法 | |
| JP2003150327A (ja) | 情報機器 | |
| JP2000105703A (ja) | 画像形成装置 | |
| JP4741390B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060619 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |