JP4775831B2

JP4775831B2 - メモリカートリッジシステム

Info

Publication number: JP4775831B2
Application number: JP2000319889A
Authority: JP
Inventors: 拓上島; 美彰中西; 正樹大橋
Original assignee: SSD Co Ltd
Current assignee: SSD Co Ltd
Priority date: 2000-10-19
Filing date: 2000-10-19
Publication date: 2011-09-21
Anticipated expiration: 2020-10-19
Also published as: HK1045957A1; EP1199092B1; HK1045957B; EP1199092A1; DE60116029D1; US20020055387A1; JP2002132509A; US7156742B2; KR20020033432A; DE60116029T2; KR100766219B1

Description

【０００１】
【産業上の利用分野】
この発明は、メモリカートリッジシステムに関し、たとえば、家庭用ゲーム装置または家庭用カラオケ装置に適用され、メモリカートリッジが装着されたとき、当該メモリカートリッジに記憶されたプログラムを処理する、メモリカートリッジシステムに関する。
【０００２】
【従来技術】
従来の家庭用ゲーム装置では、全てのプログラムおよびデータがメモリカートリッジのＲＯＭに記憶され、本体側のＲＯＭにプログラムおよびデータが記憶されることはなかった。つまり、メモリカートリッジの種類に関係なく実行される共通プログラムや共通データも、本体側ＲＯＭではなくカートリッジ側ＲＯＭに記憶されていた。しかし、共通プログラムおよび共通データをカートリッジ側ＲＯＭに記憶するようにすると、その分だけＲＯＭの容量を拡大する必要があり、カートリッジの価格が高価になるという問題があった。
【０００３】
一方、最近の家庭用カラオケ装置としては、共通プログラムや共通データを本体側ＲＯＭに記憶し、楽曲データをカートリッジ側ＲＯＭに記憶するものがある。こうすることで、カートリッジ側ＲＯＭのメモリ容量を最小限に抑えることができる。
【０００４】
【発明が解決しようとする課題】
しかし、このような家庭用カラオケ装置でも、カートリッジを装着したときと装着しないときとで異なるプログラムを起動することはできなかった。
【０００５】
また、従来のメモリカートリッジは、複数種類の装置について使用することはできなかった。たとえば、家庭用カラオケ装置用のメモリカートリッジを家庭用ゲーム装置に使用したり、家庭用ゲーム装置用のメモリカートリッジを家庭用カラオケ装置に使用したりすることはできなかった。
【０００６】
それゆえに、この発明の主たる目的は、カートリッジ側メモリの容量を抑えることができ、かつカートリッジを装着したときと装着しないときとで異なるプログラムを起動することができる、メモリカートリッジシステムを提供することである。
【０００７】
この発明の他の目的は、このようなメモリカートリッジシステムに適用できる、メモリカートリッジを提供することである。
【０００８】
この発明のその他の目的は、複数種類の装置で使用できる、メモリカートリッジを提供することである。
【０００９】
【課題を解決するための手段】
第１の発明は、第１起動プログラムを記憶した本体メモリを内蔵する本体に第２起動プログラムを記憶したメモリカートリッジを着脱するメモリカートリッジシステムであって、メモリカートリッジが装着されていないときは第１起動プログラムを第１の態様でアドレス空間にマッピングし、メモリカートリッジが装着されているときは第１起動プログラムおよび第２起動プログラムを第２の態様でアドレス空間にマッピングするようにした、メモリカートリッジシステムである。
【００１０】
第２の発明は、第１起動プログラムを記憶した本体メモリを内蔵する本体に第２起動プログラムを記憶したメモリカートリッジを着脱するメモリカートリッジシステムであって、メモリカートリッジが装着されていないときは第１起動プログラムを第１の態様でアドレス空間にマッピングし、メモリカートリッジが装着されているときは第１起動プログラムおよび第２起動プログラムを第２の態様でアドレス空間にマッピングするようにした、家庭用ゲーム装置である。
【００１１】
第３の発明は、第１起動プログラムを記憶した本体メモリを内蔵する本体に第２起動プログラムを記憶したメモリカートリッジを着脱するメモリカートリッジシステムであって、メモリカートリッジが装着されていないときは第１起動プログラムを第１の態様でアドレス空間にマッピングし、メモリカートリッジが装着されているときは第１起動プログラムおよび第２起動プログラムを第２の態様でアドレス空間にマッピングするようにした、家庭用カラオケ装置である。
【００１２】
第４の発明は、第１イネーブル信号を出力する第１イネーブル出力端子、第２イネーブル信号を出力する第２イネーブル出力端子、および第１イネーブル出力端子と第１起動プログラムを記憶した本体メモリの第１イネーブル入力端子とを接続する第１接続部材を有する本体に着脱されるメモリカートリッジであって、第２起動プログラムを記憶するカートリッジメモリ、本体に装着されたときに第１接続部材に作用して第１イネーブル出力端子と第１イネーブル入力端子との接続状態を解除する接続解除部材、本体に装着されたときに第２イネーブル出力端子と第１イネーブル入力端子とを接続する第２接続部材、および本体に装着されたときに第１イネーブル信号を入力する第２イネーブル入力端子を有する、メモリカートリッジである。
【００１３】
第５の発明は、識別子を有する本体に着脱されるかつ本体に実行させるプログラムを記憶するメモリカートリッジであって、プログラムは、異なる識別子に対応する複数の第１プログラム、および本体が有する前記識別子を判別して複数の第１プログラムを選択的に有効化する第２プログラムを含む、メモリカートリッジである。
【００１４】
【作用】
第１ないし第３の発明においては、本体に内蔵された本体メモリには第１起動プログラムが記憶され、本体に着脱されるメモリカートリッジには第２起動プログラムが記憶される。メモリカートリッジが装着されていないときは、第１起動プログラムが第１の態様でアドレス空間にマッピングされ、メモリカートリッジが装着されているときは、第１起動プログラムおよび第２起動プログラムが第２の態様でアドレス空間にマッピングされる。
【００１５】
好ましい例では、起動時において、第１イネーブル信号付与手段が第１イネーブル信号を本体メモリまたはメモリカートリッジに与える。つまり、メモリカートリッジが装着されていないときは第１イネーブル信号を本体メモリに与え、メモリカートリッジが装着されているときは第１イネーブル信号はメモリカートリッジに与える。
【００１６】
さらに好ましくは、メモリカートリッジが装着されているとき、第２イネーブル信号付与手段が第２イネーブル信号を本体メモリに与える。したがって、メモリカートリッジが装着されているときは、第１イネーブル信号がメモリカートリッジに与えられ、第２イネーブル信号が本体メモリに与えられる。
【００１７】
別の好ましい例では、本体に設けられた第１イネーブル出力端子から第１イネーブル信号が出力され、第２イネーブル出力端子から第２イネーブル信号が出力される。メモリカートリッジが装着されていないときは、第１接続部材によって第１イネーブル出力端子と本体メモリの第１イネーブル入力端子とが接続される。メモリカートリッジが本体に装着されると、メモリカートリッジの接続解除部材が第１接続部材に作用し、第１イネーブル出力端子と第１イネーブル入力端子との接続状態が解除される。また、メモリカートリッジの第２接続部材によって、第２イネーブル出力端子と第１イネーブル入力端子とが接続される。メモリカートリッジの第２イネーブル入力端子には、第１イネーブル信号が入力される。
【００１８】
さらに別の好ましい例では、本体メモリは本体を特定するための識別子を記憶し、メモリカートリッジは異なる本体に対応する複数のプログラムを記憶する。このとき、第１起動プログラムは、本体メモリに記憶された識別子を判別するプログラムを含む。
【００１９】
第４の発明においては、本体の第１イネーブル出力端子から第１イネーブル信号が出力され、第２イネーブル出力端子から第２イネーブル信号が出力される。第１起動プログラムを記憶した本体メモリの第１イネーブル入力端子には、第１接続部材によって第１イネーブル出力端子が接続される。第２起動プログラムを記憶したカートリッジメモリを有するメモリカートリッジが本体に装着されると、接続解除部材が第１接続部材に作用し、第１イネーブル出力端子と第１イネーブル入力端子との接続状態が解除される。また、第２イネーブル出力端子と第１イネーブル入力端子とが、第２接続部材によって接続される。第１イネーブル出力端子から出力された第１イネーブル信号は、メモリカートリッジの第２イネーブル入力端子に入力される。
【００２０】
つまり、メモリカートリッジが装着されていないときは、第１イネーブル信号が本体メモリに与えられる。メモリカートリッジが装着されると、第１イネーブル信号がメモリカートリッジに与えられ、第２イネーブル信号が本体メモリに与えられる。本体メモリおよびカートリッジメモリに記憶された第１起動プログラムおよび第２起動プログラムは、与えられたイネーブル信号に応答して読み出される。
【００２１】
第５の発明においては、本体は識別子を有し、本体に着脱されるメモリカートリッジは、本体に実行させるプログラムを記憶する。メモリカートリッジに記憶されたプログラムには、異なる識別子に対応する複数の第１プログラムと、本体の識別子を判別して複数の第１プログラムを選択的に有効化する第２プログラムとが含まれる。したがって、メモリカートリッジの装着先によって異なる第２プログラムが起動される。
【００２２】
【発明の効果】
第１ないし第３の発明によれば、メモリカートリッジが装着されていないときは本体メモリの第１起動プログラムを第１の態様でアドレス空間にマッピングし、メモリカートリッジが装着されているときは本体メモリの第１起動プログラムおよびメモリカートリッジの第２起動プログラムを第２の態様でアドレス空間にマッピングするようにしたため、カートリッジ側メモリの容量を抑えることができ、かつカートリッジを装着したときと装着しないときとで異なるプログラムを起動することができる。
【００２３】
第４の発明によれば、メモリカートリッジが装着されていないときは、第１イネーブル信号が本体メモリに与えられ、メモリカートリッジが装着されると、第１イネーブル信号がメモリカートリッジに、第２イネーブル信号が本体メモリに与えられるため、カートリッジ側メモリの容量を抑えることができ、かつカートリッジを装着したときと装着しないときとで異なるプログラムを起動することができる。
【００２４】
第５の発明によれば、メモリカートリッジの装着先によって異なる第２プログラムが起動されるため、メモリカートリッジを複数種類の装置で使用することができる。
【００２５】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００２６】
【実施例】
図１を参照して、この実施例のマイク一体型カラオケ装置（家庭用カラオケ装置）１０は、上部が卵形で下部が円筒形の筐体（本体）１２を含み、この筐体１２の卵形部上端にマイク１４が取り付けられている。筐体１２の上部すなわち卵形部には、電源スイッチ１６およびリセットスイッチ１８が設けられる。電源スイッチ１６は電源をオン／オフするためのスイッチであり、リセットスイッチ１８は、選択した曲番号を含むすべてをリセットするためのものである。
【００２７】
さらに、筐体１２の卵形部には、２桁の７セグメントＬＥＤからなるディスプレイ２０が設けられるとともに、そのディスプレイ２０を挟む左側にテンポ制御キー２２および２４が縦に整列して設けられ、右側にＢＧＭボリューム制御キー２６および２８が縦に整列して設けられる。ディスプレイ２０は、ユーザが選択した曲番号を表示するために利用される。テンポ制御キー２２および２４は、カラオケすなわちＢＧＭの再生速度（テンポ）を速くしまたは遅くするためのキーである。ＢＧＭボリューム制御キー２６および２８は、カラオケすなわちＢＧＭの再生音量（ボリューム）を大きくしまたは小さくするためのキーである。
【００２８】
筐体１２の卵形部の中央やや下部には曲選択／ピッチ制御キー３０および３２が設けられる。この曲選択／ピッチ制御キー３０および３２は、曲番号をインクリメントしまたはデイクリメントするために利用されるとともに、ユーザの音程に合わせてカラオケのピッチ周波数すなわち音程をたとえば１度ずつ上下させるために利用される。
【００２９】
曲選択／ピッチ制御キー３０および３２の左側でかつテンポ制御キー２２および２４の下方の筐体１２の卵形部には、エコーモード選択キー３４が設けられる。このエコーモード選択キー３４は、エコーモードにおいてエコー時間（遅延時間）を選択的に設定するために利用される。この実施例では、エコーモード１，エコーモード２およびエコーモード３を設定でき、それぞれ、エコー時間が「小」，「中」および「大」として設定される。
【００３０】
曲選択／ピッチ制御キー３０および３２の右側でかつＢＧＭボリューム制御キー２６および２８の下方の筐体１２の卵形部には、ボイスエフェクトモード選択キー３６が設けられる。このボイスエフェクトモード選択キー３６は、この実施例では、ボイスエフェクトモード１，ボイスエフェクトモード２およびボイスエフェクトモード３を設定できる。ボイスエフェクトモード１は、入力音声の周波数に対し出力音声の周波数が高くなるように音声を加工するモードであり、ボイスエフェクトモード２は、入力音声の周波数に対して出力音声の周波数が低くなるように音声を加工するモードである。さらに、ボイスエフェクトモード３は、上下に連続的にかつ繰り返し出力音声の周波数が変化（スイープ）するようにで音声を加工するモードである。
【００３１】
ディスプレイ２０と曲選択／ピッチ制御キー３０および３２との間には、キャンセルキー３８が設けられる。このキャンセルキー３８は、テンポ制御キー２２および２４で設定したテンポ，ボリューム制御キー２６および２８で設定したＢＧＭボリューム，曲選択／ピッチ制御キー３０および３２で設定した曲番号およびピッチ，エコーモード選択キー３４で設定したエコーモード，またはボイスエフェクトモード選択キー３６で設定したボイスエフェクトモードをキャンセルするためのキーである。このキャンセルキー３８は、演奏中の曲を中断するためにも用いられる。
【００３２】
曲選択／ピッチ制御キー３０および３２の下方には、決定キー３９が設けられる。この決定キー３９は、テンポ制御キー２２および２４で設定したテンポ，ボリューム制御キー２６および２８で設定したＢＧＭボリューム，曲選択／ピッチ制御キー３０および３２で設定した曲番号およびピッチ，またはボイスエフェクトモード選択キー３６で設定したボイスエフェクトモードを決定し有効化するためのキーである。
【００３３】
筐体１２の下部すなわち円筒部下端からＡＶコード４０が出され、そのＡＶコード４０には２つの音声出力端子４２Ｌおよび４２Ｒと、１つの映像出力端子４４とが含まれる。音声出力端子４２Ｌおよび４２Ｒならびに映像出力端子４４は、テレビジョンモニタ（図示せず）のＡＶ端子に接続される。したがって、この実施例のマイク一体型カラオケ装置１０の映像および音声は、テレビジョンモニタで出力される。
【００３４】
筐体１２の裏面には、図１（Ｂ）で示すように、カートリッジコネクタ４６が設けられ、このカートリッジコネクタ４６にはメモリカートリッジ４８が着脱自在に装着される。なお、このマイク一体型カラオケ装置１０は電池駆動のものであり、そのために、図１（Ｂ）に示すように、筐体１２の下部円筒部に電池ボックス５０が設置されている。
【００３５】
図２を参照して、実施例のマイク一体型カラオケ装置１０は、筐体１２の内部に収納されたプロセサ５２を含む。このプロセサ５２としては、任意の種類のプロセサを利用できるが、この実施例では、本件出願人が開発しかつ既に特許出願している高速プロセサ（商品名「ＸａｖｉＸ」）を用いる。この高速プロセサは、たとえば特開平１０−３０７７９０号公報［Ｇ０６Ｆ１３／３６，１５／７８］およびこれに対応するアメリカ特許第０９／０１９，２７７号に詳細に開示されている。
【００３６】
プロセサ５２は、図示しないが、ＣＰＵ，グラフィックプロセサ，サウンドプロセサおよびＤＭＡプロセサ等の各種プロセサを含むとともに、アナログ信号を取り込むときに用いられるＡ／Ｄ変換器やキー操作信号や赤外線信号のような入力信号を受けかつ出力信号を外部機器に与える入出力制御回路を含む。ＣＰＵは、入力信号に応じて必要な演算を実行し、その結果を他のグラフィックプロセサやサウンドプロセサ等に与える。したがって、グラフィックプロセサやサウンドプロセサはその演算結果に応じた画像処理や音声処理を実行する。
【００３７】
このプロセサ５２にはシステムバス５４が接続されていて、このシステムバス５４には、プロセサ５２とともに筐体１２の内部に収納されている基板（図示せず）に設けられている内蔵ＲＯＭ５６およびメモリカートリッジ４８に含まれる外部ＲＯＭ５８が結合される。したがって、プロセサ５２は、システムバス５４を通してこれらのＲＯＭ５６および５８にアクセスでき、そこから映像データや音楽データ（楽器演奏用のスコアデータ）などを取り出すことができる。
【００３８】
なお、図２に示すように、マイク１４からの音声信号は、アンプ６０を通してプロセサ５２のアナログ入力に与えられる。プロセサ５２のサウンドプロセサ部で処理された結果であるアナログ音声信号は、ミキサ６２およびアンプ６６を介して、図１に示す音声出力端子４２（４２Ｌ，４２Ｒ）に出力される。また、プロセサ５２のグラフィックプロセサ（図示せず）で処理された結果であるアナログ映像信号は図１に示す映像出力端子４４に出力される。また、図１に示すディスプレイ２０には、プロセサ５２の出力ポートから表示データが与えられるとともに、図１に示すすべてのスイッチまたはキー（ここでは参照番号２１で包括的に示す）はプロセサ５２の入力ポートに接続される。
【００３９】
図３を参照して、内蔵ＲＯＭ５６および外部ＲＯＭ５８におけるプログラムおよびデータの格納状態を説明する。ＲＯＭ５６には、警告メッセージ表示プログラム５６ａ，カラオケ画像データ５６ｂおよびカラオケ音楽データ５６ｃが記憶される。警告メッセージ表示プログラム５６ａは、メモリカートリッジ４８が装着されていない状態で電源スイッチ１６がオンされたときに起動され、これによって警告メッセージがテレビジョンモニタに表示される。カラオケ画像データ５６ｂおよびカラオケ音楽データ５６ｃは、メモリカートリッジ４８に記憶されたいずれの曲にも共通して用いられるデータである。カラオケ画像データ５６ｂは、タイトル画面データ，基本背景画面データ，フレームおよびアイコンデータならびにフォントデータからなり、カラオケ音楽データ５６ｃは、基本音源データからなる。
【００４０】
ＲＯＭ５８には、カラオケプログラム５８ａ，カラオケ画像データ５８ｂおよびカラオケ音楽データ５８ｃが記憶される。メモリカートリッジ４８がマイク一体型カラオケ装置１０に装着された状態で電源スイッチ１６がオンされると、カラオケプログラム５８ａが起動され、システム初期化，シーケンス制御，映像表示制御，Ａ／Ｄ変換および音楽加工，音楽再生制御などの処理が行なわれる。カラオケ画像データ５８ｂは曲選択画面データおよび追加背景画面データからなり、カラオケ音楽データ５８ｃは楽譜データ（歌詞データ）および追加音源データからなる。カラオケ画像データ５８ｂおよびカラオケ音楽データ５８ｃのいずれも、カラオケプログラム５８ａの処理に用いられる。
【００４１】
カートリッジコネクタ４８およびメモリカートリッジ５８の形状を図４および図５に示す。メモリカートリッジ４８の下面側ハウジング４８ａには基板４８ｂが固着され、基板４８ｂの表面には、幅方向にわたって複数のカートリッジ側端子４８ｃ，４８ｃ，…が形成される。このうち、基板４８ｂの幅方向一方端に位置する２つのカートリッジ側端子４８１ｃおよび４８２ｃは互いに接続され、スイッチＳＷ１をなす。
【００４２】
一方、カートリッジコネクタ４６には、下側ハウジング４８ａおよび基板４８ｂの先端を挿入するための横長の挿入部４６ａが形成され、挿入部４６ａの内側には、幅方向にわたって複数のコネクタ側端子４６ｂ，４６ｂ，…が形成される。図５から分かるように、各々のコネクタ側端子４６ｂは、長さ方向の適宜の位置で上側ハウジング４６ｃに密着し、この位置で固定されている。コネクタ端子４６ｂは上側ハウジング４６ｃから挿入部４６ａに向かって屈曲し、再度上側ハウジング４６ｃに向かって屈曲する。挿入部４６ａの上方には矩形状の開口部が幅方向にわたって複数形成され、各々のコネクタ側端子４６ｂの一方端は、これらの開口部から露出する。
【００４３】
幅方向中央の適宜の位置には２つの開口部を跨ぐように金属片が設けられ、この金属片がスイッチＳＷ２をなす。この２つの開口部から露出する２つのコネクタ側端子４６３ｂおよび４６４ｂは、外力が与えられないとき、このスイッチＳＷ２によって電気的に接続される。
【００４４】
下面側ハウジング４８ａおよび基板４８ｂの先端部が挿入部４６ａに挿入されると、各々のコネクタ側端子４６ｂが下側ハウジング４８ａおよび基板４８ｂによって持ち上げられ、基板４８ｂ上の各々のカートリッジ側端子４８ｃと接触する。コネクタ側端子４８１ａおよび４８１ｂはスイッチＳＷ１と接触し、これによってコネクタ側端子４８１ａおよび４８１ｂが短絡される。一方、コネクタ側端子４６３ｂおよび４６４ｂはスイッチＳＷ２から離れ、これによってコネクタ側端子４６３ｂおよび４６４ｂが開放される。なお、コネクタ側端子４６３ｂおよび４６４ｂにはカートリッジ側端子４８３ｃおよび４８３ｄが接触するが、カートリッジ側端子４８３ｃおよび４８３ｄはいずれも開放されており、コネクタ側端子４６３ｂおよび４６４ｂが短絡されることはない。
【００４５】
図６および図７を参照して、高速プロセサ５２のＯＥ出力ポートは、内蔵ＲＯＭ５６および外部ＲＯＭ５８のＯＥ入力ポート（カートリッジ装着時）と接続され、高速プロセサ５２のＣＥ１出力ポートは、コネクタ側端子４６３ｂおよび外部ＲＯＭ５８のＣＥ入力ポート（カートリッジ装着時）と接続され、高速プロセサ５２のＣＥ２出力ポートは、コネクタ側端子４６１ｂと接続される。一方、内蔵ＲＯＭ５６のＣＥ入力ポートは、コネクタ側端子４６２ｂおよび４６４ｂと接続される。また、システムバス５４はアドレスバス５４ａおよびデータバス５４ｂを含み、高速プロセサ５２，内蔵ＲＯＭ５６および外部ＲＯＭ５８は、この２つのバス５４ａおよび５４ｂによっても互いに接続される。
【００４６】
高速プロセサ５２は、ＣＥ１出力ポートまたはＣＥ２出力ポートからチップイネーブル信号１または２を出力し、アドレスバス５４ａを通してアドレス信号を出力し、そしてＯＥ出力ポートからアウトプットイネーブル信号を出力する。内蔵ＲＯＭ５６および外部ＲＯＭ５８はそれぞれ、ＣＥ入力ポートからチップイネーブル信号１または２を入力したとき自分がアクセス先として選択されたと認識し、これとほぼ同時に入力されたアドレス信号およびアウトプットイネーブル信号に応答してデータ信号を出力する。データ信号は、データバス５４ｂを通して高速プロセサ５２に与えられる。
【００４７】
チップイネーブル信号１および２は、互いに異なるアドレス値に対応して出力される。つまり、図８を参照して、上位８ビットのアドレス値が“００”〜“３Ｆ”のいずれかを示し、かつ下位１６ビットのアドレス値が“ＦＦＦＦ”〜“８０００”のいずれかを示すとき、あるいは上位８ビットのアドレス値が“８０”〜“ＢＦ”のいずれかを示すときは、チップイネーブル信号１が出力される。一方、上位８ビットのアドレス値が“６０”〜“７Ｆ”のいずれかを示し、かつ下位１６ビットのアドレス値が“ＦＦＦＦ”〜“８０００”のいずれかを示すとき、あるいは上位８ビットのアドレス値が“Ｅ０”〜“ＦＦ”のいずれかを示すときは、チップイネーブル信号２が出力される。
【００４８】
メモリカートリッジ４８が装着されていないとき、コネクタ側端子４６３ｂおよび４６４ｂはスイッチＳＷ２によって短絡状態となり、コネクタ側端子４６１ｂおよび４６２ｂは開放状態となる。すると、チップイネーブル信号１は内蔵ＲＯＭ５６のＣＥ入力ポートに入力され、チップイネーブル信号２はいずれのポートにも入力されない。高速プロセサ５２は、上述の要領でチップイネーブル信号１および２を出力するため、内蔵ＲＯＭ５６から読み出される警告メッセージ表示プログラム５６ａ，カラオケ画像データ５６ｂおよびカラオケ音楽データ５６ｃ（図３参照）は、図９に示すようにマッピングされる。
【００４９】
つまり、上位８ビットが“００”〜“１Ｆ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“８０００”を示すアドレス空間に警告メッセージ表示プログラム５６ａがマッピングされ、上位８ビットが“８０”〜“９Ｆ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“００００”を示すアドレス空間に警告メッセージ表示プログラム５６ａ，カラオケ画像データ５６ｂおよびカラオケ音楽データ５６ｃの全てがマッピングされる。高速プロセサ５２は上位８ビットが“００”のアドレスからアクセスを開始するため、メモリカートリッジ４８が装着されていない状態で電源が投入されたときは、警告メッセージ表示プログラム５６ａが最初に実行される。
【００５０】
メモリカートリッジ４８が装着されると、コネクタ側端子４６３ｂおよび４６４ｂは開放状態となり、コネクタ側端子４６１ｂおよび４６２ｂはスイッチＳＷ２によって短絡状態となる。このときは、チップイネーブル信号２が内蔵ＲＯＭ５６のＣＥ入力ポートに入力され、チップイネーブル信号１が外部ＲＯＭ５８のＣＥ入力ポートに入力される。内蔵ＲＯＭ５６から読み出される警告メッセージ表示プログラム５６ａ，カラオケ画像データ５６ｂおよびカラオケ音楽データ５６ｃ、ならびに外部ＲＯＭ５８から読み出されるカラオケプログラム５８ａ，カラオケ画像データ５８ｂおよびカラオケ音楽データ５８ｃは、図１０に示すようにマッピングされる。
【００５１】
つまり、上位８ビットが“６０”〜“７Ｆ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“８０００”を示すアドレス空間に警告メッセージ表示プログラム５６ａがマッピングされ、上位８ビットが“Ｅ０”〜“ＦＦ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“００００”を示すアドレス空間に警告メッセージ表示プログラム５６ａ，カラオケ画像データ５６ｂおよびカラオケ音楽データ５６ｃがマッピングされる。また、上位８ビットが“００”〜“３Ｆ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“８０００”を示すアドレス空間にカラオケプログラム５８ａがマッピングされ、上位８ビットが“８０”〜“ＢＦ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“００００”を示すアドレス空間にカラオケプログラム５８ａ，カラオケ画像データ５８ｂおよびカラオケ音楽データ５８ｃがマッピングされる。高速プロセサ５２は上位８ビットが“００”のアドレスからアクセスを開始するため、メモリカートリッジ４８が装着された状態で電源が投入されたときは、カラオケプログラム５８ａが最初に実行される。
【００５２】
このように、メモリカートリッジ４８が装着されていないときと装着されているときとで高速プロセサ５２から見たアドレス空間のマッピング状態を異ならせるようにしたため、メモリカートリッジ４８の着脱状態に応じて、本体内蔵ＲＯＭ５６およびメモリカートリッジＲＯＭ５８に記憶された各々のプログラムを適切に起動させることができる。また、本体内蔵ＲＯＭ５６に記憶されたデータまたはプログラムの更新プログラムまたは修正プログラムをメモリカートリッジＲＯＭ５８に用意すれば、メモリカートリッジ４８の装着によってこの更新プログラムまたは修正プログラムが実行され、出力映像または出力音声を変更することができる。
【００５３】
他の実施例では、メモリカートリッジ４８は、図１に示すマイク一体型カラオケ装置１０および図１１に示すボールパドルゲーム装置（家庭用ゲーム装置）７０に装着され、使用される。
【００５４】
まず、図１１を参照してボールパドルゲーム装置７０を説明する。ボールパドルゲーム装置７０は、ゲーム機（本体）７２を含み、このゲーム機７２には、ＡＣアダプタまたは電池によって直流電源が与えられる。ゲーム機７２はさらに、ＡＶケーブル７４を通して、テレビジョンモニタ（図示せず）のＡＶ端子に接続される。
【００５５】
ゲーム機７２は、たとえばプラスチックからなるハウジングを有し、このハウジングの奥側側面に図４に示すカートリッジコネクタ４６が設けられ、カートリッジコネクタ４６にメモリカートリッジ４８が着脱自在に装着される。ハウジングの右側側面には電源スイッチ７６が設けられ、ハウジングの奥側上面にはスタートキー７８および選曲キー８０が設けられる。スタートキー７８はゲームを開始させるとき操作される。選曲キー８０は、後述のように音楽に合わせてゲームをするときに、ゲーム機７２に予め登録されている曲またはメモリカートリッジ４８に記憶されている曲の中から選択するものである。ゲーム機７２のハウジングの手前側はやや下方に傾斜していて、その傾斜面に複数（実施例では４つ）のパドルキー８２ａ，８２ｂ，８２ｃおよび８２ｄが、適宜間隔を隔てて配置される。
【００５６】
ボールパドルゲーム装置７０では、テレビジョンモニタに図１２に示すようなゲーム画面を表示する。ゲーム画面中には、複数（実施例では４つ）のボール移動経路Ａ，Ｂ，ＣおよびＤが形成される。移動経路Ａ−Ｄのそれぞれの上をボール図形（以下、単に「ボール」ということがある。）８４が移動する。実施例ではボール８４が落下するように表示する。このボール８４の落下は、一定のパターンに従っている。たとえば、４列のうちの任意の１列でボール８４が順次落下しまたは２列以上で同時にボールが落下する。落下するボール８４を受けるように、ゲーム画面中には、各移動経路中に、パドル図形（以下、単に「パドル」ということがある。）８６ａ，８６ｂ，８６ｃおよび８６ｄが、たとえば横一列に配列して表示される。
【００５７】
ボールパドルゲーム装置７０では、ゲームプレイヤが選曲キー８０で曲を選択すると音楽が演奏され、その音楽のリズムないしテンポに合わせたパターンでボール８４が落下する。ゲームプレイヤは図１１に示すパドルキー８２ａ−８２ｄを操作して、パドル８６ａ−８６ｄによってボール８４がうまくヒットさせる。パドルによってボールがうまくヒットされると、実施例では、ボール８４がパドル８６ａ−８６ｄに跳ね返され上方に打ち上げられる。パドルキー８２ａ−８２ｄを操作するタイミングが遅れて、パドル８６ａ−８６ｄによってボール８４をヒットするのに失敗すると、実施例では、ボール８４がパドル８６ａ−８６ｄの下方に向かって消滅する。失敗の場合、ゲーム情報表示部８８におけるライフ表示部９０においてライフを１つ減じ、ライフ図形の１つを消す。ライフとは、ゲームプレイヤがトライできるゲーム回数のことである。
【００５８】
図１３に示すように、ゲーム機７２は、ゲームプロセサ９２を含む。ゲームプロセサ９２としては上述のプロセサ５２（図２参照）と同様のプロセサを利用する。したがって、ゲームプロセサ９２は、演算プロセサ，グラフィックプロセサ，サウンドプロセサ，ＤＭＡプロセサ等の各種プロセサを含むとともに、アナログ信号を取り込むときに用いられるＡＤコンバータやキー操作信号のような入力信号を受けあるいは外部機器に対して出力信号を与える入出力制御回路を含む。
【００５９】
演算プロセサは入力信号に応じて所要の演算を実行し、その結果を他のプロセサに与える。グラフィックプロセサは演算結果によって必要となったグラフィック処理を実行し、変化するゲーム画像を作成する。サウンドプロセサも同様に演算結果によって必要なサウンド処理を実行する。
【００６０】
ゲームプロセサ９２には、システムバス９４によって内蔵ＲＯＭ９６およびメモリカートリッジ４８に含まれる外部ＲＯＭ５８が結合される。したがって、プロセサ９２は、システムバス９４を通してＲＯＭ９６および５８にアクセスでき、そこからボール図形８４やパドル図形８６ａ−８６ｄのための画像データや、先に説明した複数の曲の音楽データが読み出される。
【００６１】
また、図１１に示す各キー７８，８０，および８２ａ−８２ｄは、ゲームプロセサ９２の入力ポートすなわち入出力制御回路に入力される。また、ゲームプロセサ９２からのビデオ信号（ゲーム画像を形成する）およびオーディオ信号（音楽）は、ビデオ出力端子９８およびオーディオ出力端子１００を介して、ＡＶケーブル７４によってテレビジョンモニタに与えられる。
【００６２】
この実施例では、マイク一体型カラオケ装置１０の内蔵ＲＯＭ５６，メモリカートリッジ４８の外部ＲＯＭ５８およびボールパドルゲーム装置７０の内蔵ＲＯＭ９６は、図１４に示すようにプログラムおよびデータを格納する。なお、内蔵ＲＯＭ５６が格納する内容は、図３と同じである。
【００６３】
外部ＲＯＭ５８には、共通起動プログラム５８ｄ，カラオケプログラム５８ｅ，ボールパドルゲームプログラム５８ｆ，共通画像データ５８ｇおよび共通音楽データ５８ｈが記憶される。共通起動プログラム５８ｄは、メモリカートリッジ４８の装着先の装置で起動され、装着先の装置がマイク一体型カラオケ装置１０およびボールパドルゲーム装置７０のいずれであるかを判定するプログラムである。カラオケプログラム５８ｅは装着先がマイク一体型カラオケ装置１０であるときに実行されるプログラムであり、システム初期化，シーケンス制御，映像表示制御，Ａ／Ｄ変換および音楽加工，音楽再生制御などの処理が行なわれる。ボールパドルゲームプログラム５８ｆは装着先がボールパドルゲーム装置７０であるときに実行されるプログラムであり、起動およびシステム初期化，シーケンスおよびゲームルール制御，映像表示制御，音楽再生制御などの処理が行なわれる。
【００６４】
共通画像データおよび共通音楽データは、カラオケプログラム５８ｅまたはボールパドルゲームプログラム５８ｆが実行されるときに用いられるデータである。つまり、メモリカートリッジ４８の装着先がマイク一体型カラオケ装置１０およびボールパドルゲーム装置７０のいずれであるときも、共通画像データおよび共通音楽データに基づいて映像データおよび音声データが生成される。共通画像データは曲選択画面データおよび追加背景画面データからなり、共通音楽データは楽譜データ（歌詞データおよびボール出現パターン含む）および追加音源データからなる。
【００６５】
ＲＯＭ９６には、ボールパドルゲームプログラム９６ａ，ボールパドルゲーム画像データ９６ｂおよびボールパドルゲーム音楽データ９６ｃが記憶される。ボールパドルゲームプログラム９６ａは、メモリカートリッジ４８が装着されていないときに実行されるプログラムであり、起動およびシステム初期化，シーケンスおよびゲームルール制御，映像表示制御，音楽再生制御などの処理が行なわれる。ボールパドルゲーム画像データ９６ｂおよびボールパドルゲーム音楽データ９６ｃは、このボールパドルゲームプログラム９６ａの処理時に用いられるデータである。ボールパドルゲーム画像データ９６ｂには、タイトル画面データ，曲選択画面データ，ボールおよびパドル画像データ，フレームおよびアイコンデータなどが含まれ、ボールパドルゲーム音楽データ９６ｃには、楽譜（ボール出現パターン含む）および基本音源データが含まれる。したがって、メモリカートリッジ４８がボールパドルゲーム装置７０に装着されていないときでも、音楽やボール出現パターンが限られるものの、ゲームを楽しむことができる。
【００６６】
高速プロセサ９２，外部ＲＯＭ５８および内蔵ＲＯＭ９６の接続状態は、図６および図７と同様である。このため、メモリカートリッジ４８がボールパドルゲーム装置７０に装着されていないときは、チップイネーブル信号１が内蔵ＲＯＭ５６のＣＥ入力ポートに入力され、内蔵ＲＯＭ９６から読み出されるボールパドルプログラム９６ａ，ボールパドルゲーム画像データ９６ｂおよびボールパドルゲーム音楽データ９６ｃは、図１５に示すようにマッピングされる。
【００６７】
つまり、上位８ビットが“００”〜“１Ｆ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“８０００”を示すアドレス空間にボールパドルゲームプログラム９６ａがマッピングされ、上位８ビットが“８０”〜“９Ｆ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“００００”を示すアドレス空間にボールパドルゲームプログラム９６ａ，ボールパドルゲーム画像データ９６ｂおよびボールパドルゲーム音楽データ９６ｃの全てがマッピングされる。高速プロセサ５２は上位８ビットが“００”のアドレスからアクセスを開始するため、メモリカートリッジ４８が装着されていない状態で電源スイッチ７６がオンされたときは、ボールパドルゲームプログラム９６ａが最初に実行される。
【００６８】
メモリカートリッジ４８がボールパドルゲーム装置７０に装着されると、チップイネーブル信号２が内蔵ＲＯＭ９６のＣＥ入力ポートに入力され、チップイネーブル信号１が外部ＲＯＭ５８のＣＥ入力ポートに入力される。このとき、内蔵ＲＯＭ９６から読み出されるボールパドルゲームプログラム９６ａ，ボールパドルゲーム画像データ９６ｂおよびボールパドルゲーム音楽データ９６ｃ、ならびに外部ＲＯＭ５８から読み出される共通起動プログラム５８ｄ，カラオケプログラム５８ｅ，ボールパドルゲームプログラム５８ｆ，共通画像データ５８ｇおよび共通音楽データ５８ｈは、図１６に示すようにマッピングされる。
【００６９】
つまり、上位８ビットが“６０”〜“７Ｆ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“８０００”を示すアドレス空間にボールパドルゲームプログラム９６ａがマッピングされ、上位８ビットが“Ｅ０”〜“ＦＦ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“００００”を示すアドレス空間にボールパドルゲームプログラム９６ａ，ボールパドルゲーム画像データ９６ｂおよびボールパドルゲーム音楽データ９６ｃがマッピングされる。また、上位８ビットが“００”〜“３Ｆ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“８０００”を示すアドレス空間に共通起動プログラム５８ｄ，カラオケプログラム５８ｅおよびボールパドルゲームプログラム５８ｆがマッピングされ、上位８ビットが“８０”〜“ＢＦ”を示し、かつ下位１６ビットが“ＦＦＦＦ”〜“００００”を示すアドレス空間に共通起動プログラム５８ｄ，カラオケプログラム５８ｅ，ボールパドルゲームプログラム５８ｆ，共通画像データ５８ｇおよび共通音楽データ５８ｈがマッピングされる。メモリカートリッジ４８が装着された状態で電源スイッチ７６がオンされたとき、高速プロセサ９２は共通起動プログラム５８ｄを最初に実行する。
【００７０】
なお、図１４に示すメモリカートリッジ４８がマイク一体型カラオケ装置１０に装着されたとき、内蔵ＲＯＭ５６から読み出される警告メッセージ表示プログラム５６ａ，カラオケ画像データ５６ｂおよびカラオケ音楽データ５６ｃ、ならびに外部ＲＯＭ５８から読み出される共通起動プログラム５８ｄ，カラオケプログラム５８ｅ，ボールパドルゲームプログラム５８ｆ，共通画像データ５８ｇおよび共通音楽データ５８ｈは、図１７に示すようにマッピングされる。
【００７１】
ボールパドルゲーム装置７０の高速プロセサ９２またはマイク一体型カラオケ装置１０の高速プロセサ５２は、メモリカートリッジ４８が装着されたとき、図１８に示すフロー図に従って共通起動プログラムを処理する。まずステップＳ１で起動および共通初期化処理を行ない、ステップＳ３で装置判別を行なう。つまり、ボールパドルゲーム装置７０の内蔵ＲＯＭ９６およびマイク一体型カラオケ装置１０の内蔵ＲＯＭ５６のいずれにも装置を特定するための識別子が記憶されており、この識別子に基づいて装着先の装置がボールパドルゲーム装置７０およびマイク一体型カラオケ装置１０のいずれであるかを判別する。装着先の装置がマイク一体型カラオケ装置１０であれば、ステップＳ５でＹＥＳと判断し、ステップＳ７でカラオケの初期化処理を行なってからカラオケプログラムのメイン処理に移行する。一方、装着先の装置がボールパドルゲーム装置７０であれば、ステップＳ５でＮＯと判断し、ステップＳ９でボールパドルゲームの初期化処理を行なってからボールパドルゲームプログラムのメイン処理に移行する。
【００７２】
このように、高速プロセサ９２または５２は最初に共通起動プログラムを処理し、装着先の装置を判別するため、メモリカートリッジ４８を異なる種類の装置で使用することができる。
【図面の簡単な説明】
【図１】マイク一体型カラオケ装置の一例を示す外観図である。
【図２】図１実施例の構成を示すブロック図である。
【図３】本体内蔵ＲＯＭおよびメモリカートリッジＲＯＭにおけるプログラムおよびデータの格納状態を示す図解図である。
【図４】カートリッジコネクタおよびメモリカートリッジの形状を示す外観図である。
【図５】カートリッジコネクタおよびメモリカートリッジの形状を示す図解図である。
【図６】高速プロセサおよび本体内蔵ＲＯＭの接続状態を示す図解図である。
【図７】高速プロセサ，本体内蔵ＲＯＭおよびメモリカートリッジＲＯＭの接続状態を示す図解図である。
【図８】高速プロセサから見たアドレス空間を示す図解図である。
【図９】メモリカートリッジが装着されていないときのアドレス空間のマッピング状態を示す図解図である。
【図１０】メモリカートリッジが装着されているときのアドレス空間のマッピング状態を示す図解図である。
【図１１】ボールパドルゲーム装置の一例を示す外観図である。
【図１２】ボールパドルゲーム画面の一例を示す図解図である。
【図１３】図１１実施例の構成を示すブロック図である。
【図１４】マイク一体型カラオケ装置の内蔵ＲＯＭ，メモリカートリッジＲＯＭおよびボールパドルゲーム装置の内蔵ＲＯＭにおけるプログラムおよびデータの格納状態を示す図解図である。
【図１５】ボールパドルゲーム装置にメモリカートリッジが装着されていないときのアドレス空間のマッピング状態を示す図解図である。
【図１６】ボールパドルゲーム装置にメモリカートリッジが装着されているときのアドレス空間のマッピング状態を示す図解図である。
【図１７】マイク一体型カラオケ装置にメモリカートリッジが装着されているときのアドレス空間のマッピング状態を示す図解図である。
【図１８】共通起動プログラムを示すフロー図である。
【符号の説明】
１０…マイク一体型カラオケ装置
４６…カートリッジコネクタ
４８…メモリカートリッジ
５２，９２…高速プロセサ
５４…システムバス
５６，９６…本体内蔵ＲＯＭ
５８…メモリカートリッジＲＯＭ

Claims

第１プログラムを格納した第１メモリと、
第２プログラムを格納した第２メモリを内蔵したメモリカートリッジが装着されるカートリッジコネクタと、
前記メモリカートリッジが前記カートリッジコネクタに装着されていない場合、電源投入時に、前記第１メモリに第１イネーブル信号を与えることにより、前記第１プログラムをアドレス空間の第１領域にマッピングし、前記第１領域にマッピングされた前記第１プログラムを実行し、前記メモリカートリッジが前記カートリッジコネクタに装着されている場合、電源投入時に、前記第２メモリに前記第１イネーブル信号を与えることにより、前記第２プログラムを前記アドレス空間の前記第１領域にマッピングし、前記第１領域にマッピングされた前記第２プログラムを実行するプロセサと、を備え、
前記カートリッジコネクタは、
前記プロセサが出力した前記第１イネーブル信号を出力する第１イネーブル出力端子と、
前記第１イネーブル信号を前記第１メモリに入力するための第１イネーブル入力端子と、
前記メモリカートリッジが前記カートリッジコネクタに装着されていない場合は、前記第１イネーブル出力端子と前記第１イネーブル入力端子とを接続して、前記第１イネーブル信号を前記第１メモリに与え、前記メモリカートリッジが前記カートリッジコネクタに装着されている場合は、前記メモリカートリッジの接続解除部材の作用を受けて、前記第１イネーブル出力端子と前記第１イネーブル入力端子との接続を解除する第１接続部材と、を含み、
前記メモリカートリッジが前記カートリッジコネクタに装着されている場合は、前記プロセサが前記第１イネーブル信号を出力する所定の出力ポートは、前記第２メモリの所定の入力ポートに接続される、メモリカートリッジシステム。
前記プロセサは、前記メモリカートリッジが前記カートリッジコネクタに装着されている場合、前記第１メモリに第２イネーブル信号を与えることにより、前記第１メモリに記憶された前記第１プログラムを、前記アドレス空間の第２領域にマッピングし、前記第２領域にマッピングされた前記第１プログラムを実行し、
前記カートリッジコネクタは、
前記プロセサが出力した前記第２イネーブル信号を出力する第２イネーブル出力端子と、
前記第２イネーブル信号を前記第１メモリに入力するための第２イネーブル入力端子と、を含み、
前記メモリカートリッジが前記カートリッジコネクタに装着されていない場合、前記第２イネーブル出力端子と前記第２イネーブル入力端子とは接続されておらず、前記メモリカートリッジが前記カートリッジコネクタに装着されている場合、前記第２イネーブル出力端子と前記第２イネーブル入力端子とは、前記メモリカートリッジの第２接続部材によって接続され、前記第２イネーブル信号は、前記第１メモリに与えられる、請求項１記載のメモリカートリッジシステム。
前記カートリッジコネクタには、複数のカートリッジ側端子が形成された前記メモリカートリッジの先端部を挿入するための挿入部が形成され、前記挿入部の内側には、幅方向にわたって複数のコネクタ側端子が形成され、前記挿入部の上方には、幅方向にわたって複数の開口部が形成され、
前記各コネクタ側端子の一方端は、対応する前記開口部から露出し、
前記複数のコネクタ側端子は、前記第１イネーブル出力端子及び前記第１イネーブル入力端子を含み、
前記第１接続部材は、前記第１イネーブル出力端子の一方端が露出する前記開口部と前記第１イネーブル入力端子の一方端が露出する前記開口部とを跨ぐように形成され、
前記メモリカートリッジの前記先端部が前記挿入部に挿入されていない場合は、前記第１接続部材は、前記第１イネーブル出力端子と前記第１イネーブル入力端子とを接続し、
前記メモリカートリッジの前記先端部が前記挿入部に挿入されている場合は、前記各コネクタ側端子は、対応する前記カートリッジ側端子と接触し、かつ、前記第１イネーブル出力端子及び前記第１イネーブル入力端子は、前記接続解除部材としての前記メモリカートリッジの前記先端部によって、前記第１接続部材から離れる、請求項１又は２記載のメモリカートリッジシステム。
前記カートリッジコネクタには、複数のカートリッジ側端子が形成された前記メモリカートリッジの先端部を挿入するための挿入部が形成され、前記挿入部の内側には、幅方向にわたって複数のコネクタ側端子が形成され、前記挿入部の上方には、幅方向にわたって複数の開口部が形成され、
前記各コネクタ側端子の一方端は、対応する前記開口部から露出し、
前記複数のコネクタ側端子は、前記第１イネーブル出力端子、前記第１イネーブル入力端子、前記第２イネーブル出力端子、及び、前記第２イネーブル入力端子を含み、
前記第１接続部材は、前記第１イネーブル出力端子の一方端が露出する前記開口部と前記第１イネーブル入力端子の一方端が露出する前記開口部とを跨ぐように形成され、
前記メモリカートリッジの前記先端部が前記挿入部に挿入されていない場合は、前記第１接続部材は、前記第１イネーブル出力端子と前記第１イネーブル入力端子とを接続し、
前記メモリカートリッジの前記先端部が前記挿入部に挿入されている場合は、前記各コネクタ側端子は、対応する前記カートリッジ側端子と接触し、かつ、前記第１イネーブル出力端子及び前記第１イネーブル入力端子は、前記接続解除部材としての前記メモリカートリッジの前記先端部によって、前記第１接続部材から離れ、かつ、前記第２イネーブル出力端子及び前記第２イネーブル入力端子は、前記第２接続部材としての、互いに接続された２つの前記カートリッジ側端子と接触する、請求項２記載のメモリカートリッジシステム。
前記第１メモリは、装置を特定するための識別子を記憶し、
前記第２起動プログラムは、前記第１メモリに記憶された前記識別子を判別するプログラムを含み、かつ、異なる前記装置に共通して用いられ、
前記プロセサは、前記メモリカートリッジが前記カートリッジコネクタに装着されている場合、前記識別子を判別する前記プログラムを実行して、前記識別子により特定された前記装置に対応したメイン処理に移行する、請求項１から４のいずれかに記載のメモリカートリッジシステム。