JP2006127554A - 情報処理装置及び画像形成装置 - Google Patents

情報処理装置及び画像形成装置 Download PDF

Info

Publication number
JP2006127554A
JP2006127554A JP2006027821A JP2006027821A JP2006127554A JP 2006127554 A JP2006127554 A JP 2006127554A JP 2006027821 A JP2006027821 A JP 2006027821A JP 2006027821 A JP2006027821 A JP 2006027821A JP 2006127554 A JP2006127554 A JP 2006127554A
Authority
JP
Japan
Prior art keywords
card
program
boot
signal
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006027821A
Other languages
English (en)
Inventor
Kazunori Kobayashi
一則 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006027821A priority Critical patent/JP2006127554A/ja
Publication of JP2006127554A publication Critical patent/JP2006127554A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stored Programmes (AREA)
  • Storage Device Security (AREA)

Abstract

【課題】ICカードに格納されたプログラムをダウンロード用として使用するときに不揮発性メモリに格納されたユーザデータを書き換えてしまうことを防ぐ。
【解決手段】表示部6の特定スイッチ61をオンにした状態でCPU21からブートデバイス選択信号が出力されると、ブートセレクタ部27はICカードからブートすることを選択するICカードブート信号を読込書込禁止部28に送る。読込書込禁止部28はICカードブート信号が送られているときにCPU21からデバイス選択信号が入力してもNVRAM22への読込みと書込みは禁止する。
【選択図】 図2

Description

この発明は、デジタル複写機やレーザプリンタ等の動作を制御する各種プログラムを処理する情報処理装置及びそれを使用した画像形成装置に関するものである。
デジタル複写機等の画像形成装置においては、所定のプログラムを保存したEPROMを装置内に設け、EPROMに保存したプログラムによりCPUがプログラム制御を実行している。このプログラムにバグ等が見出されてプログラムを変更する必要が生じた場合には、プログラムを保存したEPROMを交換するため、ROMを交換できる程度まで画像形成装置を分解する必要があり、特に画像形成装置が完成している場合にはROMの交換作業に膨大な時間が必要であった。このROMの交換作業時間を軽減するために、フラッシュROMにプログラムを保持させ、プログラム更新時にはICカード等の外部記憶装置からフラッシュROMにプログラムをダウンロードする方法が採られるようになった。
また、ICカード等の外部記憶装置の利用方法として、フラッシュROMに保持した本体プログラムのデータテーブルの追加等のようにオプションプログラムとして利用する方法もある。このようにICカードをオプションプログラムとして利用すると、ユーザはICカードを接続して画像形成装置を利用することにより、標準仕様以外の機能を利用することができる。このICカードは主にダウンロード専用であったため、ICカードの接続が検知されたらICカード上のプログラムよりブートロードしてダウンロードをすればよかった。
しかしながら、ICカードをオプションプログラムとして使用する場合、ICカードの接続を検知することによって、ICカード上のプログラムよりブートロードしてしまうと、装置本体のフラッシュROMに保存したプログラムで動作しなくなってしまう。そこで、操作部上に設けられた特定のスイッチのオン状態のときに本体電源をオンした場合のみICカード上のプログラムよりブートロードしてダウンロードを行い、通常の電源オンの場合にはICカードはオプションプグラムエリアとして使用するようにし、ユーザーの使い勝手を向上させるようにしている。
また、通常の画像形成装置の場合、装置固有の設定値や顧客情報等のユーザ固有データを不揮発性メモリに保存し、制御基板を交換するときには不揮発性メモリを載せ替えることにより情報の引継ぎを行い、再設定等を不要にしていることが一般的に行われている。
前記のように画像形成装置のプログラムのダウンロードのためにICカードよりブートロードさせた場合に、ICカードの不完全接続等によるプログラム暴走等の事故により不揮発性メモリのユーザ固有データを書き換えてしまうと、ユーザに機能的,時間的損失を与えてしまうおそれがある。
この発明にはかかる点を改良するためになされたものであり、ICカードをダウンロード用としてもオプションプログラム用としても使用でき、かつ、ICカードでダウンロードする場合にユーザに機能的,時間的損失を与えることのない画像形成装置を提供することを目的とするものである。
この発明に係る画像形成装置は、画像形成動作を行う画像形成部と、プログラムにより各構成部の動作を管理するCPUと、CPUの動作プログラムを保持するフラッシュROMと、ダウンロード可能なプログラムを保持するICカードを接続する接続手段と、ICカードの接続を検知する検知手段及びユーザデータを記録する不揮発性メモリとを有し、特定のスイッチを操作しながら電源をオンにしたときに接続されたICカード上のプログラムよりブートロードする画像形成装置において、ICカード上のプログラムよりブートロードした場合は、不揮発性メモリからの読出しと書込みを禁止することを特徴とする。
この発明に係る第2の画像形成装置は、画像形成動作を行う画像形成部と、プログラムにより各構成部の動作を管理するCPUと、CPUの動作プログラムを保持するフラッシュROMと、ダウンロード可能なプログラムを保持するICカードを接続する接続手段と、ICカードの接続を検知する検知手段及びユーザデータを記録する不揮発性メモリとを有し、特定のスイッチを操作しながら電源をオンにしたときに接続されたICカード上のプログラムよりブートロードする画像形成装置において、ICカード上のプログラムよりブートロードした場合は、不揮発性メモリへの書込みを禁止することを特徴とする。
上記不揮発性メモリからの読出しと書込みのを禁止を不揮発性メモリへの制御信号により行うと良い。
また、不揮発性メモリへの書込みの禁止を不揮発性メモリのバックアップ回路で行っても良い。
この発明は、外部記憶媒体からブートロードしているときは、ユーザデータを保持しているユーザデータ記憶手段の読込みと書込みを禁止するようにしたから、外部記憶媒体をダウンロード用としても、オプションプログラム用としても使用することができるとともにユーザデータ記憶手段のユーザデータを書き換えてしまうことを防ぐことができ、外部記憶媒体でダウンロードする場合にユーザに機能的,時間的損失を与えることを防ぐことができる。
また、外部記憶媒体からブートロードしているとき、ユーザデータを保持しているユーザデータ記憶手段への書込みだけを禁止することにより、外部記憶媒体でダウンロードしているときにユーザデータ記憶手段に保存してあるユーザデータを利用することができる。
さらに、不揮発性メモリからの読出しと書込みのを禁止を不揮発性メモリへの制御信号により行うから、不揮発性メモリのユーザデータを書き換えてしまうことを確実に防ぐことができる。
また、不揮発性メモリへの書込みの禁止を不揮発性メモリのバックアップ回路で行うことにより、不揮発性メモリのユーザデータを書き換えてしまうことを簡単に防ぐことができる。
図1はこの発明の画像形成装置の概略構成図である。図に示すように、画像形成装置1は本体制御部2と読取制御部3と書込制御部4と電子写真プロセス部5と表示部6と電源部7及び電源スイッチ8を有する。読取制御部3は原稿の文字や図形の画像を読み取り、読み取った画像信号を本体制御部2を経由して書込制御部4に送る。書込制御部4は送られた画像信号にしたがって電子写真プロセス部5の感光体に静電潜像を形成し、電子写真プロセス部5は一連の電子写真プロセスによって画像形成を実行して記録紙に転写する。表示部6にはICカードからの読み込みを許可する特定スイッチ61を有する。
本体制御部2は、図2のブロック図に示すように、装置全体の動作を管理するCPU21と、ユーザデータを保存する不揮発性メモリとしてのNVRAM22と、CPU2の動作プログラムが格納されているフラッシュROM23と、ICカードコネクタ24とICカード接続検知部25とリセット部26とブートセレクタ部27及び読込書込禁止部28を有する。ICカードコネクタ24はICカード9を取り付けて接続する。ICカード接続検知部25はICカード接続検知信号を出力するものであり、図3に示すように、例えばORゲート251を有し、ICカードコネクタ24にICカード9が接続されていないときは高レベルの信号を出力し、ICカードコネクタ24にICカード9が接続されているときは低レベルの信号を出力する。リセット部26はリセット信号を出力する。CPU21は、リセット部26から出力しているリセット信号がリセット中を表す低レベルからリセット解除を表す高レベルになるとブートデバイス選択信号を出力し、フラッシュROM23又はICカード9からブートプログラムを読み出す。
ブートセレクタ部27はCPU21が読み出すブートプログラムをフラッシュROM23から読み出すかICカード9から読み出すかを選択するものであり、図4に示すように、表示部6の特定スイッチ61からの信号を入力するインバータ271と、リセット部からのリセット信号と特定スイッチ61からの信号を入力するORゲート272と、リセット信号とインバータ271の出力信号を入力するORゲート273と、ORゲート272とORゲート273の出力信号をプリセットとリセットに入力するフリップフロップ274と、ICカード接続検知部25からのICカード接続検知信号とフリップフロップ274の出力信号を入力するNORゲート275と、CPU21からのブートデバイス選択信号とNORゲート275を入力してフラッシュROM選択信号を出力するORゲート276と、ブートデバイス選択信号とICカード接続検知信号及びフリップフロップ274の出力信号を入力してICカード選択信号を出力するORゲート277と、ICカード接続検知信号とフリップフロップ274の出力信号を入力してICカードブート信号を出力するORゲート278を有する。読込書込禁止部28はNVRAM22への読込みと書込みを禁止するものであり、図5に示すように、ICカードブート信号を入力するインバータ281と、デバイス選択信号とインバータ281の出力信号を入力してNVRAM選択信号を出力するORゲート282を有する。表示部6に設けた特定スイッチ61はオフのときに高レベルの信号を出力し、オンのときに低レベルの信号を出力する。
上記のように構成された画像形成装置1で、本体制御部2のリセット部26から出力しているリセット信号がリセット中を表す低レベルからリセット解除を表す高レベルになると、CPU21はブートデバイス選択信号を出力してブートプログラムを読み出す。このブートプログラムを読み出すときの動作を図6から図9の波形図を参照して説明する。
図6に示すように、ICカード接続検知部25からICカード9がICカードコネクタ24に接続されていることを示すICカード接続検知信号が出力されているときに表示部6の特定スイッチ61をオンにした状態でCPU21からブートデバイス選択信号が出力されると、ブートセレクタ部27はICカード選択信号を低レベルとしてICカード9に送リ、ICカードブート信号を読込書込禁止部28に送る。ICカード9にICカード選択信号が送られると、CPU21はICカード9からブートプログラムを読み出して一連の制御プログラムを動作させる。このようにICカード9でブートしているときに、図7(a)の波形図に示すように、読込書込禁止部28に低レベルのICカードブート信号が送られているから、読込書込禁止部28にCPU21からデバイス選択信号が入力しても、読込書込禁止部28から出力するNARAM選択信号は高レベルのままとなり、NVRAM22への読込みと書込みは禁止される。
また、図8に示すように、ICカード接続検知部25からICカード9がICカードコネクタ24に接続されていることを示すICカード接続検知信号が出力されているときに表示部6の特定スイッチ61がオフの状態でCPU21からブートデバイス選択信号が出力されると、ブートセレクタ部27はフラッシュROM選択信号を低レベルとしてフラッシュROM23に送る。フラッシュROM23にフラッシュROM選択信号が送られるとCPU21はフラッシュROM23からブートプログラムを読み出して一連の制御プログラムを動作させる。このようにフラッシュROM23でブートしているときには、図7(b)の波形図に示すように、読込書込禁止部28に高レベルのICカードブート信号が送られているから、読込書込禁止部28にデバイス選択信号が入力されると、読込書込禁止部28から出力するNARAM選択信号は低レベルとなり、NVRAM22への読込みと書込みが可能になる。
また、ICカード9がICカードコネクタ24に接続されていないとき、図9の(a),(b)の波形図に示すように、ICカード接続検知部25から高レベルのICカード接続検知信号が出力されているから、特定スイッチ61のオン,オフにかかわらずブードデバイス選択信号が出力されるとブートセレクタ部27からフラッシュROM23を選択するフラッシュROM選択信号が出力され、CPU21はフラッシュROM23からブートプログラムを読み出して一連の制御プログラムを動作させる。
このようにしてICカード9をダウンロード用としても、オプションプログラム用としても使用することができ、ICカード9からブートロードしているときは、ユーザデータを保持しているNVRAM22の読込みと書込みを禁止するから、ユーザデータを書き換えてしまうことを防ぐことができる。
前記説明ではICカード9からブートロードしているときにNVRAM22の読込みと書込みを禁止する場合について説明したが、ICカード9からブートロードしているときにNVRAM22への書込みだけを禁止するようにしても良い。この場合は、読込書込禁止部28の代わりに、図10に示すように、ブートセレクタ部27が出力するICカードブート信号を入力するインバータ291と、CPU21から出力するデバイスライト信号とインバータ291の出力信号を入力してNVRAMライト信号を出力するORゲート292を有する書込禁止部29を設ける。CPU21はNVRAM22へ書き込むときにデバイスライト信号を書込禁止部29に出力する。したがって、ICカード9からブートロードしているときは、図11(a)の波形図に示すように、書込禁止部29に低レベルのICカードブート信号が送られ、CPU21からNVRAM22へ書き込むことを示す低レベルのデバイスライト信号が入力しても、書込禁止部29から出力するNARAMライトは高レベルのままとなり、NVRAM22への書込みは禁止される。また、フラッシュROM23からブートロードしているときは、図11(b)に示すように、書込禁止部29に送られているICカードブート信号は高レベルとなり、CPU21からNVRAM22へ書き込むことを示す低レベルのデバイスライト信号が入力すると書込禁止部29から低レベルのNVRAMライト信号が出力されNVRAM22への書き込みが可能となる。
前記説明では本体制御部2に書込禁止部29を設けて、ICカード9からブートロードしているときにNVRAM22への書込みを禁止する場合について説明したが、不揮発性メモリのバックアップ回路を利用してICカード9からブートロードしているときにユーザデータを保存した不揮発性メモリへの書込みを禁止するようにしても良い。
図13に示すように、不揮発性メモリ30のなかには通常はSRAMとして動作し、電源オフ時にコンデンサ等で形成されたバックアップ回路31の電荷によってSRAM上のデータをEEPROM等に移動するタイプのものも一般的に用いられている。このような不揮発性メモリ30をユーザデータの保存に使用するし、図13に示すように、バックアップ回路31に供給する電源電圧をICカードブート信号によりオン,オフするスイッチ32を設ける。そして、ICカード9からブートロードして、低レベルのICカードブート信号がスイッチ32に送られているときに、スイッチ32をオフにしてバックアップ回路31に供給する電源電圧を遮断し、フラッシュROM23からブートロードして、高レベルのICカードブート信号がスイッチ32に送られているときに、スイッチ32をオンにしてバックアップ回路31に電源電圧を供給する。このようにしてICカード9からブートロードしているときにはバックアップ回路31に電力を供給しないで、バックアップ回路31のコンデンサを充電せずに、電源オフ時のデータ移動回路が動作しないようにし、フラッシュROM23からブートロードしているときはバックアップ回路31に電力を供給してバックアップ回路31のコンデンサを充電させて電源オフ時のデータ移動回路が動作させる。このようにICカードブート信号によってバックアップ回路21の動作と非動作を切り替えることにより、不揮発性メモリ30の不揮発部への書き込みと書込禁止を制御することができる。
この発明の実施例の概略構成図である。 本体制御部の構成を示すブロック図である。 ICカード接続検知部の構成を示す回路図である。 ブートセレクタ部の構成を示す回路図である。 読込書込禁止部の構成を示す回路図である。 ICカードからブートロードするときの動作を示す波形図である。 読込書込禁止部の動作を示す波形図である。 フレッシュROMからブートロードするときの動作を示す波形図である。 フレッシュROMからブートロードするときの他の動作を示す波形図である。 書込禁止部の構成を示す回路図である。 書込禁止部の動作を示す波形図である。 不揮発性メモリとバックアップ回路を示すブロック図である。 不揮発性メモリとバックアップ回路を利用した書込禁止部の構成を示すブロック図である。
符号の説明
1;画像形成装置、2;本体制御部、6;表示部、9;ICカード、21;CPU、
22;NVRAM、23;フラッシュROM、24;ICカードコネクタ、
25;ICカード接続検知部、26;リセット部、27;ブートセレクタ部、
28;読込書込禁止部、61;特定スイッチ。

Claims (4)

  1. 画像形成動作を行う画像形成部と、プログラムにより各構成部の動作を管理するCPUと、CPUの動作プログラムを保持するフラッシュROMと、ダウンロード可能なプログラムを保持するICカードを接続する接続手段と、ICカードの接続を検知する検知手段及びユーザデータを記録する不揮発性メモリとを有し、特定のスイッチを操作しながら電源をオンにしたときに接続されたICカード上のプログラムよりブートロードする画像形成装置において、
    ICカード上のプログラムよりブートロードした場合は、不揮発性メモリからの読出しと書込みを禁止することを特徴とする画像形成装置。
  2. 画像形成動作を行う画像形成部と、プログラムにより各構成部の動作を管理するCPUと、CPUの動作プログラムを保持するフラッシュROMと、ダウンロード可能なプログラムを保持するICカードを接続する接続手段と、ICカードの接続を検知する検知手段及びユーザデータを記録する不揮発性メモリとを有し、特定のスイッチを操作しながら電源をオンにしたときに接続されたICカード上のプログラムよりブートロードする画像形成装置において、
    ICカード上のプログラムよりブートロードした場合は、不揮発性メモリへの書込みを禁止することを特徴とする画像形成装置。
  3. 前記不揮発性メモリからの読出しと書込みのを禁止を不揮発性メモリへの制御信号により行う請求項1又は2記載の画像形成装置。
  4. 前記不揮発性メモリへの書込みの禁止を不揮発性メモリのバックアップ回路で行う請求項2記載の画像形成装置。
JP2006027821A 2006-02-06 2006-02-06 情報処理装置及び画像形成装置 Pending JP2006127554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006027821A JP2006127554A (ja) 2006-02-06 2006-02-06 情報処理装置及び画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006027821A JP2006127554A (ja) 2006-02-06 2006-02-06 情報処理装置及び画像形成装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10125512A Division JPH11327911A (ja) 1998-05-08 1998-05-08 画像形成装置

Publications (1)

Publication Number Publication Date
JP2006127554A true JP2006127554A (ja) 2006-05-18

Family

ID=36722160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006027821A Pending JP2006127554A (ja) 2006-02-06 2006-02-06 情報処理装置及び画像形成装置

Country Status (1)

Country Link
JP (1) JP2006127554A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102968317A (zh) * 2012-11-05 2013-03-13 北京奇虎科技有限公司 系统启动项程序处理方法和设备
US10554842B2 (en) 2018-02-22 2020-02-04 Kyocera Document Solutions Inc. Image processing apparatus with backup program for controlling display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102968317A (zh) * 2012-11-05 2013-03-13 北京奇虎科技有限公司 系统启动项程序处理方法和设备
US10554842B2 (en) 2018-02-22 2020-02-04 Kyocera Document Solutions Inc. Image processing apparatus with backup program for controlling display device

Similar Documents

Publication Publication Date Title
US6513113B1 (en) Electronic instrument adapted to be selectively booted either from externally-connectable storage unit or from internal nonvolatile rewritable memory
KR20070060101A (ko) 무선 단말기에서의 비휘발성 메모리 관리 시스템 및 방법
JP6543122B2 (ja) 情報処理装置と、前記情報処理装置による不揮発記憶装置の初期化方法、及びプログラム
JP2010003243A (ja) メモリ管理装置、画像形成装置、メモリ管理方法、及びコンピュータプログラム
JP2005157528A (ja) メモリ装置
JP2006127554A (ja) 情報処理装置及び画像形成装置
JP3987244B2 (ja) 電子機器
JPWO2006040798A1 (ja) 半導体集積回路装置および電子システム
JP2008009799A (ja) 画像形成装置
KR20070044268A (ko) 메인 보드의 부팅 처리 방법 및 그 장치
JPH11327911A (ja) 画像形成装置
JP2009176147A (ja) 電子機器および電子機器のメモリアクセス許可判別方法
JPS59107491A (ja) Icカ−ド
JP4545496B2 (ja) 電気機器
KR20090021695A (ko) 플래쉬 메모리 롤백 시스템 및 그 방법
JP6703049B2 (ja) 情報処理装置及び情報処理装置の制御方法
JP2008009494A (ja) 画像形成装置
JP2001344156A (ja) フラッシュメモリを有する装置およびデータの書き換え方法
JP2010004293A (ja) 画像形成装置、画像形成装置の書き込みエラー検知方法
JP2000235483A (ja) 情報処理装置
JPH11232183A (ja) プリンタの制御情報管理装置および制御情報管理プログラムを記録した記録媒体
JP2005128613A (ja) 画像形成装置
JP2013069054A (ja) 情報処理装置、プログラムおよび画像形成装置
JP2006243810A (ja) マイクロコンピュータシステム
JP2006127268A (ja) 情報処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060307

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061109

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090616