JP5895609B2 - 情報処理装置、画像形成装置およびプログラム - Google Patents
情報処理装置、画像形成装置およびプログラム Download PDFInfo
- Publication number
- JP5895609B2 JP5895609B2 JP2012049643A JP2012049643A JP5895609B2 JP 5895609 B2 JP5895609 B2 JP 5895609B2 JP 2012049643 A JP2012049643 A JP 2012049643A JP 2012049643 A JP2012049643 A JP 2012049643A JP 5895609 B2 JP5895609 B2 JP 5895609B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- configuration
- image forming
- procedure
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Facsimiles In General (AREA)
- Control Or Security For Electrophotography (AREA)
Description
請求項2に記載の発明は、前記実行手段は、前記第2手順を実行した後、前記機能手段に送信した応答要求に対して当該機能手段から肯定応答を前記通信手段を介して受信しない場合に、当該機能手段に初期化を指示する初期化信号を当該通信手段を介して送信するとともに、前記第1手順を実行することを特徴とする請求項1に記載の情報処理装置である。
請求項3に記載の発明は、前記実行手段は、前記実行手段を制御する基本プログラムを前記記憶手段に記憶させ当該基本プログラムを読み出して実行する第3手順をさらに有し、前記初回の起動である場合に前記第1手順を実行する前に当該第3手順を実行することを特徴とする請求項1または2に記載の情報処理装置である。
請求項4に記載の発明は、前記記憶手段に転送される前記基本プログラムまたは制御プログラムを圧縮した状態で格納する格納手段をさらに含み、前記実行手段は、前記格納手段から圧縮された前記基本プログラムまたは前記制御プログラムを読み出し且つ展開してから前記記憶手段に記憶させることを特徴とする請求項3に記載の情報処理装置である。
請求項5に記載の発明は、前記不揮発性メモリが、MRAM、FeRAM、PRAM、ReRAMのいずれかであることを特徴とする請求項1ないし3のいずれか1項に記載の情報処理装置である。
請求項6に記載の発明は、記録材に画像を形成する画像形成部と、前記画像形成部の動作を制御する制御部とを備え、前記制御部は、前記画像形成部を制御する制御プログラムを実行する実行手段と、前記制御プログラム、前記画像形成部の状態を示す状態変数、および初回の起動または二回目以降の起動のいずれであるかの起動履歴を、読み書き可能であって、電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリに記憶する記憶手段と、前記実行手段が前記画像形成部と通信する通信手段とを含み、前記実行手段は、前記制御プログラムを前記記憶手段に記憶させ当該制御プログラムを読み出して実行する第1手順と、当該制御プログラムを当該記憶手段に記憶させることなく既に当該記憶手段に記憶された当該制御プログラムを読み出して実行する第2手順と、を有し、起動する際に前記起動履歴を参照し、初回の起動である場合には当該第1手順を実行し、二回目以降の起動である場合には当該第2手順を実行するとともに、前記通信手段により前記画像形成部と通信し当該画像形成部の状態を示す状態変数を取得して当該記憶手段に記憶させることにより、動作可能な状態に移行することを特徴とする画像形成装置である。
請求項7に記載の発明は、コンピュータに、外部に接続される機能手段に予め定められた機能を実現させるための制御プログラムを実行させる機能と、前記制御プログラム、前記機能手段の状態を示す状態変数、および初回の起動または二回目以降の起動のいずれであるかの起動履歴を、読み書き可能であって、電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリに記憶させる機能と、前記不揮発性メモリへの制御プログラムの転送に連続して当該不揮発性メモリに記憶される制御プログラムを読み出して実行する第1手順と、当該不揮発性メモリへの制御プログラムの転送に連続せず既に当該不揮発性メモリに記憶されている当該制御プログラムを読み出して実行する第2手順と、を有し、起動する際に前記起動履歴が初回の起動である場合には当該第1手順を実行させ、二回目以降の起動である場合には当該第2手順を実行させる機能と、前記機能手段と通信して、当該機能手段の状態を示す状態変数を取得して前記不揮発性メモリに記憶させる機能とを実現させるためのプログラムである。
請求項2記載の発明によれば、本構成を有しない場合と比較して、起動処理のやり直しができる。
請求項3記載の発明によれば、本構成を有していない場合と比較して、起動処理をさらに高速化できる。
請求項4記載の発明によれば、本構成を有していない場合と比較して、制御プログラム等を小さな容量で管理できる。
請求項5記載の発明によれば、例えば不揮発性メモリとしてEEPROMあるいはフラッシュメモリを用いた場合と比較して、不揮発性メモリからのプログラムの読み取りをより高速に行うことができる。
請求項6記載の発明によれば、本構成を有していない場合と比較して、画像形成装置の起動処理の高速化、特に二回目以降の起動処理の高速化が図れる。
請求項7記載の発明によれば、本構成を有していない場合と比較して、プログラムの読み出しおよび実行を伴う起動処理の高速化、特に二回目以降の起動処理の高速化が図れる。
図1は、本実施の形態が適用される画像形成システムの構成の一例を示す図である。
この画像形成システムは、スキャン機能、プリント機能、コピー機能およびファクシミリ機能を備えた所謂複合機として動作する画像形成装置1と、画像形成装置1に接続されるネットワーク2と、ネットワーク2に接続される端末装置3と、ネットワーク2に接続されるファクシミリ装置4と、ネットワーク2に接続されるサーバ装置5とを有している。
画像読取部10、画像形成部20、UI30、送受信部40などは機能手段の一例である。
情報処理装置の一例としての制御部50は、種々の演算を実行することによって画像形成装置1の各部を制御する実行手段の一例としてのCPU(Central Processing Unit:中央処理装置)51と、CPU51に接続され、CPU51との間で各種データのやりとりを行うバスブリッジ52とを備えている。制御部50において、バスブリッジ52には、第1のクロックでデータのやりとりを行うメモリバス53と、第1のクロックよりも周波数が低い第2のクロックでデータのやりとりを行うPCI(Peripheral Component Interconnect)バス54とが接続されている。
UIIF61、スキャンIF62、プリントIF63、ネットワークIF64および汎用IF65およびPCIバス54は通信手段の一例である。
なお、後述するイニシャル・プログラム・ローダ(Initial Program Loader:IPL)が起動されるときも、CPU51に設けられたレジスタ群およびキャッシュメモリの記憶内容はクリア(リセット)される。
この例では、ROM55に圧縮OS領域A01および圧縮プログラム領域A02が配置されている。不揮発性RAM56にOS展開領域A11、プログラム/変数展開領域A12および履歴領域A13が配置されている。また、履歴領域A13は、起動履歴の一例としての起動フラグを記憶する起動フラグ領域A13aと、構成ステータスを記憶する構成ステータス領域A13bと、ログを記憶するログ領域A13cとを有している。そして、揮発性RAM57にワーク領域A21およびバッファ領域A22が配置されている。
プログラム/変数展開領域A12は、上述した圧縮プログラム領域A02から読み出した圧縮プログラムを、CPU51が展開することによって得たプログラム/変数を格納する。例えば図3に示す例では、プログラム/変数展開領域A12に、構成1を動作させるためのプログラムおよび変数(構成1用プログラム/変数)、構成2を動作させるためのプログラムおよび変数(構成2用プログラム/変数)、構成3を動作させるためのプログラムおよび変数(構成3用プログラム/変数)、…を格納している。
なお、変数は、それぞれの構成が機能することによって変化し、変化に対応して書き換えられるパラメータである。圧縮プログラムは、変数の初期値を有している。変数については、後述する。
変数とは、制御部50が各構成を機能させる上で参照することが必要であって、且つ各構成が機能することにより変化するパラメータである。よって、変数をパラメータ変数と称することがある。
例えば、構成が画像読取部10であれば、変数は画像の読み取りを実行するCCDに関するパラメータである。CCDの特性は経過時間や温度によって変化する。よって、CCDの温度、熱、電圧などによるばらつきを補正するためのパラメータが変数として必要になる。そして、この変数は、画像読取部10の状態の変化に伴って変化する。
また、構成が画像形成部20であれば、紙等の量やトナーの量などが変数として必要となる。
さらに、構成が送受信部40であれば、カレンダ、時刻、時間(タイマ)などが変数として必要となる。
例えば、構成が画像形成部20であれば、紙等を保持するカセットが抜き差しされると、紙等の量が増減することがありうる。よって、カセットの抜き差しをトリガとして、画像形成部20が紙等の量についての変数を取得し、制御部50に送信する。
すなわち、画像読取部10、画像形成部20、送受信部40などの構成が、それぞれの状態の変化を検知して、変数を制御部50に送信するようになっている。そして、制御部50においては、CPU51が各構成に対応するプログラム/変数展開領域A12の変数を書き換える。
これらの変数は、制御部50において、CPU51によって参照され、画像読取部10、画像形成部20、送受信部40などの各構成を制御するために用いられる。また、これらの変数のいくつかは、UI30に送信されて、ユーザに対して画像読取部10、画像形成部20、送受信部40などの構成の状態の表示、紙等の補給を要請するための警告(アラート)の発出に用いられる。
図4は、図1に示す画像形成装置1の起動処理を説明するためのフローチャートである。図4では、CPU51の動作を示している。ここでは、画像形成装置1は構成1、構成2、構成3、…を備えている。そして、これらの構成1、構成2、構成3、…は、画像形成装置1に対して、画像形成装置1の制御部50に設けられた各IF(図2に示す例では、UIIF61、スキャンIF62、プリントIF63、ネットワークIF64および汎用IF65)を介して、画像形成装置1に接続されている。そして、画像形成装置1の制御部50はメインスイッチMSwでオン/オフされ、構成1、構成2、構成3、…はサブスイッチSSw1、SSw2、SSw3、…でオン/オフされる。
IPLの実行に伴い、CPU51は、最初に、バスブリッジ52およびPCIバス54を介して接続されている各IFを用いて、画像形成装置1の装置構成を検出する(ステップ3)。ここでは、画像形成装置1の備えている構成1、構成2、構成3、…が検出されたとする。
なお、ステップ3では、例えば各IFにコネクタ等が物理的に接続されているか否かを検出するハードウェア的な手法を用いてもよいし、また、例えば各IFを介して接続対象と通信が行えるか否かを検出するソフトウェア的な手法を用いてもよい。
構成1、構成2、構成3、…は、それぞれのサブスイッチSSw1、SSw2、SSw3、…がオンになると、それぞれが初期化を実行する(後述する図5参照)。それぞれの構成は、CPU51と同様に種々の演算を実行することによって構成を制御するプロセッサやROMを備えている。そして、初期化において、プロセッサに設けられたレジスタ群およびキャッシュメモリ(ともに揮発性メモリで構成される)の記憶内容がクリアされ、次いで、ROMからそれぞれの構成を制御するためのプログラムを読み出して、レジスタ群にデータを設定する。これにより、動作可能な状態に移行する。
なお、構成1、構成2、構成3、…は、CPU51から初期化信号の一例としてのリセット信号Rstを受信したときにも、上記の初期化を実行する。
ステップ3で検出した今回の装置構成について、全構成に対応するプログラムおよび変数の、プログラム/変数展開領域A12への格納と、プログラムの起動、応答要求信号Reqの送信が完了したか否かを判断する(ステップ13)。ステップ13において否定の判断(No)を行った場合は、ステップ10に戻り、今回の装置構成における残りの構成に対応する圧縮プログラムの読み出し、読み出した圧縮プログラムの展開、そして展開によって得られたプログラムおよび変数の格納、プログラムの起動、応答要求信号Reqの送信を続けて行う。
そこで、CPU51は、肯定応答信号Ackを受信したか否かを判断する(ステップ14)。ステップ14において肯定の判断(Yes)をした場合、ステップ14で肯定応答信号Ackを受信した構成に対して、変数の送信を要求し、変数を受信する。そして、受信した変数で、不揮発性RAM56のプログラム/変数展開領域A12のその構成に対応する領域に変数を格納する(書き換える)(ステップ15)。
ステップ3で検出した今回の装置構成について、全構成に対応する肯定応答信号Ackの受信、変数の受信および格納が完了したか否かを判断する(ステップ16)。ステップ16において否定の判断(No)を行った場合は、ステップ14に戻り、今回の装置構成における残りの構成に対応する肯定応答信号Ackの受信、変数の受信および格納を続けて行う。
さらに、装置構成および実行した処理の内容を反映させたログを作成し、作成したログを履歴領域A13のログ領域A13cに格納する(ステップ19)。
前述したように、制御部50、すなわちCPU51(図5では制御部50と表記し、以下では制御部50(CPU51)と表記する。)は、各IFを介して、構成1、2、3、…と通信を行うことで、画像形成装置1に設けられた構成1、2、3、…から変数の取得を行う。
そして、制御部50(CPU51)は、構成1、2、3、…に対応する構成1用圧縮プログラム、構成2用圧縮プログラム、構成3用圧縮プログラム、…の読み出して展開し、展開した構成1用プログラム/変数、構成2用プログラム/変数、構成3用プログラム/変数、…を格納し、構成1用プログラム、構成2用プログラム、構成3用プログラム、…を起動する(ステップ10−1、10−2、10−3、…およびステップ11−1、11−2、11−3、…)。そして、応答要求信号Req1、2、3、…をそれぞれの構成1、2、3、…に対して送信する(ステップ12−1、12−2、12−3、…)。
そして、制御部50(CPU51)は、構成1、2、3、…から肯定応答信号Ack1、2、3、…を受信する(ステップ14−1、14−2、14−3、…)。これにより、制御部50(CPU51)と構成1、2、3、…のそれぞれとの間で通信が確立する。その後、制御部50(CPU51)は、それぞれの構成1、2、3、…から、変数を取得し、不揮発性RAM56のプログラム/変数展開領域A12の対応する領域(図3参照)に格納することで変数を書き換える(ステップ15−1、15−2、15−3、…)。
これにより、画像形成装置1が動作可能な状態(スタンバイ状態)になる。
CPU51は、圧縮プログラムを読み出して展開し、展開したプログラムおよび変数の格納を行いつつ、肯定応答信号Ackを受信すれば、これに対応して変数の送信要求などを行う。
なお、CPU51は、応答要求信号Reqを送信後、肯定応答信号Ackを受信してから、次の圧縮プログラムを読み出して展開し、展開したプログラムおよび変数の格納を行ってもよい(シングルタスク)。
図6は、画像形成装置1の二回目以降の起動処理を説明するためのフローチャートである。
そこで、CPU51は、不揮発性メモリ56のOS展開領域A11に格納されている展開されたOSを起動する(ステップ31)。そして、不揮発性RAM56の履歴領域A13の構成ステータス領域A13bから構成ステータスを読み出す(取得する)(ステップ32)。
そして、図3に示したステップ3において検出した装置構成と比較し、変更があるか否かを判断する(ステップ33)。
ここで、否定の判断(No)を行った場合は、装置構成の中に含まれる1つの構成に対応するサブスイッチSSwX(Xは1、2、3、…)をオンにする(ステップ34)。図3に示したステップ3で検出した今回の装置構成について、全構成のサブスイッチSSw1、SSw2、SSw3、…をオンにしたか否かを判断する(ステップ35)。ステップ35において否定の判断(No)を行った場合は、ステップ34に戻り、今回の装置構成における残りの構成のサブスイッチSSwXを続けてオンにする。
図3に示したステップ3で検出した今回の装置構成について、対応するプログラムの起動、応答要求信号Reqの送信が完了したか否かを判断する(ステップ38)。ステップ38において否定の判断(No)を行った場合は、ステップ36に戻り、今回の装置構成における残りの構成に対応するプログラムの起動、応答要求信号Reqの送信を続けて行う。
そこで、CPU51は、肯定応答信号Ackを受信したか否かを判断する(ステップ39)。以下では、ステップ39において肯定の判断(Yes)をした場合について説明する。
なお、ステップ39において否定の判断(No)をした場合の処理については、後述する。
図3に示したステップ3で検出した今回の装置構成について、全構成に対応する肯定応答信号Ackの受信、変数の受信および格納が完了したか否かを判断する(ステップ41)。ステップ41において否定の判断(No)を行った場合は、ステップ39に戻り、今回の装置構成における残りの構成に対応する肯定応答信号Ackの受信、変数の受信および格納を続けて行う。
また、今回の構成に基づいて、不揮発性RAM56のプログラム/変数展開領域A12に格納されていないプログラムおよび変数を、ROM55から読み出して展開し、展開したプログラムおよび変数を格納し、プログラムを起動してから、ステップ34に移行してもよい。このときは、図3のBではなく、図3のステップ18に戻って、今回の装置構成に対応する構成ステータスを不揮発性RAM56の履歴領域A13の構成ステータス領域A13bに格納するようにすればよい。
そして、制御部50(CPU51)は、構成1、2、3、…に対応する構成1用プログラム、構成2用プログラム、構成3用プログラム、…を起動する(ステップ36−1、36−2、36−3、…)。そして、応答要求信号Req1、2、3、…をそれぞれ構成1、2、3、…に対して送信する(ステップ37−1、37−2、37−3、…)。
そして、制御部50(CPU51)は、構成1、2、3、…から肯定応答信号Ack1、2、3、…を受信する(ステップ39−1、39−2、39−3、…)。これにより、制御部50(CPU51)と構成1、2、3、…のそれぞれとの間で通信が確立する。その後、制御部50(CPU51)と構成1、2、3、…との間で通信が確立すると、制御部50(CPU51)は、それぞれの構成1、2、3、…から、変数を取得し、不揮発性RAM56のプログラム/変数展開領域A12の対応する領域(図3参照)に格納することで変数を書き換える(ステップ40−1、40−2、40−3、…)。
これにより、画像形成装置1が動作可能な状態(スタンバイ状態)になる。
図8(a)に示すように、初回における起動処理では、圧縮OSの読み出しと展開、展開したOSの格納、圧縮プログラムの読み出しと展開、展開したプログラムおよび変数の格納に要する時間が必要である。これに対して、二回目以降の起動処理では、これらの時間を要しないので、短い時間で画像形成装置1を立ち上げることができる。
一例として、初回において、圧縮OSの読み出しと展開、展開したOSの格納、OSの起動に約10秒、圧縮プログラムの読み出しと展開、展開したプログラムおよび変数の格納、プログラムの起動に約30秒要した場合、すなわち、初回における起動処理の所要時間は約40秒となる。これに対し、二回目以降では、不揮発性RAM56に展開されて格納されたOSおよびプログラムの起動となるので、数秒で立ち上がるようにすることもできる。
なお、構成1、2、3、…のそれぞれの変数の取得と格納は、起動処理ごとに必要となるので、このための所要時間は同じである。
以上説明したように、本実施の形態では、画像形成装置1を二回目以降に起動する際において、起動処理に要する時間を短くできる。このため、画像形成部20における電磁誘導(IH)加熱による定着装置の採用などにより、各構成の立ち上り時間が短くなることと合わせて、画像形成装置1の立ち上がり時間が短くなる。
このとき、CPU51は、肯定応答信号Ackを受信しない構成(構成1、2、3、…のいずれか)に対して、構成の初期化の処理を再度実行させるためにリセット信号Rstを送信する(ステップ51)。リセット信号Rstを受信した構成は、再度初期化の処理を実行する。
次いで、CPU51は、その構成に対して応答要求信号Reqを再度送信する(ステップ54)。
そして、ステップ3で検出した今回の装置構成について、全構成に対応する肯定応答信号Ackの受信、変数の受信および格納が完了したか否かを判断する(ステップ41)。ステップ41において否定の判断(No)を行った場合は、ステップ39に戻り、今回の装置構成における残りの構成に対応する肯定応答信号Ackの受信、変数の受信および格納を続けて行う。
その後、図4に示すフローチャートにおけるBに戻り、実行した処理の内容を反映させたログを作成し、作成したログを履歴領域A13のログ領域A13cに格納する(図4のステップ19)。
図10では、図7における制御部50(CPU51)が構成1、2、3、…に対応する構成1用プログラム、構成2用プログラム、構成3用プログラム、…を起動するステップ(ステップ36−1、36−2、36−3、…)から記載している。
次に、制御部50(CPU51)は、応答要求信号Req1、2、3、…をそれぞれの構成1、2、3、…に対して送信する(ステップ37−1、37−2、37−3、…)。
構成1、2、3、…は、それぞれに対する応答要求信号Req1、2、3、…を受信すると、制御部50(CPU51)に対して応答するための処理(応答処理)を実行する(ステップ102−1、102−2、102−3、…)。
すると、構成1、構成3、…は、それぞれが応答要求信号Req1、3に対する処理(応答処理)が終了すると、肯定応答信号Ack1、3、…を、制御部50(CPU51)に送信する。
そして、制御部50(CPU51)は、構成1、3、…から肯定応答信号Ack1、3、…を受信する(ステップ38−1、38−3、…)。これにより、制御部50(CPU51)と構成1、3、…のそれぞれとの間で通信が確立する。
そして、制御部50(CPU51)は、それぞれの構成1、3、…から、変数を取得し、不揮発性RAM56のプログラム/変数展開領域A12の対応する領域(図3参照)に格納することで変数を書き換える(ステップ40−1、40−3、…)。
このとき、制御部50(CPU51)は、応答要求信号Req2を送信した時刻から、タイマ59により設定された予め定められた時間が計測されたとき、通信が確立しない(タイムアウト)と判断し、リセット信号Rstを構成2に送信する(ステップ51)。構成2は、リセット信号Rstを受信すると、初期化を実行する(ステップ103)。
一方、制御部50(CPU51)は、ROM55の圧縮プログラム領域A02から構成2用圧縮プログラムを読み出して展開し、展開した構成2用プログラムおよび変数をプログラム/変数展開領域A13の構成2の領域に上書きする(ステップ52)。そして、構成2用プログラムを起動し(ステップ53)、応答要求信号Reqを再度送信する(ステップ54)。
構成2は、再初期化により正常な状態になれば、応答要求信号Req2を受信し、応答処理(ステップ104)を実行し、肯定応答信号Ack2を制御部50(CPU51)に送信する。
そして、制御部50(CPU51)は、構成2から肯定応答信号Ack2が受信できれば(ステップ55)、制御部50(CPU51)と構成2との間で通信が確立する。制御部50(CPU51)と構成2との間で通信が確立すると、制御部50(CPU51)は、構成2から、変数を取得し、不揮発性RAM56のプログラム/変数展開領域A12の対応する領域に格納することで変数を書き換える(ステップ40−2)。
もし、上述した例のように、構成の初期化に不具合がある場合には、再初期化により正常な状態に戻りうる。この場合、構成は、応答要求信号Reqに対応して肯定応答信号Ackを送信するので、通信が確立する。画像形成装置1は、起動処理が終了して、動作可能な状態(スタンバイ状態)になる。
そして、これらの処理は、CPU51の制御により行われるようになっている。
Claims (7)
- 外部に接続される機能手段に予め定められた機能を実現させるための制御プログラムを実行する実行手段と、
前記制御プログラム、前記機能手段の状態を示す状態変数、および初回の起動または二回目以降の起動のいずれであるかの起動履歴を、読み書き可能であって、電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリに記憶する記憶手段と、
前記実行手段が前記機能手段と通信する通信手段と
を含み、
前記実行手段は、前記制御プログラムを前記記憶手段に記憶させ当該制御プログラムを読み出して実行する第1手順と、当該制御プログラムを当該記憶手段に記憶させることなく既に当該記憶手段に記憶された当該制御プログラムを読み出して実行する第2手順と、を有し、起動する際に前記起動履歴を参照し、初回の起動である場合には当該第1手順を実行し、二回目以降の起動である場合には当該第2手順を実行するとともに、前記通信手段により前記機能手段と通信し当該機能手段の状態を示す状態変数を取得して当該記憶手段に記憶させることにより、動作可能な状態に移行することを特徴とする情報処理装置。 - 前記実行手段は、前記第2手順を実行した後、前記機能手段に送信した応答要求に対して当該機能手段から肯定応答を前記通信手段を介して受信しない場合に、当該機能手段に初期化を指示する初期化信号を当該通信手段を介して送信するとともに、前記第1手順を実行することを特徴とする請求項1に記載の情報処理装置。
- 前記実行手段は、前記実行手段を制御する基本プログラムを前記記憶手段に記憶させ当該基本プログラムを読み出して実行する第3手順をさらに有し、前記初回の起動である場合に前記第1手順を実行する前に当該第3手順を実行することを特徴とする請求項1または2に記載の情報処理装置。
- 前記記憶手段に転送される前記基本プログラムまたは制御プログラムを圧縮した状態で格納する格納手段をさらに含み、
前記実行手段は、前記格納手段から圧縮された前記基本プログラムまたは前記制御プログラムを読み出し且つ展開してから前記記憶手段に記憶させることを特徴とする請求項3に記載の情報処理装置。 - 前記不揮発性メモリが、MRAM、FeRAM、PRAM、ReRAMのいずれかであることを特徴とする請求項1ないし3のいずれか1項に記載の情報処理装置。
- 記録材に画像を形成する画像形成部と、
前記画像形成部の動作を制御する制御部とを備え、
前記制御部は、
前記画像形成部を制御する制御プログラムを実行する実行手段と、
前記制御プログラム、前記画像形成部の状態を示す状態変数、および初回の起動または二回目以降の起動のいずれであるかの起動履歴を、読み書き可能であって、電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリに記憶する記憶手段と、
前記実行手段が前記画像形成部と通信する通信手段と
を含み、
前記実行手段は、前記制御プログラムを前記記憶手段に記憶させ当該制御プログラムを読み出して実行する第1手順と、当該制御プログラムを当該記憶手段に記憶させることなく既に当該記憶手段に記憶された当該制御プログラムを読み出して実行する第2手順と、を有し、起動する際に前記起動履歴を参照し、初回の起動である場合には当該第1手順を実行し、二回目以降の起動である場合には当該第2手順を実行するとともに、前記通信手段により前記画像形成部と通信し当該画像形成部の状態を示す状態変数を取得して当該記憶手段に記憶させることにより、動作可能な状態に移行することを特徴とする画像形成装置。 - コンピュータに、
外部に接続される機能手段に予め定められた機能を実現させるための制御プログラムを実行させる機能と、
前記制御プログラム、前記機能手段の状態を示す状態変数、および初回の起動または二回目以降の起動のいずれであるかの起動履歴を、読み書き可能であって、電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリに記憶させる機能と、
前記不揮発性メモリへの制御プログラムの転送に連続して当該不揮発性メモリに記憶される制御プログラムを読み出して実行する第1手順と、当該不揮発性メモリへの制御プログラムの転送に連続せず既に当該不揮発性メモリに記憶されている当該制御プログラムを読み出して実行する第2手順と、を有し、起動する際に前記起動履歴が初回の起動である場合には当該第1手順を実行させ、二回目以降の起動である場合には当該第2手順を実行させる機能と、
前記機能手段と通信して、当該機能手段の状態を示す状態変数を取得して前記不揮発性メモリに記憶させる機能と
を実現させるためのプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049643A JP5895609B2 (ja) | 2012-03-06 | 2012-03-06 | 情報処理装置、画像形成装置およびプログラム |
US13/558,766 US8836983B2 (en) | 2012-03-06 | 2012-07-26 | Information processing device, image forming apparatus, and non-transitory computer readable medium |
CN201210369725.9A CN103309744B (zh) | 2012-03-06 | 2012-09-28 | 信息处理装置、图像形成装置和图像处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049643A JP5895609B2 (ja) | 2012-03-06 | 2012-03-06 | 情報処理装置、画像形成装置およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013186584A JP2013186584A (ja) | 2013-09-19 |
JP5895609B2 true JP5895609B2 (ja) | 2016-03-30 |
Family
ID=49113890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012049643A Active JP5895609B2 (ja) | 2012-03-06 | 2012-03-06 | 情報処理装置、画像形成装置およびプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8836983B2 (ja) |
JP (1) | JP5895609B2 (ja) |
CN (1) | CN103309744B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5804176B1 (ja) * | 2014-12-19 | 2015-11-04 | 富士ゼロックス株式会社 | 情報処理装置 |
US9805696B2 (en) * | 2015-10-22 | 2017-10-31 | Renesas Electronics America | Synchronized image expansion |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08295065A (ja) | 1995-04-26 | 1996-11-12 | Canon Inc | 画像形成装置 |
EP1426859B1 (en) * | 2001-08-22 | 2009-11-18 | Legend (Beijing) Limited | Method of computer rapid start-up |
JP2003337746A (ja) * | 2002-05-22 | 2003-11-28 | Hitachi Ltd | 情報処理装置の高速起動 |
JP2004295177A (ja) * | 2003-03-25 | 2004-10-21 | Seiko Epson Corp | 電子機器のコントローラおよびプリンタコントローラ |
JP3906825B2 (ja) | 2003-06-17 | 2007-04-18 | 日本電気株式会社 | 計算機システム、計算機システム起動方法およびプログラム |
EP1685482A4 (en) * | 2003-09-24 | 2007-08-29 | Ti Technologies Ltd A New Zeal | METHOD AND APPARATUS FOR AMORATING COMPUTER SYSTEM |
CN1952888A (zh) * | 2005-10-21 | 2007-04-25 | 神基科技股份有限公司 | 快速启动系统的方法 |
JP5178282B2 (ja) * | 2008-04-02 | 2013-04-10 | キヤノン株式会社 | 情報処理装置、制御方法及びプログラム |
JP5289153B2 (ja) * | 2009-04-14 | 2013-09-11 | キヤノン株式会社 | 情報処理装置及びその制御方法、並びにコンピュータプログラム |
JP5235768B2 (ja) * | 2009-04-23 | 2013-07-10 | キヤノン株式会社 | 制御装置、その制御方法、及びプログラム |
JP5725798B2 (ja) * | 2010-11-01 | 2015-05-27 | キヤノン株式会社 | 制御装置、制御装置の状態検知方法、及びプログラム |
-
2012
- 2012-03-06 JP JP2012049643A patent/JP5895609B2/ja active Active
- 2012-07-26 US US13/558,766 patent/US8836983B2/en not_active Expired - Fee Related
- 2012-09-28 CN CN201210369725.9A patent/CN103309744B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103309744A (zh) | 2013-09-18 |
US20130235417A1 (en) | 2013-09-12 |
CN103309744B (zh) | 2017-11-10 |
JP2013186584A (ja) | 2013-09-19 |
US8836983B2 (en) | 2014-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5948976B2 (ja) | 画像形成装置および情報処理装置 | |
JP5754264B2 (ja) | プログラム実行装置、画像処理装置およびプログラム | |
JP2005157528A (ja) | メモリ装置 | |
JP5970867B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP5895609B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP2013190950A (ja) | 制御装置、及び起動方法 | |
JP5287633B2 (ja) | 制御プログラム更新装置及びプログラム | |
JP5747680B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP2011138266A (ja) | 画像形成装置および不揮発性メモリ書き込み方法 | |
JP7206106B2 (ja) | 情報処理装置及びプログラム | |
JP2018078485A (ja) | 情報処理装置および情報処理装置の起動方法 | |
JP5080318B2 (ja) | 画像処理装置及びアクセス制御方法 | |
JP2015123650A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JP2023068538A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP2015215684A (ja) | 情報処理装置及び情報処理プログラム | |
JP2013003984A (ja) | 情報処理装置、画像形成装置、およびプログラム | |
JP2005094301A (ja) | 画像形成装置 | |
JP2013004043A (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP5998902B2 (ja) | 画像形成装置、情報処理装置およびプログラム | |
JP5971022B2 (ja) | 画像形成装置 | |
JP5016604B2 (ja) | 情報処理装置および情報処理方法 | |
JP2010009193A (ja) | 電子装置 | |
JP2021170226A (ja) | 情報処理装置及びプログラム | |
JP2023174882A (ja) | 電子機器 | |
JP2024000080A (ja) | 画像処理装置、制御方法、および、プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5895609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |