CN103309744A - 信息处理装置、图像形成装置和图像处理方法 - Google Patents
信息处理装置、图像形成装置和图像处理方法 Download PDFInfo
- Publication number
- CN103309744A CN103309744A CN2012103697259A CN201210369725A CN103309744A CN 103309744 A CN103309744 A CN 103309744A CN 2012103697259 A CN2012103697259 A CN 2012103697259A CN 201210369725 A CN201210369725 A CN 201210369725A CN 103309744 A CN103309744 A CN 103309744A
- Authority
- CN
- China
- Prior art keywords
- component parts
- control program
- activation
- stored
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Facsimiles In General (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
信息处理装置、图像形成装置和图像处理方法。一种信息处理装置,包括:执行单元,执行用于使功能单元实现预定功能的控制程序;存储器,将所述控制程序、指示所述功能单元的状态的状态变量、以及初始激活或者第二次及以后激活的激活历史存储在非易失性存储器中;以及通信单元,使所述执行单元与所述功能单元通信,其中,所述执行单元包括将所述控制程序存储在所述存储器中且读取并执行所述控制程序的第一过程、以及读取并执行预先存储在所述存储器中的所述控制程序的第二过程,当执行激活时参照所述激活历史,在所述初始激活的情况下执行所述第一过程,在所述第二次及以后激活的情况下执行所述第二过程。
Description
技术领域
本发明涉及信息处理装置、图像形成装置和图像处理方法。
背景技术
作为在一公报中公开的现有技术,存在一种图像形成装置,其中,在打印和输出从外部计算机发送来的图像数据的情况下,当计算机接口单元接收到来自外部计算机的这种工作命令时,其将该命令发送至CPU,CPU经由计算机接口单元向该外部计算机响应,并将任务内容发送至开/关控制信号生成电路。开/关控制信号生成电路输出用于接通图像处理器、图像形成单元以及PDL展开单元中的各块的开关电路的控制信号,由此将电力提供给各块(参见JP特开平8-295065A(专利文献1))。
另外,作为在另一公报中公开的现有技术,存在一种计算机系统,其中,根据预先存储在构成主存储装置的一部分的非易失性存储部分中的主存储图像来激活该系统。当在非易失性存储部分上的主存储图像的各组块中激活系统之后首次生成写访问时,将区域的数据复制至构成主存储装置的另一部分的可读写主存储部分,并且针对副本执行写入。此后,将针对被复制的主存储图像的区域的访问切换成针对副本的访问(参见JP特开2005-010897A(专利文献2))。
发明内容
本发明的目的是,在包括控制器的图像处理装置等中高速执行激活处理,特别是高速执行从第二次起的激活处理,其中控制器在CPU的控制下执行预定功能。
根据本发明第一方面,提供了一种信息处理装置,所述信息处理装置包括:执行单元,所述执行单元执行用于使连接至外部装置的功能单元实现预定功能的控制程序;存储器,所述存储器将所述控制程序、指示所述功能单元的状态的状态变量、以及初始激活或者第二次及以后激活的激活历史存储在非易失性存储器中,所述非易失性存储器可被读写,并且即使在未供电的情况下也保持存储在其中的信息;以及通信单元,所述通信单元使所述执行单元与所述功能单元通信,其中,所述执行单元包括将所述控制程序存储在所述存储器中且读取并执行所述控制程序的第一过程、以及读取并执行预先存储在所述存储器中的所述控制程序而不需要将所述控制程序存储在所述存储器中的第二过程,当执行激活时参照所述激活历史,在所述初始激活的情况下执行所述第一过程,在所述第二次及以后激活的情况下执行所述第二过程,通过利用所述通信单元与所述功能单元通信来获取指示所述功能单元的状态的状态变量,并将所述状态变量存储在所述存储器中,以转换至可操作状态。
根据本发明第二方面,在根据第一方面的信息处理装置中,当执行所述第二过程然后未经由所述通信单元从所述功能单元接收到针对发送至所述功能单元的响应请求的肯定响应时,所述执行单元经由所述通信单元向所述功能单元发送用于指示初始化的初始化信号,并且执行所述第一过程。
根据本发明第三方面,在根据第一方面或第二方面的信息处理装置中,所述执行单元包括将用于控制所述执行单元的基本程序存储在所述存储器中且读取并执行所述基本程序的第三过程,并且在所述初始激活的情况下,在执行所述第一过程之前执行所述第三过程。
根据本发明第四方面,在根据第一方面至第三方面中的任一方面的信息处理装置中,所述信息处理装置还包括:存储单元,所述存储单元在发送至所述存储器的所述基本程序或所述控制程序被压缩的状态下存储所述基本程序或所述控制程序,并且,所述执行单元从所述存储单元读取并展开被压缩的所述基本程序或控制程序,然后将所展开的所述基本程序或控制程序存储在所述存储器中。
根据本发明第五方面,在根据第一方面至第三方面中的任一方面的信息处理装置中,所述非易失性存储器是MRAM、FeRAM、PRAM以及ReRAM中的任一种。
根据本发明第六方面,提供了一种图像形成装置,所述图像形成装置包括:图像形成单元,所述图像形成单元在记录材料上形成图像;和控制器,所述控制器控制所述图像形成单元的操作,其中,所述控制器包括:执行单元,所述执行单元执行用于控制所述图像形成单元的控制程序;存储器,所述存储器将所述控制程序、指示所述图像形成单元的状态的状态变量、以及初始激活或者第二次及以后激活的激活历史存储在非易失性存储器中,所述非易失性存储器可被读写,并且即使在未供电的情况下也能保持存储在其中的信息;以及通信单元,所述执行单元通过所述通信单元与所述图像形成单元通信,其中,所述执行单元包括将所述控制程序存储在所述存储器中且读取并执行所述控制程序的第一过程、以及读取并执行预先存储在所述存储器中的所述控制程序而不需要将所述控制程序存储在所述存储器中的第二过程,当执行激活时参照所述激活历史,在所述初始激活的情况下执行所述第一过程,在所述第二次及以后激活的情况下执行所述第二过程,通过利用所述通信单元与所述图像形成单元通信来获取指示所述图像形成单元的状态的状态变量,并将所述状态变量存储在所述存储器中,以转换至可操作状态。
根据本发明第七方面,提供了一种信息处理方法,所述信息处理方法包括以下步骤:执行用于使连接至外部装置的功能单元实现预定功能的控制程序;将所述控制程序、指示所述功能单元的状态的状态变量、以及初始激活或者第二次及以后激活的激活历史存储在非易失性存储器中,所述非易失性存储器可被读写,并且即使在未供电的情况下也能保持存储在其中的信息;准备在将控制程序发送至所述非易失性存储器之后读取并执行存储在所述非易失性存储器中的所述控制程序的第一过程、以及读取并执行预先存储在所述非易失性存储器中的所述控制程序而不是先将所述控制程序发送至所述非易失性存储器的第二过程,当执行所述激活时,如果所述激活历史指示所述初始激活则执行所述第一过程,如果所述激活历史指示所述第二次及以后激活则执行所述第二过程;以及通过与所述功能单元通信来获取指示所述功能单元的状态的状态变量,并将所述状态变量存储在所述非易失性存储器中。
根据本发明第一和第七方面,与不采用本构造的情况相比,可以高速执行激活处理,特别是高速执行第二次及以后激活处理。
根据本发明第二方面,与不采用本构造的情况相比,可以再次尝试激活处理。
根据本发明第三方面,与不采用本构造的情况相比,可以以更高的速度执行激活处理。
根据本发明第四方面,与不采用本构造的情况相比,可以以较小的容量来管理控制程序等。
根据本发明第五方面,与利用EEPROM或闪存作为非易失性存储器的情况相比,例如可以以更高的速度执行从非易失性存储器读取程序。
根据本发明第六方面,与不采用本构造的情况相比,可以高速执行图像形成装置的激活处理,特别是高速执行第二次及以后激活处理。
附图说明
基于下列图对本发明的示例性实施方式进行详细描述,其中:
图1是例示根据一示例性实施方式的图像形成系统的构造的一示例的图。
图2是例示设置在图像形成装置中的控制器的内部构造的一示例的硬件框图。
图3是例示由主存储器形成的存储器映像的构造的一示例的图。
图4是例示图像形成装置的激活处理的流程图。
图5是例示在第一次激活处理中控制器与各构成部件之间的通信控制的一示例的顺序图。
图6是例示图像形成装置的第二次及以后激活处理的流程图。
图7是例示在第二次及以后激活处理中控制器与各构成部件之间的通信控制的一示例的顺序图。
图8(a)和8(b)是通过比较例示第一次激活处理和第二次及以后激活处理所需时间的图。
图9是例示重写程序/变量展开区中的程序和变量的图。
图10是例示在未从各构成部件中的任一个接收到肯定响应信号时激活处理中控制器与相应构成部件之间的通信控制的一示例的顺序图。
具体实施方式
下面,参照附图对本发明的示例性实施方式进行详细描述。
图1是例示根据一示例性实施方式的图像形成系统的构造的一示例的图。
图像形成系统包括:操作为具有扫描功能、打印功能、复印功能以及传真功能的所谓多功能外设的图像形成装置1,连接至图像形成装置1的网络2,连接至网络2的终端装置3,连接至网络2的传真装置4,以及连接至网络2的服务器装置5。
这里,网络2包括因特网线路或电话线路。另外,终端装置3经由网络2指示图像形成装置1形成图像,并且例如包括PC(个人计算机)。另外,传真装置4经由网络2向/从图像形成装置1发送/接收传真。而且,服务器装置5经由网络2向/从图像形成装置1发送/接收数据(包括程序)。
另外,图像形成装置1包括:读取记录在诸如纸张的记录材料上的图像的图像读取单元10,在诸如纸张的记录材料上形成图像的图像形成单元20,从用户接收与利用扫描功能、打印功能、复印功能以及传真功能的操作有关的指令并向用户显示消息的用户接口(UI)30,经由网络2向/从终端装置3、传真装置4以及服务器装置5发送/接收数据的发送和接收单元40,以及控制图像读取单元10、图像形成单元20、UI 30以及发送和接收单元40的操作的控制器50。而且,在图像形成装置1中,通过图像读取单元10实现扫描功能,通过图像形成单元20实现打印功能,通过图像读取单元10和图像形成单元20实现复印功能,通过图像读取单元10、图像形成单元20以及发送和接收单元40实现传真功能。另外,发送和接收单元40可以分离地设置为针对因特网线路的一个单元和针对电话线路的一个单元。
图像读取单元10、图像形成单元20、UI 30、发送和接收单元40等是功能单元的示例。
图2是例示设置在图1所示图像形成装置1中的控制器50的内部构造的一示例的硬件框图。
作为信息处理装置的示例的控制器50包括:作为执行单元的示例的CPU(中央处理单元)51,其通过执行各种操作来控制图像形成装置1的各单元,以及总线桥52,其连接至CPU 51并且向/从CPU 51发送/接收各种数据。在控制器50中,总线桥52连接至存储器总线53和PCI(外设组件互连)总线54,存储器总线53按第一时钟执行数据的发送和接收,而PCI总线54按频率比第一时钟低的第二时钟执行数据的发送和接收。
另外,控制器50包括:ROM(只读存储器)55、非易失性RAM(随机存取存储器)56以及易失性RAM 57。ROM 55、非易失性RAM 56以及该易失性RAM 67连接至存储器总线53。
而且,控制器50包括:用于控制UI 30的UI接口电路(UI IF)61、用于控制图像读取单元10的扫描接口电路(扫描IF)62、用于控制图像形成单元20的打印接口电路(打印IF)63、用于控制发送和接收单元40的网络接口电路(网络IF)64、以及用于控制诸如USB(通用串行总线)的通用接口的通用接口电路(通用IF)65。另外,UI IF 61、扫描IF 62、打印IF 63、网络IF 64以及通用IF 65连接至PCI总线54。另外,在本示例性实施方式中,例如从/向已安装的存储卡读取/写入数据的卡读取器70连接至通用IF 65。
UI IF 61、扫描IF 62、打印IF 63、网络IF 64、通用IF 65以及PCI总线54是通信单元的示例。
另外,控制器50还包括:时钟发生器58,该时钟发生器生成用作构成控制器50的各单元(CPU 51等)操作的时钟基准的基准时钟,以及计时器59,该计时器根据CPU 51等的操作执行计时。
控制器50通过主开关MSw加电和断电。另外,UI 30、图像读取单元10、图像形成单元20、发送和接收单元40以及卡读取器70通过由控制器50控制的子开关SSw1至SSw5加电和断电。
本示例性实施方式中的控制器50例如由单芯片微控制器构成。然而,控制器50可以由多个芯片构成。
另外,在本示例性实施方式的控制器50中,CPU 51可以直接访问ROM 55、非易失性RAM 56以及易失性RAM 57。在下面的描述中,在某些情况下,连接至存储器总线53的ROM 55、非易失性RAM 56以及易失性RAM 57统称为“主存储器”。
这里,作为存储装置的ROM 55包括:所谓的掩模ROM、各种PROM(可编程ROM:例如,OTP ROM(一次可编程ROM)、UV-EPROM(紫外线可擦除可编程ROM)、EEPROM(电可擦除可编程ROM))、闪存等。另外,在这个示例中,将闪存用作ROM 55。
另外,作为存储装置的示例的非易失性RAM 56包括即使未向其供电也可以保持信息的非易失性存储器,如MRAM(磁阻RAM)、FeRAM(铁电RAM)、PRAM(相变RAM)、ReRAM(阻抗RAM)。另外,在这个示例中,能够以比用作ROM 55的闪存更高的速度来读写数据的MRAM用作非易失性RAM 56。
另外,易失性RAM 57包括除非被供电否则不能保持信息的易失性存储器,如DRAM(动态RAM)或SRAM(静态RAM)。而且,在这个示例中,将DRAM用作易失性RAM 57。
在本示例性实施方式中,非易失性RAM 56和易失性RAM 57一起按第一时钟读写数据。为此,非易失性RAM 56具有等同于易失性RAM 57(在这个示例中,DRAM)的读写性能。
当将主开关MSw断开时,设置在CPU 51中的寄存器组和高速缓冲存储器(也由易失性存储器构成)的存储内容被清除。另外,设置在控制器50中的易失性RAM57的存储内容也被清除。另一方面,即使将主开关MSw断开,设置在控制器50中的ROM 55和非易失性RAM 56的存储内容也不被清除。而且,非易失性RAM 56保持在将主开关MSw断开之前存储的内容。
而且,当还激活稍后描述的初始程序装入程序(IPL)时,设置在CPU 51中的寄存器组和高速缓冲存储器的存储内容被清除(重置)。
图3是例示由上述主存储器(ROM 55、非易失性RAM 56以及易失性RAM 57)形成的存储器映像的构造的一示例的图。
在这个示例中,将压缩OS区A01和压缩程序区A02设置在ROM 55中。将OS展开区A11、程序/变量展开区A12以及历史区A13设置在非易失性RAM 56中。另外,历史区A13包括:存储作为激活历史的示例的激活标志的激活标志区A13a、存储构成部件状态的构成部件状态区A13b、以及存储日志的日志区A13c。另外,将工作区A21和缓冲区A22设置在易失性RAM 57中。
其中,设置在ROM 55中的压缩OS区A01存储初始程序装入程序(IPL)和操作系统(OS)(压缩OS),作为压缩基本程序的示例,初始程序装入程序(IPL)和操作系统(OS)是在激活图像形成装置1时由控制器50中的CPU 51执行的程序。另外,设置在ROM 55中的压缩程序区A02在针对各构成部件收集和压缩的状态下,存储程序和变量,作为用于操作能够安装在本示例性实施方式的图像形成装置1中的各构成部件的控制程序的示例,以及作为在该程序中使用的状态变量的示例。例如,在图3所示示例中,压缩程序区A02存储:压缩用于操作构成部件1的程序和变量的压缩程序(针对构成部件1的压缩程序)、压缩用于操作构成部件2的程序和变量的压缩程序(针对构成部件2的压缩程序)、压缩用于操作构成部件3的程序和变量的压缩程序(针对构成部件3的压缩程序)等。另外,在此描述的构成部件1、2、3、…分别对应于上述图像读取单元10、图像形成单元20、UI 30、发送和接收单元40,卡读取器70等,它们可接合至图像形成装置1的主体且可与其分离,并且在安装在图像形成装置1中时单独或连同其它构成部件一起执行预定功能。
如此,在本示例性实施方式中,与能够安装在图像形成装置1中的各构成部件相对应的多个压缩程序被预先存储在设置在ROM 55中的压缩程序区A02中,而与实际上使用的图像形成装置1的构成部件(图1所示图像形成装置1不包括卡读取器70)无关。由此,可以不执行因图像形成装置1的装置构成部件的变化而造成的ROM55的交换或存储在ROM 55中的程序的更新。
接下来,设置在非易失性RAM 56中的OS展开区A11存储通过CPU 51展开(解压缩)存储在ROM 55中的压缩OS而获得的OS。
程序/变量展开区A12存储通过CPU 51展开从上述压缩程序区A02读取的压缩程序而获得的程序和变量。例如,在图3所示示例中,程序/变量展开区A12存储:用于操作构成部件1的程序和变量(针对构成部件1的程序/变量)、用于操作构成部件2的程序和变量(针对构成部件2的程序/变量)、用于操作构成部件3的程序和变量(针对构成部件3的程序/变量)、…。
另外,这些变量是可以重写以对应于各构成部件的功能变化的参数。压缩程序具有每一个变量的初始值。稍后将对这些变量进行描述。
另外,在设置在非易失性RAM 56中的历史区A13中,激活标志区A13a存储指示图像形成装置1在过去是否被激活的标志(激活标志)。这里,如果图像形成装置1在过去被激活,激活标志区A13a存储“On(1)”,如果图像形成装置1在过去未被激活,激活标志区A13a存储“Off(0)”。另外,在设置在非易失性RAM 56中的历史区A13中,构成部件状态区A13b存储先前激活图像形成装置时的装置构成部件(下面,称为“先前装置构成部件”)作为构成部件状态。这里,在构成部件状态区A13b中,针对可以安装在图像形成装置1中的各构成部件,如果存在构成部件,则存储“On(1)”,如果不存在构成部件,则存储“Off(0)”。而且,在设置在非易失性RAM 56中的历史区A13中,日志区A13c将图像形成装置1接收的指令的内容、装置构成部件改变时的内容、所产生错误的内容等存储为日志数据。
另外,设置在易失性RAM 57中的工作区A21存储CPU 51执行程序时临时生成的数据。设置在易失性RAM 57中的缓冲区A22存储与CPU 51处理数据时向图像形成装置1的各构成部件输出的指令有关的数据(经由PCI总线54向各IF(在这个示例中,UI IF 61、扫描IF 62、打印IF 63、网络IF 64以及通用IF 65)输出的数据)。
这里,对变量进行描述。
变量是控制器50执行各构成部件的功能时需要参照并且在各构成部件执行功能时改变的参数。因此,在某些情况下,变量可以被称为参数变量。
例如,如果构成部件是图像读取单元10,则变量是与用于执行图像读取的CCD有关的参数。CCD的特性随着时间的经过或温度而变化。因此,用于校正因温度、热、电压等造成的CCD的不一致的参数必须作为变量。另外,变量根据图像读取单元10的状态变化而变化。
如果构成部件是图像形成单元20,则纸张等的量、调色剂的量等必须作为变量。
另外,如果构成部件是发送和接收单元40,则日历、时刻、时段(计时器)等必须作为变量。
如上所述,变量是与构成部件状态相对应的参数,因此必须从所连接的构成部件读取和重写,例如,即使当图像形成装置1加电(稍后描述的主开关MSw)并且激活时也是如此。另外,在操作构成部件因此变量变化的情况下,必须针对各变化情况来重写变量。
例如,如果构成部件是图像形成单元20,则在抽出和插入保持纸张等的盒时,可以增加或减少纸张等的量。因此,图像形成单元20利用抽出和插入盒作为触发来获取与纸张等的量有关的变量并将所获取变量发送至控制器50。
换句话说,诸如图像读取单元10、图像形成单元20以及发送和接收单元40的构成部件检测各状态的变化并将变量发送至控制器50。另外,在控制器50中,CPU51重写与各构成部件相对应的程序/变量展开区A12的变量。
变量被控制器50中的CPU 51参照,并且用于控制诸如图像读取单元10、图像形成单元20以及发送和接收单元40的各构成部件。另外,变量中的一些被发送至UI 30,并且用于显示诸如图像读取单元10、图像形成单元20以及发送和接收单元40的构成部件的状态,并且向用户发出针对供纸请求等的警报。
接下来,对图像形成装置1的激活处理进行描述。
图4是例示图1所示图像形成装置1的激活处理的流程图。图4示出了CPU 51的操作。这里,图像形成装置1包括:构成部件1、构成部件2、构成部件3、…。另外,构成部件1、构成部件2、构成部件3、…经由设置在图像形成装置1的控制器50中的各IF(在图2所示示例中,UI IF 61、扫描IF 62、打印IF 63、网络IF 64、以及通用IF 65)连接至图像形成装置1。另外,图像形成装置1的控制器50通过主开关MSw进入开关状态,而构成部件1、构成部件2、构成部件3、…通过子开关SSw1、SSw2、SSw3、…进入开关状态。
当控制器50的主开关MSw接通时(步骤S1),CPU 51经由总线桥52和存储器总线53读取存储在ROM 55的OS区A01中的初始程序装入程序(IPL),并且激活所读取的IPL(步骤S2)。
在执行IPL时,CPU 51首先利用经由总线桥52和PCI总线54连接的各IF来检测图像形成装置1的装置构成部件(步骤S3)。这里,假设检测到包括在图像形成装置1中的构成部件1、构成部件2、构成部件3、…。
另外,在步骤S3中,例如,可以使用检测连接器等是否物理地连接至各IF的硬件方法,而且,例如,可以使用检测是否可以经由各IF与连接目标执行通信的软件方法。
接下来,从非易失性RAM 56的历史区A13中的激活标志区A13a读取并获取激活标志(步骤S4)。另外,CPU 51确定该激活标志是否为Off(0),即,当前激活是否为初始激活(步骤S5)。下面,对步骤S4中执行肯定确定(是)的情况进行描述,并且稍后对执行否定确定(否)的情况(图4中的情况A)进行描述(参照稍后描述的图6)。
在步骤S5中执行肯定确定(是)的情况下,即,当前激活处理是初始激活处理,CPU 51从ROM 55的压缩OS区A01读取压缩OS以展开,并将展开的OS存储在非易失性RAM 56中的OS展开区A11中(步骤S6)。另外,从非易失性RAM 56中的OS展开区A11激活所展开的OS(下面,称为OS)(步骤S7)。从这里起,CPU 51改变至IPL,并且由OS控制。这里,步骤S6和S7是第三过程的示例。
接下来,CPU 51经由控制器50接通与包括在装置构成部件中的单个构成部件相对应的子开关SSwX(其中,X为1、2、3、…)(步骤S8)。确定在步骤S3中检测到的当前装置构成部件中的所有构成部件的子开关SSw1、SSw2、SSw3、…是否接通(步骤S9)。如果在步骤S9中执行否定确定(否),则流程返回至步骤S8,继续接通当前装置构成部件中的其余构成部件的子开关SSwX。如上所述,子开关SSw1、SSw2、SSw3、…由控制器50控制。
当子开关SSw1、SSw2、SSw3、…接通时,构成部件1、构成部件2、构成部件3、…分别执行初始化(参照稍后描述的图5)。各构成部件包括用于通过按与CPU 51相同的方式执行各种操作来控制构成部件的处理器或ROM。另外,在执行初始化时,清除设置在处理器中的寄存器组和高速缓冲存储器(也由易失性存储器构成)的存储内容,然后从ROM读取用于控制各构成部件的程序并且设置在寄存器组中。由此,执行到可操作状态的转变。
另外,构成部件1、构成部件2、构成部件3、…还在从CPU 51接收作为初始化信号的示例的重置信号Rst时执行初始化。
接下来,CPU 51从ROM 55的压缩程序区A02读取(发送)与包括在装置构成部件中的单个构成部件相对应的压缩程序,展开读取的压缩程序,并将通过展开该压缩程序而获得的程序和变量存储在非易失性RAM 56的程序/变量展开区A12中(步骤S10)。此后,CPU 51激活程序(步骤S11),并且发送用于与对应构成部件建立通信(同步)的响应请求信号Req(在图4中用Req信号表示)(步骤S12)。步骤S10和S11是第一过程的示例。
针对在步骤S3中检测到的当前装置构成部件,确定是否完成与所有构成部件相对应的程序和变量在程序/变量展开区A12中的存储、程序的激活、以及响应请求信号Req的发送(步骤S13)。如果在步骤S13中执行否定确定(否),则流程返回至步骤S10,读取与当前装置构成部件中的其余构成部件相对应的压缩程序,并且继续执行展开所读取的压缩程序、存储通过展开而获得的程序和变量、激活程序、以及发送响应请求信号Req。
然后,当针对响应请求信号Req的处理(响应处理)结束时,构成部件1、构成部件2、构成部件3、…经由各IF向CPU 51发送肯定响应信号Ack。
因此,CPU 51确定是否接收到肯定响应信号Ack(步骤S14)。如果在步骤S14中执行肯定确定(是),则CPU 51请求在步骤S14中从其接收到肯定响应信号Ack的构成部件发送变量并且接收变量。另外,CPU 51利用所接收的变量在非易失性RAM 56的程序/变量展开区A12中的与构成部件相对应的区域中存储(重写)变量(步骤S15)。
针对在步骤S3中检测到的当前装置构成部件,确定是否完成与所有构成部件相对应的肯定响应信号Ack的接收、以及变量的接收和存储(步骤S16)。如果在步骤S16中执行否定确定(否),则流程返回至步骤S14,并且继续执行接收与当前装置构成部件中的其余构成部件相对应的肯定响应信号Ack、以及接收并存储变量。
另外,如果在步骤S14中未接收到肯定响应信号Ack(在步骤S14中执行否定确定(否)),则CPU 51向UI 30发送错误的生成(错误信息)(步骤S20),可以执行停止(停机)(在图4中用HLT表示),或者如稍后所述,可以向未从其接收到肯定响应信号Ack的构成部件发送重置信号Rst,以再次执行初始化。在再次执行初始化的情况下,再次发送响应请求信号Req,并且确定是否可以接收到肯定响应信号Ack(参照稍后描述的图6和9)。
CPU 51在非易失性RAM 56的历史区A13中的激活标志区A13a中存储“On(1)”,作为激活标志(步骤S17)。接下来,CPU 51在历史区A13中的构成部件状态区A13b中存储构成部件状态,存在的构成部件处于“On(1)”状态,而不存在的构成部件处于“Off(0)”状态。另外,生成反映装置构成部件和已执行处理的内容的日志,并将所生成的日志存储在历史区A13的日志区A13c中(步骤S19)。
这样,图像形成装置1的激活处理结束,并且图像形成装置1进入可操作状态(待机状态)。
当图像形成装置1的使用结束时,子开关SSw1、SSw2、SSw3、…以及主开关MSw断开。这通过用户向UI 30发出用于断开这些开关的指令的一系列操作来执行,由此CPU 51断开子开关SSw1、SSw2、SSw3、…,然后断开主开关MSw。
另外,当不使用图像形成装置1时,为了降低功率(能量)消耗(节省能量),CPU 51可以根据预定条件执行确定,并且断开子开关SSw1、SSw2、SSw3、…以及主开关MSw。
图5是例示在初始激活处理中控制器50与各构成部件(构成部件1、2、3)之间的通信控制的一示例的顺序图。在图5中,时间从该图上的上方进行至下方。在图5中,与图4所示相同的步骤被赋予相同的附图标记。另外,在分别表示构成部件1、2、3、…以进行划分的情况下,在连字号(-)之后添加构成部件1、2、3、…的编号。
如上所述,控制器50(即,CPU 50(在图5中用控制器50表示,并且下面用控制器50(CPU 51)表示))经由各IF与构成部件1、2、3…执行通信,以从设置在图像形成装置1中的构成部件1、2、3、…获取变量。
控制器50(即,CPU 51)读取并展开压缩OS,存储展开的OS(步骤S6),且激活OS(步骤S7)。另外,控制器50(CPU 51)接通子开关SSw1、SSw2、SSw3、…(步骤S8-1、S8-2、S8-3、…)。由此,构成部件1、2、3、…中的每一个都执行初始化(步骤S101-1、S101-2、101-3、…)。针对构成部件1、2、3、…中的每一个独立地执行初始化。
另外,控制器50(CPU 51)读取并展开与构成部件1、2、3、…相对应的针对构成部件1的压缩程序、针对构成部件2的压缩程序、针对构成部件3的压缩程序、…,存储已展开的针对构成部件1的程序/变量、针对构成部件2的程序/变量、针对构成部件3的程序/变量、…,并激活针对构成部件1的程序、针对构成部件2的程序、针对构成部件3的程序、…(步骤S10-1、S10-2、S10-3、…和步骤S11-1、S11-2、S11-3、…)。而且,将响应请求信号Req1、2、3、…分别发送至构成部件1、2、3、…(步骤S12-1、S12-2、S12-3、…)。
当接收到对应的响应请求信号Req1、2、3、…时,构成部件1、2、3、…执行处理(响应处理)以响应控制器50(CPU 51)(步骤S102-1、S102-2、S102-3、…)。另外,构成部件1、2、3、…向控制器50(CPU 51)发送肯定响应信号Ack1、2、3、…。
控制器50(CPU 51)接收来自构成部件1、2、3、…的肯定响应信号Ack1、2、3、…(步骤S14-1、S14-2、S14-3、…)。由此,在控制器50(CPU 51)与各构成部件1、2、3、…之间建立通信。此后,控制器50(CPU 51)从各构成部件1、2、3、…获取变量,并且通过将变量存储在非易失性RAM 56的程序/变量展开区A12的对应区域(参照图3)中来重写这些变量(步骤S15-1、S15-2、S15-3、…)。
由此,图像形成装置1进入可操作状态(待机状态)。
在图5中,控制器50(CPU 51)读取并展开下一压缩程序,并且存储已展开的程序和变量,而不在发送响应请求信号Req之后等待接收肯定响应信号Ack(例如,在图5的步骤S12-1中发送响应请求信号Req1之后,在步骤S10-2中读取并展开针对构成部件2的压缩程序)。这是因为CPU 51具有能够并行执行多个程序的(多任务)功能。
当CPU 51在读取并展开压缩程序且存储已展开的程序和变量的同时接收到肯定响应信号Ack时,CPU响应于此请求发送变量。
另外,CPU 51可以在发送响应请求信号Req之后接收肯定响应信号Ack,然后可以读取并展开下一压缩程序且存储已展开的程序和变量(单任务)。
接下来,对在步骤S4中执行否定确定(否)的情况(图4中的情况A)进行描述。在步骤S4中执行否定确定(否)的情况是第二次及以后激活处理的情况。
图6是例示图像形成装置1的第二次及以后激活处理的流程图。
因为所获取的激活标志为On(1),所以当前激活对应于第二次及以后激活。因此,将OS以及与各构成部件相对应的程序和变量存储在程序/变量展开区A12中。
因此,CPU 51激活存储在非易失性RAM 56的OS展开区A11中的已展开OS(步骤S31)。另外,CPU从非易失性RAM 56的历史区A13的构成部件状态区A13b读取(获取)构成部件状态(步骤S32)。
而且,确定与在图3所示步骤S3中检测到的装置构成部件相比是否存在变化(步骤S33)。
这里,如果执行否定确定(否),则接通与包括在装置构成部件中的单个构成部件相对应的子开关SSwX(其中,X为1、2、3、…)(步骤S34)。确定在图3所示步骤S3中检测到的当前装置构成部件中是否接通所有构成部件的子开关SSw1、SSw2、SSw3、…(步骤S35)。如果在步骤S35中执行否定确定(否),则流程返回至步骤S34,继续接通当前装置构成部件的其余构成部件的子开关SSwX。
另外,CPU 51激活与各构成部件相对应的程序,该程序被展开并且存储在非易失性RAM 56的程序/变量展开区A12中(步骤S36)。接下来,CPU 51向各构成部件发送响应请求信号Req(步骤S37)。步骤S36是第二过程的示例。
针对在图3所示步骤S3中检测到的当前装置构成部件,确定是否完成对应的程序和变量的接收以及响应请求信号Req的发送(步骤S38)。如果在步骤S38中执行否定确定(否),则流程返回至步骤S36,继续执行激活与当前装置构成部件中的其余构成部件相对应的程序并且发送响应请求信号Req。
然后,当执行针对响应请求信号Req的处理(响应处理)并结束该处理时,各构成部件都经由各IF向CPU 51发送肯定响应信号Ack。
因此,CPU 51确定是否接收到肯定响应信号Ack(步骤S39)。下面,对步骤S39中执行肯定确定(是)的情况进行描述。
另外,稍后对步骤S39中执行否定确定(否)的情况进行描述。
如果在步骤S39中执行肯定确定(是),则CPU 51请求在步骤S39中从其接收到肯定响应信号Ack的构成部件发送变量并且接收变量。另外,CPU 51利用所接收的变量在非易失性RAM 56的程序/变量展开区A12中的与构成部件相对应的区域中存储(重写)变量(步骤S40)。
针对在图3所示步骤S3中检测到的当前装置构成部件,确定是否完成与所有构成部件相对应的肯定响应信号Ack的接收、以及变量的接收和存储(步骤S41)。如果在步骤S41中执行否定确定(否),则流程返回至步骤S39,并且继续执行接收与当前装置构成部件中的其余构成部件相对应的肯定响应信号Ack、以及接收并存储变量。
然后,流程返回至图4所示流程图中的B,生成反映已执行处理的内容的日志,并将所生成的日志存储在历史区A13的日志区A13c中(图4中的步骤S19)。
如果在步骤S33中执行否定确定(否),即,先前装置构成部件不同于当前装置构成部件,则例如CPU 51在非易失性RAM 56的历史区A13的激活标志区A13a中存储“Off(0)”,作为激活标志(激活标志的重置)(步骤S42)。另外,流程可以返回至图4中的C,并且可以在步骤S2激活IPL。在这种情况下,执行上述初始激活处理。
另外,基于当前构成部件,可以从ROM 55读取并展开未存储在非易失性RAM 56的程序/变量展开区A12中的程序和变量,可以存储已展开的程序和变量,可以激活这些程序,然后流程可以进行至步骤S34。这时,流程可不进行至图3的B,而是返回至图3的步骤S18,使得与当前构成部件相对应的构成部件状态存储在非易失性RAM 56的历史区A13的构成部件状态区A13b中。
图7是例示在第二次及以后激活处理中控制器50与各构成部件(构成部件1、2、3)之间的通信控制的一示例的顺序图。在图7中,与图6所示相同的步骤被赋予相同的附图标记。另外,在分别表示构成部件1、2、3、…以进行划分的情况下,在连字号(-)之后添加构成部件1、2、3、…的编号。
控制器50(CPU 51)激活OS(步骤S31),并且控制器50(CPU 51)接通子开关SSw1、SSw2、SSw3、…(步骤S34-1、S34-2、S34-3、…)。由此,构成部件1、2、3、…中的每一个都执行初始化(步骤S101-1、S101-2、S101-3、…)。针对构成部件1、2、3、…中的每一个独立地执行初始化。
另外,控制器50(CPU 51)激活与构成部件1、2、3、…相对应的针对构成部件1的程序、针对构成部件2的程序、针对构成部件3的程序、…(步骤S36-1、S36-2、S36-3)。而且,将响应请求信号Req1、2、3、…分别发送至构成部件1、2、3、…(步骤S37-1、S37-2、S37-3、…)。
当接收到对应的响应请求信号Req1、2、3、…时,构成部件1、2、3、…执行处理(响应处理)以响应控制器50(CPU 51)(步骤S102-1、S102-2、S102-3、…)。另外,构成部件1、2、3、…向控制器50(CPU 51)发送肯定响应信号Ack1、2、3、…。
控制器50(CPU 51)接收来自构成部件1、2、3、…的肯定响应信号Ack1、2、3、…(步骤S39-1、S39-2、S39-3、…)。由此,在控制器50(CPU 51)与各构成部件1、2、3、…之间建立通信。此后,当在控制器50(CPU 51)与各构成部件1、2、3、…之间建立通信时,控制器50(CPU 51)从各构成部件1、2、3、…获取变量,并且通过将变量存储在非易失性RAM 56的程序/变量展开区A12的对应区域(参照图3)中来重写这些变量(步骤S40-1、S40-2、S40-3、…)。
由此,图像形成装置1进入可操作状态(待机状态)。
图8(a)和8(b)是通过比较例示第一次激活处理和第二次及以后激活处理所需时间的图。图8(a)示出了首次激活处理(初始激活)所需的时间,而图8(b)示出了从第二次和此后起的激活处理(第二次及以后激活)所需的时间。
如图8(a)所示,在初始激活处理中,需要用于读取并展开压缩OS、存储已展开OS、读取并展开压缩程序、以及存储已展开的程序和变量的时间。与此相反,在第二次及以后激活中,不需要这种时间,因此图像形成装置1能在短时间内启动。
作为一示例,在初始激活中,如果需要10秒钟用于读取并展开压缩OS、存储已展开OS且激活该OS,并且需要大约30秒钟用于读取并展开压缩程序、存储已展开的程序和变量且激活该程序,即,初始激活处理所需时间大约为40秒钟。与此相反,在第二次及以后激活中,因为激活了展开并存储在非易失性RAM 56中的OS和程序,所以可以在几秒钟内执行启动。
因为需要针对各激活处理获取并存储各构成部件1、2、3、…的变量,所以它们所需时间较长。
如上所述,在本示例性实施方式中,可以缩短图像形成装置1的第二次及以后激活处理所需的时间。为此,通过在图像形成单元20中采用利用感应加热(IH)的定影装置来缩短各构成部件的启动时间,并由此缩短图像形成装置1的启动时间。
然后,再次参照图6,如果在步骤S39中执行否定确定(否),即,对未从构成部件1、2、3、…中的任一个接收到肯定响应信号Ack的情况进行描述。
这时,CPU 51向未从其接收到肯定响应信号Ack的构成部件(构成部件1、2、3、…中的任一个)发送重置信号Rst,以便再次执行构成部件的初始化处理(步骤S51)。接收到重置信号Rst的构成部件再次执行初始化处理。
另外,CPU 51从ROM 55的压缩程序区A02读取并展开与该构成部件相对应的压缩程序,并且将已展开的程序和变量重写在非易失性RAM 56的程序/变量展开区A12中的与该构成部件相对应的区域中(步骤S52)。另外,激活该程序(步骤S53)。
接下来,CPU 51再次向该构成部件发送响应请求信号Req(步骤S54)。
此后,CPU 51确定是否接收到肯定响应信号Ack(步骤S55)。如果在步骤S55中执行肯定确定(是),则CPU 51请求该构成部件发送变量并且接收变量。另外,CPU 51利用所接收的变量在非易失性RAM 56的程序/变量展开区A12中的与该构成部件相对应的区域中存储(重写)变量(步骤S40)。
针对在步骤S3中检测到的当前装置构成部件,确定是否完成与所有构成部件相对应的肯定响应信号Ack的接收、以及变量的接收和存储(步骤S41)。如果在步骤S41中执行否定确定(否),则流程返回至步骤S39,并且继续执行接收与当前装置构成部件中的其余构成部件相对应的肯定响应信号Ack以及接收并存储变量。
然后,流程返回至图4所示流程图的B,生成反映已执行处理的内容的日志,并将所生成的日志存储在历史区A13的日志区A13c中(图4中的步骤S19)。
另外,如果在步骤S55中执行否定确定(否),则CPU 51向UI 30发送错误的生成(错误信息)(步骤S56),可以执行停止(停机)(HLT)。
图9是例示重写程序/变量展开区A12中的程序和变量的图。在步骤S52中,CPU51从ROM 55的压缩程序区A02读取并展开与该构成部件(图9中的构成部件2)相对应的压缩程序,并且将已展开的程序和变量重写在非易失性RAM 56的程序/变量展开区A12中的与该构成部件(构成部件2)相对应的区域中。
图10是例示未从构成部件(构成部件1、2、3、…)中的任一个接收到肯定响应信号Ack时激活处理中控制器50与各构成部件(构成部件1、2、3、…)之间的通信控制的一示例的顺序图。
在图10中,根据控制器50(CPU 51)激活与图7中的构成部件1、2、3、…相对应的针对构成部件1的程序、针对构成部件2的程序、针对构成部件3的程序、…的步骤(步骤S36-1、S36-2、S36-3、…)进行描述。
接下来,控制器50(CPU 51)向各构成部件1、2、3、…发送响应请求信号Req1、2、3、…(步骤S37-1、S37-2、S37-3、…)。
这里,假设在正常状态下未初始化构成部件2。
当接收到对应的响应请求信号Req1、2、3、…时,构成部件1、2、3、…执行处理(响应处理)以响应控制器50(CPU 51)(步骤S102-1、S102-2、S102-3、…)。
然后,当针对响应请求信号Req1、3、…的处理(响应处理)结束时,构成部件1、构成部件3、…向控制器50(CPU 51)发送肯定响应信号Ack1、3、…。
控制器50(CPU 51)接收来自构成部件1、3、…的肯定响应信号Ack1、3、…(步骤S38-1、S38-3、…)。由此,在控制器50(CPU 51)与构成部件1、3、…中的每一个之间建立通信。
另外,控制器50(CPU 51)从构成部件1、3、…中的每一个获取变量,并且通过将变量存储在非易失性RAM 56的程序/变量展开区A12的对应区域(参照图3)中来重写这些变量(步骤S40-1、S40-3、…)。
然而,因为在正常状态下未初始化构成部件2,所以即使接收到响应请求信号Req2并且执行响应处理(步骤S102-2),也不向控制器50(CPU 51)发送肯定响应信号Ack2。因此,控制器50(CPU 51)可以不从构成部件2接收肯定响应信号Ack2。
这时,在从发送响应请求信号Req2时的时间点起测量由计时器59设置的预定时间的情况下,控制器50(CPU 51)确定未建立通信(超时),并且向构成部件2发送重置信号Rst(步骤S51)。在接收到重置信号Rst时,构成部件2执行初始化(步骤S103)。
另一方面,控制器50(CPU 51)从ROM 55的压缩程序区A02读取并展开针对构成部件2的压缩程序,并且将针对构成部件2的已展开的程序和变量重写在程序/变量展开区A12中的构成部件2的区域中(步骤S52)。另外,控制器50(CPU 51)激活针对构成部件2的程序(步骤S53)并再次发送响应请求信号Req(步骤S54)。
当构成部件2通过重新初始化而进入正常状态时,构成部件2接收响应请求信号Req2、执行响应处理(步骤S104)并向控制器50(CPU 51)发送肯定响应信号Ack2。
另外,当控制器50(CPU 51)可以从构成部件2接收到肯定响应信号Ack2时(步骤S55),在控制器50(CPU 51)与构成部件2之间建立通信。当在控制器50(CPU51)与构成部件2之间建立通信时,控制器50(CPU 51)从构成部件2获取变量,并且通过将变量存储在非易失性RAM 56的程序/变量展开区A12的对应区域中来重写这些变量(步骤S40-2)。
如上所述,在本示例性实施方式中,例如,针对多个构成部件中的至少一个,CPU 51利用计时器59测量在发送响应请求信号Req之后的时间,如果即使在经过预定时间之后也未接收到肯定响应信号Ack,则确定产生异常,作为超时。另外,CPU51向未从其接收到肯定响应信号Ack的构成部件发送重置信号Rst以初始化该构成部件,从ROM 55的压缩程序区A02读取并展开针对该构成部件的压缩程序,并且将已展开的程序和变量重写在非易失性RAM 56的程序/变量展开区A12中的与该构成部件相对应的区域中。另外,CPU 51激活该程序并且重新发送响应请求信号Req。
如同上述示例,如果在初始化构成部件时存在问题,则该构成部件可以通过重新初始化而返回至正常状态。在这种情况下,该构成部件响应于响应请求信号Req而发送肯定响应信号Ack,从而建立通信。激活处理完成,并且图像形成装置1进入可操作状态(待机状态)。
另外,即使因重写存储在非易失性RAM 56的程序/变量展开区A12中的程序的数据而造成不方便,也再次读取并展开压缩程序,且重写该程序,从而返回至正常状态。
另外,在CPU 51的控制下执行这些处理。
而且,在本示例性实施方式中,尽管将存储各压缩程序的压缩程序区A02设置在ROM 55中,但本发明不限于此。换句话说,该压缩程序区A02可以设置在经由网络2连接至图像形成装置1的服务器装置5(参照图1)中,或者可以设置在安装在卡读取器70中的存储卡中。另外,在这种情况下,服务器装置5或安装在卡读取器70中的存储卡可以设置为在执行IPL时读取各压缩程序的目标。
另外,在本示例性实施方式中,尽管将程序/变量展开区A12和历史区A13设置在非易失性RAM 56中,将工作区A21和缓冲区A22设置在易失性RAM 57中,但本发明不限于此,而是,例如,可以将程序/变量展开区A12、历史区A13、工作区A21以及缓冲区A22设置在非易失性RAM 56中。而且,尽管将压缩OS区A01和压缩程序区A02设置在ROM 55中,但例如,可以将压缩OS区A01、压缩程序区A02、程序/变量展开区A12、历史区A13、工作区A21以及缓冲区A22设置在非易失性RAM 56中。
另外,在本示例性实施方式中,尽管已经描述了将控制器50并入图像形成装置1中的情况作为示例,但本发明不限于此,而是可以应用于通过组合多个单元而构成并且可以因所述多个单元的接合和分离而修改构造的装置。
出于例示和描述的目的,提供了本发明的示例性实施方式的前述描述。并不旨在排它或将本发明限于所公开的精确形式。显然,许多修改和变型对本领域专业技术人员是显而易见的。选择并描述这些实施方式是为了最佳地说明本发明的原理及其实践应用,从而使得本领域其它技术人员能够理解本发明各种实施方式和适于预期特定用途的各种修改。本发明的范围旨在通过随附的权利要求书及其等同物来限定。
Claims (7)
1.一种信息处理装置,所述信息处理装置包括:
执行单元,所述执行单元执行用于使连接至外部装置的功能单元实现预定功能的控制程序;
存储器,所述存储器将所述控制程序、指示所述功能单元的状态的状态变量、以及初始激活或者第二次及以后激活的激活历史存储在非易失性存储器中,所述非易失性存储器可被读写,并且即使在未供电的情况下也保持存储在其中的信息;以及
通信单元,所述通信单元使所述执行单元与所述功能单元通信,
其中,所述执行单元包括将所述控制程序存储在所述存储器中且读取并执行所述控制程序的第一过程、以及读取并执行预先存储在所述存储器中的所述控制程序而不需要将所述控制程序存储在所述存储器中的第二过程,当执行激活时参照所述激活历史,在所述初始激活的情况下执行所述第一过程,在所述第二次及以后激活的情况下执行所述第二过程,通过利用所述通信单元与所述功能单元通信来获取指示所述功能单元的状态的状态变量,并将所述状态变量存储在所述存储器中,以转换至可操作状态。
2.根据权利要求1所述的信息处理装置,其中,当执行所述第二过程然后未经由所述通信单元从所述功能单元接收到针对发送至所述功能单元的响应请求的肯定响应时,所述执行单元经由所述通信单元向所述功能单元发送用于指示初始化的初始化信号,并且执行所述第一过程。
3.根据权利要求1或2所述的信息处理装置,其中,所述执行单元包括将用于控制所述执行单元的基本程序存储在所述存储器中且读取并执行所述基本程序的第三过程,并且
其中,在所述初始激活的情况下,在执行所述第一过程之前执行所述第三过程。
4.根据权利要求1至3中的任一项所述的信息处理装置,所述信息处理装置还包括:
存储单元,所述存储单元在发送至所述存储器的所述基本程序或所述控制程序被压缩的状态下存储所述基本程序或所述控制程序,
其中,所述执行单元从所述存储单元读取并展开被压缩的所述基本程序或控制程序,然后将所展开的所述基本程序或控制程序存储在所述存储器中。
5.根据权利要求1至3中的任一项所述的信息处理装置,其中,所述非易失性存储器是MRAM、FeRAM、PRAM以及ReRAM中的任一种。
6.一种图像形成装置,所述图像形成装置包括:
图像形成单元,所述图像形成单元在记录材料上形成图像;和
控制器,所述控制器控制所述图像形成单元的操作,
其中,所述控制器包括:
执行单元,所述执行单元执行用于控制所述图像形成单元的控制程序;
存储器,所述存储器将所述控制程序、指示所述图像形成单元的状态的状态变量、以及初始激活或者第二次及以后激活的激活历史存储在非易失性存储器中,所述非易失性存储器可被读写,并且即使在未供电的情况下也能保持存储在其中的信息;以及
通信单元,所述执行单元通过所述通信单元与所述图像形成单元通信,
其中,所述执行单元包括将所述控制程序存储在所述存储器中且读取并执行所述控制程序的第一过程、以及读取并执行预先存储在所述存储器中的所述控制程序而不需要将所述控制程序存储在所述存储器中的第二过程,当执行激活时参照所述激活历史,在所述初始激活的情况下执行所述第一过程,在所述第二次及以后激活的情况下执行所述第二过程,通过利用所述通信单元与所述图像形成单元通信来获取指示所述图像形成单元的状态的状态变量,并将所述状态变量存储在所述存储器中,以转换至可操作状态。
7.一种信息处理方法,所述信息处理方法包括以下步骤:
执行用于使连接至外部装置的功能单元实现预定功能的控制程序;
将所述控制程序、指示所述功能单元的状态的状态变量、以及初始激活或者第二次及以后激活的激活历史存储在非易失性存储器中,所述非易失性存储器可被读写,并且即使在未供电的情况下也能保持存储在其中的信息;
准备在将控制程序发送至所述非易失性存储器之后读取并执行存储在所述非易失性存储器中的所述控制程序的第一过程、以及读取并执行预先存储在所述非易失性存储器中的所述控制程序而不是先将所述控制程序发送至所述非易失性存储器的第二过程,当执行所述激活时,如果所述激活历史指示所述初始激活则执行所述第一过程,如果所述激活历史指示所述第二次及以后激活则执行所述第二过程;以及
通过与所述功能单元通信来获取指示所述功能单元的状态的状态变量,并将所述状态变量存储在所述非易失性存储器中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049643A JP5895609B2 (ja) | 2012-03-06 | 2012-03-06 | 情報処理装置、画像形成装置およびプログラム |
JP2012-049643 | 2012-03-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103309744A true CN103309744A (zh) | 2013-09-18 |
CN103309744B CN103309744B (zh) | 2017-11-10 |
Family
ID=49113890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210369725.9A Active CN103309744B (zh) | 2012-03-06 | 2012-09-28 | 信息处理装置、图像形成装置和图像处理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8836983B2 (zh) |
JP (1) | JP5895609B2 (zh) |
CN (1) | CN103309744B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5804176B1 (ja) * | 2014-12-19 | 2015-11-04 | 富士ゼロックス株式会社 | 情報処理装置 |
US9805696B2 (en) * | 2015-10-22 | 2017-10-31 | Renesas Electronics America | Synchronized image expansion |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003023610A1 (fr) * | 2001-08-22 | 2003-03-20 | Legend (Beijing) Limited | Methode de demarrage rapide pour ordinateur |
CN1886729A (zh) * | 2003-09-24 | 2006-12-27 | T1科技有限公司 | 启动计算机系统的方法和设备 |
CN101706728A (zh) * | 2005-10-21 | 2010-05-12 | 神基科技股份有限公司 | 快速启动系统的方法 |
CN101866301A (zh) * | 2009-04-14 | 2010-10-20 | 佳能株式会社 | 信息处理装置及信息处理装置的控制方法 |
JP2010257135A (ja) * | 2009-04-23 | 2010-11-11 | Canon Inc | 制御装置、その制御方法、及びプログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08295065A (ja) | 1995-04-26 | 1996-11-12 | Canon Inc | 画像形成装置 |
JP2003337746A (ja) * | 2002-05-22 | 2003-11-28 | Hitachi Ltd | 情報処理装置の高速起動 |
JP2004295177A (ja) * | 2003-03-25 | 2004-10-21 | Seiko Epson Corp | 電子機器のコントローラおよびプリンタコントローラ |
JP3906825B2 (ja) | 2003-06-17 | 2007-04-18 | 日本電気株式会社 | 計算機システム、計算機システム起動方法およびプログラム |
JP5178282B2 (ja) * | 2008-04-02 | 2013-04-10 | キヤノン株式会社 | 情報処理装置、制御方法及びプログラム |
JP5725798B2 (ja) * | 2010-11-01 | 2015-05-27 | キヤノン株式会社 | 制御装置、制御装置の状態検知方法、及びプログラム |
-
2012
- 2012-03-06 JP JP2012049643A patent/JP5895609B2/ja active Active
- 2012-07-26 US US13/558,766 patent/US8836983B2/en not_active Expired - Fee Related
- 2012-09-28 CN CN201210369725.9A patent/CN103309744B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003023610A1 (fr) * | 2001-08-22 | 2003-03-20 | Legend (Beijing) Limited | Methode de demarrage rapide pour ordinateur |
CN1886729A (zh) * | 2003-09-24 | 2006-12-27 | T1科技有限公司 | 启动计算机系统的方法和设备 |
CN101706728A (zh) * | 2005-10-21 | 2010-05-12 | 神基科技股份有限公司 | 快速启动系统的方法 |
CN101866301A (zh) * | 2009-04-14 | 2010-10-20 | 佳能株式会社 | 信息处理装置及信息处理装置的控制方法 |
JP2010257135A (ja) * | 2009-04-23 | 2010-11-11 | Canon Inc | 制御装置、その制御方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
CN103309744B (zh) | 2017-11-10 |
US20130235417A1 (en) | 2013-09-12 |
US8836983B2 (en) | 2014-09-16 |
JP2013186584A (ja) | 2013-09-19 |
JP5895609B2 (ja) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7318173B1 (en) | Embedded controller based BIOS boot ROM select | |
US7401257B2 (en) | Microcomputer and method for developing system program | |
EP0383474A2 (en) | Processor interrupt control | |
US20080086631A1 (en) | Flash memory controller controlling various flash memory cells | |
EP2053501A2 (en) | Initialization of flash storage via an embedded controller | |
TW379306B (en) | Computer system and a control method of the same for in-system reprogramming of a fixed flash ROM when access to the fixed flash ROM is not possible | |
CN103309744A (zh) | 信息处理装置、图像形成装置和图像处理方法 | |
JP5754264B2 (ja) | プログラム実行装置、画像処理装置およびプログラム | |
US6839835B2 (en) | Method of loading initial program in processor system | |
JP2005157528A (ja) | メモリ装置 | |
CN109905561A (zh) | 信息处理装置及信息处理装置的控制方法 | |
JP5970867B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP5747680B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
US6948086B2 (en) | Computer system | |
JP2004139244A (ja) | Icカード及びicカードプログラム | |
TW530203B (en) | Data processing system | |
JP2002032238A (ja) | プログラム書き換え可能な孔版印刷機用コンピュータインタフェース装置およびそれに使用されるプログラム書き換え方法 | |
JP5430298B2 (ja) | 自動販売機の制御装置 | |
JP2000020405A (ja) | フラッシュメモリ制御装置及び方法 | |
US20070134988A1 (en) | Information processing apparatus in which memory cards of different sizes can be used | |
JP7242233B2 (ja) | 情報処理装置及びその制御方法とプログラム | |
JP2004355310A (ja) | 画像処理装置 | |
JP2004013338A (ja) | データ処理装置および方法 | |
JP4669262B2 (ja) | Icカード用icチップ、icカード及びicカード用プログラム | |
JP3667364B2 (ja) | Icカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan Patentee after: Fuji film business innovation Co.,Ltd. Address before: Tokyo, Japan Patentee before: Fuji Xerox Co.,Ltd. |