JP2013004043A - 情報処理装置、画像形成装置およびプログラム - Google Patents

Abstract

【課題】プログラムの読み出しおよび実行を伴う起動処理の高速化を図るとともに、起動処理で使用するプログラムの書き換えを可能とする。
【解決手段】初回の起動において、ＣＰＵ５１は、ＲＯＭ５５から読み出した圧縮プログラムを展開して不揮発性ＲＡＭ５６に格納した後、不揮発性ＲＡＭ５６からプログラムを読み出し実行することで起動処理を行う。２回目以降の起動において、ＣＰＵ５１は、装置構成の変更がない場合は、不揮発性ＲＡＭ５６から読み出したプログラムをそのまま実行することで起動処理を行い、装置構成が一部追加される変更があった場合は、既にプログラムが格納された不揮発性ＲＡＭ５６に、追加された構成に対応するプログラムを追加して格納した後、不揮発性ＲＡＭ５６からプログラムを読み出し実行することで起動処理を行う。
【選択図】図２

Description

本発明は、情報処理装置、画像形成装置およびプログラムに関する。

公報記載の従来技術として、主記憶装置の一部を構成する不揮発性記憶部に予め記憶された主記憶イメージからシステムの起動を行うとともに、不揮発性記憶部上の主記憶イメージのブロック毎に、システム運用後に初めて書き込みアクセスが発生したときに、その領域のデータを主記憶装置の他の一部を構成する読み書き可能な主記憶部にコピーし、そのコピー上で書き込みを行い、以後、コピー済の主記憶イメージの領域へのアクセスを、コピーへのアクセスに切り替えるようにした計算機システムが存在する（特許文献１参照）。

また、他の公報記載の従来技術として、読み書き可能な不揮発性メモリデバイスの領域を細分化するとともに、不揮発性メモリデバイスの対象領域にデータを書き込む前に、この対象領域に既に書き込まれているデータを他の領域に退避させ、さらに、不揮発性メモリデバイスにおける複数の領域にまたがるデータの書き込みが発生した場合には、これら複数の領域に既に書き込まれているデータを、他の領域に同時にバックアップさせるようにしたコンピュータ装置が存在する（特許文献２参照）。

特開２００５−０１０８９７号公報 特開２００８−００４０１１号公報

本発明は、プログラムの読み出しおよび実行を伴う起動処理の高速化を図るとともに、起動処理で使用するプログラムの書き換えを可能とすることを目的とする。

請求項１記載の発明は、転送されるプログラムを、読み書き可能であって、電源を供給しなくても、記憶している情報を保持することが可能な不揮発性メモリに記憶する記憶手段と、前記記憶手段に記憶されるプログラムを読み出して実行する実行手段と、接続される機器を認識する認識手段とを含み、前記実行手段は、前記記憶手段へのプログラムの転送に連続して当該記憶手段に記憶されるプログラムを読み出して実行する第１の手順と、当該記憶手段へのプログラムの転送に連続せず既に当該記憶手段に記憶されるプログラムを読み出して実行する第２の手順と、既にプログラムが記憶された当該記憶手段へのさらなるプログラムの転送に連続して当該記憶手段に記憶されるプログラムを読み出して実行する第３の手順とを有し、前記認識手段にて接続される機器を最初に検出した場合には当該第１の手順を実行し、当該認識手段にて接続される機器の変更を検出しない場合には当該第２の手順を実行し、当該認識手段にて接続される機器の変更を検出した場合には当該第３の手順を実行することを特徴とする情報処理装置である。
請求項２記載の発明は、前記実行手段は、前記認識手段にて接続される機器の変更を検出した場合において、当該機器の変更量が予め決められた閾値以上となった場合には前記第１の手順を実行することを特徴とする請求項１記載の情報処理装置である。
請求項３記載の発明は、前記記憶手段に転送されるプログラムを圧縮した状態で格納する格納手段をさらに含み、前記実行手段は、前記格納手段から圧縮されたプログラムを読み出し且つ展開してから前記記憶手段に記憶させることを特徴とする請求項１または２記載の情報処理装置である。
請求項４記載の発明は、前記不揮発性メモリが、ＭＲＡＭ、ＦｅＲＡＭ、ＰＲＡＭ、ＲｅＲＡＭのいずれかであることを特徴とする請求項１乃至３のいずれか１項記載の情報処理装置である。

請求項５記載の発明は、記録材に画像を形成する画像形成部と、前記画像形成部の動作を制御する制御部とを備え、前記制御部は、前記画像形成部の制御に用いるために転送されるプログラムを、読み書き可能であって、電源を供給しなくても、記憶している情報を保持することが可能な不揮発性メモリに記憶する記憶手段と、前記不揮発性メモリに記憶されるプログラムを読み出して実行する実行手段と、接続される機器を認識する認識手段とを含み、前記実行手段は、前記記憶手段へのプログラムの転送に連続して当該記憶手段に記憶されるプログラムを読み出して実行する第１の手順と、当該記憶手段へのプログラムの転送に連続せず既に当該記憶手段に記憶されるプログラムを読み出して実行する第２の手順と、既にプログラムが記憶された当該記憶手段へのさらなるプログラムの転送に連続して当該記憶手段に記憶されるプログラムを読み出して実行する第３の手順とを有し、前記認識手段にて接続される機器を最初に検出した場合には当該第１の手順を実行し、当該認識手段にて接続される機器の変更を検出しない場合には当該第２の手順を実行し、当該認識手段にて接続される機器の変更を検出した場合には当該第３の手順を実行することを特徴とする画像形成装置である。

請求項６記載の発明は、コンピュータに、転送されるプログラムを、読み書き可能であって、電源を供給しなくても、記憶している情報を保持することが可能な不揮発性メモリに記憶させる機能と、前記不揮発性メモリに記憶されるプログラムを読み出して実行させる機能と、接続される機器を認識する機能と、前記不揮発性メモリへのプログラムの転送に連続して当該不揮発性メモリに記憶されるプログラムを読み出して実行する第１の手順と、当該不揮発性メモリへのプログラムの転送に連続せず既に当該不揮発性メモリに記憶されるプログラムを読み出して実行する第２の手順と、既にプログラムが記憶された当該不揮発性メモリへのさらなるプログラムの転送に連続して当該不揮発性メモリに記憶されるプログラムを読み出して実行する第３の手順とを有し、接続される機器を最初に検出した場合には当該第１の手順を実行させ、接続される機器の変更を検出しない場合には当該第２の手順を実行させ、接続される機器の変更を検出した場合には当該第３の手順を実行させる機能とを実現させるプログラムである。

請求項１記載の発明によれば、本構成を有していない場合と比較して、プログラムの読み出しおよび実行を伴う起動処理の高速化を図るとともに、起動処理で使用するプログラムの書き換えを可能とすることができる。
請求項２記載の発明によれば、本構成を有しない場合と比較して、起動処理で使用するプログラムの断片化を抑制することができる。
請求項３記載の発明によれば、本構成を有しない場合と比較して、起動処理をさらに高速化することができる。
請求項４記載の発明によれば、例えば不揮発性メモリとしてＥＥＰＲＯＭあるいはフラッシュメモリを用いた場合と比較して、不揮発性メモリからのプログラムの読み取りをより高速に行うことができる。
請求項５記載の発明によれば、本構成を有していない場合と比較して、プログラムの読み出しおよび実行を伴う起動処理の高速化を図るとともに、起動処理で使用するプログラムの書き換えを可能とすることができる。
請求項６記載の発明によれば、本構成を有していない場合と比較して、プログラムの読み出しおよび実行を伴う起動処理の高速化を図るとともに、起動処理で使用するプログラムの書き換えを可能とすることができる。

本実施の形態が適用される画像形成システムの構成の一例を示す図である。 画像形成装置に設けられた制御部の内部構成の一例を示すハードウェアブロック図である。 制御部に設けられたＣＰＵの内部構成の一例を示すハードウェアブロック図である。 メインメモリによるメモリマップの構成の一例を示す図である。 画像形成装置の起動処理を説明するためのフローチャートである。 ＩＰＬ（イニシャル・プログラム・ローダ）の実行に伴う処理の手順を説明するためのフローチャートである。 ＩＰＬ（イニシャル・プログラム・ローダ）の実行に伴う処理の手順を説明するためのフローチャート（つづき）である。 ＩＰＬ（イニシャル・プログラム・ローダ）の実行に伴う処理の手順を説明するためのフローチャート（つづき）である。 画像形成装置が初めて起動される場合（初回起動時）における、ＣＰＵ、ＲＯＭおよび不揮発性ＲＡＭの状態を説明するための図である。 画像形成装置が２回目以降に起動される場合における、ＣＰＵ、ＲＯＭおよび不揮発性ＲＡＭの状態（その１）を説明するための図である。 画像形成装置が２回目以降に起動される場合における、ＣＰＵ、ＲＯＭおよび不揮発性ＲＡＭの状態（その２）を説明するための図である。 画像形成装置が２回目以降に起動される場合における、ＣＰＵ、ＲＯＭおよび不揮発性ＲＡＭの状態（その３）を説明するための図である。 画像形成装置が２回目以降に起動される場合における、ＣＰＵ、ＲＯＭおよび不揮発性ＲＡＭの状態（その４）を説明するための図である。 画像形成装置が２回目以降に起動される場合における、ＣＰＵ、ＲＯＭおよび不揮発性ＲＡＭの状態（その５）を説明するための図である。 画像形成装置が２回目以降に起動される場合における、ＣＰＵ、ＲＯＭおよび不揮発性ＲＡＭの状態（その６）を説明するための図である。 画像形成装置が２回目以降に起動される場合における、ＣＰＵ、ＲＯＭおよび不揮発性ＲＡＭの状態（その６：つづき）を説明するための図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本実施の形態が適用される画像形成システムの構成の一例を示す図である。
この画像形成システムは、スキャン機能、プリント機能、コピー機能およびファクシミリ機能を備えた所謂複合機として動作する画像形成装置１と、画像形成装置１に接続されるネットワーク２と、ネットワーク２に接続される端末装置３と、ネットワーク２に接続されるファクシミリ装置４と、ネットワーク２に接続されるサーバ装置５とを有している。

ここで、ネットワーク２は、インターネット回線や電話回線等によって構成されている。また、端末装置３は、ネットワーク２を介して、画像形成装置１に画像の形成等を指示するものであり、例えばＰＣ（Personal Computer）で構成される。さらに、ファクシミリ装置４は、ネットワーク２を介して、画像形成装置１との間でファクシミリを送受信する。さらにまた、サーバ装置５は、ネットワーク２を介して、画像形成装置１との間でデータ（プログラムを含む）を送受信する。

また、画像形成装置１は、紙等の記録媒体に記録された画像を読み取る画像読取部１０と、紙等の記録媒体に画像を形成する画像形成部２０と、ユーザから電源のオン／オフ、スキャン機能、プリント機能、コピー機能およびファクシミリ機能を用いた動作に関連する指示を受け付けるとともに、ユーザに対してメッセージを表示するユーザインタフェース（ＵＩ）３０と、ネットワーク２を介して端末装置３、ファクシミリ装置４およびサーバ装置５との間でデータの送受信を行う送受信部４０と、これら画像読取部１０、画像形成部２０、ＵＩ３０および送受信部４０の動作を制御する制御部５０とを備えている。そして、この画像形成装置１では、画像読取部１０によってスキャン機能が実現され、画像形成部２０によってプリント機能が実現され、画像読取部１０および画像形成部２０によってコピー機能が実現され、画像読取部１０、画像形成部２０および送受信部４０によってファクシミリ機能が実現される。なお、送受信部４０は、例えばインターネット回線用のものと電話回線用のものとを、別々に設けるようにしてもかまわない。

図２は、図１に示す画像形成装置１に設けられた制御部５０の内部構成の一例を示すハードウェアブロック図である。
情報処理装置の一例としての制御部５０は、種々の演算を実行することによって画像形成装置１の各部を制御する実行手段あるいは認識手段の一例としてのＣＰＵ（Central Processing Unit：中央処理装置）５１と、ＣＰＵ５１に接続され、ＣＰＵ５１との間で各種データのやりとりを行うバスブリッジ５２とを備えている。制御部５０において、バスブリッジ５２には、第１のクロックでデータのやりとりを行うメモリバス５３と、第１のクロックよりも周波数が低い第２のクロックでデータのやりとりを行うＰＣＩ（Peripheral Component Interconnect）バス５４とが接続されている。

また、制御部５０は、ＲＯＭ（Read Only Memory）５５と、不揮発性ＲＡＭ（Random Access Memory）５６と、揮発性ＲＡＭ５７とを備えている。そして、これらＲＯＭ５５、不揮発性ＲＡＭ５６および揮発性ＲＡＭ５７は、それぞれ、メモリバス５３に接続されている。

さらに、制御部５０は、ＵＩ３０を制御するためのＵＩインタフェース回路（ＵＩＩＦ）６１と、画像形成部２０を制御するためのプリントインタフェース回路（プリントＩＦ）６２と、例えば画像形成が行われた記録媒体に後処理を施す後処理装置７０など、画像形成装置１に後付けで装着されるオプションユニットを制御するためのオプションインタフェース回路（オプションＩＦ）６３と、送受信部４０を制御するためのネットワークインタフェース回路（ネットワークＩＦ）６４と、ＵＳＢ（Universal Serial Bus）デバイスを制御するためのＵＳＢインタフェース回路（ＵＳＢＩＦ）６５とを備えている。そして、これらＵＩＩＦ６１、プリントＩＦ６２、オプションＩＦ６３、ネットワークＩＦ６４およびＵＳＢＩＦ６５は、それぞれ、ＰＣＩバス５４に接続されている。また、本実施の形態では、ＵＳＢＩＦ６５に対し、画像読取部１０が接続されている。なお、ＵＳＢＩＦ６５には、例えば、装着されたメモリカード８１に対しデータを読み書きするカードリーダ８０が接続されることもある。

そして、制御部５０は、制御部５０を構成する各部（ＣＰＵ５１等）が動作するクロックの基準となる基準クロックを生成するクロックジェネレータ５８と、ＣＰＵ５１等の動作に伴って計時を行うタイマ５９とをさらに備えている。

本実施の形態における制御部５０は、例えば、１チップのマイクロコントローラによって構成されている。ただし、制御部５０を、複数のチップで構成してもかまわない。

また、本実施の形態の制御部５０において、ＣＰＵ５１は、ＲＯＭ５５、不揮発性ＲＡＭ５６および揮発性ＲＡＭ５７に直接アクセスすることが可能となっている。以下の説明では、メモリバス５３に接続されるＲＯＭ５５、不揮発性ＲＡＭ５６および揮発性ＲＡＭ５７を、まとめて『メインメモリ』と称することがある。

ここで、格納手段の一例としてのＲＯＭ５５は、所謂マスクＲＯＭ、各種ＰＲＯＭ（Programmable ROM：例えばＯＴＰ ＲＯＭ (One Time Programmable ROM)、ＵＶ−ＥＰＲＯＭ（Ultra-Violet Erasable Programmable ROM）、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM））、フラッシュメモリなどで構成されている。なお、この例では、ＲＯＭ５５として、フラッシュメモリが用いられている。

また、記憶手段の一例としての不揮発性ＲＡＭ５６は、ＭＲＡＭ（Magnetoresistive RAM）、ＦｅＲＡＭ（Ferroelectric RAM）、ＰＲＡＭ（Phase change RAM）、ＲｅＲＡＭ（Resistance RAM）など、電源を供給しなくても、記憶している情報を保持することが可能な不揮発性メモリによって構成されている。なお、この例では、不揮発性ＲＡＭ５６として、ＲＯＭ５５として用いられるフラッシュメモリよりも高速にデータの読み書きが可能なＭＲＡＭが用いられている。

さらに、揮発性ＲＡＭ５７は、ＤＲＡＭ（Dynamic RAM）やＳＲＡＭ（Static RAM）など、電源を供給しないと、記憶している情報を保持することができない揮発性メモリによって構成されている。なお、この例では、揮発性ＲＡＭ５７として、ＤＲＡＭが用いられている。

そして、本実施の形態では、不揮発性ＲＡＭ５６および揮発性ＲＡＭ５７が、ともに第１のクロックでデータの読み書きを行う。このため、不揮発性ＲＡＭ５６は、揮発性ＲＡＭ５７（この例ではＤＲＡＭ）と同等の読み書き性能を有していることになる。

図３は、図２に示す制御部５０に設けられたＣＰＵ５１の内部構成の一例を示すハードウェアブロック図である。
本実施の形態のＣＰＵ５１は、制御部５０に設けられたバスブリッジ５２と接続され、バスブリッジ５２との間で各種データのやりとりを行うバスコントロールユニット５１１と、バスコントロールユニット５１１に接続され、ＣＰＵ５１内において上述した第１のクロックよりも周波数が高い第３のクロックで各種データのやりとりを行うＣＰＵ内部バス５１２とを備えている。またＣＰＵ５１は、ＣＰＵ５１内の各部を制御する制御ユニット５１３と、読み出したプログラムにしたがって各種演算を実行する演算ユニット５１４と、演算ユニット５１４が実行するプログラムが格納されたアドレスの保持、演算ユニット５１４による演算結果の保持、さらにはメインメモリ（ＲＯＭ５５、不揮発性ＲＡＭ５６および揮発性ＲＡＭ５７）との間でデータのやりとりを行う際のアドレスの保持を行うための各種レジスタを備えたレジスタ群５１５と、演算ユニット５１４による演算結果を一時的に保持するキャッシュメモリ５１６と、ＣＰＵ５１が要求するメモリアクセスを処理するメモリ管理ユニット５１７とを備えている。

ここで、レジスタ群５１５は、演算ユニット５１４が次に実行するべき命令を格納するメインメモリ上のアドレスを保持するプログラムカウンタ（ＰＣ）５１５ａと、一時的にデータを退避しておくために用意するスタック領域のアドレスを保持するスタックポインタ（ＳＰ）５１５ｂと、ＣＰＵ５１の状態や演算の状態などを保持するステータスレジスタ（ＳＲ）５１５ｃと、演算やデータ転送の一次記憶などに使用されるアキュムレータ、メインメモリ上のデータにアクセスするためのアドレスを保持するアドレスレジスタ、さらにはＣＰＵ５１の動作設定の情報を保持するコントロールレジスタ等として機能する汎用レジスタ５１５ｄとを含んでいる。

そして、レジスタ群５１５およびキャッシュメモリ５１６は、ともに、電源を供給しないと、記憶している情報を保持することができない揮発性メモリによって構成されている。なお、この例では、レジスタ群５１５およびキャッシュメモリ５１６として、揮発性ＲＡＭ５７で用いられるＤＲＡＭよりも高速にデータの読み書きが可能なＳＲＡＭが用いられている。

図４は、上述したメインメモリ（ＲＯＭ５５、不揮発性ＲＡＭ５６および揮発性ＲＡＭ５７）によるメモリマップの構成の一例を示す図である。
この例では、ＲＯＭ５５にリセットベクタ領域Ａ０１および圧縮プログラム領域Ａ０２が配置され、不揮発性ＲＡＭ５６にプログラム／変数領域Ａ１１および履歴領域Ａ１２が配置され、揮発性ＲＡＭ５７にワーク領域Ａ２１およびバッファ領域Ａ２２が配置されている。また、不揮発性ＲＡＭ５６に配置される履歴領域Ａ１２は、起動フラグ領域Ａ１２ａと、構成ステータス領域Ａ１２ｂと、ログ領域Ａ１２ｃとを有している。

これらのうち、ＲＯＭ５５に配置されるリセットベクタ領域Ａ０１は、画像形成装置１を起動するにあたり、制御部５０においてＣＰＵ５１が実行するプログラムである、イニシャル・プログラム・ローダ（Initial Program Loader：ＩＰＬ）を格納している。また、ＲＯＭ５５に配置される圧縮プログラム領域Ａ０２は、本実施の形態の画像形成装置１に実装され得る各構成に対応したプログラムおよびこのプログラムで用いられる変数（以下では、これらを『プログラム／変数』と称する）を、構成毎にまとめて圧縮した状態で格納している。例えば図４に示す例では、圧縮プログラム領域Ａ０２に、構成Ａを動作させるためのプログラム／変数を圧縮した圧縮プログラム（構成Ａ用圧縮プログラム）、構成Ｂを動作させるためのプログラム／変数を圧縮した圧縮プログラム（構成Ｂ用圧縮プログラム）、構成Ｃを動作させるためのプログラム／変数を圧縮した圧縮プログラム（構成Ｃ用圧縮プログラム）、構成Ｄを動作させるためのプログラム／変数を圧縮した圧縮プログラム（構成Ｄ用圧縮プログラム）、…、を格納している。なお、ここでいう構成Ａ〜構成Ｄは、上述した画像読取部１０、画像形成部２０、ＵＩ３０、送受信部４０、後処理装置７０、そしてカードリーダ８０等のそれぞれに対応するものであり、画像形成装置１の本体に対し着脱可能であって、画像形成装置１に装着された場合には、単独であるいは他の構成部とともに、予め決められた機能を発揮するものである。

このように、本実施の形態では、実際に使用する際の画像形成装置１の構成（図１に示す画像形成装置１は後処理装置７０を備えていない）とは関係なく、この画像形成装置１に実装され得る各構成に対応した複数の圧縮プログラムを、ＲＯＭ５５に配置された圧縮プログラム領域Ａ０２に、予め格納させている。これにより、画像形成装置１の装置構成の変更に伴って、ＲＯＭ５５を交換したり、あるいは、ＲＯＭ５５に格納されるプログラムの更新を行ったりしなくてもよいようにしている。

次に、不揮発性ＲＡＭ５６に配置されるプログラム／変数領域Ａ１１は、上述した圧縮プログラム領域Ａ０２から読み出した圧縮プログラムを、ＣＰＵ５１が伸張することによって得たプログラム／変数を格納する。また、不揮発性ＲＡＭ５６に配置される履歴領域Ａ１２のうち、起動フラグ領域Ａ１２ａは、画像形成装置１が過去に起動されたことがあるか否かを示すフラグを格納する。ここで、起動フラグ領域Ａ１２ａには、画像形成装置１が過去に起動されている場合には「オン（１）」が格納され、画像形成装置１が過去に起動されていない場合には「オフ（０）」が格納される。さらに、不揮発性ＲＡＭ５６に配置される履歴領域Ａ１２のうち、構成ステータス領域Ａ１２ｂは、画像形成装置が前回起動された際の装置構成（以下では、『前回の装置構成』と称する）を、構成ステータスとして格納する。ここで、構成ステータス領域Ａ１２ｂには、この画像形成装置１に装着され得る各構成に対し、その構成が存在している場合には「オン（１）」が格納され、その構成が存在していない場合には「オフ（０）」が格納される。さらにまた、不揮発性ＲＡＭ５６に配置される履歴領域Ａ１２のうち、ログ領域Ａ１２ｃは、画像形成装置１が受けた指示の内容、装置構成が変更された際の内容、さらには発生したエラーの内容等を、ログデータとして格納する。

そして、揮発性ＲＡＭ５７に配置されるワーク領域Ａ２１は、ＣＰＵ５１によるプログラムの実行に伴って一時的に発生するデータを格納する。また、揮発性ＲＡＭ５７に配置されるバッファ領域Ａ２２は、ＣＰＵ５１によるデータ処理に伴って、画像形成装置の各構成要素に対して出力される指示（ＰＣＩバス５４を介して各ＩＦに出力されるデータ）に関するデータを格納する。

図５は、図１に示す画像形成装置１の起動処理を説明するためのフローチャートである。なお、この起動処理は、例えばＵＩ３０を介して画像形成装置１の電源が投入されることに伴ってＣＰＵ５１にリセット指示が入力されたとき、また、画像形成装置１の電源が投入された後に何らかの理由によりＣＰＵ５１にリセット指示が入力されたとき、などに実行される。

制御部５０に設けられたＣＰＵ５１がリセット指示を受け付けると（ステップ１）、ＣＰＵ５１は、自身のリセット（ＣＰＵリセット）を実行する（ステップ２）。このとき、ＣＰＵリセットに伴って、ＣＰＵ５１に設けられたレジスタ群５１５およびキャッシュメモリ５１６（ともに揮発性メモリで構成される）の記憶内容もクリアされる。また、ＣＰＵリセットに伴って、制御部５０に設けられた揮発性ＲＡＭ５７の記憶内容もクリアされる。一方、ＣＰＵリセットが実行されても、制御部５０に設けられたＲＯＭ５５および不揮発性ＲＡＭ５７の記憶内容はクリアされず、ＣＰＵリセット前の記憶内容がそのまま保持される。

続いて、ＣＰＵ５１は、バスブリッジ５２およびメモリバス５３を介して、ＲＯＭ５５のリセットベクタ領域Ａ０１に格納されるイニシャル・プログラム・ローダ（ＩＰＬ）を読み出すとともに、読み出したＩＰＬを実行し（ステップ３）、画像形成装置１に実装された各構成が使用可能となるように動作準備を行う。そして、画像形成装置１の動作準備が完了する（ステップ４）ことで、一連の起動処理を終了する。

次に、上述したステップ３におけるＩＰＬの実行について、より詳細に説明する。
図６〜図８は、ＩＰＬの実行に伴う処理の手順を説明するためのフローチャートである。
ＩＰＬの実行に伴い、ＣＰＵ５１は、最初に、バスブリッジ５２およびＰＣＩバス５４を介して接続されている各ＩＦ（この例では、ＵＩＩＦ６１、プリントＩＦ６２、オプションＩＦ６３、ネットワークＩＦ６４およびＵＳＢＩＦ６５）を用いて、画像形成装置１の装置構成を検出する（ステップ１１）。なお、ステップ１１では、例えば各ＩＦにコネクタ等が物理的に接続されているか否かを検出するハードウェア的な手法を用いてもよいし、また、例えば各ＩＦを介して接続対象と通信が行えるか否かを検出するソフトウェア的な手法を用いてもよい。

続いて、ＣＰＵ５１は、不揮発性ＲＡＭ５６の履歴領域Ａ１２における起動フラグ領域Ａ１２ａから、起動フラグを読み出して取得する（ステップ１２）。そして、ＣＰＵ５１は、起動フラグがオフ（０）であるか否か、すなわち、今回の起動が初回の起動であるか否かを判断する（ステップ１３）。

ステップ１３において肯定の判断（Ｙｅｓ）を行った場合、すなわち、今回の起動処理が初回の起動処理であった場合、ＣＰＵ５１は、続いて、ステップ１１で検出した今回の装置構成に基づき、ＲＯＭ５５の圧縮プログラム領域Ａ０２から、今回の装置構成の中に含まれる１つの構成に対応する圧縮プログラムを読み出し（ステップ１４）、ステップ１４で読み出した圧縮プログラムを展開し（ステップ１５）、ステップ１５で圧縮プログラムを展開して得られたプログラム／変数を、不揮発性ＲＡＭ５６におけるプログラム／変数領域Ａ１１に格納する（ステップ１６）。その後、ステップ１１で検出した今回の装置構成について、全構成に対応するプログラム／変数の、プログラム／変数領域Ａ１１への格納が完了したか否かを判断する（ステップ１７）。ステップ１７において否定の判断（Ｎｏ）を行った場合は、ステップ１４に戻り、今回の装置構成における残りの構成に対応する圧縮プログラムの読み出し、読み出した圧縮プログラムの展開、そして展開によって得られたプログラム／変数の格納を続けて行う。

一方、ステップ１７において肯定の判断（Ｙｅｓ）を行った場合、ＣＰＵ５１は、不揮発性ＲＡＭ５６の履歴領域Ａ１２における起動フラグ領域Ａ１２ａに、起動フラグとして「オン（１）」を格納させる（ステップ１８）。続いて、ＣＰＵ５１は、ステップ１１で検出した今回の装置構成の内容を反映させた変更ログを作成し、作成した変更ログを履歴領域Ａ１２のログ領域Ａ１２ｃに格納する（ステップ１９）。さらに、ＣＰＵ５１は、ステップ１１で検出した今回の装置構成について、存在する構成を「オン（１）」、存在しない構成を「オフ（０）」とした構成ステータスを、履歴領域Ａ１２の構成ステータス領域Ａ１２ｂに格納する（ステップ２０）。そして、後述するステップ２５に進む。

また、上述したステップ１３において否定の判断（Ｎｏ）を行った場合、すなわち、今回の起動処理が２回目以降の起動処理であった場合、ＣＰＵ５１は、不揮発性ＲＡＭ５６の履歴領域Ａ１２における構成ステータス領域Ａ１２ｂから、構成ステータスを読み出して取得し（ステップ２１）、ステップ１１で検出した今回の装置構成が、ステップ２１で取得した構成ステータスすなわち前回の装置構成から変更されているか否かを判断する（ステップ２２）。

ステップ２２において否定の判断（Ｎｏ）を行った場合、すなわち、前回の装置構成と今回の装置構成とが同じである場合、ＣＰＵ５１は、不揮発性メモリ５６のプログラム／変数領域Ａ１１に格納される各プログラム／変数に対してエラーチェックを実行する（ステップ２３）。なお、ステップ２３で実行されるエラーチェックの手法としては、例えばＣＲＣ（Cyclic Redundancy Check：巡回冗長検査）が挙げられる。そして、ＣＰＵ５１は、ステップ２３でエラーチェックを実行した結果に基づき、不揮発性ＲＡＭ５６のプログラム／変数領域Ａ１１に格納される各プログラム／変数においてエラーが発生しているか否かを、プログラム毎に判断する（ステップ２４）。

ステップ２４において否定の判断（Ｎｏ）を行った場合、および、上述したステップ２０における処理を行った後、ＣＰＵ５１は、不揮発性ＲＡＭ５６のプログラム／変数領域Ａ１１に格納された各プログラム／変数を用いて処理を行うことにより、画像形成装置１の初期設定を行い（ステップ２５）、ＩＰＬの実行を完了する。

一方、上述したステップ２２において肯定の判断（Ｙｅｓ）を行った場合、すなわち、前回の装置構成と今回の装置構成とが相違していた場合、ＣＰＵ５１は、前回の装置構成を基準とした場合における今回の装置構成の変更量が、予め決められた閾値以上となっているか否かを判断する（ステップ２６）。

ここで、「変更量」は、例えば、変更された構成の数（追加および削減の両者を含む）や、変更された構成に対応するプログラム／変数の記憶領域の、プログラム／変数領域Ａ１１に占める割合（占有率）等に基づいて決められる。そして、本実施の形態では、１つの閾値が、変更された構成の数（２以上）に設定されており、他の１つの閾値が、変更された構成に対応するプログラム／変数の記憶領域がプログラム／変数領域Ａ１１に占める割合（３０％以上）に設定されている。なお、この例では、変更量が、上述した２つの閾値の少なくともいずれか一方以上となった場合に、肯定の判断を行う。

ステップ２６において否定の判断（Ｎｏ）を行った場合、すなわち、装置構成の変更量が閾値未満であった場合、ＣＰＵ５１は、今回の装置構成の変更が構成の追加によるものであるか否かを判断する（ステップ２７）。

ステップ２７において肯定の判断（Ｙｅｓ）を行った場合、すなわち、構成が追加されていた場合、ＣＰＵ５１は、続いて、今回の起動において追加された構成に基づき、ＲＯＭ５５の圧縮プログラム領域Ａ０２から、追加された構成に対応する圧縮プログラムを読み出し（ステップ２８）、ステップ２８で読み出した圧縮プログラムを展開し（ステップ２９）、ステップ２９で圧縮プログラムを展開して得られたプログラム／変数を、不揮発性ＲＡＭ５６におけるプログラム／変数領域Ａ１１に格納する（ステップ３０）。

一方、ステップ２７において否定の判断（Ｎｏ）を行った場合、すなわち、構成が削減されていた場合、ＣＰＵ５１は、続いて、不揮発性ＲＡＭ５６におけるプログラム／変数領域Ａ１１に格納される各プログラム／変数のうち、今回の起動において削減された構成に対応するプログラム／変数を無効化する（ステップ３１）。

ステップ３０あるいはステップ３１を経た後、ＣＰＵ５１は、今回の装置構成に関し他に変更があるか否かを判断する（ステップ３２）。ステップ３２において肯定の判断（Ｙｅｓ）を行った場合は、ステップ２７に戻り、今回変更された他の構成に対応するプログラム／変数の、プログラム／変数領域Ａ１１への格納あるいはプログラム／変数領域Ａ１１での無効化を続けて行う。

一方、ステップ３２において否定の判断（Ｎｏ）を行った場合、ＣＰＵ５１は、ステップ１１で検出した今回の装置構成の内容を反映させた変更ログを作成し、作成した変更ログを履歴領域Ａ１２のログ領域Ａ１２ｃに格納する（ステップ３３）。続いて、ＣＰＵ５１は、ステップ１１で検出した今回の装置構成について、存在する構成を「オン（１）」、存在しない構成を「オフ（０）」とした構成ステータスを、履歴領域Ａ１２の構成ステータス領域Ａ１２ｂに格納する（ステップ３４）。そして、上述したステップ２３に進む。

また、ステップ２６において肯定の判断（Ｙｅｓ）を行った場合、すなわち、装置構成の変更量が閾値以上であった場合、ＣＰＵ５１は、前回の装置構成から今回の装置構成に至る変更内容を反映させた変更ログを作成し、作成した変更ログを履歴領域Ａ１２のログ領域Ａ１２ｃに格納する（ステップ３５）。続いて、ＣＰＵ５１は、起動フラグをリセットし（ステップ３６）、不揮発性ＲＡＭ５６の履歴領域Ａ１２における起動フラグ領域Ａ１２ａに、起動フラグとして「オフ（０）」を格納させた状態で、上述したステップ１４に移行する。

これにより、前回の起動処理と今回の起動処理とにおいて、装置構成に閾値以上となるような変更（大幅な変更）があった場合は、ステップ１１で検出した今回の装置構成に基づき、各構成に対応するプログラム／変数が、再度、不揮発性ＲＡＭ５６のプログラム／変数領域Ａ１１に書き込まれる。このとき、新たに書き込まれるプログラム／変数は、今回の起動処理よりも前の起動処理において、プログラム／変数領域Ａ１１に既に書き込まれていたプログラム／変数に上書きされる。

一方、前回の起動処理と今回の起動処理とにおいて、装置構成に閾値未満となるような変更（小幅な変更）があった場合は、今回の起動において追加された構成にのみ対応するプログラム／変数が、不揮発性ＲＡＭ５６のプログラム／変数領域Ａ１１に追加して書き込まれ、あるいは、今回の起動において削除された構成にのみ対応するプログラム／変数が、不揮発性ＲＡＭ５６のプログラム／変数領域Ａ１１にて無効化される。このとき、追加して書き込まれるプログラム／変数は、プログラム／変数領域Ａ１１に既に書き込まれていたプログラム／変数とは異なる領域に追記される。

また、ステップ２４において肯定の判断（Ｙｅｓ）を行った場合、すなわち、不揮発性ＲＡＭ５６のプログラム／変数領域Ａ１１に格納されるいずれかのプログラム／変数においてエラーが発生した場合、ＣＰＵ５１は、不揮発性ＲＡＭ５６のログ領域Ａ１２ｃに格納されているエラーログを読み出して取得する（ステップ３７）。

続いて、ＣＰＵ５１は、ステップ２４でエラーが検出されたプログラム／変数が、ステップ３７で取得したエラーログにおいて最後（直近）にエラーを発生したプログラム／変数と同一であるか否かを判断する（ステップ３８）。

ステップ３８において否定の判断（Ｎｏ）を行った場合、すなわち、今回エラーが検出されたプログラム／変数と直近にエラーを発生したプログラム／変数とが異なる場合、ＣＰＵ５１は、今回エラーが検出されたプログラム／変数に対応する圧縮プログラムを読み出し（ステップ３９）、ステップ３９で読み出した圧縮プログラムを展開し（ステップ４０）、ステップ４０で圧縮プログラムを展開して得られたプログラム／変数を、不揮発性ＲＡＭ５６におけるプログラム／圧縮領域１１に格納する（ステップ４１）。

そして、ＣＰＵ５１は、さらに他のプログラム／変数でエラーがあったか否かを判断する（ステップ４２）。ステップ４２において肯定の判断（Ｙｅｓ）を行った場合は、ステップ３９に戻り、今回エラーが発生したプログラム／変数に対応するプログラム／変数の、プログラム変数領域Ａ１１への再格納を続けて行う。そして、後述するステップ４４に進む。

一方、ステップ３８において肯定の判断（Ｙｅｓ）を行った場合、すなわち、今回エラーが検出されたプログラム／変数と直近にエラーを発生したプログラム／変数とが同じ場合、ＣＰＵ５１は、不揮発性ＲＡＭ５６におけるプログラム／変数領域Ａ１１に格納される各プログラム／変数のうち、今回エラーが発生したプログラム／変数を無効化する（ステップ４３）。そして、後述するステップ４４に進む。

そして、ＣＰＵ５１は、どのプログラムにおいてエラーが発生しているのかを反映させたエラーログを作成し、作成したエラーログを履歴領域Ａ１２のログ領域Ａ１２ｃに格納する（ステップ４４）。続いて、ＣＰＵ５１は、ステップ１１で検出した今回の装置構成について、存在する構成を「オン（１）」、存在しない構成を「オフ（０）」とした構成ステータスを、履歴領域Ａ１２の構成ステータス領域Ａ１２ｂに格納する（ステップ４５）。そして、上述したステップ２３に移行する。

これにより、今回の起動処理において、プログラム／変数領域Ａ１１に格納されている特定のプログラム／変数に初めてエラーが発生した場合は、この特定のプログラム／変数が、この特定のプログラム／変数のもととなる圧縮プログラムから改めて作成されるとともに、再度、不揮発性ＲＡＭ５６のプログラム／変数領域Ａ１１に書き込まれる。このとき、再度書き込まれる特定のプログラム／変数は、プログラム／変数領域Ａ１１に既に書き込まれていた特定のプログラム／変数に上書きされる。

一方、今回の起動処理において、上述した特定のプログラム／変数に、連続して２回目のエラーが発生した場合は、不揮発性ＲＡＭ５６のプログラム／変数領域Ａ１１においてこの特定のプログラム／変数が無効化されることにより、この特定のプログラム／変数に対応する構成が存在しないものとして、ステップ２５の初期設定が行われることになる。

次に、図６〜図８に示すＩＰＬの実行に伴う処理の手順について、具体的に例を挙げながら説明する。

＜最初の起動＞
図９は、画像形成装置１が初めて起動される場合（初回起動時）における、ＣＰＵ５１、ＲＯＭ５５および不揮発性ＲＡＭ５６の状態を説明するための図である。ここで、図９（ａ）はＩＰＬの実行中における状態を例示しており、図９（ｂ）はＩＰＬの実行が完了した状態を例示している。なお、ここでは、初回起動時において、構成Ａ、構成Ｂおよび構成Ｃが接続されているものとする。

図９（ａ）に示すように、初回の起動が開始される前の不揮発性ＲＡＭ５６において、起動フラグ領域Ａ１２ａには起動フラグ（Ｆｌａｇ）として「０」が格納されており、構成ステータス領域Ａ１２ｂには構成ステータスとして「Ａ＝Ｂ＝Ｃ＝Ｄ＝０」が格納されている。また、図９（ａ）に示すように、初回の起動が開始される前の不揮発性ＲＡＭ５６において、プログラム／変数領域Ａ１１およびログ領域Ａ１２ｃは、ともに空の状態となっている。

ＣＰＵ５１は、ステップ１１において、図９（ａ）に示すように、構成Ａ、構成Ｂおよび構成Ｃを検出する（Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０）。また、ＣＰＵ５１は、ステップ１２において、起動フラグ領域Ａ１２ａから起動フラグとして「０」を取得する。これにより、ＣＰＵ５１は、ステップ１３において肯定の判断を行う。

続いて、ＣＰＵ５１は、ステップ１１で検出した今回の構成（Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０）に基づき、ＲＯＭ５５に配置された圧縮プログラム領域Ａ０２から、構成Ａに対応する構成Ａ用圧縮プログラム（図９（ａ）では「Ａ（圧縮）」）を読み出し、読み出した構成Ａ用圧縮プログラムを展開し、展開によって得られた構成Ａ用のプログラム／変数を不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に格納する（ステップ１４〜ステップ１６）。次に、ＣＰＵ５１は、ステップ１１で検出した今回の構成に基づき、ＲＯＭ５５に配置された圧縮プログラム領域Ａ０２から、構成Ｂに対応する構成Ｂ用圧縮プログラム（図９（ａ）では「Ｂ（圧縮）」）を読み出し、読み出した構成Ｂ用圧縮プログラムを展開し、展開によって得られた構成Ｂ用のプログラム／変数を不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に格納する（ステップ１４〜ステップ１６）。続いて、ＣＰＵ５１は、ステップ１１で検出した今回の構成に基づき、ＲＯＭ５５に配置された圧縮プログラム領域Ａ０２から、構成Ｃに対応する構成Ｃ用圧縮プログラム（図９（ａ）では「Ｃ（圧縮）」）を読み出し、読み出した構成Ｃ用圧縮プログラムを展開し、展開によって得られた構成Ｃ用のプログラム／変数を不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に格納する（ステップ１４〜ステップ１６）。

以上の手順により、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１には、図９（ｂ）に示すように、構成Ａ用のプログラム／変数（図９（ｂ）では「Ａ（展開）」）、構成Ｂ用のプログラム／変数（図９（ｂ）では「Ｂ（展開）」）、および構成Ｃ用のプログラム／変数（図９（ｂ）では「Ｃ（展開）」）が、それぞれ格納されることになる。

その後、ＣＰＵ５１は、ステップ１８において、図９（ｂ）に示すように、不揮発性ＲＡＭ５６に配置された起動フラグ領域Ａ１２ａに起動フラグとして「１」を格納し、また、ステップ１９において、不揮発性ＲＡＭ５６に配置されたログ領域Ａ１２ｃに変更ログ（履歴）を格納し、さらに、ステップ２０において、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂに「Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０」を格納する。

そして、ＣＰＵ５１は、ステップ２５において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラム、構成Ｂ用のプログラムおよび構成Ｃ用のプログラムを順次実行することで初期設定を行い、その結果、画像形成装置１において構成Ａ、構成Ｂおよび構成Ｃが使用可能な状態となる。

＜２回目以降の起動：その１＞
図１０は、図９に示す状態（構成Ａ、構成Ｂおよび構成Ｃを備えた状態）で画像形成装置１が初回起動された後、装置構成の変更がない状態で、２回目に起動される場合におけるＣＰＵ５１、ＲＯＭ５５および不揮発性ＲＡＭ５６の状態を説明するための図である。ここで、図１０（ａ）はＩＰＬの実行中における状態を例示しており、図１０（ｂ）はＩＰＬの実行が完了した状態を例示している。

図１０（ａ）に示すように、２回目の起動が開始される前の不揮発性ＲＡＭ５６において、起動フラグ領域Ａ１２ａには、図９に示す初回の起動に伴い起動フラグとして「１」が格納されており、構成ステータス領域Ａ１２ｂには、図９に示す初回の起動に伴い構成ステータスとして「Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０」が格納されている。また、図１０（ａ）に示すように、２回目の起動が開催される前の不揮発性ＲＡＭ５６において、プログラム／変数領域Ａ１１には、図９に示す初回の起動に伴い構成Ａ用のプログラム／変数、構成Ｂ用のプログラム変数および構成Ｃ用のプログラム／変数が格納され、ログ領域Ａ１２ｃには、図９に示す初回の起動に伴い変更ログが格納されている。

ＣＰＵ５１は、ステップ１１において、図１０（ａ）に示すように、構成Ａ、構成Ｂおよび構成Ｃを検出する（Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０）。また、ＣＰＵ５１は、ステップ１２において、起動フラグ領域Ａ１２ａから起動フラグとして「１」を取得する。これにより、ＣＰＵ５１は、ステップ１３において否定の判断を行う。

続いて、ＣＰＵ５１は、ステップ１１において、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂから、前回起動時（この例では初回起動時）の構成ステータス（Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０）を取得する。そして、ＣＰＵ５１は、ステップ１１で検出した今回の構成とステップ２１で取得した前回の構成とが一致することから、ステップ２２において否定の判断を行う。

そして、ＣＰＵ５１は、ステップ２３において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラム／変数、構成Ｂ用のプログラム／変数および構成Ｃ用のプログラム／変数について順次エラーチェックを実行する。なお、この例では、エラーチェックの結果、すべてのプログラム／変数においてエラーが発生しなかったことより、ＣＰＵ５１が、ステップ２４において肯定の判断を行っているものとする。

その後、ＣＰＵ５１は、ステップ２５において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラム、構成Ｂ用のプログラムおよび構成Ｃ用のプログラムを順次実行する初期設定を行い、その結果、画像形成装置１において構成Ａ、構成Ｂおよび構成Ｃが使用可能な状態となる。

このように、今回の構成が前回の構成から変更されていない場合は、起動時に、各構成に対応する圧縮プログラムの読み出し、展開および格納を行わずに、前回までの起動において、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に既に格納されている各プログラムをそのまま実行することで、起動時に、今回の構成のすべてに対応する圧縮プログラムの読み出し、展開および格納を行ってから各プログラムを実行する場合と比較して、起動処理にかかる時間が短縮化されることになる。

＜２回目以降の起動：その２＞
図１１は、図９に示す状態（構成Ａ、構成Ｂおよび構成Ｃを備えた状態）で画像形成装置１が初回起動された後、構成Ａ〜Ｃにさらに構成Ｄを追加する変更がなされた状態で、２回目に起動される場合におけるＣＰＵ５１、ＲＯＭ５５および不揮発性ＲＡＭ５６の状態を説明するための図である。ここで、図１１（ａ）はＩＰＬの実行中における状態を例示しており、図１１（ｂ）はＩＰＬの実行が完了した状態を例示している。

図１１（ａ）に示すように、２回目の起動が開始される前の不揮発性ＲＡＭ５６において、起動フラグ領域Ａ１２ａには、図９に示す初回の起動に伴い起動フラグとして「１」が格納されており、構成ステータス領域Ａ１２ｂには、図９に示す初回の起動に伴い構成ステータスとして「Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０」が格納されている。また、図１１（ａ）に示すように、２回目の起動が開催される前の不揮発性ＲＡＭ５６において、プログラム／変数領域Ａ１１には、図９に示す初回の起動に伴い構成Ａ用のプログラム／変数、構成Ｂ用のプログラム／変数および構成Ｃ用のプログラム／変数が格納され、ログ領域Ａ１２ｃには、図９に示す初回の起動に伴い変更ログが格納されている。

ＣＰＵ５１は、ステップ１１において、図１１（ａ）に示すように、構成Ａ、構成Ｂ、構成Ｃに加えて、構成Ｄも検出する（Ａ＝Ｂ＝Ｃ＝Ｄ＝１）。また、ＣＰＵ５１は、ステップ１２において、起動フラグ領域Ａ１２ａから起動フラグとして「１」を取得する。これにより、ＣＰＵ５１は、ステップ１３において否定の判断を行う。

続いて、ＣＰＵ５１は、ステップ２１において、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂから、前回起動時（この例では初回起動時）の構成ステータス（Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０）を取得する。そして、ＣＰＵ５１は、ステップ１１で検出した今回の構成とステップ２１で取得した前回の構成とが一致しないことから、ステップ２２において肯定の判断を行う。

次に、ＣＰＵ５１は、ステップ２６において、前回と今回との装置構成の変更量を演算し、閾値との比較を行う。なお、この例では、構成の変更数が１（追加）であり、また、プログラム／変数領域Ａ１１に占める、構成Ｄに対応するプログラム／変数の記憶領域の割合が３０％未満であることから、ステップ２６において否定の判断を行う。

すると、ＣＰＵ５１は、今回の構成において構成Ｄが追加されていることに基づき、ステップ２７において肯定の判断を行う。これに伴い、ＣＰＵ５１は、ＲＯＭ５５に配置された圧縮プログラム領域Ａ０２から、構成Ｄに対応する構成Ｄ用圧縮プログラム（図１１（ａ）では「Ｄ（圧縮）」）を読み出し、読み出した構成Ｄ用圧縮プログラムを展開し、展開によって得られた構成Ｄ用のプログラム／変数を不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に格納する（ステップ２８〜ステップ３０）。

以上の手順により、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１には、図１１（ｂ）に示すように、前回までの起動において既に格納されていた構成Ａ用のプログラム／変数（図１１（ｂ）では「Ａ（展開）」）、構成Ｂ用のプログラム／変数（図１１（ｂ）では「Ｂ（展開）」）、および構成Ｃ用のプログラム／変数（図１１（ｂ）では「Ｃ（展開）」）に加え、新たに構成Ｄ用のプログラム／変数（図１１（ｂ）では「Ｄ（展開）」）が格納される。ここで、プログラム／変数領域Ａ１１において、構成Ｄ用のプログラム／変数は、上述した構成Ａ用のプログラム／変数、構成Ｂ用のプログラム／変数および構成Ｃ用のプログラム／変数とは異なる領域に書き込まれることになる。

それから、ＣＰＵ５１は、ステップ３２において否定の判断を行い、ステップ３３において不揮発性ＲＡＭ５６に配置されたログ領域Ａ１２ｃに変更ログを格納し、ステップ３４において、図１１（ｂ）に示すように、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂに「Ａ＝Ｂ＝Ｃ＝Ｄ＝１」を格納する。

そして、ＣＰＵ５１は、ステップ２３において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラム／変数、構成Ｂ用のプログラム／変数および構成Ｃ用のプログラム／変数について順次エラーチェックを実行する。なお、この例では、エラーチェックの結果、すべてのプログラム／変数においてエラーが発生しなかったことより、ＣＰＵ５１が、ステップ２４において肯定の判断を行っているものとする。

その後、ＣＰＵ５１は、ステップ２５において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラム、構成Ｂ用のプログラム、構成Ｃ用のプログラムおよび構成Ｄ用のプログラムを順次実行する初期設定を行い、その結果、画像形成装置１において構成Ａ、構成Ｂ、構成Ｃおよび構成Ｄが使用可能な状態となる。

このように、今回の構成が前回の構成から閾値未満となる範囲内で増加した場合は、起動時に、増加した構成のみに対応する圧縮プログラムの読み出し、展開および格納を新たに行い、前回までの起動において、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に既に格納されている各プログラム、および、今回の起動において新たに格納したプログラムを実行することで、起動時に、今回の構成のすべて対応する圧縮プログラムの読み出し、展開および格納を行ってから各プログラムを実行する場合と比較して、起動処理にかかる時間が短縮化されることになる。

＜２回目以降の起動：その３＞
図１２は、図９に示す状態（構成Ａ、構成Ｂおよび構成Ｃを備えた状態）で画像形成装置１が初回起動された後、構成Ｂを削減する変更がなされた状態で、２回目に起動される場合におけるＣＰＵ５１、ＲＯＭ５５および不揮発性ＲＡＭ５６の状態を説明するための図である。ここで、図１２（ａ）はＩＰＬの実行中における状態を例示しており、図１２（ｂ）はＩＰＬの実行が完了した状態を例示している。

図１２（ａ）に示すように、２回目の起動が開始される前の不揮発性ＲＡＭ５６において、起動フラグ領域Ａ１２ａには、図９に示す初回の起動に伴い起動フラグとして「１」が格納されており、構成ステータス領域Ａ１２ｂには、図９に示す初回の起動に伴い構成ステータスとして「Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０」が格納されている。また、図１２（ａ）に示すように、２回目の起動が開催される前の不揮発性ＲＡＭ５６において、プログラム／変数領域Ａ１１には、図９に示す初回の起動に伴い構成Ａ用のプログラム／変数、構成Ｂ用のプログラム／変数および構成Ｃ用のプログラム／変数が格納され、ログ領域Ａ１２ｃには、図９に示す初回の起動に伴い変更ログが格納されている。

ＣＰＵ５１は、ステップ１１において、図１２（ａ）に示すように、構成Ａおよび構成Ｃを検出する（Ａ＝Ｃ＝１、Ｂ＝Ｄ＝０）。また、ＣＰＵ５１は、ステップ１２において、起動フラグ領域Ａ１２ａから起動フラグとして「１」を取得する。これにより、ＣＰＵ５１は、ステップ１３において否定の判断を行う。

続いて、ＣＰＵ５１は、ステップ２１において、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂから、前回起動時（この例では初回起動時）の構成ステータス（Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０）を取得する。そして、ＣＰＵ５１は、ステップ１１で検出した今回の構成とステップ２１で取得した前回の構成とが一致しないことから、ステップ２２において肯定の判断を行う。

次に、ＣＰＵ５１は、ステップ２６において、前回と今回との装置構成の変更量を演算し、閾値との比較を行う。なお、この例では、構成の変更数が１（削減）であり、また、プログラム／変数領域Ａ１１に占める、構成Ｄに対応するプログラム／変数の記憶領域の割合が３０％未満であることから、ステップ２６において否定の判断を行う。

それから、ＣＰＵ５１は、今回の構成において構成Ｂが削減されていることに基づき、ステップ２７において否定の判断を行う。これに伴い、ＣＰＵ５１は、ステップ３１において、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に格納されている、構成Ｂ用のプログラム／変数を無効化する。

以上の手順により、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１には、図１２（ｂ）に示すように、前回までの起動において既に格納されていた構成Ａ用のプログラム／変数（図１２（ｂ）では「Ａ（展開）」）、構成Ｂ用のプログラム／変数（図１２（ｂ）では「Ｂ（展開）」）、および構成Ｃ用のプログラム／変数（図１２（ｂ）では「Ｃ（展開）」）のうち、構成Ａ用のプログラム／変数および構成Ｃ用のプログラム／変数は有効に維持される一方、構成Ｂ用のプログラム／変数は無効なものとなる。

それから、ＣＰＵ５１は、ステップ３２において否定の判断を行い、ステップ３３において不揮発性ＲＡＭ５６に配置されたログ領域Ａ１２ｃに変更ログを格納し、ステップ３４において、図１２（ｂ）に示すように、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂに「Ａ＝Ｃ＝１、Ｂ＝Ｄ＝０」を格納する。

そして、ＣＰＵ５１は、ステップ２３において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラム／変数および構成Ｃ用のプログラム／変数について順次エラーチェックを実行する。なお、この例では、エラーチェックの結果、すべてのプログラム／変数においてエラーが発生しなかったことより、ＣＰＵ５１が、ステップ２４において肯定の判断を行っているものとする。

その後、ＣＰＵ５１は、ステップ２５において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラムおよび構成Ｃ用のプログラムを順次実行する初期設定を行い、その結果、画像形成装置１において構成Ａおよび構成Ｃが使用可能な状態となる。

このように、今回の構成が前回の構成から閾値未満となる範囲内で削減された場合は、起動時に、削減された構成に対応するプログラムの無効化を行い、前回までの起動において、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に既に格納されている各プログラム（無効化されていないもののみ）を実行することで、起動時に、今回の構成のすべて対応する圧縮プログラムの読み出し、展開および格納を行ってから各プログラムを実行する場合と比較して、起動処理にかかる時間が短縮化されることになる。

＜２回目以降の起動：その４＞
図１３は、図９に示す状態（構成Ａ、構成Ｂおよび構成Ｃを備えた状態）で画像形成装置１が初回起動された後、構成Ａを削減する変更がなされた状態で、２回目に起動される場合におけるＣＰＵ５１、ＲＯＭ５５および不揮発性ＲＡＭ５６の状態を説明するための図である。ここで、図１３（ａ）はＩＰＬの実行中における状態を例示しており、図１３（ｂ）はＩＰＬの実行が完了した状態を例示している。

図１３（ａ）に示すように、２回目の起動が開始される前の不揮発性ＲＡＭ５６において、起動フラグ領域Ａ１２ａには、図９に示す初回の起動に伴い起動フラグとして「１」が格納されており、構成ステータス領域Ａ１２ｂには、図９に示す初回の起動に伴い構成ステータスとして「Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０」が格納されている。また、図１３（ａ）に示すように、２回目の起動が開催される前の不揮発性ＲＡＭ５６において、プログラム／変数領域Ａ１１には、図９に示す初回の起動に伴い構成Ａ用のプログラム／変数、構成Ｂ用のプログラム／変数および構成Ｃ用のプログラム／変数が格納され、ログ領域Ａ１２ｃには、図９に示す初回の起動に伴い変更ログが格納されている。

ＣＰＵ５１は、ステップ１１において、図１３（ａ）に示すように、構成Ｂおよび構成Ｃを検出する（Ｂ＝Ｃ＝１、Ａ＝Ｄ＝０）。また、ＣＰＵ５１は、ステップ１２において、起動フラグ領域Ａ１２ａから起動フラグとして「１」を取得する。これにより、ＣＰＵ５１は、ステップ１３において否定の判断を行う。

続いて、ＣＰＵ５１は、ステップ２１において、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂから、前回起動時（この例では初回起動時）の構成ステータス（Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０）を取得する。そして、ＣＰＵ５１は、ステップ１１で検出した今回の構成とステップ２１で取得した前回の構成とが一致しないことから、ステップ２２において肯定の判断を行う。

次に、ＣＰＵ５１は、ステップ２６において、前回と今回との装置構成の変更量を演算し、閾値との比較を行う。なお、この例では、構成の変更数が１（削減）であるものの、プログラム／変数領域Ａ１１に占める、構成Ａに対応するプログラム／変数の記憶領域の割合が３０％以上であることから、ステップ２６において肯定の判断を行う。

次いで、ＣＰＵ５１は、ステップ３５において、不揮発性ＲＡＭ５６に配置されたログ領域Ａ１２ｃに変更ログを格納し、さらに、ステップ３６において、不揮発性ＲＡＭ５６に配置された起動フラグ領域Ａ１２ａに起動フラグとして「０」を格納した後、ステップ１４に移行する。

それから、ＣＰＵ１１は、ステップ１１で検出した今回の構成（Ｂ＝Ｃ＝１、Ａ＝Ｄ＝０）に基づき、ＲＯＭ５５に配置された圧縮プログラム領域Ａ０２から、構成Ｂに対応する構成Ｂ用圧縮プログラム（図１３（ａ）では「Ｂ（圧縮）」）を読み出し、読み出した構成Ｂ用圧縮プログラムを展開し、展開によって得られた構成Ｂ用のプログラム／変数を不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に格納する（ステップ１４〜ステップ１６）。次に、ＣＰＵ５１は、ステップ１１で検出した今回の構成に基づき、ＲＯＭ５５に配置された圧縮プログラム領域Ａ０２から、構成Ｃに対応する構成Ｃ用圧縮プログラム（図１３（ａ）では「Ｃ（圧縮）」）を読み出し、読み出した構成Ｃ用圧縮プログラムを展開し、展開によって得られた構成Ｃ用のプログラム／変数を不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に格納する（ステップ１４〜ステップ１６）。

以上の手順により、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１には、図１３（ｂ）に示すように、新たに、構成Ｂ用のプログラム／変数（図１３（ｂ）では「Ｂ（展開）」）および構成Ｃ用のプログラム（図１３（ｂ）では「Ｃ（展開）」）が、それぞれ格納（上書き）されることになる。

その後、ＣＰＵ５１は、ステップ１８において、図１３（ｂ）に示すように、不揮発性ＲＡＭ５６に配置された起動フラグ領域Ａ１２ａに起動フラグとして「１」を格納し、また、ステップ１９において、不揮発性ＲＡＭ５６に配置されたログ領域Ａ１２ｃに変更ログ（履歴）を格納し、さらに、ステップ２０において、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂに「Ｂ＝Ｃ＝１、Ａ＝Ｄ＝０」を格納する。

そして、ＣＰＵ５１は、ステップ２５において、プログラム／変数領域Ａ１１に格納された構成Ｂ用のプログラムおよび構成Ｃ用のプログラムを順次実行する初期設定を行い、その結果、画像形成装置１において構成Ｂおよび構成Ｃが使用可能な状態となる。

このように、今回の構成が前回の構成から閾値以上となる範囲で削減された場合は、起動時に、今回の構成のすべてに対応する圧縮プログラムの読み出し、展開および格納を行ってから各プログラムを実行することで、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１における各プログラムの断片化および起動後における処理速度の低下が抑制されることになる。

＜２回目以降の起動：その５＞
図１４は、図１１に示す状態（構成Ａ、構成Ｂ、構成Ｃおよび構成Ｄを備えた状態）で画像形成装置１が２回目に起動された後、構成Ｂおよび構成Ｄを削減する変更がなされた状態で、３回目に起動される場合におけるＣＰＵ５１、ＲＯＭ５５および不揮発性ＲＡＭ５６の状態を説明するための図である。ここで、図１４（ａ）はＩＰＬの実行中における状態を例示しており、図１４（ｂ）はＩＰＬの実行が完了した状態を例示している。

図１４（ａ）に示すように、３回目の起動が開始される前の不揮発性ＲＡＭ５６において、起動フラグ領域Ａ１２ａには、図９に示す初回の起動に伴い起動フラグとして「１」が格納されており、構成ステータス領域Ａ１２ｂには、図１１に示す２回目の起動に伴い構成ステータスとして「Ａ＝Ｂ＝Ｃ＝Ｄ＝１」が格納されている。また、図１４（ａ）に示すように、３回目の起動が開始される前の不揮発性ＲＡＭ５６において、プログラム／変数領域Ａ１１には、図１１に示す２回目の起動に伴い構成Ａ用のプログラム／変数、構成Ｂ用のプログラム／変数、構成Ｃ用のプログラム／変数および構成Ｄ用のプログラム／変数が格納され、ログ領域Ａ１２ｃには、図１１に示す２回目の起動に伴い変更ログが格納されている。

ＣＰＵ５１は、ステップ１１において、図１４（ａ）に示すように、構成Ａおよび構成Ｃを検出する（Ａ＝Ｃ＝１、Ｂ＝Ｄ＝０）。また、ＣＰＵ５１は、ステップ１２において、起動フラグ領域Ａ１２ａから起動フラグとして「１」を取得する。これにより、ＣＰＵ５１は、ステップ１３において否定の判断を行う。

続いて、ＣＰＵ５１は、ステップ２１において、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂから、前回起動時（この例では２回目の起動時）の構成ステータス（Ａ＝Ｂ＝Ｃ＝Ｄ＝１）を取得する。そして、ＣＰＵ５１は、ステップ１１で検出した今回の構成とステップ２１で取得した前回の構成とが一致しないことから、ステップ２２において肯定の判断を行う。

次に、ＣＰＵ５１は、ステップ２６において、前回と今回との装置構成の変更量を演算し、閾値との比較を行う。なお、この例では、構成の変更数が２（ともに削減）であることから、ステップ２６において肯定の判断を行う。

次いで、ＣＰＵ５１は、ステップ３５において、不揮発性ＲＡＭ５６に配置されたログ領域Ａ１２ｃに変更ログを格納し、さらに、ステップ３６において、不揮発性ＲＡＭ５６に配置された起動フラグ領域Ａ１２ａに起動フラグとして「０」を格納した後、ステップ１４に移行する。

それから、ＣＰＵ１１は、ステップ１１で検出した今回の構成（Ａ＝Ｃ＝１、Ｂ＝Ｄ＝０）に基づき、ＲＯＭ５５に配置された圧縮プログラム領域Ａ０２から、構成Ａに対応する構成Ａ用圧縮プログラム（図１４（ａ）では「Ａ（圧縮）」）を読み出し、読み出した構成Ａ用圧縮プログラムを展開し、展開によって得られた構成Ａ用のプログラム／変数を不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に格納する（ステップ１４〜ステップ１６）。次に、ＣＰＵ５１は、ステップ１１で検出した今回の構成に基づき、ＲＯＭ５５に配置された圧縮プログラム領域Ａ０２から、構成Ｃに対応する構成Ｃ用圧縮プログラム（図１４（ａ）では「Ｃ（圧縮）」）を読み出し、読み出した構成Ｃ用圧縮プログラムを展開し、展開によって得られた構成Ｃ用のプログラム／変数を不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に格納する（ステップ１４〜ステップ１６）。

以上の手順により、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１には、図１４（ｂ）に示すように、新たに、構成Ａ用のプログラム／変数（図１４（ｂ）では「Ａ（展開）」）および構成Ｃ用のプログラム（図１４（ｂ）では「Ｃ（展開）」）が、それぞれ格納（上書き）されることになる。

その後、ＣＰＵ５１は、ステップ１８において、図１４（ｂ）に示すように、不揮発性ＲＡＭ５６に配置された起動フラグ領域Ａ１２ａに起動フラグとして「１」を格納し、また、ステップ１９において、不揮発性ＲＡＭ５６に配置されたログ領域Ａ１２ｃに変更ログ（履歴）を格納し、さらに、ステップ２０において、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂに「Ａ＝Ｃ＝１、Ｂ＝Ｄ＝０」を格納する。

そして、ＣＰＵ５１は、ステップ２５において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラムおよび構成Ｃ用のプログラムを順次実行する初期設定を行い、その結果、画像形成装置１において構成Ａおよび構成Ｃが使用可能な状態となる。

このように、今回の構成が前回の構成から閾値以上となる範囲で削減された場合は、起動時に、改めて、今回の構成のすべてに対応する圧縮プログラムの読み出し、展開および格納を行ってから各プログラムを実行することで、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１における各プログラムの断片化が抑制されることになり、起動後における処理速度の低下が抑制されることになる。

＜２回目以降の起動：その６＞
図１５は、図９に示す状態（構成Ａ、構成Ｂおよび構成Ｃを備えた状態）で画像形成装置１が初回起動された後、装置構成に変更がない状態で、２回目に起動される場合におけるＣＰＵ５１、ＲＯＭ５５および不揮発性ＲＡＭ５６の状態を説明するための図である。ここで、図１５（ａ）はＩＰＬの実行中における状態を例示しており、図１５（ｂ）はＩＰＬの実行が完了した状態を例示している。

図１５（ａ）に示すように、２回目の起動が開始される前の不揮発性ＲＡＭ５６において、起動フラグ領域Ａ１２ａには、図９に示す初回の起動に伴い起動フラグとして「１」が格納されており、構成ステータス領域Ａ１２ｂには、図９に示す初回の起動に伴い構成ステータスとして「Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０」が格納されている。また、図１５（ａ）に示すように、２回目の起動が開催される前の不揮発性ＲＡＭ５６において、プログラム／変数領域Ａ１１には、図９に示す初回の起動に伴い構成Ａ用のプログラム／変数、構成Ｂ用のプログラム／変数および構成Ｃ用のプログラム／変数が格納され、ログ領域Ａ１２ｃには、図９に示す初回の起動に伴い変更ログが格納されている。

ＣＰＵ５１は、ステップ１１において、図１５（ａ）に示すように、構成Ａ、構成Ｂおよび構成Ｃを検出する（Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０）。また、ＣＰＵ５１は、ステップ１２において、起動フラグ領域Ａ１２ａから起動フラグとして「１」を取得する。これにより、ＣＰＵ５１は、ステップ１３において否定の判断を行う。

続いて、ＣＰＵ５１は、ステップ１１において、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂから、前回起動時（この例では初回起動時）の構成ステータス（Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０）を取得する。そして、ＣＰＵ５１は、ステップ１１で検出した今回の構成とステップ２１で取得した前回の構成とが一致することから、ステップ２２において否定の判断を行う。

そして、ＣＰＵ５１は、ステップ２３において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラム／変数、構成Ｂ用のプログラム／変数および構成Ｃ用のプログラム／変数について順次エラーチェックを実行する。なお、この例では、図１５（ａ）に示したように、エラーチェックの結果、構成Ｂ用のプログラム／変数においてエラーが発生することにより、ＣＰＵ５１が、ステップ２４において肯定の判断を行っているものとする。

その後、ＣＰＵ５１は、ステップ３７において不揮発性ＲＡＭ５６に配置されたログ領域Ａ１２ｃより、直近のエラーログを取得し、ステップ３８において今回発生したエラーと前回発生したエラーとが、同じ構成を対象とするプログラム／変数であったか否かを判断する。なお、この例では、今回エラーが発生したプログラム／変数が直近にエラーが発生したプログラム／変数とは異なることにより、ＣＰＵ５１が、ステップ３８において否定の判断を行っているものとする。

すると、ＣＰＵ５１は、構成Ｂ用のプログラム／変数においてエラーが発生していることに基づき、ＲＯＭ５５に配置された圧縮プログラム領域Ａ０２から、構成Ｂに対応する構成Ｂ用圧縮プログラム（図１５（ａ）では「Ｂ（圧縮）」）を読み出し、読み出した構成Ｂ用圧縮プログラムを展開し、展開によって得られた構成Ｂ用のプログラム／変数を不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に格納する（ステップ３９〜ステップ４１）。

以上の手順により、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１には、図１５（ｂ）に示すように、前回までの起動において既に格納されていた構成Ａ用のプログラム／変数（図１５（ｂ）では「Ａ（展開）」）、構成Ｂ用のプログラム／変数（図１５（ｂ）では「Ｂ（展開）」）、および構成Ｃ用のプログラム／変数（図１５（ｂ）では「Ｃ（展開）」）のうち、構成Ａ用のプログラム／変数および構成Ｃ用のプログラム／変数はそのままの状態で維持される一方、構成Ｂ用のプログラム／変数が再度書き込まれる。ここで、プログラム／変数領域Ａ１１において、新たに書き込まれる構成Ｂ用のプログラム／変数は、既に買い込まれていた構成Ｂ用のプログラム／変数に上書きされることになる。

それから、ＣＰＵ５１は、ステップ４２において否定の判断を行い、ステップ４４において不揮発性ＲＡＭ５６に配置されたログ領域Ａ１２ｃにエラーログを格納し、ステップ４５において、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂに「Ａ＝Ｂ＝Ｃ＝１、Ｄ＝０」を格納する。

そして、ＣＰＵ５１は、ステップ２３において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラム／変数、構成Ｂ用のプログラム／変数および構成Ｃ用のプログラム／変数について再度エラーチェックを実行する。なお、この例では、エラーチェックの結果、すべてのプログラム／変数においてエラーが発生しなかったことより、ＣＰＵ５１が、ステップ２４において肯定の判断を行っているものとする。

その後、ＣＰＵ５１は、ステップ２５において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラム、構成Ｂ用のプログラムおよび構成Ｃ用のプログラムを順次実行する初期設定を行い、その結果、画像形成装置１において構成Ａ、構成Ｂおよび構成Ｃが使用可能な状態となる。

このように、不揮発性ＲＡＭ５６におけるプログラム／変数領域Ａ１１に格納された特定のプログラムにエラーが生じた場合には、起動時に、エラーが生じたプログラム／変数に対応する圧縮プログラムの読み出し、展開および格納を再度行い、前回までの起動において、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に既に格納されている各プログラム、および、今回の起動において再度格納したプログラムを実行することで、起動時に、今回の構成のすべて対応する圧縮プログラムの読み出し、展開および格納を行ってから各プログラムを実行する場合と比較して、起動処理にかかる時間が短縮化されることになる。

一方、上記ステップ３９〜ステップ４１において構成Ｂ用のプログラム／変数をプログラム／変数領域Ａ１１に再度書き込んだ後、上述したステップ２３において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラム／変数、構成Ｂ用のプログラム／変数および構成Ｃ用のプログラム／変数について再度エラーチェックを実行した結果として、構成Ｂ用のプログラム／変数で再びエラーが発生した場合、ＣＰＵ５１は、ステップ３８において肯定の判断を行う。

すると、ＣＰＵ５１は、構成Ｂ用のプログラム／変数において連続してエラーが発生していることに基づき、ステップ３１において、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に格納されている、構成Ｂ用のプログラム／変数を無効化する。

以上の手順により、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１には、図１６に示すように、前回までの起動において既に格納されていた構成Ａ用のプログラム／変数（図１６では「Ａ（展開）」）、構成Ｂ用のプログラム／変数（図１６では「Ｂ（展開）」）、および構成Ｃ用のプログラム／変数（図１６では「Ｃ（展開）」）のうち、構成Ａ用のプログラム／変数および構成Ｃ用のプログラム／変数は有効に維持される一方、構成Ｂ用のプログラム／変数は無効なものとなる。

それから、ＣＰＵ５１は、ステップ４４において不揮発性ＲＡＭ５６に配置されたログ領域Ａ１２ｃにエラーログを格納し、ステップ４５において、不揮発性ＲＡＭ５６に配置された構成ステータス領域Ａ１２ｂに「Ａ＝Ｃ＝１、Ｂ＝Ｄ＝０」を格納する。

そして、ＣＰＵ５１は、ステップ２３において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラム／変数および構成Ｃ用のプログラム／変数について順次エラーチェックを実行する。なお、この例では、エラーチェックの結果、すべてのプログラム／変数（ここでは構成Ａ用のプログラム／変数および構成Ｃ用のプログラム／変数）においてエラーが発生しなかったことより、ＣＰＵ５１が、ステップ２４において肯定の判断を行っているものとする。

その後、ＣＰＵ５１は、ステップ２５において、プログラム／変数領域Ａ１１に格納された構成Ａ用のプログラムおよび構成Ｃ用のプログラムを順次実行する初期設定を行い、その結果、画像形成装置１において構成Ａおよび構成Ｃが使用可能な状態となる。

このように、不揮発性ＲＡＭ５６におけるプログラム／変数領域Ａ１１に格納された特定のプログラムに連続してエラーが生じた場合には、起動時に、エラーが生じたプログラムの無効化を行い、前回までの起動において、不揮発性ＲＡＭ５６に配置されたプログラム／変数領域Ａ１１に既に格納されている各プログラム（無効化されていないもののみ）を実行することで、起動時に、今回の構成のすべて対応する圧縮プログラムの読み出し、展開および格納を行ってから各プログラムを実行する場合と比較して、起動処理にかかる時間が短縮化されることになる。

ここで、上述した説明では、構成の追加あるいは削減に伴って、装置構成が変更される場合を例としたが、例えば接触不良や装置故障など、実際の装置構成が変更されていないにも関わらず、特定の構成を検出できないような場合も生じ得る。本実施の形態で説明した手法を用いれば、このような理由によって装置構成の変更が生じた場合であっても、使用可能な残りの構成で構築された装置を動作させるためのプログラムを再構成することが可能になる。

なお、本実施の形態では、各圧縮プログラムを格納する圧縮プログラム領域Ａ０２を、不揮発性ＲＡＭ５６に配置していたが、これに限られるものではない。すなわち、圧縮プログラム領域Ａ０２を、例えば画像形成装置１にネットワーク２を介して接続されるサーバ装置５（図１参照）や、ＵＳＢＩＦ６５に接続されたカードリーダ８０に配置されるメモリカード８１に配置するようにしてもよい。なお、このような場合には、ＩＰＬの実行時において、各圧縮プログラムの読み取り対象を、サーバ装置５あるいはカードリーダ８０に装着されたメモリカードに設定すればよい。

また、本実施の形態では、不揮発性ＲＡＭ５６にプログラム／変数領域Ａ１１および履歴領域Ａ１２を配置するとともに、揮発性ＲＡＭ５７にワーク領域Ａ２１およびバッファ領域Ａ２２を配置するようにしていたが、これに限られるものではなく、例えば不揮発性ＲＡＭ５６のみを設け、この不揮発性ＲＡＭ５６にプログラム／変数領域Ａ１１、履歴領域Ａ１２、ワーク領域Ａ２１およびバッファ領域Ａ２２を配置するようにしてもかまわない。

さらに、本実施の形態では、制御部５０を画像形成装置１に組み込んだ場合を例として説明を行ったが、これに限られるものではなく、複数のユニットの組み合わせによって構成され、これら複数のユニットの着脱に伴って構成が変更され得る装置に適用しても差し支えない。

さらにまた、本実施の形態では、プログラム／変数領域Ａ１１に格納されるプログラム／変数の書き込み、再書き込みあるいは無効化が生じた原因を、履歴領域Ａ１２（より具体的にはログ領域Ａ１２ｃ）に格納された変更ログあるいはエラーログ等を読み出して解析することが可能となる。

１…画像形成装置、２…ネットワーク、３…端末装置、４…ファクシミリ装置、５…サーバ装置、１０…画像読取部、２０…画像形成部、３０…ＵＩ、４０…送受信部、５０…制御部、５１…ＣＰＵ、５２…バスブリッジ、５３…メモリバス、５４…ＰＣＩバス、５５…ＲＯＭ、５６…不揮発性ＲＡＭ、５７…揮発性ＲＡＭ、５８…クロックジェネレータ、５９…タイマ、６１…ＵＩＩＦ、６２…プリントＩＦ、６３…オプションＩＦ、６４…ネットワークＩＦ、６５…ＵＳＢＩＦ、７０…後処理装置、８０…カードリーダ、８１…メモリカード、５１１…バスコントロールユニット、５１２…ＣＰＵ内部バス、５１３…制御ユニット、５１４…演算ユニット、５１５…レジスタ群、５１６…キャッシュメモリ、５１７…メモリ管理ユニット

Claims (6)

1. 転送されるプログラムを、読み書き可能であって、電源を供給しなくても、記憶している情報を保持することが可能な不揮発性メモリに記憶する記憶手段と、
   前記記憶手段に記憶されるプログラムを読み出して実行する実行手段と、
   接続される機器を認識する認識手段と
   を含み、
   前記実行手段は、前記記憶手段へのプログラムの転送に連続して当該記憶手段に記憶されるプログラムを読み出して実行する第１の手順と、当該記憶手段へのプログラムの転送に連続せず既に当該記憶手段に記憶されるプログラムを読み出して実行する第２の手順と、既にプログラムが記憶された当該記憶手段へのさらなるプログラムの転送に連続して当該記憶手段に記憶されるプログラムを読み出して実行する第３の手順とを有し、前記認識手段にて接続される機器を最初に検出した場合には当該第１の手順を実行し、当該認識手段にて接続される機器の変更を検出しない場合には当該第２の手順を実行し、当該認識手段にて接続される機器の変更を検出した場合には当該第３の手順を実行すること
   を特徴とする情報処理装置。
2. 前記実行手段は、前記認識手段にて接続される機器の変更を検出した場合において、当該機器の変更量が予め決められた閾値以上となった場合には前記第１の手順を実行することを特徴とする請求項１記載の情報処理装置。
3. 前記記憶手段に転送されるプログラムを圧縮した状態で格納する格納手段をさらに含み、
   前記実行手段は、前記格納手段から圧縮されたプログラムを読み出し且つ展開してから前記記憶手段に記憶させることを特徴とする請求項１または２記載の情報処理装置。
4. 前記不揮発性メモリが、ＭＲＡＭ、ＦｅＲＡＭ、ＰＲＡＭ、ＲｅＲＡＭのいずれかであることを特徴とする請求項１乃至３のいずれか１項記載の情報処理装置。
5. 記録材に画像を形成する画像形成部と、
   前記画像形成部の動作を制御する制御部とを備え、
   前記制御部は、
   前記画像形成部の制御に用いるために転送されるプログラムを、読み書き可能であって、電源を供給しなくても、記憶している情報を保持することが可能な不揮発性メモリに記憶する記憶手段と、
   前記記憶手段に記憶されるプログラムを読み出して実行する実行手段と、
   接続される機器を認識する認識手段と
   を含み、
   前記実行手段は、前記記憶手段へのプログラムの転送に連続して当該記憶手段に記憶されるプログラムを読み出して実行する第１の手順と、当該記憶手段へのプログラムの転送に連続せず既に当該記憶手段に記憶されるプログラムを読み出して実行する第２の手順と、既にプログラムが記憶された当該記憶手段へのさらなるプログラムの転送に連続して当該記憶手段に記憶されるプログラムを読み出して実行する第３の手順とを有し、前記認識手段にて接続される機器を最初に検出した場合には当該第１の手順を実行し、当該認識手段にて接続される機器の変更を検出しない場合には当該第２の手順を実行し、当該認識手段にて接続される機器の変更を検出した場合には当該第３の手順を実行すること
   を特徴とする画像形成装置。
6. コンピュータに、
   転送されるプログラムを、読み書き可能であって、電源を供給しなくても、記憶している情報を保持することが可能な不揮発性メモリに記憶させる機能と、
   前記不揮発性メモリに記憶されるプログラムを読み出して実行させる機能と、
   接続される機器を認識する機能と、
   前記不揮発性メモリへのプログラムの転送に連続して当該不揮発性メモリに記憶されるプログラムを読み出して実行する第１の手順と、当該不揮発性メモリへのプログラムの転送に連続せず既に当該不揮発性メモリに記憶されるプログラムを読み出して実行する第２の手順と、既にプログラムが記憶された当該不揮発性メモリへのさらなるプログラムの転送に連続して当該不揮発性メモリに記憶されるプログラムを読み出して実行する第３の手順とを有し、接続される機器を最初に検出した場合には当該第１の手順を実行させ、接続される機器の変更を検出しない場合には当該第２の手順を実行させ、接続される機器の変更を検出した場合には当該第３の手順を実行させる機能と
   を実現させるプログラム。

Images