CN108108261B - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN108108261B
CN108108261B CN201710267235.0A CN201710267235A CN108108261B CN 108108261 B CN108108261 B CN 108108261B CN 201710267235 A CN201710267235 A CN 201710267235A CN 108108261 B CN108108261 B CN 108108261B
Authority
CN
China
Prior art keywords
data
memory cell
memory
state determination
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710267235.0A
Other languages
English (en)
Other versions
CN108108261A (zh
Inventor
洪性宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108108261A publication Critical patent/CN108108261A/zh
Application granted granted Critical
Publication of CN108108261B publication Critical patent/CN108108261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1008—Correctness of operation, e.g. memory ordering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种数据存储装置，其包括：存储介质，其包括多个存储器单元；以及控制器，其适于在异常断电之后恢复供电时按照写入序列的顺序对第一存储器单元执行状态确定操作直到存储有错误校正失败数据的存储器单元，对存储错误校正失败数据的存储器单元与指向存储器单元之间的第二存储器单元跳过状态确定操作，按照写入序列的顺序对指向存储器单元之后的第三存储器单元执行状态确定操作，并且基于状态确定操作的结果对第一存储器单元至第三存储器单元执行垃圾收集操作。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2016年11月24日向韩国知识产权局提交的申请号为10-2016-0157501的韩国申请的优先权，该申请的全部内容通过引用并入本文。
技术领域
各个实施例总体涉及一种数据存储装置，更特别地，涉及一种包括非易失性存储器装置的数据存储装置。
背景技术
数据存储装置可响应于写入请求存储由外部装置提供的数据。数据存储装置还可响应于读取请求将存储的数据提供给外部装置。使用数据存储装置的外部装置的示例包括台式计算机以及包括计算机、数码相机、蜂窝电话、智能电话、智能卡等的便携式和移动电子装置。数据存储装置可在外部装置的制造期间嵌入外部装置中，或者可被单独制造，然后连接到外部装置。
数据存储装置可以以个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(例如，MMC、eMMC、RS-MMC和MMC-Micro)、各种安全数字卡(例如，SD、迷你-SD和微型-SD)、通用闪速存储(UFS)、固态驱动器(SSD)等形式配置。
发明内容
在实施例中，数据存储装置可包括：存储介质，其包括多个存储器单元；以及控制器，其适于在异常断电之后恢复供电时按照写入序列的顺序对第一存储器单元执行状态确定操作直到存储有错误校正失败数据的存储器单元，对存储错误校正失败数据的存储器单元与指向存储器单元之间的第二存储器单元跳过状态确定操作，按照写入序列的顺序对指向存储器单元之后的第三存储器单元执行状态确定操作，并且基于状态确定操作的结果对第一存储器单元至第三存储器单元执行垃圾收集操作。
在实施例中，一种用于操作数据存储装置的方法可包括：在异常断电后恢复供电之后，按照写入序列的顺序对第一存储器单元执行状态确定操作直到存储有错误校正失败数据的存储器单元；对存储错误校正失败数据的存储器单元与指向存储器单元之间的第二存储器单元跳过状态确定操作；按照写入序列的顺序对指向存储器单元之后的第三存储器单元执行状态确定操作；以及基于状态确定操作的结果对第一存储器单元至第三存储器单元执行垃圾收集操作。
在实施例中，一种用于操作数据存储装置的方法可包括：在异常断电后恢复供电之后，按照写入序列的顺序对多个存储器单元执行状态确定操作；以及基于状态确定操作的结果对存储器单元执行垃圾收集操作，其中对于在发生异常断电之前完成映射更新的存储器单元跳过状态确定操作。
附图说明
通过参照附图描述本发明的各个实施例，本发明的上述和其它特征及优点对于本领域的技术人员变得更加显而易见，其中：
图1是示出根据实施例的数据存储装置的框图。
图2是示出存储器单元的映射更新操作的映射表。
图3是示出图1所示的状态确定单元的状态确定操作的图。
图4是示出用于操作图1的数据存储装置的方法的流程图。
图5是示出图1的状态确定单元执行状态确定操作的方法的流程图。
图6是示出图1的垃圾收集单元确定存储在存储器单元中的数据为有效数据或无效数据的方法的流程图。
图7是示出根据实施例的固态驱动器(SSD)的框图。
图8是示出应用根据实施例的数据存储装置的数据处理系统的框图。
具体实施方式
在下文中，将通过本发明的示例性实施例并参照附图来描述根据本发明的数据存储装置及其操作方法。然而，本发明可以不同的形式实施，并不应被解释为受限于本文所阐述的实施例。相反，提供这些实施例以在本领域的技术人员能够实施本发明的技术概念的范围内详细描述本发明。
将理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按比例绘制，并且在一些情况下，可能放大比例以便更清楚地描绘本发明的某些特征。虽然使用了特定术语，但是应当理解的是，所使用的术语仅用于描述特定实施例，并且不旨在限制本发明的范围。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，其可直接在另一元件上、连接到或联接到另一元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
短语“……和……中的至少一个”在本文中与项目列表一起使用时，其表示列表中的单个项目或列表中项目的任何组合。例如，“A、B和C中的至少一个”是指仅有A或仅有B或仅有C，或A、B和C的任何组合。
本文所用的术语“或”是指两种(或更多种)替代物中的一种，而不是两者(或其任何组合)。
如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”“包含”、“包含有”时，其说明所陈述元件的存在，并且不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本领域的普通技术人员考虑本公开时通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。可在没有一些或全部这些具体细节的情况下实践本发明。在其它情况下，没有详细地描述公知的进程结构和/或进程以避免不必要地模糊本发明。
还应注意，在一些情况下，对于相关领域的技术人员显而易见的是，除非另有特别说明，否则所描述的一个实施例的相关的元件(也被称为特征)可以单独使用或与另一个实施例的其它元件组合使用。
在下文中，将参照附图详细描述本发明的各个实施例。
图1是示出根据实施例的数据存储装置10的框图。
数据存储装置10可被配置为响应于来自外部装置的写入请求而存储从外部装置提供的数据。此外，数据存储装置10可被配置为响应于来自外部装置的读取请求，将存储的数据提供给外部装置。
数据存储装置10可根据主机装置的控制来存储数据并将存储的数据输出到主机装置(未示出)。数据存储装置10可以个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(例如，MMC、eMMC、RS-MMC和MMC-Micro)、各种安全数字卡(例如，SD、迷你-SD和微型-SD)、通用闪速存储(UFS)、固态驱动器(SSD)等形式配置。
数据存储装置10可包括控制器100和存储介质200。
控制器100可控制数据存储装置10的一般操作。响应于从外部装置传输的写入请求，控制器100可将数据存储在存储介质200中，并且响应于从外部装置传输的读取请求，控制器100可读取存储在存储介质200中的数据并将读取的数据输出到外部装置。
控制器100可包括状态确定单元110、垃圾收集单元120和错误校正码(ECC)单元130。
状态确定单元110可检测在数据存储装置10的异常断电之后电力恢复，并且对存储介质200的存储器单元211至218执行状态确定操作。存储器单元211至218可包括在发生异常断电时被指定用于写入操作的存储器区域210中。为了实现在异常断电之后快速恢复，状态确定单元110可根据映射更新状态跳过对存储器单元211至218中的一些的状态确定操作。
例如，状态确定单元110可按照写入序列对存储器单元211至218执行状态确定操作，直到检测到用于存储错误校正失败数据的存储器单元。详细地，可通过根据存储在存储器单元211至218中的数据是新数据还是旧数据以及对存储数据的错误校正操作是成功还是失败，确定存储数据处于第一状态或第二状态来执行状态确定操作。状态确定单元110可将被确定为新数据并且错误校正操作成功的存储数据确定为处于第一状态。状态确定单元110可将被确定为旧数据或者错误校正操作失败的存储数据确定为处于第二状态。确定为处于第二状态的数据可以是无效数据。将参照图2描述新数据和旧数据的确定。
状态确定单元110可跳过对存储器单元211至218中按照写入序列的顺序设置在存储错误校正失败数据的存储器单元和根据映射更新状态所选择的存储器单元(以下称为指向存储器单元)之间的存储器单元的状态确定操作。如后所述，由于以预定周期进行映射更新操作且因此存储器单元211至218的状态变化可能不会立即反映到如图2所示的映射表中，因此按照写入序列的顺序在指向存储器单元之后的存储器单元可以是即便写入有数据但在发生异常断电之前未进行映射更新的存储器单元。按照写入序列的顺序在指向存储器单元之前的存储器单元可以是在发生异常断电之前完成映射更新的存储器单元。也就是说，状态确定单元110可跳过对设置在存储错误校正失败数据的存储器单元与指向存储器单元之间的存储器单元的状态确定操作。稍后将参照图2详细描述可跳过状态确定操作的原因。
状态确定单元110可按照写入序列的顺序对在存储器单元211至218中的指向存储器单元之后的存储器单元执行状态确定操作，直到检测到空存储器单元。由于状态确定操作涉及对存储器单元的读取操作，所以状态确定单元110可通过从相应的存储器单元读取数据来确定相应的存储器单元是否为空存储器单元。当从相应的存储器单元读取的数据被确定为已擦除数据时，状态确定单元110可确定相应的存储器单元为空存储器单元。
垃圾收集单元120可基于状态确定操作的结果对存储器单元211至218执行垃圾收集操作。当满足预定条件时，例如当控制器100处于空闲状态达预定时间时，垃圾收集单元120可执行垃圾收集操作。换言之，可在控制器100的空闲时间期间执行垃圾收集操作。
可通过将存储在存储器单元211至218中的数据分类为有效数据和无效数据，仅将有效数据移动到例如图1所示的存储器区域220的另一个空存储器区域，并且对存储器单元211至218执行擦除操作来执行垃圾收集操作。在这方面，当将存储在存储器单元中的数据分类为有效数据和无效数据时，垃圾收集单元120可在执行和跳过状态确定操作的存储器单元之间以不同的方案执行垃圾收集操作。
例如，垃圾收集单元120可按如下处理执行状态确定操作的存储器单元。垃圾收集单元120可确定被确定为处于第一状态的数据仍然是新数据还是旧数据。处于第一状态并被确定为新数据的数据可以是有效数据，而处于第一状态并被确定为旧数据的数据可以是无效数据。如上所述，作为状态确定操作的结果，被确定为处于第二状态的数据可以是无效数据。
垃圾收集单元120可按如下处理跳过状态确定操作的存储器单元。垃圾收集单元120可确定存储在存储器单元中的数据是新数据还是旧数据。然后，垃圾收集单元120可将被确定为新数据并且错误校正操作成功的数据确定为有效数据。垃圾收集单元120还可将被确定为旧数据或者错误校正操作失败的数据确定为无效数据。
ECC单元130可对从存储介质200读取的数据执行错误校正操作，并且在各个状态确定单元110的状态确定操作和垃圾收集单元120的垃圾收集操作期间，将错误校正操作成功或失败的结果提供给状态确定单元110和垃圾收集单元120。例如，异常断电可能改变存储在存储器单元中的数据，并且如果变化程度大，则错误校正操作可能失败。
总而言之，由于对于存储器单元211至218中的一些跳过状态确定操作，所以在异常断电之后恢复供电时，可快速执行包括状态确定操作的启动操作。
根据控制器100的控制，存储介质200可存储从控制器100传输的数据，并且可读取存储的数据并将读取的数据传输至控制器100。
存储介质200可包括多个非易失性存储器装置。非易失性存储器装置可包括诸如NAND闪存或NOR闪存的闪速存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
存储介质200可包括存储器区域210和220。存储器区域可以是被分配用以存储数据的单元。例如，控制器100可指定1个存储器区域210用于存储从外部装置传输的数据，并且按照写入序列顺序地将数据存储在存储器单元211至218中。然而，为了存储从外部装置传输的数据，可同时指定2个或更多个存储器区域。此外，尽管图1示出了2个存储器区域210和220，但应当注意的是，包括在存储介质200中的存储器区域的数量不限于此。
存储器区域210和220可分别包括存储器单元211至218和221至228。存储器单元211至218和221至228可包括在一个非易失性存储器装置中。或者，存储器单元211至218和221至228可包括在多个非易失性存储器装置上。虽然图1示出了各个存储器区域210和220包括8个存储器单元211至218和221至228，但应当注意的是，存储器单元的数量不限于此。
图2是示出存储器单元211至218的映射更新操作的映射表。
第一表21可表示对应于存储器单元211至218的逻辑地址LA。在图2中，存储器单元211至218的编号可表示存储器单元211至218的物理地址PA。
第二表22可表示例如对应于逻辑地址LA“1”至“10”的物理地址PA。然而，虽然未示出，但是第二表22可包括从外部装置提供的所有逻辑地址LA。
控制器100可根据写入操作的结果生成第一表21，然后基于第一表21以预定周期来更新第二表22。根据实施例，第一表21可存储在控制器100的易失性存储器装置(未示出)中，并且第二表22可存储在存储介质200中。
详细地，在更新第二表22之前，逻辑地址LA“1”至“10”可对应于物理地址PA“51”至“60”。此后，可将逻辑地址LA“1”至“5”(当前对应于物理地址PA“51”至“55”)的数据移动并存储在物理地址PA“211”至“215”的存储器单元中。因此，可更新第一表21，使得物理地址PA“211”至“215”对应于逻辑地址LA“1”至“5”。然后，可更新第二表22，使得逻辑地址LA“1”至“5”对应于物理地址PA“211”至“215”。从物理地址PA“51”至“55”的存储器单元移动并存储在物理地址PA“211”到“215”的存储器单元中的数据可以是逻辑地址LA“1”至“5”的新数据，并且已移动但仍然保留在物理地址PA“51”至“55”的存储器单元中的数据可以是逻辑地址LA“1”至“5”的旧数据。
参照图1，可通过状态确定单元110确定存储器单元211至218的数据处于第一状态和第二状态中的其中一个的状态确定操作来进行新数据和旧数据的确定。还可通过垃圾收集单元120确定存储器单元211至218的数据为有效或无效的垃圾收集操作来进行新数据和旧数据的确定。状态确定单元110和垃圾收集单元120可通过比较第一表21和第二表22来执行新数据和旧数据的确定。
回看图2，逻辑地址LA“6”(当前对应于物理地址PA“56”)的数据可移动并存储在物理地址PA“216”的存储器单元中。因此，可更新第一表21，使得物理地址PA“216”对应于逻辑地址LA“6”。然而，由于以预定周期进行映射更新操作，所以对第二表22中的逻辑地址LA“6”的更新可能无法立即被执行，而是可能被延迟。从物理地址PA“56”的存储器单元移动并存储在物理地址PA“216”的存储器单元中的数据可以是逻辑地址LA“6”的新数据，并且已移动但仍然保留在物理地址“56”的存储器单元中的数据可以是逻辑地址LA“6”的旧数据。
在这种映射更新状态下，在发生异常断电的情况下，指向存储器单元可以是物理地址PA“216”的存储器单元。可以在垃圾收集操作期间而非在从异常断电恢复供电之后立即通过参照包括最新映射信息的第二表22来确定新数据或旧数据是否存储在物理地址PA“211”至“215”的映射更新完成的存储器单元中。然而，可能需要在从异常断电恢复供电之后立即确定新数据或旧数据是否存储在物理地址PA“216”的映射更新未完成的存储器单元中。否则，由于物理地址PA“216”的存储器单元的后续数据更新，作为异常断电的直接影响，新数据或旧数据是否存储在物理地址PA“216”的映射更新未完成的存储器单元中可能变得难以确定。
因此，在实施例中，可在启动阶段跳过对映射更新完成的存储器单元的状态确定操作，其中启动阶段需要在从异常断电恢复供电之后立即快速处理。可在垃圾收集操作期间确定在启动阶段跳过状态确定操作的映射更新完成的存储器单元中是否存储新数据或旧数据以及对新数据的错误校正操作是否成功。在这点上，通过跳过对在完成映射更新的映射更新完成的存储器单元中的一些所选择的存储器单元的状态确定操作，可将负载适当地分配到启动阶段和垃圾收集操作上。根据本发明的实施例，将跳过状态确定操作的映射更新完成的存储器单元可在检测到错误校正操作失败的存储器单元与指向存储器单元之间。这是因为错误校正操作失败的存储器单元通常在特定区域中聚集，并且对这种存储器单元的错误校正操作将需要相当长的时间。
图3是示出图1所示的状态确定单元110的状态确定操作的图。
图3示出了包括在存储器区域210中的8个存储器单元211至218。在发生异常断电时，存储器单元211至216可处于存储有数据的状态，并且存储器单元217和218可处于空状态。此外，当发生异常断电时，可完成对存储器单元211至215的映射更新，并且可未完成对存储器单元216的映射更新。因此，当在异常断电之后恢复供电时，可将存储器单元216指定为指向存储器单元。
状态确定单元110可在异常断电之后恢复供电时从存储器单元211开始状态确定操作。状态确定单元110可确定存储在存储器单元211中的数据是新数据还是旧数据。通常，用于确定数据是新数据还是旧数据的方法可包括如上参照图2所述的比较第一表21和第二表22。然而，当发生异常断电时，存储在控制器100中的第一表21可能被擦除，并且可通过读取存储在存储器单元211的备用部分中作为管理信息的对应于存储器单元211的逻辑地址来执行新数据或旧数据的确定。状态确定单元110可确定存储在存储器单元211中的数据例如是新数据。当ECC单元130对存储在存储器单元211中的数据的错误校正操作成功时，状态确定单元110可确定存储在存储器单元211中的数据处于第一状态。
以类似的方式，状态确定单元110可确定存储在存储器单元212中的数据是新数据。当ECC单元130对存储在存储器单元212中的数据的错误校正操作失败时，状态确定单元110可确定存储在存储器单元212中的数据处于第二状态。
由于状态确定单元110在存储器单元212中检测到错误校正失败的数据，所以状态确定单元110可跳过对存储器单元212和指向存储器单元216之间的存储器单元213至215的状态确定操作。也就是说，当发生异常断电时，存储器单元213至215可被检测为完成映射更新的存储器单元。
状态确定单元110可对指向存储器单元216继续进行状态确定操作。状态确定单元110可确定存储在存储器单元216中的数据是新数据。当ECC单元130对存储在存储器单元216中的数据的错误校正操作失败时，状态确定单元110可确定存储在存储器单元216中的数据处于第二状态。
状态确定单元110可读取存储器单元217以对存储器单元217执行状态确定操作，获得所擦除的数据，并且确定存储器单元217是空存储器单元。因此，状态确定单元110可结束状态确定操作。
存储在存储器单元211中并且通过状态确定操作确定为处于第一状态的数据在执行垃圾收集操作时仍被确定为新数据时可以是有效的。存储在存储器单元212和216中并被确定为处于第二状态的数据可以是无效的。当存储在跳过状态确定操作的存储器单元213至215中的数据在垃圾收集操作期间被确定为新数据且对其的错误校正操作成功时，这些数据可以是有效的。当存储在跳过状态确定操作的存储器单元213至215中的数据在垃圾收集操作期间被确定为旧数据或对其的错误校正操作失败时，这些数据可以是无效的。
图4是示出用于操作图1的数据存储装置10的方法的流程图。
在步骤S110中，状态确定单元110可检测在异常断电之后恢复供电。此时，可将当发生异常断电时，在存储器区域210中写入数据但是尚未完成对该写入数据的映射更新的存储器单元指定为指向存储器单元。存储器区域210可以是指定用于执行写入操作的存储器区域。
在步骤S120中，状态确定单元110可按照写入序列顺序地对包括在存储器区域210中的存储器单元执行状态确定操作，直到检测到存储有错误校正失败数据的存储器单元。
在步骤S130中，状态确定单元110可跳过对存储器区域210中在存储错误校正失败数据的存储器单元与指向存储器单元之间的存储器单元的状态确定操作。跳过状态确定操作的存储器单元可以是在发生异常断电之前完成映射更新的存储器单元。按照写入序列的顺序在指向存储器单元之后的存储器单元可以是在发生异常断电之前未执行映射更新的存储器单元。
在步骤S140中，状态确定单元110可对存储器区域210中按照写入序列在指向存储器单元之后的存储器单元继续进行状态确定操作。状态确定单元110可执行状态确定操作直到检测到空存储器单元。当检测到空存储器单元时，状态确定单元110可结束状态确定操作。
在步骤S150中，垃圾收集单元120可根据预定条件来确定是否执行垃圾收集操作。预定条件可包括例如控制器100是否处于空闲状态预定时间。在确定不执行垃圾收集操作的情况下，该进程可重复步骤S150。在确定将执行垃圾收集操作的情况下，该进程可进行到步骤S160。
在步骤S160中，垃圾收集单元120可基于状态确定操作的结果对存储器区域210执行垃圾收集操作。可通过将存储在存储器区域210中的数据分类为有效数据和无效数据，仅将有效数据移动到另一个空存储器区域，并对存储器单元执行擦除操作来执行垃圾收集操作。
根据实施例，可省略步骤S120。换言之，状态确定单元110可跳过对存储器区域210中按照写入序列的顺序在指向存储器单元之前的所有存储器单元的状态确定操作。也就是说，跳过状态确定操作的存储器单元可以是在发生异常断电之前完成映射更新的所有存储器单元。
图5是示出图1的状态确定单元110执行状态确定操作的方法的流程图。
在步骤S210中，状态确定单元110可确定存储在存储器单元中的数据是新数据还是旧数据。当确定存储在存储器单元中的数据是新数据时，进程可进行到步骤S220。当确定存储在存储器单元中的数据是旧数据时，进程可进行到步骤S240。
在步骤S220中，状态确定单元110可确定ECC单元130对存储在存储器单元中的数据的错误校正操作是成功还是失败。当确定错误校正操作成功时，进程可进行到步骤S230。当确定错误校正操作失败时，进程可进行到步骤S240。
在步骤S230中，状态确定单元110可确定存储在存储器单元中的数据处于第一状态。
在步骤S240中，状态确定单元110可确定存储在存储器单元中的数据处于第二状态。
图6是示出图1的垃圾收集单元120确定存储在存储器单元中的数据为有效数据或无效数据的方法的流程图。
在步骤S310中，垃圾收集单元120可确定存储在存储器单元中的数据的状态是否通过状态确定操作被确定。换言之，垃圾收集单元120可确定是否跳过对存储器单元的状态确定操作。当确定了状态(即，已经对存储器单元执行了状态确定操作)时，进程可进行到步骤S320。当未确定状态时，即当跳过状态确定操作时，进程可进行到步骤S340。
在步骤S320中，垃圾收集单元120可确定存储在存储器单元中的数据是否已通过状态确定操作被确定为处于第一状态。当确定数据处于第一状态时，进程可进行到步骤S330。当确定数据不是处于第一状态而是处于第二状态时，进程可进行到步骤S370。
在步骤S330中，垃圾收集单元120可确定被确定为处于第一状态的数据是否仍然是新数据。当确定数据仍然是新数据时，进程可进行到步骤S360。当确定数据不是新数据而是旧数据时，进程可进行到步骤S370。
在步骤S340中，垃圾收集单元120可确定存储在跳过状态确定操作的存储器单元中的数据是否为新数据。当确定数据是新数据时，进程可进行到步骤S350。当确定数据不是新数据而是旧数据时，进程可进行到步骤S370。
在步骤S350中，垃圾收集单元120可确定ECC单元130对在步骤S340中被确定为新数据的数据的错误校正操作是成功还是失败。当确定错误校正操作成功时，进程可进行到步骤S360。当确定错误校正操作失败时，进程可进行到步骤S370。
在步骤S360中，垃圾收集单元120可将被确定为处于第一状态且仍然为新数据(在步骤S310、S320、S330中均为“是”)的执行状态确定的数据以及被确定为新数据且错误校正成功(步骤S350中为“是”)的跳过状态确定的数据确定为有效数据。
在步骤S370中，垃圾收集单元120可将被确定为处于第二状态(步骤S320中为“否”)的执行状态确定的数据、被确定为处于第一状态但为旧数据(步骤S330中为“否”)的执行状态确定的数据、被确定为旧数据(步骤S340中为“否”)的跳过状态确定的数据以及被确定为新数据但错误校正失败(步骤S350中为“否”)的跳过状态确定的数据确定为无效数据。
图7是示出根据实施例的固态驱动器(SSD)1000的框图。
SSD 1000可包括控制器1100和存储介质1200。
控制器1100可控制主机装置1500和存储介质1200之间的数据交换。控制器1100可包括通过内部总线1170联接的处理器1110、RAM1120、ROM 1130、ECC单元1140、主机接口1150和存储介质接口1160。
控制器1100可基本上类似于图1所示的控制器100进行操作。
处理器1110可控制控制器1100的一般操作。根据来自主机装置1500的数据处理请求，处理器1110可将数据存储在存储介质1200中，以及从存储介质1200读取存储的数据。为有效地管理存储介质1200，处理器1110可控制SSD 1000的诸如合并操作、损耗均衡操作等内部操作。
RAM 1120可存储将由处理器1110使用的程序和程序数据。RAM1120可在将从主机接口1150传输的数据传递至存储介质1200之前临时存储这些数据，并且可在将从存储介质1200传输的数据传递至主机装置1500之前临时存储这些数据。
ROM 1130可存储将由处理器1110读取的程序代码。程序代码可包括将由处理器1110处理的指令，用于处理器1110控制控制器1100的内部单元。
ECC单元1140可对将存储在存储介质1200中的数据进行编码，并且可对从存储介质1200读取的数据进行解码。ECC单元1140可根据ECC算法检测并校正数据中出现的错误。
主机接口1150可与主机装置1500交换数据处理请求、数据等。
存储介质接口1160可将控制信号和数据传输至存储介质1200。存储介质接口1160可传输来自存储介质1200的数据。存储介质接口1160可通过多个通道CH0至CHn与存储介质1200联接。
存储介质1200可包括多个非易失性存储器装置NVM0至NVMn。多个非易失性存储器装置NVM0至NVMn中的每一个可根据控制器1100的控制来执行写入操作和读取操作。
图8是示出应用了根据实施例的数据存储装置10的数据处理系统2000的框图。
数据处理系统2000可包括诸如计算机、膝上型计算机、上网本、智能电话、数字电视、数字照相机、导航仪等的任何合适的电子装置。数据处理系统2000可包括主处理器2100、主存储器装置2200、数据存储装置2300和输入/输出装置2400。数据处理系统2000的内部单元可通过系统总线2500交换数据、控制信号等。
主处理器2100可控制数据处理系统2000的一般操作。主处理器2100可以是例如诸如微处理器的中央处理单元。主处理器2100可执行主存储器装置2200上的诸如操作系统、应用、设备驱动程序等的软件。
主存储器装置2200可存储将由主处理器2100使用的程序及程序数据。主存储器装置2200可临时存储将传输至数据存储装置2300和输入/输出装置2400的数据。
数据存储装置2300可包括控制器2310和存储介质2320。数据存储装置2300可基本上类似于图1的数据存储装置10被配置和操作。
输入/输出装置2400可包括键盘、扫描仪、触摸屏、屏幕监视器、打印机、鼠标等，其能够与用户交换数据，诸如从用户接收用于控制数据处理系统2000的指令或向用户提供处理结果。
根据实施例，数据处理系统2000可通过诸如LAN(局域网)、WAN(广域网)、无线网络等的网络2600与至少一个服务器2700通信。数据处理系统2000可包括用于访问网络2600的网络接口(未示出)。
尽管上面已经描述了各个实施例，但是本领域技术人员将理解，所描述的实施例仅是示例。因此，本文所述的数据存储装置及其操作方法不应被限制为仅仅基于所描述的实施例，并且本领域的技术人员可设想出许多其它实施例及其变型。

Claims (17)

1.一种数据存储装置，其包括：
存储介质，其包括多个存储器单元；以及
控制器，其适于在异常断电之后恢复供电时按照写入序列的顺序对第一存储器单元执行状态确定操作直到存储有错误校正失败数据的存储器单元，对存储所述错误校正失败数据的存储器单元与指向存储器单元之间的第二存储器单元跳过所述状态确定操作，根据所述写入序列的顺序对所述指向存储器单元之后的第三存储器单元执行所述状态确定操作，并且基于所述状态确定操作的结果对所述第一存储器单元至所述第三存储器单元执行垃圾收集操作；
其中所述第二存储器单元是在发生所述异常断电之前完成映射更新的存储器单元，并且所述第三存储器单元是在发生所述异常断电之前未完成映射更新的存储器单元。
2.根据权利要求1所述的数据存储装置，其中当执行所述状态确定操作时，所述控制器确定每个存储器单元的新的且错误校正成功的数据处于第一状态，并且确定每个存储器单元的旧的或错误校正失败的数据处于第二状态。
3.根据权利要求2所述的数据存储装置，其中当执行所述垃圾收集操作时，所述控制器确定每个存储器单元中处于所述第一状态的新数据为有效数据，并且确定每个存储器单元中处于所述第二状态的数据或每个存储器单元中处于所述第一状态的旧数据为无效数据。
4.根据权利要求1所述的数据存储装置，其中当执行所述垃圾收集操作时，所述控制器确定每个第二存储器单元的新的且错误校正成功的数据为有效数据，并且确定每个第二存储器单元的旧的或错误校正失败的数据为无效数据。
5.根据权利要求1所述的数据存储装置，其中当执行所述垃圾收集操作时，所述控制器将存储在所述第一存储器单元至所述第三存储器单元中的数据分类为有效数据和无效数据，将所述有效数据移动到其它存储器单元，并对所述第一存储器单元至所述第三存储器单元执行擦除操作。
6.根据权利要求1所述的数据存储装置，其中所述控制器按照所述写入序列的顺序对所述第三存储器单元执行所述状态确定操作，直到检测到空存储器单元。
7.一种用于操作数据存储装置的方法，其包括：
在异常断电后恢复供电之后，按照写入序列的顺序对第一存储器单元执行状态确定操作直到存储有错误校正失败数据的存储器单元；
对存储所述错误校正失败数据的存储器单元与指向存储器单元之间的第二存储器单元跳过所述状态确定操作；
按照所述写入序列的顺序对所述指向存储器单元之后的第三存储器单元执行所述状态确定操作；以及
基于所述状态确定操作的结果对所述第一存储器单元至所述第三存储器单元执行垃圾收集操作；
其中所述第二存储器单元是在发生所述异常断电之前完成映射更新的存储器单元，并且所述第三存储器单元是在发生所述异常断电之前未完成映射更新的存储器单元。
8.根据权利要求7所述的方法，其中所述状态确定操作的执行包括：
确定每个存储器单元的新的且错误校正成功的数据处于第一状态；以及
确定每个存储器单元的旧的或错误校正失败的数据处于第二状态。
9.根据权利要求8所述的方法，其中所述垃圾收集操作的执行包括：
确定每个存储器单元中处于所述第一状态的新数据为有效数据；以及
确定每个存储器单元中处于所述第二状态的数据或每个存储器单元中处于所述第一状态的旧数据为无效数据。
10.根据权利要求7所述的方法，其中所述垃圾收集操作的执行包括：
确定每个第二存储器单元的新的且错误校正成功的数据为有效数据；以及
确定每个第二存储器单元的旧的或错误校正失败的数据为无效数据。
11.根据权利要求7所述的方法，其中所述垃圾收集操作的执行包括：
将存储在所述第一存储器单元至所述第三存储器单元中的数据分类为有效数据和无效数据；
将所述有效数据移动到其它存储器单元；以及
对所述第一存储器单元至所述第三存储器单元执行擦除操作。
12.根据权利要求7所述的方法，其中按照所述写入序列的顺序对所述第三存储器单元执行所述状态确定操作，直到检测到空存储器单元。
13.一种用于操作数据存储装置的方法，其包括：
在异常断电后恢复供电之后，按照写入序列的顺序对在发生所述异常断电之前未完成映射更新的多个存储器单元执行状态确定操作；以及
基于所述状态确定操作的结果对所述存储器单元执行垃圾收集操作；
其中对于在发生所述异常断电之前完成映射更新的存储器单元跳过所述状态确定操作。
14.根据权利要求13所述的方法，其中所述状态确定操作的执行包括：
确定每个存储器单元的新的且错误校正成功的数据处于第一状态；以及
确定每个存储器单元的旧的或错误校正失败的数据处于第二状态。
15.根据权利要求14所述的方法，其中所述垃圾收集操作的执行包括：
确定每个存储器单元中处于所述第一状态的新数据为有效数据；以及
确定每个存储器单元中处于所述第二状态的数据或每个存储器单元中处于所述第一状态的旧数据为无效数据。
16.根据权利要求13所述的方法，其中所述垃圾收集操作的执行包括：
确定跳过所述状态确定操作的每个存储器单元的新的且错误校正成功的数据为有效数据；以及
确定跳过所述状态确定操作的每个存储器单元的旧的或错误校正失败的数据为无效数据。
17.根据权利要求13所述的方法，其中按照所述写入序列的顺序对所述存储器单元执行所述状态确定操作，直到检测到空存储器单元。
CN201710267235.0A 2016-11-24 2017-04-21 数据存储装置及其操作方法 Active CN108108261B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0157501 2016-11-24
KR1020160157501A KR20180058894A (ko) 2016-11-24 2016-11-24 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN108108261A CN108108261A (zh) 2018-06-01
CN108108261B true CN108108261B (zh) 2021-03-02

Family

ID=62147096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710267235.0A Active CN108108261B (zh) 2016-11-24 2017-04-21 数据存储装置及其操作方法

Country Status (3)

Country Link
US (1) US10083114B2 (zh)
KR (1) KR20180058894A (zh)
CN (1) CN108108261B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180108939A (ko) 2017-03-23 2018-10-05 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10445195B2 (en) * 2017-08-07 2019-10-15 Micron Technology, Inc. Performing data restore operations in memory
US11048597B2 (en) 2018-05-14 2021-06-29 Micron Technology, Inc. Memory die remapping
KR20200114017A (ko) * 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
CN111984441B (zh) * 2019-05-21 2023-09-22 慧荣科技股份有限公司 瞬间断电回复处理方法及装置以及计算机可读取存储介质
US11947452B2 (en) * 2022-06-01 2024-04-02 Micron Technology, Inc. Controlling variation of valid data counts in garbage collection source blocks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625897A (zh) * 2008-07-11 2010-01-13 群联电子股份有限公司 用于快闪存储器的数据写入方法、储存系统与控制器
CN103699344A (zh) * 2013-11-05 2014-04-02 威盛电子股份有限公司 非易失性存储器装置及其操作方法
CN104699413A (zh) * 2013-12-09 2015-06-10 群联电子股份有限公司 数据管理方法、存储器存储装置及存储器控制电路单元

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI273408B (en) * 2005-11-25 2007-02-11 Inventec Corp Cache memory data restoring method
US7924648B2 (en) * 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
KR101464338B1 (ko) * 2007-10-25 2014-11-25 삼성전자주식회사 불휘발성 메모리 장치를 이용한 데이터 저장장치, 메모리시스템, 그리고 컴퓨터 시스템
US7761740B2 (en) * 2007-12-13 2010-07-20 Spansion Llc Power safe translation table operation in flash memory
US8775717B2 (en) * 2007-12-27 2014-07-08 Sandisk Enterprise Ip Llc Storage controller for flash memory including a crossbar switch connecting a plurality of processors with a plurality of internal memories
US9164887B2 (en) * 2011-12-05 2015-10-20 Industrial Technology Research Institute Power-failure recovery device and method for flash memory
US9448919B1 (en) * 2012-11-13 2016-09-20 Western Digital Technologies, Inc. Data storage device accessing garbage collected memory segments
KR20150045747A (ko) 2013-10-21 2015-04-29 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
TWI498902B (zh) * 2013-11-28 2015-09-01 Phison Electronics Corp 資料管理方法、記憶體儲存裝置及記憶體控制電路單元
KR20170028670A (ko) * 2015-09-04 2017-03-14 에스케이하이닉스 주식회사 데이터 저장 장치 그리고 그것의 동작 방법
US9921898B1 (en) * 2016-12-27 2018-03-20 Micron Technology, Inc. Identifying asynchronous power loss

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625897A (zh) * 2008-07-11 2010-01-13 群联电子股份有限公司 用于快闪存储器的数据写入方法、储存系统与控制器
CN103699344A (zh) * 2013-11-05 2014-04-02 威盛电子股份有限公司 非易失性存储器装置及其操作方法
CN104699413A (zh) * 2013-12-09 2015-06-10 群联电子股份有限公司 数据管理方法、存储器存储装置及存储器控制电路单元

Also Published As

Publication number Publication date
CN108108261A (zh) 2018-06-01
US20180143902A1 (en) 2018-05-24
KR20180058894A (ko) 2018-06-04
US10083114B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
CN108108261B (zh) 数据存储装置及其操作方法
US9940045B2 (en) Address mapping table recovery upon power failure
US8745309B2 (en) Cooperative memory management
US11138080B2 (en) Apparatus and method for reducing cell disturb in an open block of a memory system during a recovery procedure
CN107678976B (zh) 数据存储装置及其操作方法
CN108415663B (zh) 数据存储装置的操作方法
US11269542B2 (en) Memory system for distributing and reading data and operating method thereof
US20190079830A1 (en) Data storage device and operating method thereof
US11354250B2 (en) Apparatus for transmitting map information in memory system
CN108958643B (zh) 数据存储装置及其操作方法
CN106980466B (zh) 数据存储装置及其操作方法
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
US10191790B2 (en) Data storage device and error recovery method thereof
CN107045484B (zh) 数据存储装置
US20210349825A1 (en) Memory controller
KR20200058867A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 블록의 반복 접근을 줄이는 방법 및 장치
US20170357461A1 (en) Data storage device and operating method thereof
US20200250104A1 (en) Apparatus and method for transmitting map information in a memory system
US20220012180A1 (en) Memory system for meta data management and operating method of memory system
CN108509295B (zh) 存储器系统的操作方法
KR102507769B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11960411B2 (en) Apparatus for transmitting map information in memory system
US20170344260A1 (en) Electronic device and operating method thereof
US12014074B2 (en) System and method for storing dump data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea