KR20180058894A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20180058894A
KR20180058894A KR1020160157501A KR20160157501A KR20180058894A KR 20180058894 A KR20180058894 A KR 20180058894A KR 1020160157501 A KR1020160157501 A KR 1020160157501A KR 20160157501 A KR20160157501 A KR 20160157501A KR 20180058894 A KR20180058894 A KR 20180058894A
Authority
KR
South Korea
Prior art keywords
data
memory units
status determination
determination operation
memory
Prior art date
Application number
KR1020160157501A
Other languages
English (en)
Inventor
홍성관
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160157501A priority Critical patent/KR20180058894A/ko
Priority to US15/453,187 priority patent/US10083114B2/en
Priority to CN201710267235.0A priority patent/CN108108261B/zh
Publication of KR20180058894A publication Critical patent/KR20180058894A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1008—Correctness of operation, e.g. memory ordering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

데이터 저장 장치는 복수의 메모리 유닛들을 포함하는 저장 매체; 및
비정상적인 파워 오프에 응답하여 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛을 감지할 때까지 제1 메모리 유닛들에 대해 순차적으로 상태 결정 동작을 수행하고, 상기 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛과 매핑 업데이트 현황에 따라 선택된 메모리 유닛 사이의 제2 메모리 유닛들에 대해 상기 상태 결정 동작을 스킵하고, 상기 매핑 업데이트 현황에 따라 선택된 메모리 유닛부터의 제3 메모리 유닛들에 대해 순차적으로 상기 상태 결정 동작을 수행하고, 상기 상태 결정 동작의 결과에 근거하여 상기 제1 내지 제3 메모리 유닛들에 대해 가비지 수집 동작을 수행하도록 구성된 컨트롤러를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
데이터 저장 장치는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
본 발명의 실시 예는 비정상적인 파워 오프가 발생했을 때, 복구 동작을 신속하게 수행하는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 메모리 유닛들을 포함하는 저장 매체; 및 비정상적인 파워 오프에 응답하여 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛을 감지할 때까지 제1 메모리 유닛들에 대해 순차적으로 상태 결정 동작을 수행하고, 상기 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛과 매핑 업데이트 현황에 따라 선택된 메모리 유닛 사이의 제2 메모리 유닛들에 대해 상기 상태 결정 동작을 스킵하고, 상기 매핑 업데이트 현황에 따라 선택된 메모리 유닛부터의 제3 메모리 유닛들에 대해 순차적으로 상기 상태 결정 동작을 수행하고, 상기 상태 결정 동작의 결과에 근거하여 상기 제1 내지 제3 메모리 유닛들에 대해 가비지 수집 동작을 수행하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 비정상적인 파워 오프에 응답하여, 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛을 감지할 때까지 제1 메모리 유닛들에 대해 순차적으로 상태 결정 동작을 수행하는 단계; 상기 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛과 매핑 업데이트 현황에 따라 선택된 메모리 유닛 사이의 제2 메모리 유닛들에 대해 상기 상태 결정 동작을 스킵하는 단계; 상기 매핑 업데이트 현황에 따라 선택된 메모리 유닛부터의 제3 메모리 유닛들에 대해 순차적으로 상기 상태 결정 동작을 수행하는 단계; 및 상기 상태 결정 동작의 결과에 근거하여 상기 제1 내지 제3 메모리 유닛들에 대해 가비지 수집 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 비정상적인 파워 오프에 응답하여, 복수의 메모리 유닛들에 대해 순차적으로 상태 결정 동작을 수행하는 단계; 및 상기 상태 결정 동작의 결과에 근거하여 상기 메모리 유닛들에 대해 가비지 수집 동작을 수행하는 단계를 포함하되, 상기 상태 결정 동작은 매핑 업데이트 현황에 따라 선택된 메모리 유닛들에 대해 스킵될 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 비정상적인 파워 오프가 발생했을 때, 복구 동작을 신속하게 수행할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 메모리 유닛들에 대해 맵핑 업데이트가 수행되는 방법을 도시하는 도면,
도3은 도1의 상태 결정부의 상태 결정 동작을 설명하기 위한 도면,
도4는 도1의 데이터 저장 장치의 동작 방법을 설명하기 위한 순서도,
도5는 도1의 상태 결정부가 상태 결정 동작을 수행하는 방법을 설명하기 위한 순서도,
도6은 도1의 가비지 수집부가 메모리 유닛에 저장된 데이터를 유효 데이터 또는 무효 데이터로 결정하는 방법을 설명하기 위한 순서도,
도7은 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도8은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 저장 매체(200)를 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 외부 장치로부터 전송된 라이트 요청에 응답하여 저장 매체(200)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 저장 매체(200)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다.
컨트롤러(100)는 상태 결정부(110), 가비지 수집부(120) 및 ECC부(130)를 포함할 수 있다.
상태 결정부(110)는 비정상적인 파워 오프 뒤 파워가 공급된 것임을 감지하고 저장 매체(200)의 메모리 유닛들(211~218)에 대해 상태 결정 동작을 수행할 수 있다. 메모리 유닛들(211~218)은, 비정상적인 파워 오프가 발생했을 때 라이트 동작을 수행할 목적으로 지정되어 있었던 메모리 영역(210)에 포함될 수 있다. 이때, 상태 결정부(110)는 신속한 복구를 위해 매핑 업데이트 현황에 따라 메모리 유닛들(211~218) 중 일부에 대해 상태 결정 동작을 스킵할 수 있다.
구체적으로, 상태 결정부(110)는 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛을 감지할 때까지 메모리 유닛들(211~218) 중 일부 메모리 유닛들에 대해 라이트 순서에 따라 순차적으로 상태 결정 동작을 수행할 수 있다. 구체적으로, 상태 결정 동작은 메모리 유닛에 저장된 데이터가 신규 데이터인지 또는 폐기 데이터인지 여부 및 메모리 유닛에 저장된 데이터에 대해 에러 정정 동작이 성공인지 또는 실패인지 여부에 따라 메모리 유닛에 저장된 데이터의 상태를 제1 상태 또는 제2 상태로 결정함으로써 수행될 수 있다. 예를 들어, 상태 결정부(110)는 신규 데이터로 결정되고 에러 정정 동작이 성공한 데이터를 제1 상태로 결정하고, 폐기 데이터로 결정되거나 에러 정정 동작이 실패한 데이터를 제2 상태로 결정할 수 있다.
그리고, 상태 결정부(110)는 메모리 유닛들(211~218) 중, 감지된 메모리 유닛과 매핑 업데이트 현황에 따라 선택된 메모리 유닛(이하, 포인팅된 메모리 유닛) 사이의 메모리 유닛들에 대해 상태 결정 동작을 스킵할 수 있다. 후술될 바와 같이, 매핑 업데이트는 소정 주기로 수행되므로, 포인팅된 메모리 유닛부터의 메모리 유닛들은 라이트되었더라도 비정상적인 파워 오프가 발생하기 전에 매핑 업데이트는 아직 수행되지 않은 메모리 유닛들일 수 있다. 그리고, 상태 결정 동작이 스킵되는 메모리 유닛들은 비정상적인 파워 오프가 발생하기 전에 매핑 업데이트가 완료된 메모리 유닛들일 수 있다. 즉, 상태 결정부(110)는 매핑 업데이트가 완료된 메모리 유닛들에 대해 상태 결정 동작을 스킵할 수 있다. 상태 결정 동작이 스킵될 수 있는 이유는 도2를 통해 상세히 후술될 것이다.
그리고, 상태 결정부(110)는 메모리 유닛들(211~218) 중 포인팅된 메모리 유닛부터의 메모리 유닛들에 대해 라이트 순서에 따라 순차적으로 상태 결정 동작을 속행할 수 있다. 특히, 상태 결정부(110)는 빈 메모리 유닛을 감지할 때까지 상태 결정 동작을 수행하고, 빈 메모리 유닛을 감지한 때부터 상태 결정 동작을 종료할 수 있다. 상태 결정 동작은 메모리 유닛에 대한 리드 동작을 수반하기 때문에, 상태 결정부(110)는 상태 결정 동작을 위해 리드된 데이터가 소거 데이터일 때 해당 메모리 유닛이 빈 메모리 유닛이라고 판단할 수 있다.
가비지 수집부(120)는 상태 결정 동작의 결과에 근거하여 메모리 유닛들(211~218)에 대해 가비지 수집 동작을 수행할 수 있다. 가비지 수집부(120)는 소정 조건이 만족할 때, 예를 들어, 외부 장치로부터의 요청이 소정 시간 동안 없을 때, 가비지 수집 동작을 수행할 수 있다. 즉, 가비지 수집 동작은 컨트롤러(100)의 여유 시간에 수행될 수 있다.
가비지 수집 동작은 메모리 유닛들(211~218)에 저장된 데이터를 유효 데이터와 무효 데이터로 구분하고, 유효 데이터만을 다른 빈 메모리 영역, 예를 들어, 메모리 영역(220)으로 이동시키고, 메모리 유닛들에 대해 소거 동작을 수행함으로써 수행될 수 있다. 이때, 메모리 유닛에 저장된 데이터를 유효 데이터와 무효 데이터로 구분함에 있어서, 가비지 수집부(120)는 메모리 유닛에 대해 상태 결정 동작이 수행되었는지 또는 상태 결정 동작이 스킵되었는지 여부에 따라 다른 스킴들로 동작할 수 있다.
구체적으로, 가비지 수집부(120)는 상태 결정 동작이 수행된 메모리 유닛을 다음과 같이 처리할 수 있다. 우선, 가비지 수집부(120)는 상태 결정 동작을 통해 제1 상태로 결정된 데이터에 대해 여전히 신규 데이터인지 또는 폐기 데이터인지 결정할 수 있다. 그리고, 가비지 수집부(120)는 신규 데이터로 결정된 데이터를 유효 데이터로 결정하고, 상태 결정 동작을 통해 제2 상태로 결정되거나 폐기 데이터로 결정된 데이터를 무효 데이터로 결정할 수 있다.
한편, 가비지 수집부(120)는 상태 결정 동작이 스킵된 메모리 유닛을 다음과 같이 처리할 수 있다. 우선, 가비지 수집부(120)는 메모리 유닛에 저장된 데이터가 신규 데이터인지 또는 폐기 데이터인지 결정할 수 있다. 그리고, 가비지 수집부(120)는 신규 데이터로 결정되고 에러 정정 동작이 성공한 데이터를 유효 데이터로 결정하고, 폐기 데이터로 결정되거나 에러 정정 동작이 실패한 데이터를 무효 데이터로 결정할 수 있다.
ECC부(130)는 저장 매체(200)로부터 리드된 데이터에 대해 에러 정정 동작을 수행하고, 에러 정정 동작이 성공인지 또는 실패인지 여부를 상태 결정부(110) 및 가비지 수집부(120)로 전달할 수 있다. 예를 들어, 비정상적인 파워 오프는 메모리 유닛들에 저장된 데이터를 변형시킬 수 있고, 변형도가 너무 크면 에러 정정 동작이 실패할 수 있다.
정리하면, 메모리 유닛들(211~218) 중 일부에 대해 상태 결정 동작이 스킵되므로, 비정상적인 파워 오프 뒤 파워가 공급될 때 상태 결정 동작을 포함하는 부팅 동작이 빠르게 수행될 수 있다.
저장 매체(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다.
저장 매체(200)는 복수의 비휘발성 메모리 장치들을 포함할 수 있다. 비휘발성 메모리 장치는, 예를 들어, 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
저장 매체(200)는 메모리 영역들(210, 220)을 포함할 수 있다. 메모리 영역은 데이터를 저장하기 위해 할당되는 단위일 수 있다. 예를 들어, 컨트롤러(100)는 외부 장치로부터 전송되는 데이터를 저장할 목적으로 1개의 메모리 영역(210)을 지정하고 데이터를 메모리 유닛들(211~218)에 라이트 순서에 따라 순차적으로 저장할 수 있다. 그러나, 외부 장치로부터 전송되는 데이터를 저장할 목적으로 1개보다 많은 메모리 영역들이 동시에 지정될 수도 있다. 또한, 도1은 2개의 메모리 영역들(210, 220)을 도시하지만, 실시 예에 따라 저장 매체(200)에 포함되는 메모리 영역들의 개수는 이에 제한되지 않는다.
메모리 영역들(210, 220)은 메모리 유닛들(211~218, 221~228)을 각각 포함할 수 있다. 메모리 유닛들(211~218, 221~228)은 하나의 비휘발성 메모리 장치에 포함될 수 있다. 또는, 메모리 유닛들(211~218, 221~228)은 복수의 비휘발성 메모리 장치들에 걸쳐 포함될 수 있다. 도1은 메모리 영역들(210, 220) 각각이 8개의 메모리 유닛들(211~218, 221~228)을 포함하는 것으로 도시하지만, 실시 예에 따라 메모리 유닛들의 개수는 이에 제한되지 않는다.
도2는 메모리 유닛들(211~218)에 대해 맵핑 업데이트가 수행되는 방법을 도시하는 도면이다.
제1 테이블(21)은 메모리 유닛들(211~218)에 대응하는 논리 어드레스들(LA)을 가리킬 수 있다. 도2에서 메모리 유닛들(211~218)의 번호들은 메모리 유닛들(211~218)의 물리 어드레스들(PA)로 사용될 것이다.
제2 테이블(22)은, 예를 들어, 논리 어드레스들 "1"부터 "10"에 대응하는 물리 어드레스들(PA)을 가리킬 수 있다. 그러나 미도시되었지만, 제2 테이블(22)은 외부 장치로부터 제공되는 모든 논리 어드레스들(LA)을 포함할 수 있다.
컨트롤러(100)는 라이트 동작의 수행 결과에 따라 제1 테이블(21)을 생성한 뒤, 소정 주기로 제1 테이블(21)에 근거하여 제2 테이블(22)을 업데이트할 수 있다. 실시 예에 따라, 제1 테이블(21)은 컨트롤러(100)의 휘발성 메모리 장치(미도시)에 보관되고, 제1 테이블(21)은 저장 매체(200)에 보관될 수 있다.
구체적으로, 제2 테이블(22)이 업데이트되기 전에, 논리 어드레스들 "1"부터 "10"은 물리 어드레스들 "51"부터 "60"에 대응될 수 있다. 이후, 논리 어드레스들 "1"부터 "5"의 데이터는 업데이트됨으로써 물리 어드레스들 "211"부터 "215"의 메모리 유닛들에 저장되고, 제1 테이블(21)은 물리 어드레스들 "211"부터 "215"가 논리 어드레스들 "1"부터 "5"에 대응하도록 업데이트될 수 있다. 이어서, 제2 테이블(22)은, 논리 어드레스들 "1"부터 "5"가 물리 어드레스들 "211"부터 "215"에 대응하도록 업데이트될 수 있다. 한편, 물리 어드레스들 "211"부터 "215"의 메모리 유닛들에 저장된 데이터는 논리 어드레스들 "1"부터 "5"의 신규 데이터이고, 물리 어드레스들 "51"부터 "55"의 메모리 유닛들에 저장된 데이터는 논리 어드레스들 "1"부터 "5"의 폐기 데이터일 수 있다.
이어서, 논리 어드레스 "6"의 데이터도 업데이트됨으로써 물리 어드레스 "216"의 메모리 유닛에 저장되고, 제1 테이블(21)은, 물리 어드레스 "216"이 논리 어드레스 "6"에 대응하도록 업데이트될 수 있다. 다만, 매핑 업데이트는 소정 주기로 수행되므로 제2 테이블(22)에서 논리 어드레스 "6"에 대한 업데이트는 보류될 수 있다. 한편, 물리 어드레스 "216"의 메모리 유닛에 저장된 데이터는 논리 어드레스 "6"의 신규 데이터이고, 물리 어드레스 "56"의 메모리 유닛에 저장된 데이터는 논리 어드레스 "6"의 폐기 데이터일 수 있다.
이와 같은 매핑 업데이트 현황에서 비정상적인 파워 오프가 발생한 경우, 포인팅된 메모리 유닛은 물리 어드레스 "216"의 메모리 유닛일 것이다. 그리고, 매핑 업데이트가 완료된 물리 어드레스들 "211"부터 "215"의 메모리 유닛들에 저장된 데이터는 가비지 컬렉션 동작에서 제2 테이블(22)을 참조하여 신규 데이터인지 또는 폐기된 데이터인지 여부가 결정될 수 있다. 즉, 제2 테이블(22)은 물리 어드레스들 "211"부터 "215"에 대한 신규 정보를 반영하기 때문에, 이후에 제2 테이블(22)에서, 예를 들어, 논리 어드레스 "1"에 대한 업데이트가 수행된다면 물리 어드레스 "211"의 메모리 유닛에 저장된 데이터는 폐기 데이터로 결정되고, 논리 어드레스 "1"에 대한 업데이트가 수행되지 않는다면 물리 어드레스 "211"의 메모리 유닛에 저장된 데이터는 여전히 신규 데이터로 결정될 것이다.
따라서, 본 발명에서, 매핑 업데이트가 완료된 메모리 유닛들에 대한 상태 결정 동작은 신속한 처리가 요구되는 부팅 단계에서 수행되지 않고 스킵될 수 있다.
도3은 도1의 상태 결정부(110)의 상태 결정 동작을 설명하기 위한 도면이다.
도3은 메모리 영역(210)에 포함된 8개의 메모리 유닛들(211~218)을 도시한다. 비정상적인 파워 오프가 발생한 시점에 메모리 유닛(211)부터 메모리 유닛(216)까지 데이터가 저장된 상태이고, 메모리 유닛들(217, 218)은 빈 상태일 수 있다. 또한, 메모리 유닛들(211~215)에 대한 매핑 업데이트는 완료되었고, 메모리 유닛(216)에 대한 매핑 업데이트는 아직 완료되지 않은 상태일 수 있다.
상태 결정부(110)는 비정상적인 파워 오프가 발생했음을 감지하면, 메모리 유닛(211)부터 상태 결정 동작을 시작할 수 있다. 상태 결정부(110)는 메모리 유닛(211)에 저장된 데이터가 신규 데이터인지 또는 폐기 데이터인지 여부를 결정할 수 있다. 일반적으로, 데이터가 신규 데이터인지 또는 폐기 데이터인지 여부를 결정하는 방법은 도2를 참조하여 설명한 바와 같이, 제1 및 제2 테이블들(21, 22)을 비교함으로써 수행될 수 있다. 다만, 비정상적인 파워 오프가 발생한 경우 컨트롤러에 저장된 제1 테이블(21)은 삭제되므로, 메모리 유닛(211)의 스페어 부분에 관리 정보로서 저장되는 메모리 유닛(211)에 대응하는 논리 어드레스를 리드하여 메모리 유닛(211)에 저장된 데이터가 신규 데이터인지 또는 폐기 데이터인지 여부가 결정될 수 있다. 상태 결정부(110)는 메모리 유닛(211)에 저장된 데이터가, 예를 들어, 신규 데이터라고 결정할 수 있다. 그리고, 상태 결정부(110)는 메모리 유닛(211)에 저장된 데이터에 대해 ECC부(130)의 에러 정정 동작이 성공일 때 메모리 유닛(211)에 저장된 데이터를 제1 상태로 결정할 수 있다.
이와 유사하게, 상태 결정부(110)는 메모리 유닛(212)에 저장된 데이터가 신규 데이터라고 판단할 수 있다. 그리고, 상태 결정부(110)는 메모리 유닛(212)에 저장된 데이터에 대해 ECC부(130)의 에러 정정 동작이 실패했을 때 메모리 유닛(212)에 저장된 데이터를 제2 상태로 결정할 수 있다.
그리고, 상태 결정부(110)는 메모리 유닛(212)에 대해 에러 정정 동작이 실패한 데이터를 감지했기 때문에, 메모리 유닛(212)과 포인팅된 메모리 유닛(216) 사이의 메모리 유닛들(213~215)에 대해 상태 결정 동작을 스킵할 수 있다. 즉, 메모리 유닛들(213~215)은 매핑 업데이트가 완료된 메모리 유닛들일 수 있다.
상태 결정부(110)는 포인팅된 메모리 유닛(216)에 대해 상태 결정 동작을 속행할 수 있다. 상태 결정부(110)는 메모리 유닛(216)에 저장된 데이터가 신규 데이터라고 판단할 수 있다. 그리고, 상태 결정부(110)는 메모리 유닛(216)에 저장된 데이터에 대해 ECC부(130)의 에러 정정 동작이 실패했을 때 메모리 유닛(216)에 저장된 데이터를 제2 상태로 결정할 수 있다.
그리고, 상태 결정부(110)는 메모리 유닛(217)에 대해 상태 결정 동작을 수행하기 위해서 메모리 유닛(217)을 리드하면 소거 데이터를 획득할 수 있고, 메모리 유닛(217)이 빈 메모리 유닛임을 알수 있다. 따라서, 상태 결정부(110)는 상태 결정 동작을 종료할 수 있다.
가비지 컬렉션 동작이 수행될 때, 상태 결정 동작을 통해 제1 상태로 결정된 메모리 유닛(211)에 저장된 데이터는, 가비지 컬렉션 동작이 수행되는 시점에서 여전히 신규 데이터로 결정되면 유효 데이터로 결정될 수 있다. 그리고, 제2 상태로 결정된 메모리 유닛들(212, 216)에 저장된 데이터는 무효 데이터로 결정될 수 있다. 상태 결정 동작이 스킵된 메모리 유닛들(213~215)에 저장된 데이터는, 가비지 컬렉션 동작이 수행되는 시점에서 신규 데이터이고, 에러 정정 동작이 성공일 때 유효 데이터로 결정될 수 있다. 상태 결정 동작이 스킵된 메모리 유닛들(213~215)에 저장된 데이터는, 가비지 컬렉션 동작이 수행되는 시점에서 폐기 데이터이거나, 에러 정정 동작이 실패할 때 무효 데이터로 결정될 수 있다.
도4는 도1의 데이터 저장 장치(10)의 동작 방법을 설명하기 위한 순서도이다.
단계(S110)에서, 상태 결정부(110)는 비정상적인 파워 오프 뒤 파워가 공급된 것임을 감지할 수 있다.
단계(S120)에서, 상태 결정부(110)는 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛을 감지할 때까지 메모리 영역(210)에 포함된 일부 메모리 유닛들에 대해 라이트 순서에 따라 순차적으로 상태 결정 동작을 수행할 수 있다. 메모리 영역(210)은 비정상적인 파워 오프가 발생했을 때 라이트 동작을 수행할 목적으로 지정되어 있었던 메모리 영역일 수 있다.
단계(S130)에서, 상태 결정부(110)는 메모리 영역(210)에서 감지된 메모리 유닛과 매핑 업데이트 현황에 따라 선택된 메모리 유닛, 즉, 포인팅된 메모리 유닛 사이의 메모리 유닛들에 대해 상태 결정 동작을 스킵할 수 있다. 상태 결정 동작이 스킵되는 메모리 유닛들은 비정상적인 파워 오프가 발생하기 전에 매핑 업데이트가 완료된 메모리 유닛들일 수 있다. 포인팅된 메모리 유닛부터의 메모리 유닛들은 라이트되었더라도 비정상적인 파워 오프가 발생하기 전에 매핑 업데이트는 아직 수행되지 않은 메모리 유닛들일 수 있다.
단계(S140)에서, 상태 결정부(110)는 메모리 영역(210)에서 포인팅된 메모리 유닛부터의 메모리 유닛들에 대해 라이트 순서에 따라 순차적으로 상태 결정 동작을 속행할 수 있다. 상태 결정부(110)는 빈 메모리 유닛을 감지할 때까지 상태 결정 동작을 수행하고, 빈 메모리 유닛을 감지한 때부터 상태 결정 동작을 종료할 수 있다.
단계(S150)에서, 가비지 수집부(120)는 소정 조건에 따라 가비지 수집 동작을 수행할 것인지 여부를 판단할 수 있다. 소정 조건은, 예를 들어, 외부 장치로부터의 요청이 소정 시간 동안 없는지 여부를 포함할 수 있다. 가비지 수집 동작을 수행하지 않을 것으로 판단하는 경우 절차는 단계를 반복할 수 있다. 가비지 수집 동작을 수행할 것으로 판단하는 경우 절차는 단계로 이동할 수 있다.
단계(S160)에서, 가비지 수집부(120)는 상태 결정 동작의 결과에 근거하여 메모리 영역(210)에 대해 가비지 수집 동작을 수행할 수 있다. 가비지 수집 동작은 메모리 영역(210)에 저장된 데이터를 유효 데이터와 무효 데이터로 구분하고, 유효 데이터만을 다른 빈 메모리 영역으로 이동시키고, 메모리 유닛들에 대해 소거 동작을 수행함으로써 수행될 수 있다.
도5는 도1의 상태 결정부(110)가 상태 결정 동작을 수행하는 방법을 설명하기 위한 순서도이다.
단계(S210)에서, 상태 결정부(110)는 메모리 유닛에 저장된 데이터가 신규 데이터인지 또는 폐기 데이터인지 여부를 결정할 수 있다. 메모리 유닛에 저장된 데이터가 신규 데이터로 결정될 때 절차는 단계(S220)로 이동할 수 있다. 메모리 유닛에 저장된 데이터가 폐기 데이터로 결정될 때 절차는 단계(S240)로 이동할 수 있다.
단계(S220)에서, 상태 결정부(110)는 메모리 유닛에 저장된 데이터에 대해 ECC부(130)의 에러 정정 동작이 성공인지 또는 실패인지 여부를 판단할 수 있다. 에러 정정 동작이 성공으로 판단될 때 절차는 단계(S230)로 이동할 수 있다. 에러 정정 동작이 실패로 판단될 때 절차는 단계(S240)로 이동할 수 있다.
단계(S230)에서, 상태 결정부(110)는 메모리 유닛에 저장된 데이터를 제1 상태로 결정할 수 있다.
단계(S240)에서, 상태 결정부(110)는 메모리 유닛에 저장된 데이터를 제2 상태로 결정할 수 있다.
도5는 도1의 가비지 수집부(120)가 메모리 유닛에 저장된 데이터를 유효 데이터 또는 무효 데이터로 결정하는 방법을 설명하기 위한 순서도이다.
단계(S310)에서, 가비지 수집부(120)는 메모리 유닛에 저장된 데이터에 대해 상태 결정 동작을 통해 상태가 결정되었는지 여부를 판단할 수 있다. 다른 말로 하면, 가비지 수집부(120)는 메모리 유닛에 대해 상태 결정 동작이 스킵되었는지 여부를 판단할 수 있다. 상태가 결정되었을 때 절차는 단계(S320)로 이동할 수 있다. 상태가 결정되지 않았을 때, 즉, 상태 결정 동작이 스킵되었을 때 절차는 단계(S340)로 이동할 수 있다.
단계(S320)에서, 가비지 수집부(120)는 메모리 유닛에 저장된 데이터가 제1 상태인지 여부를 결정할 수 있다. 데이터가 제1 상태로 결정될 때 절차는 단계(S330)로 이동할 수 있다. 데이터가 제1 상태가 아닌 제2 상태로 결정될 때 절차는 단계(S370)로 이동할 수 있다.
단계(S330)에서, 가비지 수집부(120)는 메모리 유닛에 저장된 데이터가 여전히 신규 데이터인지 여부를 결정할 수 있다. 데이터가 여전히 신규 데이터인 것으로 결정될 때 절차는 단계(S360)로 이동할 수 있다. 데이터가 신규 데이터가 아닌 폐기 데이터인 것으로 결정될 때 절차는 단계(S370)로 이동할 수 있다.
단계(S340)에서, 가비지 수집부(120)는 메모리 유닛에 저장된 데이터가 신규 데이터인지 여부를 결정할 수 있다. 데이터가 신규 데이터인 것으로 결정될 때 절차는 단계(S350)로 이동할 수 있다. 데이터가 신규 데이터가 아닌 폐기 데이터인 것으로 결정될 때 절차는 단계(S370)로 이동할 수 있다.
단계(S350)에서, 가비지 수집부(120)는 메모리 유닛에 저장된 데이터에 대해 ECC부(130)의 에러 정정 동작이 성공인지 또는 실패인지 여부를 판단할 수 있다. 에러 정정 동작이 성공으로 판단될 때 절차는 단계(S360)로 이동할 수 있다. 에러 정정 동작이 실패로 판단될 때 절차는 단계(S370)로 이동할 수 있다.
단계(S360)에서, 가비지 수집부(120)는 메모리 유닛에 저장된 데이터를 유효 데이터로 판단할 수 있다.
단계(S370)에서, 가비지 수집부(120)는 메모리 유닛에 저장된 데이터를 무효 데이터로 판단할 수 있다.
도7은 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 내부 버스(1170)을 통해 연결된 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
컨트롤러(1100)는 도1에 도시된 컨트롤러(100)와 실질적으로 유사하게 동작할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도8은 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
110: 상태 결정부
120: 가비지 수집부
130: ECC 부
200: 저장 매체
210, 220: 메모리 영역들

Claims (20)

  1. 복수의 메모리 유닛들을 포함하는 저장 매체; 및
    비정상적인 파워 오프에 응답하여, 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛을 감지할 때까지 제1 메모리 유닛들에 대해 순차적으로 상태 결정 동작을 수행하고, 상기 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛과 매핑 업데이트 현황에 따라 선택된 메모리 유닛 사이의 제2 메모리 유닛들에 대해 상기 상태 결정 동작을 스킵하고, 상기 매핑 업데이트 현황에 따라 선택된 메모리 유닛부터의 제3 메모리 유닛들에 대해 순차적으로 상기 상태 결정 동작을 수행하고, 상기 상태 결정 동작의 결과에 근거하여 상기 제1 내지 제3 메모리 유닛들에 대해 가비지 수집 동작을 수행하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 제2 메모리 유닛들은 상기 비정상적인 파워 오프가 발생하기 전에 매핑 업데이트가 완료된 메모리 유닛들이고, 상기 제3 메모리 유닛들은 상기 비정상적인 파워 오프가 발생하기 전에 매핑 업데이트가 완료되지 않은 메모리 유닛들인 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 컨트롤러는, 상기 상태 결정 동작을 수행할 때, 상기 상태 결정 동작이 수행되는 메모리 유닛에 저장된 데이터가 신규 데이터인지 또는 폐기 데이터인지 결정하고, 결정 결과에 따라 상기 상태 결정 동작이 수행되는 메모리 유닛에 저장된 상기 데이터에 대해 에러 정정 동작을 수행하고, 상기 신규 데이터로 결정되고 상기 에러 정정 동작이 성공한 데이터를 제1 상태로 결정하고, 상기 폐기 데이터로 결정되거나 상기 에러 정정 동작이 실패한 데이터를 제2 상태로 결정하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 컨트롤러는, 상기 가비지 수집 동작을 수행할 때, 상기 상태 결정 동작을 통해 상기 제1 상태로 결정된 데이터에 대해 신규 데이터인지 또는 폐기 데이터인지 결정하고, 상기 신규 데이터로 결정된 데이터를 유효 데이터로 결정하고, 상기 상태 결정 동작을 통해 상기 제2 상태로 결정되거나 상기 폐기 데이터로 결정된 데이터를 무효 데이터로 결정하는 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 컨트롤러는, 상기 가비지 수집 동작을 수행할 때, 상기 상태 결정 동작이 스킵된 메모리 유닛에 저장된 데이터가 신규 데이터인지 또는 폐기 데이터인지 결정하고, 결정 결과에 따라 상기 메모리 유닛에 저장된 상기 데이터에 대해 에러 정정 동작을 수행하고, 상기 신규 데이터로 결정되고 상기 에러 정정 동작이 성공한 데이터를 유효 데이터로 결정하고, 상기 폐기 데이터로 결정되거나 상기 에러 정정 동작이 실패한 데이터를 무효 데이터로 결정하는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 컨트롤러는, 상기 가비지 수집 동작을 수행할 때, 상기 제1 내지 제3 메모리 유닛들에 저장된 데이터를 유효 데이터 및 무효 데이터로 구분하고, 상기 유효 데이터를 다른 메모리 유닛들로 이동시키고, 상기 제1 내지 제3 메모리 유닛들에 대해 소거 동작을 수행하는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 컨트롤러는, 제2 메모리 유닛들에 대해 상기 상태 결정 동작을 수행할 때, 빈 메모리 유닛을 감지할 때까지 순차적으로 상기 상태 결정 동작을 수행하고, 상기 빈 메모리 유닛을 감지한 때부터 상기 상태 결정 동작을 종료하는 데이터 저장 장치.
  8. 비정상적인 파워 오프에 응답하여, 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛을 감지할 때까지 제1 메모리 유닛들에 대해 순차적으로 상태 결정 동작을 수행하는 단계;
    상기 에러 정정 동작이 실패한 데이터가 저장된 메모리 유닛과 매핑 업데이트 현황에 따라 선택된 메모리 유닛 사이의 제2 메모리 유닛들에 대해 상기 상태 결정 동작을 스킵하는 단계;
    상기 매핑 업데이트 현황에 따라 선택된 메모리 유닛부터의 제3 메모리 유닛들에 대해 순차적으로 상기 상태 결정 동작을 수행하는 단계; 및
    상기 상태 결정 동작의 결과에 근거하여 상기 제1 내지 제3 메모리 유닛들에 대해 가비지 수집 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 제2 메모리 유닛들은 상기 비정상적인 파워 오프가 발생하기 전에 매핑 업데이트가 완료된 메모리 유닛들이고, 상기 제3 메모리 유닛들은 상기 비정상적인 파워 오프가 발생하기 전에 매핑 업데이트가 완료되지 않은 메모리 유닛들인 데이터 저장 장치의 동작 방법.
  10. 제8항에 있어서,
    상기 상태 결정 동작을 수행하는 단계는,
    상기 상태 결정 동작이 수행되는 메모리 유닛에 저장된 데이터가 신규 데이터인지 또는 폐기 데이터인지 결정하는 단계;
    결정 결과에 따라 상기 상태 결정 동작이 수행되는 메모리 유닛에 저장된 상기 데이터에 대해 에러 정정 동작을 수행하는 단계; 및
    상기 신규 데이터로 결정되고 상기 에러 정정 동작이 성공한 데이터를 제1 상태로 결정하고, 상기 폐기 데이터로 결정되거나 상기 에러 정정 동작이 실패한 데이터를 제2 상태로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 가비지 수집 동작을 수행하는 단계는,
    상기 상태 결정 동작을 통해 상기 제1 상태로 결정된 데이터에 대해 신규 데이터인지 또는 폐기 데이터인지 결정하는 단계;
    상기 신규 데이터로 결정된 데이터를 유효 데이터로 결정하는 단계; 및
    상기 상태 결정 동작을 통해 상기 제2 상태로 결정되거나 상기 폐기 데이터로 결정된 데이터를 무효 데이터로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  12. 제8항에 있어서,
    상기 가비지 수집 동작을 수행하는 단계는,
    상기 상태 결정 동작이 스킵된 메모리 유닛에 저장된 데이터가 신규 데이터인지 또는 폐기 데이터인지 결정하는 단계;
    결정 결과에 따라 상기 메모리 유닛에 저장된 상기 데이터에 대해 에러 정정 동작을 수행하는 단계; 및
    상기 신규 데이터로 결정되고 상기 에러 정정 동작이 성공한 데이터를 유효 데이터로 결정하고, 상기 폐기 데이터로 결정되거나 상기 에러 정정 동작이 실패한 데이터를 무효 데이터로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  13. 제8항에 있어서,
    상기 가비지 수집 동작을 수행하는 단계는,
    상기 제1 내지 제3 메모리 유닛들에 저장된 데이터를 유효 데이터 및 무효 데이터로 구분하는 단계;
    상기 유효 데이터를 다른 메모리 유닛들로 이동시키는 단계; 및
    상기 제1 내지 제3 메모리 유닛들에 대해 소거 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  14. 제8항에 있어서,
    상기 제2 메모리 유닛들에 대해 상기 상태 결정 동작을 수행하는 단계는,
    빈 메모리 유닛을 감지할 때까지 순차적으로 상기 상태 결정 동작을 수행하는 단계; 및
    상기 빈 메모리 유닛을 감지한 때부터 상기 상태 결정 동작을 종료하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  15. 비정상적인 파워 오프에 응답하여, 복수의 메모리 유닛들에 대해 순차적으로 상태 결정 동작을 수행하는 단계; 및
    상기 상태 결정 동작의 결과에 근거하여 상기 메모리 유닛들에 대해 가비지 수집 동작을 수행하는 단계를 포함하되,
    상기 상태 결정 동작은 매핑 업데이트 현황에 따라 선택된 메모리 유닛들에 대해 스킵되는 데이터 저장 장치의 동작 방법.
  16. 제15항에 있어서,
    상기 상태 결정 동작이 스킵되는 메모리 유닛들은 상기 비정상적인 파워 오프가 발생하기 전에 매핑 업데이트가 완료된 메모리 유닛들이고, 상기 상태 결정 동작이 수행되는 메모리 유닛들은 상기 비정상적인 파워 오프가 발생하기 전에 매핑 업데이트가 완료되지 않은 메모리 유닛들인 데이터 저장 장치의 동작 방법.
  17. 제15항에 있어서,
    상기 상태 결정 동작을 수행하는 단계는,
    상기 상태 결정 동작이 수행되는 메모리 유닛에 저장된 데이터가 신규 데이터인지 또는 폐기 데이터인지 결정하는 단계;
    결정 결과에 따라 상기 상태 결정 동작이 수행되는 메모리 유닛에 저장된 상기 데이터에 대해 에러 정정 동작을 수행하는 단계; 및
    상기 신규 데이터로 결정되고 상기 에러 정정 동작이 성공한 데이터를 제1 상태로 결정하고, 상기 폐기 데이터로 결정되거나 상기 에러 정정 동작이 실패한 데이터를 제2 상태로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  18. 제17항에 있어서,
    상기 가비지 수집 동작을 수행하는 단계는,
    상기 상태 결정 동작을 통해 상기 제1 상태로 결정된 데이터에 대해 신규 데이터인지 또는 폐기 데이터인지 결정하는 단계;
    상기 신규 데이터로 결정된 데이터를 유효 데이터로 결정하는 단계; 및
    상기 상태 결정 동작을 통해 상기 제2 상태로 결정되거나 상기 폐기 데이터로 결정된 데이터를 무효 데이터로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  19. 제15항에 있어서,
    상기 가비지 수집 동작을 수행하는 단계는,
    상기 상태 결정 동작이 스킵된 메모리 유닛에 저장된 데이터가 신규 데이터인지 또는 폐기 데이터인지 결정하는 단계;
    결정 결과에 따라 상기 메모리 유닛에 저장된 상기 데이터에 대해 에러 정정 동작을 수행하는 단계; 및
    상기 신규 데이터로 결정되고 상기 에러 정정 동작이 성공한 데이터를 유효 데이터로 결정하고, 상기 폐기 데이터로 결정되거나 상기 에러 정정 동작이 실패한 데이터를 무효 데이터로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  20. 제15항에 있어서,
    상기 상태 결정 동작을 수행하는 단계는,
    빈 메모리 유닛을 감지할 때까지 순차적으로 상기 상태 결정 동작을 수행하는 단계; 및
    상기 빈 메모리 유닛을 감지한 때부터 상기 상태 결정 동작을 종료하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
KR1020160157501A 2016-11-24 2016-11-24 데이터 저장 장치 및 그것의 동작 방법 KR20180058894A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160157501A KR20180058894A (ko) 2016-11-24 2016-11-24 데이터 저장 장치 및 그것의 동작 방법
US15/453,187 US10083114B2 (en) 2016-11-24 2017-03-08 Data storage device and operating method thereof
CN201710267235.0A CN108108261B (zh) 2016-11-24 2017-04-21 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160157501A KR20180058894A (ko) 2016-11-24 2016-11-24 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180058894A true KR20180058894A (ko) 2018-06-04

Family

ID=62147096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160157501A KR20180058894A (ko) 2016-11-24 2016-11-24 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10083114B2 (ko)
KR (1) KR20180058894A (ko)
CN (1) CN108108261B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180108939A (ko) 2017-03-23 2018-10-05 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10445195B2 (en) 2017-08-07 2019-10-15 Micron Technology, Inc. Performing data restore operations in memory
US11048597B2 (en) 2018-05-14 2021-06-29 Micron Technology, Inc. Memory die remapping
KR20200114017A (ko) * 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
CN111984441B (zh) * 2019-05-21 2023-09-22 慧荣科技股份有限公司 瞬间断电回复处理方法及装置以及计算机可读取存储介质
TWI774015B (zh) * 2020-07-03 2022-08-11 慧榮科技股份有限公司 資料的寫入方法及其資料儲存裝置
US11947452B2 (en) * 2022-06-01 2024-04-02 Micron Technology, Inc. Controlling variation of valid data counts in garbage collection source blocks

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI273408B (en) * 2005-11-25 2007-02-11 Inventec Corp Cache memory data restoring method
US7924648B2 (en) * 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
KR101464338B1 (ko) * 2007-10-25 2014-11-25 삼성전자주식회사 불휘발성 메모리 장치를 이용한 데이터 저장장치, 메모리시스템, 그리고 컴퓨터 시스템
US7761740B2 (en) * 2007-12-13 2010-07-20 Spansion Llc Power safe translation table operation in flash memory
US7934052B2 (en) * 2007-12-27 2011-04-26 Pliant Technology, Inc. System and method for performing host initiated mass storage commands using a hierarchy of data structures
CN101625897B (zh) * 2008-07-11 2012-05-30 群联电子股份有限公司 用于快闪存储器的数据写入方法、储存系统与控制器
US9164887B2 (en) * 2011-12-05 2015-10-20 Industrial Technology Research Institute Power-failure recovery device and method for flash memory
US9448919B1 (en) * 2012-11-13 2016-09-20 Western Digital Technologies, Inc. Data storage device accessing garbage collected memory segments
KR20150045747A (ko) 2013-10-21 2015-04-29 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
TWI520153B (zh) * 2013-11-05 2016-02-01 威盛電子股份有限公司 非揮發性記憶體裝置及其操作方法
TWI498902B (zh) * 2013-11-28 2015-09-01 Phison Electronics Corp 資料管理方法、記憶體儲存裝置及記憶體控制電路單元
CN104699413B (zh) * 2013-12-09 2019-02-22 群联电子股份有限公司 数据管理方法、存储器存储装置及存储器控制电路单元
KR20170028670A (ko) * 2015-09-04 2017-03-14 에스케이하이닉스 주식회사 데이터 저장 장치 그리고 그것의 동작 방법
US9921898B1 (en) * 2016-12-27 2018-03-20 Micron Technology, Inc. Identifying asynchronous power loss

Also Published As

Publication number Publication date
US10083114B2 (en) 2018-09-25
CN108108261B (zh) 2021-03-02
US20180143902A1 (en) 2018-05-24
CN108108261A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
KR20180058894A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9940045B2 (en) Address mapping table recovery upon power failure
KR102347418B1 (ko) 데이터 처리 장치 및 그것의 동작 방법
KR102655347B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10621087B2 (en) Operating method of data storage device
US20190079830A1 (en) Data storage device and operating method thereof
US11354250B2 (en) Apparatus for transmitting map information in memory system
KR20180014975A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11029867B2 (en) Apparatus and method for transmitting map information and read count in memory system
KR20170062254A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN106980466B (zh) 数据存储装置及其操作方法
KR20180023311A (ko) 데이터 저장 장치
CN107045484B (zh) 数据存储装置
KR20180092422A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180108939A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170139730A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102507769B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102523967B1 (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
JP4866114B2 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
KR20210051803A (ko) 메모리 시스템 및 컨트롤러
KR20180097220A (ko) 데이터 저장 장치의 동작 방법
US11663139B2 (en) Apparatus for transmitting map information in memory system
KR20180009246A (ko) 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법
KR20180093152A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal