KR20180004863A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20180004863A
KR20180004863A KR1020160084183A KR20160084183A KR20180004863A KR 20180004863 A KR20180004863 A KR 20180004863A KR 1020160084183 A KR1020160084183 A KR 1020160084183A KR 20160084183 A KR20160084183 A KR 20160084183A KR 20180004863 A KR20180004863 A KR 20180004863A
Authority
KR
South Korea
Prior art keywords
data
target
segments
page
block
Prior art date
Application number
KR1020160084183A
Other languages
English (en)
Other versions
KR102655347B1 (ko
Inventor
정회승
서윤찬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160084183A priority Critical patent/KR102655347B1/ko
Priority to US15/339,611 priority patent/US10282123B2/en
Publication of KR20180004863A publication Critical patent/KR20180004863A/ko
Priority to US16/401,804 priority patent/US10852973B2/en
Application granted granted Critical
Publication of KR102655347B1 publication Critical patent/KR102655347B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

데이터 저장 장치는 각각이 복수의 페이지들을 포함하는 메모리 블록들을 포함하는 비휘발성 메모리 장치 및 제1 메모리 블록에 대응하는 블록 P2L 데이터를 획득하고, 상기 블록 P2L 데이터 및 L2P 세그먼트 위치 테이블에 근거하여 제1 및 제2 타겟 L2P 페이지들, 상기 제1 타겟 L2P 페이지에 저장된 하나 이상의 제1 타겟 L2P 세그먼트들 및 상기 제2 타겟 L2P 페이지에 저장된 하나 이상의 제2 타겟 L2P 세그먼트들을 결정하고, 상기 제1 타겟 L2P 세그먼트들을 획득하고, 상기 제1 타겟 L2P 세그먼트들에 근거하여 상기 블록 P2L 데이터에 포함된 하나 이상의 제1 P2L 데이터에 대해 유효성을 검증하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 상기 유효성을 검증하는 동안 상기 제2 타겟 L2P 세그먼트들을 획득한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 가비지 컬렉션 동작 시 데이터의 유효성 검증을 신속하게 수행할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 각각이 복수의 페이지들을 포함하는 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및 제1 메모리 블록에 대응하는 블록 P2L 데이터를 획득하고, 상기 블록 P2L 데이터 및 L2P 세그먼트 위치 테이블에 근거하여 제1 및 제2 타겟 L2P 페이지들, 상기 제1 타겟 L2P 페이지에 저장된 하나 이상의 제1 타겟 L2P 세그먼트들 및 상기 제2 타겟 L2P 페이지에 저장된 하나 이상의 제2 타겟 L2P 세그먼트들을 결정하고, 상기 제1 타겟 L2P 세그먼트들을 획득하고, 상기 제1 타겟 L2P 세그먼트들에 근거하여 상기 블록 P2L 데이터에 포함된 하나 이상의 제1 P2L 데이터에 대해 유효성을 검증하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 상기 유효성을 검증하는 동안 상기 제2 타겟 L2P 세그먼트들을 획득할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 제1 메모리 블록에 대응하는 블록 P2L 데이터를 획득하는 단계; 상기 블록 P2L 데이터 및 L2P 세그먼트 위치 테이블에 근거하여 제1 및 제2 타겟 L2P 페이지들, 상기 제1 타겟 L2P 페이지에 저장된 하나 이상의 제1 타겟 L2P 세그먼트들 및 상기 제2 타겟 L2P 페이지에 저장된 하나 이상의 제2 타겟 L2P 세그먼트들을 결정하는 단계; 상기 제1 타겟 L2P 세그먼트들을 획득하는 단계; 상기 제1 타겟 L2P 세그먼트들에 근거하여 상기 블록 P2L 데이터에 포함된 하나 이상의 제1 P2L 데이터에 대해 유효성을 검증하는 단계; 및 상기 유효성을 검증하는 동안 상기 제2 타겟 L2P 세그먼트들을 획득하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 제1 메모리 블록에 대응하는 블록 P2L 데이터를 획득하는 단계; 상기 블록 P2L 데이터 및 L2P 세그먼트 위치 테이블에 근거하여 타겟 L2P 페이지를 결정하는 단계; 상기 L2P 세그먼트 위치 테이블에 근거하여 상기 타겟 L2P 페이지에 저장된 L2P 세그먼트들을 서치하는 단계; 상기 블록 P2L 데이터에 근거하여 상기 L2P 세그먼트들 중 하나 이상의 타겟 L2P 세그먼트들을 결정하는 단계; 상기 타겟 L2P 세그먼트들을 획득하는 단계; 및 상기 타겟 L2P 세그먼트들에 근거하여 상기 블록 P2L 데이터의 하나 이상의 P2L 데이터에 대해 유효성을 검증하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 가비지 컬렉션 동작 시 데이터의 유효성 검증을 신속하게 수행할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 도1의 메모리 블록에 대응하는 블록 P2L 데이터를 예시적으로 도시하는 도면,
도3은 P2L 데이터 및 L2P 데이터를 통해 페이지의 유효성을 판단하는 방법을 설명하기 위한 도면,
도4는 L2P 페이지를 예시적으로 도시하는 도면,
도5a 및 도5b는 컨트롤러가 타겟 L2P 세그먼트를 획득하는 방법을 예시적으로 설명하기 위한 도면들,
도6a 및 도6b는 컨트롤러가 타겟 L2P 페이지로부터 필요한 타겟 L2P 세그먼트들을 리드하는 방법을 설명하기 위한 도면,
도7은 타겟 L2P 페이지의 리드 및 전송 동작과 페이지의 유효성 검증이 동시에 수행되는 방법을 예시적으로 설명하기 위한 도면들,
도8은 도1의 데이터 저장 장치의 동작 방법을 예시적으로 설명하기 위한 순서도,
도9는 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도10은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 비휘발성 메모리 장치들(210~240)을 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치들(210~240)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치들(210~240)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다.
컨트롤러(100)는 비휘발성 메모리 장치들(210~240)에 대해 가비지 컬렉션 동작을 수행할 수 있다. 구체적으로, 컨트롤러(100)는 비휘발성 메모리 장치들(210~240)에서 빅팀 메모리 블록을 선정하고, 빅팀 메모리 블록의 모든 유효 데이터를 빈 메모리 블록에 저장하고, 빅팀 메모리 블록을 빈 메모리 블록으로 만듦으로써, 가비지 컬렉션 동작을 수행할 수 있다. 이때, 컨트롤러(100)는 빅팀 메모리 블록의 유효 데이터를 빈 메모리 블록으로 이동시키기 위해서, 빅팀 메모리 블록에 저장된 데이터를 유효 데이터와 무효 데이터로 구분하여야 한다. 컨트롤러(100)는 빅팀 메모리 블록의 페이지들 각각에 대응하는 P2L 데이터의 유효성을 검증함으로써, 페이지들 각각이 유효 페이지인지 또는 무효 페이지인지 여부를 결정할 수 있다.
구체적으로, 컨트롤러(100)는 페이지들의 유효성을 검증하기 위해서 빅팀 메모리 블록의 블록 P2L 데이터를 획득할 수 있다. 컨트롤러(100)는 비휘발성 메모리 장치들(210~240) 각각에 대해 타겟 L2P 페이지를 결정하고, 타겟 L2P 페이지에 저장된 타겟 L2P 세그먼트들을 결정할 수 있다. 컨트롤러(100)는 타겟 L2P 세그먼트들을 컨트롤러(100)로 출력하도록 어느 하나의 비휘발성 메모리 장치를 제어할 수 있다. 컨트롤러(100)는 출력된 타겟 L2P 세그먼트들에 근거하여 P2L 데이터의 유효성을 검증하는 동시에, 다른 비휘발성 메모리 장치의 타겟 L2P 페이지에 저장된 데이터를 데이터 버퍼로 리드하도록 다른 비휘발성 메모리 장치를 제어할 수 있다.
비휘발성 메모리 장치들(210~240)은 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다. 비휘발성 메모리 장치(210)는 메모리 블록들(BKa~BKm)을 포함할 수 있다. 메모리 블록은, 예를 들어, 비휘발성 메모리 장치가 소거 동작을 수행하는 메모리 단위일 수 있다. 메모리 블록(BKa)은 페이지들(Pa~Pn)을 포함할 수 있다. 페이지는, 예를 들어, 비휘발성 메모리 장치가 내부의 데이터 버퍼(미도시)로 데이터를 리드하는 메모리 단위일 수 있다. 비휘발성 메모리 장치들(220~240) 각각은 비휘발성 메모리 장치(210)와 동일하게 구성될 수 있다.
비휘발성 메모리 장치들(210~240) 각각은 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등으로 구성될 수 있다.
도1은 데이터 저장 장치(10)가 4개의 비휘발성 메모리 장치들(210~240)을 포함하는 것으로 도시하나, 본 발명의 실시 예는 이에 제한되지 않는다.
도2는 도1의 메모리 블록(BKa)에 대응하는 블록 P2L 데이터(P2L_BKa)를 예시적으로 도시하는 도면이다.
블록 P2L 데이터(P2L_BKa)는 P2L 데이터(P2L_Pa~P2L_Pn)를 포함할 수 있다. P2L 데이터(P2L_Pa~P2L_Pn)는 메모리 블록(BKa)의 페이지들(Pa~Pn)에 각각 대응할 수 있다. 예를 들어, P2L 데이터(P2L_Pa)는 페이지(Pa)에 대응하고, 페이지(Pa)에 맵핑된 논리 어드레스(LAk)를 포함할 수 있다. P2L 데이터(P2L_Pa)는, 논리 어드레스(LAk)에 대한 라이트 요청에 응답하여 라이트 요청된 데이터가 페이지(Pa)에 저장됨으로써 생성될 수 있다.
도3은 P2L 데이터(P2L_Pa) 및 L2P 데이터(L2Pk)를 통해 페이지(Pa)의 유효성을 판단하는 방법을 설명하기 위한 도면이다.
우선, 상황(C1)에서, 컨트롤러(100)는 P2L 데이터(P2L_Pa)뿐만 아니라 L2P 데이터(L2Pk)를 관리할 수 있다. L2P 데이터(L2Pk)는 논리 어드레스(LAk)에 대응하고 논리 어드레스(LAk)에 맵핑된 물리 어드레스(PA_Pa)를 포함할 수 있다.
컨트롤러(100)는, 예를 들어, 외부 장치로부터 논리 어드레스(LAk)에 대한 라이트 요청을 수신했을 때, 라이트 요청된 데이터를 페이지(Pa)에 저장한 뒤 논리 어드레스(LAk)를 포함하는 P2L 데이터(P2L_Pa)를 생성할 뿐만 아니라, 페이지(Pa)의 물리 어드레스(PA_Pa)를 포함하는 L2P 데이터(L2Pk)를 생성할 수 있다. 따라서, P2L 데이터(P2L_Pa) 및 L2P 데이터(L2Pk)는 공통의 논리 어드레스(LAk)를 통해 서로 관련될 수 있다.
컨트롤러(100)는 서로 관련된 P2L 데이터(P2L_Pa) 및 L2P 데이터(L2Pk)를 비교함으로써, P2L 데이터(P2L_Pa)에 대응하는 페이지(Pa)가 유효 페이지인지 여부를 결정할 수 있다. 구체적으로, 컨트롤러(100)는 L2P 데이터(L2Pk)가 페이지(Pa)의 물리 어드레스(PA_Pa)를 포함할 때, 페이지(Pa)는 유효 페이지인 것으로 결정할 수 있다.
한편, 시간이 지남에 따라, 상황(C2)에서, 외부 장치는 논리 어드레스(LAk)에 대한 새로운 데이터를 저장하기 위해 라이트 요청을 전송할 수 있다. 이러한 경우, 컨트롤러(100)는 라이트 요청된 데이터를 새로운 페이지(Pb)에 저장하면서, 논리 어드레스(LAk)를 새로운 페이지(Pb)에 맵핑할 수 있다. 그리고, 컨트롤러(100)는 L2P 데이터(L2Pk)가 새로운 페이지(Pb)의 물리 어드레스(PA_Pb)를 포함하도록 L2P 데이터(L2Pk)를 업데이트할 수 있다.
이후, 상황(C3)에서, 컨트롤러(100)는 서로 관련된 P2L 데이터(P2L_Pa) 및 L2P 데이터(L2Pk)를 비교함으로써 P2L 데이터(P2L_Pa)에 대응하는 페이지(Pa)가 유효 페이지인지 여부를 결정할 수 있다. 즉, 컨트롤러(100)는, L2P 데이터(L2Pk)가 페이지(Pa)의 물리 어드레스(PA_Pa)를 포함하는지 여부를 판단할 수 있다. L2P 데이터(L2Pk)가 페이지(Pa)의 물리 어드레스(PA_Pa)를 포함하지 않기 때문에, 컨트롤러(100)는 페이지(Pa)는 무효 페이지인 것으로 결정할 수 있다. 즉, 페이지(Pa)는 업데이트 전의 데이터를 저장하고 있기 때문에 무효 페이지가 될 수 있다.
이와 같이, 컨트롤러(100)는 빅팀 메모리 블록에 포함된 페이지들 각각이 유효 페이지인지 여부를 판단하기 위해서, 페이지들 각각에 대응하는 P2L 데이터가 필요하고, 또한, P2L 데이터에 관련된 L2P 데이터가 필요할 수 있다. L2P 데이터는 비휘발성 메모리 장치들(210~240)에 산재되어 저장되어 있을 수 있고, 따라서, P2L 데이터에 관련된 L2P 데이터를 신속하게 찾아 획득하는 것은 가비지 컬렉션 동작의 성능에 직결될 수 있다.
도4는 L2P 페이지(P_L2P)를 예시적으로 도시하는 도면이다. L2P 페이지(P_L2P)는 도1의 비휘발성 메모리 장치들(210~240)에 포함된 어떤 페이지일 수 있다.
L2P 페이지(P_L2P)는 L2P 세그먼트들(SGa~SGj)을 저장할 수 있다. 그리고, L2P 세그먼트들(SGa~SGj) 각각은 복수의 L2P 데이터를 포함할 수 있다. 예를 들어, L2P 세그먼트(SGa)는 L2P 데이터(L2Pa~L2Pi)를 포함할 수 있다.
컨트롤러(100)는 L2P 페이지(P_L2P)로부터 L2P 데이터를 L2P 세그먼트의 단위로 획득할 수 있다. 예를 들어, 컨트롤러(100)는 L2P 데이터(L2Pa)가 필요할 때, L2P 페이지(P_L2P)로부터 L2P 세그먼트(SGa)를 획득하고 L2P 세그먼트(SGa)에서 L2P 데이터(L2Pa)를 참조할 수 있다.
한편, 컨트롤러(100)는 연속적인 논리 어드레스들을 L2P 세그먼트 단위로 분할하여 관리할 수 있다. 따라서, 컨트롤러(100)는 어떤 L2P 세그먼트에 포함된 모든 L2P 데이터를 알 수 있고, 역으로 어떤 L2P 데이터를 포함하는 L2P 세그먼트도 알 수 있다.
따라서, 가비지 컬렉션 동작에 필요한 L2P 데이터를 신속하게 획득하는 것은 L2P 데이터를 포함하는 L2P 세그먼트가 어떤 L2P 페이지에 저장되어 있는지를 신속하게 찾고, 해당 L2P 페이지로부터 L2P 세그먼트를 신속하게 획득하는 것에 직결될 수 있다.
도5a 및 도5b는 컨트롤러(100)가 타겟 L2P 세그먼트(SGt)를 획득하는 방법을 예시적으로 설명하기 위한 도면들이다. 이하에서, 가비지 컬렉션 동작의 빅팀 메모리 블록은 도1의 메모리 블록(BKa)인 것으로 가정될 것이다. 따라서, 우선, 메모리 블록(BKa)의 페이지(Pa)의 유효성을 검증하기 위해 타겟 L2P 세그먼트(SGt)를 획득할 수 있다. 즉, 타겟 L2P 세그먼트(SGt)는 페이지(Pa)의 P2L 데이터(P2L_Pa)에 관련된 L2P 데이터(L2Pk)를 포함하는 L2P 세그먼트일 수 있다.
도5a를 참조하면, 우선, 컨트롤러(100)는 L2P 세그먼트 위치 테이블(SGT)을 관리할 수 있다. L2P 세그먼트 위치 테이블(SGT)은 컨트롤러(100)가 관리하는 모든 L2P 세그먼트들(SG0~SGz)의 위치 정보(SG0_LOC~SGz_LOC)를 포함할 수 있다. 컨트롤러(100)는 L2P 세그먼트를 비휘발성 메모리 장치들(210~240)에 저장하면서, 해당 L2P 세그먼트가 저장된 위치를 L2P 세그먼트 위치 정보로서 생성할 수 있다.
따라서, 컨트롤러(100)는 L2P 세그먼트 위치 테이블(SGT)을 참조하여, 타겟 L2P 세그먼트(SGt)가 저장된 L2P 페이지, 즉, 타겟 L2P 페이지(Pt_L2P)를 결정할 수 있다.
그리고, 도5b를 참조하면, 컨트롤러(100)는 타겟 L2P 페이지(Pt_L2P)로부터 타겟 L2P 세그먼트(SGt)를 획득하고, 타겟 L2P 세그먼트(SGt)에 포함된 L2P 데이터(L2Pk)를 참조하여 페이지(Pa)의 유효성을 검증할 수 있다.
한편, 비휘발성 메모리 장치는 페이지 단위로 데이터를 메모리 영역으로부터 내부의 데이터 버퍼로 리드할 수 있다. 따라서, 비휘발성 메모리 장치는 컨트롤러(100)로 타겟 L2P 세그먼트(SGt) 만을 전송하기 전에 일단 타겟 L2P 페이지(Pt_L2P)에 저장된 모든 L2P 세그먼트들을 내부의 데이터 버퍼로 리드할 수 있다. 이러한 경우, 데이터 버퍼로 리드된 L2P 세그먼트들 중에서 타겟 L2P 세그먼트(SGt) 이외의 필요한 다른 L2P 세그먼트들, 즉, 빅팀 메모리 블록(BKa)에서 페이지(Pa) 이외의 다른 페이지들의 유효성을 판단하는 데 필요한 L2P 세그먼트들을 함께 획득한다면, 가비지 컬렉션 동작의 수행 시간이 단축될 수 있다.
후술될 바와 같이, 본 발명의 실시 예에 따르면, 컨트롤러(100)는 타겟 L2P 페이지(Pt_L2P)에서 필요한 다른 L2P 세그먼트들을 서치하여 한번에 획득함으로써, 가비지 컬렉션 동작의 수행 시간을 더욱 단축할 수 있다.
도6a 및 도6b는 컨트롤러(100)가 타겟 L2P 페이지(Pt_L2P)로부터 필요한 L2P 세그먼트들(SGp, SGt), 즉, 타겟 L2P 세그먼트들을 획득하는 방법을 설명하기 위한 도면이다. 도6a 및 도6b에서 타겟 L2P 세그먼트들(SGp, SGt)은 도1의 메모리 블록(BKa)의 페이지들(Pa~Pn)의 유효성을 판단하기 위해 필요한 L2P 세그먼트들 중 일부일 수 있다.
도6a을 참조하면, 컨트롤러(100)는 도5a를 참조하여 설명한 바와 같이 타겟 L2P 세그먼트(SGt)가 저장된 타겟 L2P 페이지(Pt_L2P)를 결정한 이후에, L2P 세그먼트 위치 테이블(SGT)을 참조하여 타겟 L2P 페이지(Pt_L2P)에 저장된 다른 L2P 세그먼트들(SGp, SGq, SGr)을 결정할 수 있다. 즉, 컨트롤러(100)는 L2P 세그먼트 위치 테이블(SGT)을 참조하여 모든 L2P 세그먼트들(SG0~SGz)의 위치들을 알 수 있으므로, 타겟 L2P 페이지(Pt_L2P)에 저장된 L2P 세그먼트들(SGp, SGq, SGr)을 서치할 수 있다.
이때, L2P 세그먼트(SGp)는, 예를 들어, 도2의 P2L 데이터(P2L_Pb)의 유효성을 검증하는 데 필요한 L2P 데이터(L2Pm)를 포함할 수 있다. L2P 세그먼트들(SGq, SGr)은 도2의 P2L 데이터(P2L_Pc~P2L_Pn)의 유효성을 검증하는 데 필요한 L2P 데이터를 포함하지 않을 수 있다. 그리고, 상술한 바와 같이, 컨트롤러(100)는 L2P 세그먼트에 포함된 모든 L2P 데이터를 알 수 있다. 따라서, 컨트롤러(100)는 L2P 세그먼트들(SGp, SGq, SGr) 중 타겟 L2P 세그먼트(SGt) 이외에 필요한 L2P 세그먼트(SGp)를 추가적으로 선별할 수 있다. 컨트롤러(100)는 L2P 세그먼트들(SGp, SGq, SGr) 각각이 P2L 데이터(P2L_Pb~P2L_Pn) 중 적어도 하나의 P2L 데이터와 관련되는 L2P 데이터를 포함하는지 여부를 판단함으로써 필요한 L2P 세그먼트(SGp)를 선별할 수 있다.
따라서, 도6b를 참조하면, 컨트롤러(100)는 최초로 결정된 타겟 L2P 세그먼트(SGt) 및 추가적으로 선별된 타겟 L2P 세그먼트(SGp)를 비휘발성 메모리 장치로부터 획득할 수 있다. 그리고, 컨트롤러(100)는 타겟 L2P 세그먼트(SGt)에 포함된 L2P 데이터(L2Pk)를 참조하여 페이지(Pa)의 유효성을 검증할 수 있고, 타겟 L2P 세그먼트(SGp)에 포함된 L2P 데이터(L2Pm)를 참조하여 페이지(Pb)의 유효성을 검증할 수 있다.
한편, 타겟 L2P 페이지(Pt_L2P)를 통해 유효성이 판단되지 못한 나머지 페이지(Pc~Pn)는, 도5a 내지 도6b을 통해 설명한 방법과 같이, 다른 타겟 L2P 페이지를 결정하고, 타겟 L2P 페이지에서 서치된 타겟 L2P 세그먼트들로부터 유효성이 판단될 수 있다.
도7은 타겟 L2P 페이지의 리드 및 전송 동작과 페이지의 유효성 검증이 동시에 수행되는 방법을 예시적으로 설명하기 위한 도면들이다.
도7을 참조하면, 비휘발성 메모리 장치들(210~240)은 메모리 블록들(BK1~BK4) 및 데이터 버퍼들(DB1~DB4)을 각각 포함할 수 있다.
컨트롤러(100)는 도1의 메모리 블록(BKa)의 페이지들(Pa~Pn)의 유효성 검증을 위해서, 도5a 내지 도6b를 참조하여 설명한 바와 같이 각각의 비휘발성 메모리 장치들(210~240)에서 타겟 L2P 페이지들(Pt1~Pt4)을 결정하고, 타겟 L2P 페이지들(Pt1~Pt4) 각각에서 타겟 L2P 세그먼트들을 결정할 수 있다. 그리고, 컨트롤러(100)는 타겟 L2P 페이지(Pt1)에 저장된 데이터가 데이터 버퍼(DB1)로 리드되도록 비휘발성 메모리 장치(210)를 제어할 수 있다(S10). 그리고, 컨트롤러(100)는 타겟 L2P 세그먼트들(TSG1) 만을 데이터 버퍼(DB1)로부터 컨트롤러(100)로 전송하도록 비휘발성 메모리 장치(210)를 제어할 수 있다(S20). 그리고, 컨트롤러(100)는 타겟 L2P 세그먼트들(TSG1)에 근거하여 P2L 데이터의 유효성을 검증하는 동안, 타겟 L2P 페이지(Pt2)에 저장된 데이터를 데이터 버퍼(DB2)로 리드하고, 타겟 L2P 세그먼트들(TSG2) 만을 데이터 버퍼(DB2)로부터 컨트롤러(100)로 전송하도록 비휘발성 메모리 장치(220)를 제어할 수 있다(S31, S32, S33). 즉, 각각의 비휘발성 메모리 장치들(210~240)에서 타겟 L2P 페이지들(Pt1~Pt4) 및 타겟 L2P 세그먼트들이 결정되면, 어떤 비휘발성 메모리 장치로부터 먼저 획득된 타겟 L2P 세그먼트들을 통한 유효성 검증과 다른 비휘발성 메모리 장치의 타겟 L2P 페이지 리드 동작 및 컨트롤러(100)로의 전송 동작이 동시에 수행될 수 있다. 따라서, 컨트롤러(100)는 빅팀 메모리 블록의 유효성 검증을 신속하게 완료할 수 있다.
한편, 도7은 유효성 검증(S31)과 리드 및 전송 동작(S32, S33)이 동시에 수행되는 경우를 도시하나, 실시 예에 따라서, 데이터 버퍼(DB1)로부터 컨트롤러(100)로 전송되는 동작(S20)과 리드 동작(S32)이 동시에 수행될 수도 있다. 즉, 컨트롤러(100)는, 비휘발성 메모리 장치(210)가 타겟 L2P 세그먼트들(TSG1)을 데이터 버퍼(212)로부터 컨트롤러(100)로 전송하는 동안, 타겟 L2P 페이지(Pt2)에 저장된 데이터를 데이터 버퍼(222)로 리드하도록 비휘발성 메모리 장치(220)를 제어할 수 있다.
한편, 도7은 타겟 L2P 세그먼트들(TSG1)을 먼저 획득한 비휘발성 메모리 장치(210)가 아닌 다른 비휘발성 메모리 장치(220)에 대해 리드 및 전송 동작(S32, S33)이 제어되는 경우를 도시하나, 실시 예에 따라서, 컨트롤러(100)는, 예를 들어, 비휘발성 메모리 장치(210)에 대해 복수의 타겟 L2P 페이지들을 결정한 뒤, 어느 하나의 타겟 L2P 페이지로부터 획득된 타겟 L2P 세그먼트들을 통한 유효성 검증을 수행하는 동안, 다른 타겟 L2P 페이지에 대한 리드 및 전송 동작을 수행하도록 비휘발성 메모리 장치(210)를 제어할 수 있다.
도8은 도1의 데이터 저장 장치(10)의 동작 방법을 예시적으로 설명하기 위한 순서도이다. 도8에서, 컨트롤러(100)는 가비지 컬렉션 동작을 위해 빅팀 메모리 블록의 페이지들에 각각 대응하는 P2L 데이터의 유효성을 판단할 수 있다.
단계(S110)에서, 컨트롤러(100)는 빅팀 메모리 블록에 대응하는 블록 P2L 데이터를 획득할 수 있다. 블록 P2L 데이터는 빅팀 메모리 블록의 페이지들에 각각 대응하는 P2L 데이터를 포함할 수 있다.
단계(S120)에서, 컨트롤러(100)는 블록 P2L 데이터 및 L2P 세그먼트 위치 테이블에 근거하여 비휘발성 메모리 장치들(210~240)에서 제1 및 제2 타겟 L2P 페이지들 및 제1 및 제2 타겟 L2P 페이지들에 저장된 제1 및 제2 타겟 L2P 세그먼트들을 결정할 수 있다. 구체적으로, 컨트롤러(100)는, 블록 P2L 데이터에 포함된 P2L 데이터에 근거하여 타겟 L2P 세그먼트를 결정하고, L2P 세그먼트 위치 테이블을 참조하여 타겟 L2P 세그먼트의 위치 정보를 획득하고, 위치 정보에 대응하는 페이지를 타겟 L2P 페이지로 결정함으로써, 제1 및 제2 타겟 L2P 페이지들을 각각 결정할 수 있다. 그리고, 컨트롤러(100)는, L2P 세그먼트 위치 테이블에 근거하여 제1 타겟 L2P 페이지에 저장된 제1 L2P 세그먼트들을 서치하고, 블록 P2L 데이터에 근거하여 제1 L2P 세그먼트들 중 제1 타겟 L2P 세그먼트들을 결정할 수 있다. 이때, 컨트롤러(100)는, 제1 L2P 세그먼트들 각각이 블록 P2L 데이터에 포함된 적어도 하나의 P2L 데이터와 관련된 적어도 하나의 L2P 데이터를 포함하는지 여부를 판단하고, 적어도 하나의 L2P 데이터를 포함하는 것으로 판단된 제1 L2P 세그먼트들을 제1 타겟 L2P 세그먼트들로 결정할 수 있다. 컨트롤러(100)는, 제1 타겟 L2P 페이지에서 제1 타겟 L2P 세그먼트들을 결정한 방법에 따라 제2 타겟 L2P 페이지에서 제2 타겟 L2P 세그먼트들을 결정할 수 있다.
단계(S130)에서, 컨트롤러(100)는 제1 타겟 L2P 페이지에 저장된 하나 이상의 제1 타겟 L2P 세그먼트들을 획득할 수 있다. 컨트롤러(100)는, 제1 타겟 L2P 페이지에 저장된 데이터를 데이터 버퍼로 리드한 뒤 데이터 버퍼로 리드된 데이터 중 제1 타겟 L2P 세그먼트들을 컨트롤러(100)로 전송하도록, 제1 타겟 L2P 페이지를 포함하는 비휘발성 메모리 장치를 제어할 수 있다.
단계(S140)에서, 컨트롤러(100)는 제1 타겟 L2P 세그먼트들에 근거하여 블록 P2L 데이터의 하나 이상의 제1 P2L 데이터에 대해 유효성을 검증할 수 있다. 구체적으로, 컨트롤러(100)는, 제1 타겟 L2P 세그먼트에서 선택된 제1 L2P 데이터가 제1 P2L 데이터에 대응하는 물리 어드레스를 포함할 때, 제1 P2L 데이터가 유효한 것으로 판단할 수 있다. 이때, 선택된 제1 L2P 데이터는 유효성이 검증될 제1 P2L 데이터와 공통의 논리 어드레스를 통해 서로 관련될 수 있다.
또한, 컨트롤러(100)는 유효성을 검증하는 동안, 제2 타겟 L2P 페이지에 저장된 하나 이상의 제2 타겟 L2P 세그먼트들을 획득할 수 있다. 컨트롤러(100)는 제2 타겟 L2P 페이지에 저장된 데이터를 데이터 버퍼로 리드한 뒤, 데이터 버퍼로 리드된 데이터 중 제2 타겟 L2P 세그먼트들을 컨트롤러(100)로 전송하도록 비휘발성 메모리 장치를 제어할 수 있다.
단계(S150)에서, 컨트롤러(100)는 제2 타겟 L2P 세그먼트들에 근거하여 블록 P2L 데이터의 하나 이상의 제2 P2L 데이터에 대해 유효성을 검증할 수 있다. 구체적으로, 컨트롤러(100)는, 제2 타겟 L2P 세그먼트에서 선택된 제2 L2P 데이터가 제2 P2L 데이터에 대응하는 물리 어드레스를 포함할 때, 제2 P2L 데이터가 유효한 것으로 판단할 수 있다. 이때, 선택된 제2 L2P 데이터는 유효성이 검증될 제2 P2L 데이터와 공통의 논리 어드레스를 통해 서로 관련될 수 있다.
도9는 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
또한, 컨트롤러(1100)는 도1에 도시된 컨트롤러(100)와 실질적으로 유사하게 동작할 수 있다. 컨트롤러(1100)는 블록 P2L 데이터의 유효성을 검증하기 위해서, 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각에 대해 타겟 L2P 페이지를 결정하고, 타겟 L2P 페이지에 저장된 타겟 L2P 세그먼트들을 결정할 수 있다. 컨트롤러(1100)는 타겟 L2P 세그먼트들을 컨트롤러(1100)로 출력하도록 어느 하나의 비휘발성 메모리 장치를 제어하고, 출력된 타겟 L2P 세그먼트들에 근거하여 P2L 데이터의 유효성을 검증하는 동시에, 다른 비휘발성 메모리 장치의 타겟 L2P 페이지에 저장된 데이터를 데이터 버퍼로 리드하도록 다른 비휘발성 메모리 장치를 제어할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도10은 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
210~240: 비휘발성 메모리 장치
BKa, Bkm: 메모리 블록들
Pa, Pb, Pn: 페이지들

Claims (20)

  1. 각각이 복수의 페이지들을 포함하는 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및
    제1 메모리 블록에 대응하는 블록 P2L 데이터를 획득하고, 상기 블록 P2L 데이터 및 L2P 세그먼트 위치 테이블에 근거하여 제1 및 제2 타겟 L2P 페이지들, 상기 제1 타겟 L2P 페이지에 저장된 하나 이상의 제1 타겟 L2P 세그먼트들 및 상기 제2 타겟 L2P 페이지에 저장된 하나 이상의 제2 타겟 L2P 세그먼트들을 결정하고, 상기 제1 타겟 L2P 세그먼트들을 획득하고, 상기 제1 타겟 L2P 세그먼트들에 근거하여 상기 블록 P2L 데이터에 포함된 하나 이상의 제1 P2L 데이터에 대해 유효성을 검증하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는, 상기 유효성을 검증하는 동안 상기 제2 타겟 L2P 세그먼트들을 획득하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는, 상기 블록 P2L 데이터에 포함된 P2L 데이터에 근거하여 제1 타겟 L2P 세그먼트를 결정하고, 상기 L2P 세그먼트 위치 테이블을 참조하여 상기 제1 타겟 L2P 세그먼트의 위치 정보를 획득하고, 상기 위치 정보에 대응하는 페이지를 상기 제1 타겟 L2P 페이지로 결정하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 컨트롤러는, 상기 L2P 세그먼트 위치 테이블에 근거하여 상기 제1 타겟 L2P 페이지에 저장된 제1 L2P 세그먼트들을 서치하고, 상기 제1 P2L 데이터에 근거하여 상기 제1 L2P 세그먼트들 중 상기 제1 타겟 L2P 세그먼트들을 결정하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 컨트롤러는, 상기 L2P 세그먼트 위치 테이블에 포함된 L2P 세그먼트들 각각의 위치 정보를 상기 제1 타겟 L2P 페이지의 위치 정보와 비교함으로써, 상기 제1 L2P 세그먼트들을 서치하는 데이터 저장 장치.
  5. 제3항에 있어서,
    상기 컨트롤러는, 상기 제1 L2P 세그먼트들 각각이 상기 블록 P2L 데이터에 포함된 하나 이상의 P2L 데이터와 관련된 하나 이상의 L2P 데이터를 포함하는지 여부를 결정하고, 상기 하나 이상의 L2P 데이터를 포함하는 것으로 결정된 제1 L2P 세그먼트들을 상기 제1 타겟 L2P 세그먼트들로 결정하는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 컨트롤러는, 선택된 제1 타겟 L2P 세그먼트에 포함된 제1 L2P 데이터가 선택된 제1 P2L 데이터에 대응하는 물리 어드레스를 포함할 때 상기 선택된 제1 P2L 데이터를 유효한 것으로 판단하되, 상기 제1 L2P 데이터는 상기 선택된 제1 P2L 데이터와 공통의 논리 어드레스를 통해 관련되는, 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 컨트롤러는, 상기 유효성이 검증된 제1 P2L 데이터에 대응하는 페이지를 유효 페이지로 판단하고, 상기 유효 페이지에 저장된 데이터를 제2 메모리 블록의 빈 페이지에 저장하는 데이터 저장 장치.
  8. 제1 메모리 블록에 대응하는 블록 P2L 데이터를 획득하는 단계;
    상기 블록 P2L 데이터 및 L2P 세그먼트 위치 테이블에 근거하여 제1 및 제2 타겟 L2P 페이지들, 상기 제1 타겟 L2P 페이지에 저장된 하나 이상의 제1 타겟 L2P 세그먼트들 및 상기 제2 타겟 L2P 페이지에 저장된 하나 이상의 제2 타겟 L2P 세그먼트들을 결정하는 단계;
    상기 제1 타겟 L2P 세그먼트들을 획득하는 단계;
    상기 제1 타겟 L2P 세그먼트들에 근거하여 상기 블록 P2L 데이터에 포함된 하나 이상의 제1 P2L 데이터에 대해 유효성을 검증하는 단계; 및
    상기 유효성을 검증하는 동안 상기 제2 타겟 L2P 세그먼트들을 획득하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 제1 타겟 L2P 페이지를 결정하는 단계는,
    상기 블록 P2L 데이터에 포함된 P2L 데이터에 근거하여 제1 타겟 L2P 세그먼트를 결정하는 단계;
    상기 L2P 세그먼트 위치 테이블을 참조하여 상기 제1 타겟 L2P 세그먼트의 위치 정보를 획득하는 단계; 및
    상기 위치 정보에 대응하는 페이지를 상기 제1 타겟 L2P 페이지로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  10. 제8항에 있어서,
    상기 제1 타겟 L2P 세그먼트들을 결정하는 단계는,
    상기 L2P 세그먼트 위치 테이블에 근거하여 상기 제1 타겟 L2P 페이지에 저장된 제1 L2P 세그먼트들을 서치하는 단계; 및
    상기 블록 P2L 데이터에 근거하여 상기 제1 L2P 세그먼트들 중 상기 제1 타겟 L2P 세그먼트들을 결정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 제1 L2P 세그먼트들을 서치하는 단계는,
    상기 L2P 세그먼트 위치 테이블에 포함된 L2P 세그먼트들 각각의 위치 정보를 상기 제1 타겟 L2P 페이지의 위치 정보와 비교하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  12. 제10항에 있어서,
    상기 제1 타겟 L2P 세그먼트들을 결정하는 단계는,
    상기 제1 L2P 세그먼트들 각각이 상기 블록 P2L 데이터에 포함된 하나 이상의 P2L 데이터와 관련된 하나 이상의 L2P 데이터를 포함하는지 여부를 결정하는 단계; 및
    상기 하나 이상의 L2P 데이터를 포함하는 것으로 결정된 제1 L2P 세그먼트들을 상기 제1 타겟 L2P 세그먼트들로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  13. 제8항에 있어서,
    상기 유효성을 검증하는 단계는,
    선택된 제1 타겟 L2P 세그먼트에 포함된 제1 L2P 데이터가 선택된 제1 P2L 데이터에 대응하는 물리 어드레스를 포함할 때 상기 선택된 제1 P2L 데이터를 유효한 것으로 판단하되, 상기 제1 L2P 데이터는 상기 선택된 제1 P2L 데이터와 공통의 논리 어드레스를 통해 관련되는, 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  14. 제8항에 있어서,
    상기 유효성이 검증된 제1 P2L 데이터에 대응하는 페이지를 유효 페이지로 판단하는 단계; 및
    상기 유효 페이지에 저장된 데이터를 제2 메모리 블록의 빈 페이지에 저장하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  15. 제1 메모리 블록에 대응하는 블록 P2L 데이터를 획득하는 단계;
    상기 블록 P2L 데이터 및 L2P 세그먼트 위치 테이블에 근거하여 타겟 L2P 페이지를 결정하는 단계;
    상기 L2P 세그먼트 위치 테이블에 근거하여 상기 타겟 L2P 페이지에 저장된 L2P 세그먼트들을 서치하는 단계;
    상기 블록 P2L 데이터에 근거하여 상기 L2P 세그먼트들 중 하나 이상의 타겟 L2P 세그먼트들을 결정하는 단계;
    상기 타겟 L2P 세그먼트들을 획득하는 단계; 및
    상기 타겟 L2P 세그먼트들에 근거하여 상기 블록 P2L 데이터의 하나 이상의 P2L 데이터에 대해 유효성을 검증하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  16. 제15항에 있어서,
    상기 타겟 L2P 페이지를 결정하는 단계는,
    상기 블록 P2L 데이터에 포함된 P2L 데이터에 근거하여 타겟 L2P 세그먼트를 결정하는 단계;
    상기 L2P 세그먼트 위치 테이블을 참조하여 상기 타겟 L2P 세그먼트의 위치 정보를 획득하는 단계; 및
    상기 위치 정보에 대응하는 페이지를 상기 타겟 L2P 페이지로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  17. 제15항에 있어서,
    상기 L2P 세그먼트들을 서치하는 단계는,
    상기 L2P 세그먼트 위치 테이블에 포함된 L2P 세그먼트들 각각의 위치 정보를 상기 타겟 L2P 페이지의 위치 정보와 비교하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  18. 제15항에 있어서,
    상기 타겟 L2P 세그먼트들을 결정하는 단계는,
    상기 L2P 세그먼트들 각각이 상기 블록 P2L 데이터에 포함된 하나 이상의 P2L 데이터와 관련된 하나 이상의 L2P 데이터를 포함하는지 여부를 결정하는 단계; 및
    상기 하나 이상의 L2P 데이터를 포함하는 것으로 판단된 L2P 세그먼트들을 상기 타겟 L2P 세그먼트들로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  19. 제15항에 있어서,
    상기 유효성을 검증하는 단계는,
    선택된 타겟 L2P 세그먼트에 포함된 L2P 데이터가 선택된 P2L 데이터에 대응하는 물리 어드레스를 포함할 때 상기 선택된 P2L 데이터를 유효한 것으로 판단하되, 상기 L2P 데이터는 상기 선택된 P2L 데이터와 공통의 논리 어드레스를 통해 관련되는, 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  20. 제15항에 있어서,
    상기 유효성이 검증된 P2L 데이터에 대응하는 페이지를 유효 페이지로 판단하는 단계; 및
    상기 유효 페이지에 저장된 데이터를 제2 메모리 블록의 빈 페이지에 저장하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
KR1020160084183A 2016-07-04 2016-07-04 데이터 저장 장치 및 그것의 동작 방법 KR102655347B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160084183A KR102655347B1 (ko) 2016-07-04 2016-07-04 데이터 저장 장치 및 그것의 동작 방법
US15/339,611 US10282123B2 (en) 2016-07-04 2016-10-31 Data storage device and operating method thereof
US16/401,804 US10852973B2 (en) 2016-07-04 2019-05-02 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160084183A KR102655347B1 (ko) 2016-07-04 2016-07-04 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180004863A true KR20180004863A (ko) 2018-01-15
KR102655347B1 KR102655347B1 (ko) 2024-04-08

Family

ID=60807518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160084183A KR102655347B1 (ko) 2016-07-04 2016-07-04 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (2) US10282123B2 (ko)
KR (1) KR102655347B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10635331B2 (en) * 2017-07-05 2020-04-28 Western Digital Technologies, Inc. Distribution of logical-to-physical address entries across bank groups
TWI629591B (zh) * 2017-08-30 2018-07-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI677790B (zh) * 2017-11-16 2019-11-21 深圳大心電子科技有限公司 有效資料管理方法以及儲存控制器
US11455245B2 (en) * 2017-12-11 2022-09-27 Micron Technology, Inc. Scheme to improve efficiency of garbage collection in cached flash translation layer
US10552316B2 (en) 2018-06-29 2020-02-04 Micron Technology, Inc. Controlling NAND operation latency
CN109542800A (zh) * 2018-11-23 2019-03-29 深圳大普微电子科技有限公司 基于闪存的垃圾处理的方法、固态硬盘以及存储装置
TWI707234B (zh) * 2019-05-20 2020-10-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
US11874770B2 (en) 2022-05-12 2024-01-16 Western Digital Technologies, Inc. Indexless logical-to-physical translation table

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003067244A (ja) * 2001-08-24 2003-03-07 Matsushita Electric Ind Co Ltd 不揮発性記憶装置及びその制御方法
KR20160024546A (ko) * 2014-08-26 2016-03-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101512927B1 (ko) 2014-01-13 2015-04-16 한양대학교 산학협력단 비휘발성 메모리의 페이지 관리 방법 및 장치
TWI569139B (zh) * 2015-08-07 2017-02-01 群聯電子股份有限公司 有效資料合併方法、記憶體控制器與記憶體儲存裝置
CN106547701B (zh) * 2015-09-17 2020-01-10 慧荣科技股份有限公司 记忆装置及数据读取方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003067244A (ja) * 2001-08-24 2003-03-07 Matsushita Electric Ind Co Ltd 不揮発性記憶装置及びその制御方法
KR20160024546A (ko) * 2014-08-26 2016-03-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20190258405A1 (en) 2019-08-22
US20180004420A1 (en) 2018-01-04
US10852973B2 (en) 2020-12-01
US10282123B2 (en) 2019-05-07
KR102655347B1 (ko) 2024-04-08

Similar Documents

Publication Publication Date Title
KR102655347B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11030094B2 (en) Apparatus and method for performing garbage collection by predicting required time
US10761731B2 (en) Array controller, solid state disk, and method for controlling solid state disk to write data
US11120081B2 (en) Key-value storage device and method of operating key-value storage device
US10621087B2 (en) Operating method of data storage device
EP3346387B1 (en) Storage system and system garbage collection method
US9852066B2 (en) Systems and methods of address-aware garbage collection
US10083114B2 (en) Data storage device and operating method thereof
KR102349381B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US9081658B2 (en) Storage device and data management method thereof
US11354250B2 (en) Apparatus for transmitting map information in memory system
KR20180014975A (ko) 데이터 저장 장치 및 그것의 동작 방법
JP2020123038A (ja) メモリシステムおよび制御方法
KR102558947B1 (ko) 데이터 저장 장치
US11281574B2 (en) Apparatus and method for processing different types of data in memory system
US20190079830A1 (en) Data storage device and operating method thereof
KR20170141298A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170139730A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180108939A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170093370A (ko) 데이터 저장 장치
KR20180081239A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102523965B1 (ko) 데이터 저장 장치
KR20130010731A (ko) 메모리 장치
KR20170052172A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210051803A (ko) 메모리 시스템 및 컨트롤러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant