KR102523965B1 - 데이터 저장 장치 - Google Patents

데이터 저장 장치 Download PDF

Info

Publication number
KR102523965B1
KR102523965B1 KR1020160033364A KR20160033364A KR102523965B1 KR 102523965 B1 KR102523965 B1 KR 102523965B1 KR 1020160033364 A KR1020160033364 A KR 1020160033364A KR 20160033364 A KR20160033364 A KR 20160033364A KR 102523965 B1 KR102523965 B1 KR 102523965B1
Authority
KR
South Korea
Prior art keywords
data
memory device
controller
registers
nonvolatile memory
Prior art date
Application number
KR1020160033364A
Other languages
English (en)
Other versions
KR20170109353A (ko
Inventor
신범주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160033364A priority Critical patent/KR102523965B1/ko
Priority to US15/217,123 priority patent/US9823853B2/en
Publication of KR20170109353A publication Critical patent/KR20170109353A/ko
Application granted granted Critical
Publication of KR102523965B1 publication Critical patent/KR102523965B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Abstract

데이터 저장 장치는 타겟 메모리 영역을 포함하는 제1 비휘발성 메모리 장치 및 상기 타겟 메모리 영역에 저장될 제1 데이터의 크기가 상기 타겟 메모리 영역에 대응하는지 여부에 무관하게, 상기 제1 데이터를 상기 제1 비휘발성 메모리 장치로 전송하기 위해서 제1 데이터 입력 동작을 수행하도록 구성된 컨트롤러를 포함한다.

Description

데이터 저장 장치{DATA STORAGE DEVICE}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 적은 용량의 메모리를 효율적으로 사용할 수 있는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 타겟 메모리 영역을 포함하는 제1 비휘발성 메모리 장치; 및 상기 타겟 메모리 영역에 저장될 제1 데이터의 크기가 상기 타겟 메모리 영역에 대응하는지 여부에 무관하게, 상기 제1 데이터를 상기 제1 비휘발성 메모리 장치로 전송하기 위해서 제1 데이터 입력 동작을 수행하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 타겟 메모리 영역을 포함하는 제1 비휘발성 메모리 장치; 및 상기 타겟 메모리 영역에 제1 데이터와 동시에 저장될 제2 데이터를 획득하였는지 여부에 무관하게 상기 제1 데이터를 상기 제1 비휘발성 메모리 장치로 전송하기 위해서 제1 데이터 입력 동작을 수행하고, 상기 제2 데이터를 상기 제1 비휘발성 메모리 장치로 전송하기 위해서 제2 데이터 입력 동작을 수행하고, 상기 제1 비휘발성 메모리 장치로 전송된 데이터를 상기 타겟 메모리 영역에 동시에 저장하도록 상기 제1 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 제1 및 제2 비휘발성 메모리 장치들; 및 제1 데이터를 상기 제1 비휘발성 메모리 장치로 전송하기 위해서 제1 데이터 입력 동작을 수행하고, 제2 데이터를 상기 제1 비휘발성 메모리 장치로 전송하기 위해서 제2 데이터 입력 동작을 수행하고, 상기 제1 비휘발성 메모리 장치에 대한 상기 제1 및 제2 데이터 입력 동작들 사이에 제3 데이터를 상기 제2 비휘발성 메모리 장치로 전송하기 위해서 상기 제1 데이터 입력 동작을 수행하고, 상기 제1 비휘발성 메모리 장치로 전송된 상기 제1 및 제2 데이터를 상기 제1 비휘발성 메모리 장치의 타겟 메모리 영역에 동시에 저장하도록 상기 제1 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 적은 용량의 메모리를 효율적으로 사용할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 도1의 비휘발성 메모리 장치의 구성을 예시적으로 도시하는 블록도,
도3은 도1의 데이터 저장 장치의 동작 방법을 예시적으로 도시하는 도면,
도4는 도1의 데이터 저장 장치의 동작 방법을 예시적으로 도시하는 순서도,
도5는 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 도시한 블록도,
도6은 도5의 데이터 저장 장치의 동작 방법을 예시적으로 도시하는 도면,
도7은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 도시한 블록도,
도8은 도7의 데이터 저장 장치의 동작 방법을 예시적으로 도시하는 도면,
도9는 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도10은 도1, 도5 및 도7의 데이터 저장 장치들이 데이터 저장 장치로서 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(100)를 도시한 블록도이다.
도1을 참조하면, 데이터 저장 장치(100)는 외부 장치(미도시)의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(100)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(100)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(100)는 컨트롤러(110) 및 비휘발성 메모리 장치(120)를 포함할 수 있다.
컨트롤러(110)는 데이터 저장 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(120)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(120)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다.
외부 장치는 데이터 저장 장치(100)에 저장될 데이터(D1, D2)를 소정의 전송 데이터 단위로 전송할 수 있다. 전송 데이터 단위는, 예를 들어, 섹터 단위일 수 있다.
비휘발성 메모리 장치(120)는 라이트 메모리 단위에 대응하는 라이트 데이터 단위로 데이터를 저장할 수 있다. 라이트 메모리 단위는, 비휘발성 메모리 장치(120)가 라이트 동작을 수행하는 메모리 영역(이하, 타겟 메모리 영역, TMR)의 크기에 대응할 수 있다. 라이트 데이터 단위는, 타겟 메모리 영역(TMR)에 저장될 데이터의 크기에 대응할 수 있다. 정리하면, 비휘발성 메모리 장치(120)는 타겟 메모리 영역(TMR)에 라이트 데이터 단위의 데이터를 동시에 저장함으로써 라이트 동작을 수행할 수 있다.
한편, 라이트 데이터 단위는 외부 장치의 전송 데이터 단위와 서로 다를 수 있다. 따라서, 외부 장치가 라이트 데이터 단위보다 적은 데이터를 컨트롤러(110)로 전송한 경우, 전송된 데이터는 비휘발성 메모리 장치(120)의 타겟 메모리 영역(TMR)에 곧바로 저장되지 않을 수 있다. 즉, 전송된 데이터는, 라이트 데이터 단위로 타겟 메모리 영역(TMR)에 동시에 저장될 후속 데이터가 수신될 때까지, 타겟 메모리 영역(TMR)에 저장되지 않을 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(110)는, 제1 데이터(D1)를 획득했을 때, 예를 들어, 외부 장치로부터 수신했을 때, 타겟 메모리 영역(TMR)에 제1 데이터(D1)와 동시에 저장될 후속 데이터를 획득하였는지 여부에 무관하게, 제1 데이터(D1)를 비휘발성 메모리 장치(120)로 전송하기 위해서 제1 데이터 입력 동작을 수행할 수 있다. 다른 말로 하면, 컨트롤러(110)는, 제1 데이터(D1)를 획득했을 때, 제1 데이터(D1)가 라이트 데이터 단위에 대응하는지 여부에 무관하게, 제1 데이터(D1)를 비휘발성 메모리 장치(120)로 전송하기 위해서 제1 데이터 입력 동작을 수행할 수 있다. 제1 데이터 입력 동작은 타겟 메모리 영역(TMR)에 대응하는 데이터 버퍼(이하, 타겟 데이터 버퍼, TDB)로 제1 데이터(D1)를 최초로 입력하기 위한 동작일 수 있다.
그리고, 컨트롤러(110)는, 제1 데이터 입력 동작을 통해 비휘발성 메모리 장치(120)로 라이트 데이터 단위의 데이터를 전송했는지 여부를 판단할 수 있다. 컨트롤러(110)는, 제1 데이터 입력 동작을 통해 비휘발성 메모리 장치(120)로 라이트 데이터 단위의 데이터를 전송한 것으로 판단될 때, 타겟 데이터 버퍼(TDB)에 입력된 데이터를 타겟 메모리 영역(TMR)에 저장하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 그러나, 컨트롤러(110)는, 제1 데이터 입력 동작을 통해 비휘발성 메모리 장치(120)로 라이트 데이터 단위의 데이터를 전송하지 않은 것으로 판단될 때, 후속 데이터를 획득할 때까지 대기할 수 있다
그리고, 컨트롤러(110)는, 후속 데이터, 즉, 제2 데이터(D2)를 획득했을 때, 예를 들어, 외부 장치로부터 수신했을 때, 제2 데이터(D2)를 비휘발성 메모리 장치(120)로 전송하기 위해서 제2 데이터 입력 동작을 수행할 수 있다. 제2 데이터 입력 동작은, 타겟 데이터 버퍼(TDB)로 제2 데이터(D2)를 후속하여 입력하기 위한 동작일 수 있다.
그리고, 컨트롤러(110)는, 제1 및 제2 데이터 입력 동작들을 통해 비휘발성 메모리 장치(120)로 라이트 데이터 단위의 데이터를 전송한 것으로 판단될 때까지, 후속 데이터에 대해 제2 데이터 입력 동작을 반복할 수 있다. 컨트롤러(110)는, 제1 및 제2 데이터 입력 동작들을 통해 비휘발성 메모리 장치(120)로 라이트 데이터 단위의 데이터를 전송한 것으로 판단될 때, 그때까지 타겟 데이터 버퍼(TDB)에 모아진 데이터를 타겟 메모리 영역(TMR)에 동시에 저장하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는, 제2 데이터(D2)를 전송함으로써 라이트 데이터 단위의 데이터를 모두 전송한 것으로 판단될 때, 타겟 데이터 버퍼(TDB)에 모아진 제1 데이터(D1)와 제2 데이터(D2)를 타겟 메모리 영역(TMR)에 동시에 저장하도록 비휘발성 메모리 장치(120)를 제어할 수 있다.
정리하면, 컨트롤러(110)는, 제1 데이터(D1)와 동시에 저장될 제2 데이터(D2)를 아직 획득하지 않았을 때, 제1 데이터(D1)를 내부 메모리(미도시)가 아닌 비휘발성 메모리 장치(120)의 타겟 데이터 버퍼(TDB)에 보관하기 위해서 제1 및 제2 데이터 입력 동작들을 수행할 수 있다. 결과적으로, 컨트롤러(110)는, 작은 용량의 내부 메모리를 가지더라도, 비휘발성 메모리 장치(120)에 저장될 데이터를 오랜 시간 동안 보관하기 위해서 해당 메모리를 사용할 필요가 없고, 따라서, 내부 메모리를 효율적으로 운용함으로써 향상된 동작 성능을 가질 수 있다.
상술한 바와 같이, 제1 데이터(D1) 및 제2 데이터(D2)의 크기가 라이트 데이터 단위에 대응할 때, 제2 데이터 입력 동작은 1회만 수행될 수 있다. 실시 예에 따라, 제2 데이터 입력 동작은 제1 데이터(D1)의 크기 및 후속 데이터의 크기에 따라 복수회 수행될 수 있다. 즉, 컨트롤러(110)는 제1 데이터 입력 동작을 수행한 뒤에, 라이트 데이터 단위의 데이터가 타겟 데이터 버퍼(TDB)에 모두 입력될 때까지, 추가 데이터를 획득할 때마다 제2 데이터 입력 동작을 반복할 수 있다.
실시 예에 따라, 컨트롤러(110)는 외부 장치로부터 전송된 데이터뿐만 아니라, 내부적으로 생성된 데이터에 대해서도 제1 및 제2 데이터 입력 동작들을 수행할 수 있다.
비휘발성 메모리 장치(120)는 타겟 메모리 영역(TMR) 및 타겟 데이터 버퍼(TDB)를 포함할 수 있다.
비휘발성 메모리 장치(120)는, 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 타겟 데이터 버퍼(TDB)에 입력할 수 있다. 비휘발성 메모리 장치(120)는, 라이트 데이터 단위의 데이터를 타겟 데이터 버퍼(TDB)에 모으고, 타겟 데이터 버퍼(TDB)에 모아진 라이트 데이터 단위의 데이터를 타겟 메모리 영역(TMR)에 동시에 저장함으로써 라이트 동작을 수행할 수 있다.
비휘발성 메모리 장치(120)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
도2는 도1의 비휘발성 메모리 장치(120)의 구성을 예시적으로 도시하는 블록도이다.
도2를 참조하면, 비휘발성 메모리 장치(120)는 제어부(125), 플래인들(PL1, PL2) 및 데이터 버퍼들(DB1, DB2)을 포함할 수 있다.
제어부(125)는 도1의 컨트롤러(110)의 제어에 따라 비휘발성 메모리 장치(120)의 제반 동작들을 제어할 수 있다. 제어부(125)는 컨트롤러(110)로부터 전송된 커맨드에 응답하여 비휘발성 메모리 장치(120)의 내부 유닛들을 제어할 수 있다. 제어부(125)는 컨트롤러(110)로부터 전송된 어드레스에 응답하여 타겟 메모리 영역(TMR)을 선택하고, 컨트롤러로부터 전송된 데이터를 입력할 타겟 데이터 버퍼(TDB)의 레지스터들(R1~Rn)을 선택할 수 있다.
플래인들(PL1, PL2)은 복수의 비휘발성 메모리 셀들을 포함할 수 있다. 플래인(PL1)은 복수의 메모리 영역들(MR1~MRm)을 포함할 수 있다. 메모리 영역들(MR1~MRm)은 로우 어드레스들에 대응될 수 있다. 메모리 영역들(MR1~MRm) 각각은, 예를 들어, 페이지일 수 있다. 플래인(PL2)은 플래인(PL1)과 실질적으로 동일하게 구성될 수 있다.
비휘발성 메모리 장치(120)는 플래인들(PL1, PL2) 각각에 대해 라이트 메모리 단위로 라이트 동작을 수행할 수 있다. 라이트 메모리 단위는 라이트 동작이 수행되는 메모리 단위일 수 있다. 라이트 메모리 단위는, 예를 들어, 단일의 메모리 영역, 즉, 타겟 메모리 영역(TMR)에 대응할 수 있다. 라이트 데이터 단위는 라이트 메모리 단위에 대응하는 데이터의 크기이고, 타겟 메모리 영역(TMR)에 저장될 데이터의 크기일 수 있다.
데이터 버퍼들(DB1, DB2)은 플래인들(PL1, PL2)에 각각 대응할 수 있다. 예를 들어, 컨트롤러(110)로부터 전송된 데이터는 플래인(PL1)에 저장되기 전에 데이터 버퍼(DB1)에 입력되고, 플래인(PL1)으로부터 리드된 데이터는 컨트롤러(110)로 전송되기 전에 데이터 버퍼(DB1)에 입력될 수 있다.
데이터 버퍼(DB1)는 라이트 데이터 단위에 대응하는 복수의 레지스터들(R1~Rn)을 포함할 수 있다. 레지스터들(R1~Rn)에 입력된 데이터는 비트라인들(B1~Bn)을 통해서 타겟 메모리 영역(TMR)에 저장될 수 있다. 비트라인들(B1~Bn) 또는 레지스터들(R1~Rn)은 컬럼 어드레스들에 대응될 수 있다. 즉, 컬럼 어드레스가 지정되면, 데이터가 입력될 레지스터가 선택될 수 있다. 데이터 버퍼(DB2)는 데이터 버퍼(DB1)와 실질적으로 동일하게 구성될 수 있다.
도2는, 비휘발성 메모리 장치(120)가 2개의 플래인들(PL1, PL2)을 포함하는 것으로 도시하지만, 본 발명의 실시 예는 이에 제한되지 않는다.
도3은 도1의 데이터 저장 장치(100)의 동작 방법을 예시적으로 도시하는 도면이다. 도3에서, 제1 데이터(D1)의 크기는 비휘발성 메모리 장치(120)의 라이트 데이터 단위보다 적고, 제1 및 제2 데이터(D1, D2)의 크기는 라이트 데이터 단위에 대응하는 것으로 가정된다.
도3을 참조하면, 상황(T11)에서, 컨트롤러(110)는, 전송 라인(EXIO)을 통해 외부 장치로부터 제1 데이터(D1)를 수신할 수 있다.
상황(T12)에서, 컨트롤러(110)는, 제1 데이터 입력 동작을 수행할 수 있다. 구체적으로, 컨트롤러(110)는, 제1 커맨드(CM1), 어드레스(AD1) 및 제1 데이터(D1)를 비휘발성 메모리 장치(120)로 전송함으로써 제1 데이터 입력 동작을 수행할 수 있다.
어드레스(AD1)는 타겟 메모리 영역(TMR)을 특정할 수 있는 플래인 어드레스(PAD), 로우 어드레스(RAD) 및 레지스터(R1)에 대응하는 컬럼 어드레스, 즉, 시작 컬럼 어드레스(CAD1)를 포함할 수 있다.
비휘발성 메모리 장치(120)는 제1 커맨드(CM1) 및 어드레스(AD1)에 근거하여, 타겟 데이터 버퍼(TDB)에서 제1 데이터(D1)를 입력하기 시작할 레지스터(R1)를 선택하고, 레지스터들(R1~Ri)에 제1 데이터(D1)를 입력할 수 있다.
상황(T13)에서, 컨트롤러(110)는, 외부 장치로부터 제2 데이터(D2)를 수신할 수 있다.
상황(T14)에서, 컨트롤러(110)는, 제2 데이터 입력 동작을 수행할 수 있다. 구체적으로, 컨트롤러(110)는, 제2 커맨드(CM2), 어드레스(AD2) 및 제2 데이터(D2)를 비휘발성 메모리 장치(120)로 전송함으로써 제2 데이터 입력 동작을 수행할 수 있다.
어드레스(AD2)는 레지스터(Rj)에 대응하는 컬럼 어드레스(CADj)를 포함할 수 있다. 레지스터(Rj)는, 제1 데이터(D1)가 앞서 저장된 레지스터들(R1~Ri)에 후속하는 레지스터일 수 있다. 컨트롤러(110)는, 앞서 전송한 제1 데이터(D1)의 크기에 근거하여 컬럼 어드레스(CADj)를 결정할 수 있다. 한편, 제1 데이터 입력 동작이 수행되었을 때 어드레스(AD1)에 근거하여 타겟 데이터 버퍼(TDB)가 이미 특정되었으므로, 어드레스(AD2)는 플래인 어드레스(PAD) 및 로우 어드레스(RAD)를 미포함할 수 있다.
비휘발성 메모리 장치(120)는 제2 커맨드(CM2) 및 어드레스(AD2)에 근거하여, 타겟 데이터 버퍼(TDB)에서 제2 데이터(D2)를 저장하기 시작할 레지스터(Rj)를 선택하고 레지스터들(Rj~Rn)에 제2 데이터(D2)를 저장할 수 있다.
상황(T15)에서, 컨트롤러(110)는, 타겟 데이터 버퍼(TDB)에 라이트 데이터 단위의 데이터가 모두 입력된 것으로 판단하고, 타겟 메모리 영역(TMR)에 대한 라이트 동작을 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 구체적으로, 컨트롤러(110)는 제3 커맨드(CM3)를 전송함으로써 비휘발성 메모리 장치(120)를 제어할 수 있다.
비휘발성 메모리 장치(120)는, 제3 커맨드(CM3)에 근거하여 타겟 데이터 버퍼(TDB)에 모아진 데이터(D1, D2)를 타겟 메모리 영역(TMR)에 동시에 저장함으로써 라이트 동작을 수행할 수 있다.
실시 예에 따라, 제1 데이터 입력 동작은, 라이트 데이터 단위의 데이터를 비휘발성 메모리 장치(120)로 한번에 전송할 때도 사용될 수 있다. 이러한 경우, 타겟 데이터 버퍼(TDB)에서 후속 데이터가 모아져야 할 필요는 없으므로, 제2 데이터 입력 동작은 수행되지 않을 수 있다. 구체적으로, 컨트롤러(110)는 제1 커맨드(CM1)를 통해 라이트 데이터 단위의 데이터를 비휘발성 메모리 장치(120)로 전송하고, 비휘발성 메모리 장치(120)는 전송된 데이터를 타겟 데이터 버퍼(TDB)에 입력할 수 있다. 그리고, 컨트롤러(110)는 비휘발성 메모리 장치(120)로 제3 커맨드(CM3)를 곧바로 전송하고, 비휘발성 메모리 장치(120)는 타겟 데이터 버퍼(TDB)에 입력된 데이터를 타겟 메모리 영역(TMR)에 동시에 저장할 수 있다.
상술한 바에 따르면, 라이트 메모리 단위는 단일의 메모리 영역이었지만, 실시 예에 따라, 라이트 메모리 단위는 복수의 메모리 영역들일 수 있다. 즉, 비휘발성 메모리 장치(120)는 데이터를 복수의 타겟 메모리 영역들에 동시에 저장할 수 있다. 이러한 경우, 라이트 데이터 단위는 복수의 타겟 메모리 영역들에 저장될 데이터의 크기일 수 있다. 상술한 동작 방법과 실질적으로 유사하게, 컨트롤러(110)는, 타겟 데이터 버퍼(TDB)에서 모아진 라이트 데이터 단위의 데이터를 복수의 타겟 메모리 영역들에 동시에 저장할 수 있다.
실시 예에 따라, 라이트 메모리 단위는 플래인들(PL1, PL2)에 각각 포함된 메모리 영역들일 수 있다. 즉, 비휘발성 메모리 장치(120)는, 데이터를 플래인(PL1)의 타겟 메모리 영역과 플래인(PL2)의 타겟 메모리 영역에 동시에 저장할 수 있다. 상술한 동작 방법과 실질적으로 유사하게, 컨트롤러(110)는 라이트 데이터 단위에 대응하는 데이터를 데이터 버퍼들(DB1, DB2)에서 모으고, 데이터 버퍼들(DB1, DB2)에서 모아진 라이트 데이터 단위의 데이터를 플래인들(PL1, PL2)의 타겟 메모리 영역들에 동시에 저장할 수 있다.
실시 예에 따라, 데이터 저장 장치(10)는 복수의 비휘발성 메모리 장치들을 포함할 수 있다. 이때, 각각의 비휘발성 메모리 장치들이 구별되는 전송 라인들을 통해 컨트롤러로부터 커맨드, 어드레스 및 데이터를 각각 전송받을 수 있다면, 컨트롤러(110)는 도1의 비휘발성 메모리 장치(120)를 제어한 방법과 실질적으로 동일하게, 복수의 비휘발성 메모리 장치들을 각각 제어할 수 있다.
도4는 도1의 데이터 저장 장치(100)의 동작 방법을 예시적으로 도시하는 순서도이다.
단계(S110)에서, 컨트롤러(110)는, 비휘발성 메모리 장치(120)에 저장할 데이터를 획득했는지 여부를 판단할 수 있다. 데이터를 획득한 경우, 절차는 단계(S120)로 이동할 수 있다. 데이터를 획득하지 않은 경우, 절차는 단계(S110)를 반복할 수 있다.
단계(S120)에서, 컨트롤러(110)는, 비휘발성 메모리 장치(120)에 대해 제1 데이터 입력 동작을 수행할 수 있다. 컨트롤러(110)는, 획득된 데이터와 타겟 메모리 영역(TMR)에 동시에 저장될 후속 데이터를 획득하였는지 여부에 무관하게, 획득된 데이터를 비휘발성 메모리 장치(120)로 전송하기 위해서 제1 데이터 입력 동작을 수행할 수 있다. 다른 말로 하면, 컨트롤러(110)는, 획득된 데이터가 라이트 데이터 단위에 대응하는지 여부에 무관하게, 획득된 데이터를 비휘발성 메모리 장치(120)로 전송하기 위해서 제1 데이터 입력 동작을 수행할 수 있다. 비휘발성 메모리 장치(120)는, 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 타겟 메모리 영역(TMR)에 대응하는 타겟 데이터 버퍼(TDB)에 입력할 수 있다.
단계(S130)에서, 컨트롤러(110)는, 현재까지 전송된 데이터의 크기가 라이트 데이터 단위에 대응하는지 여부를 판단할 수 있다. 전송된 데이터의 크기가 라이트 데이터 단위에 대응할 경우, 절차는 단계(S140)로 이동할 수 있다. 전송된 데이터의 크기가 라이트 데이터 단위에 대응하지 않을 경우, 절차는 단계(S150)로 이동할 수 있다.
단계(S140)에서, 컨트롤러(110)는, 전송된 데이터를 타겟 메모리 영역(TMR)에 동시에 저장하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 비휘발성 메모리 장치(120)는 타겟 데이터 버퍼(TDB)에 현재까지 입력된 데이터를 타겟 메모리 영역(TMR)에 동시에 저장할 수 있다.
단계(S150)에서, 컨트롤러(110)는, 비휘발성 메모리 장치(120)에 저장할 후속 데이터를 획득했는지 여부를 판단할 수 있다. 데이터를 획득한 경우, 절차는 단계(S160)로 이동할 수 있다. 후속 데이터를 획득하지 않은 경우, 절차는 단계(S150)를 반복할 수 있다.
단계(S160)에서, 컨트롤러(110)는, 비휘발성 메모리 장치(120)에 대해 제2 데이터 입력 동작을 수행할 수 있다. 컨트롤러(110)는, 획득된 후속 데이터를 비휘발성 메모리 장치(120)로 전송하기 위해서 제2 데이터 입력 동작을 수행할 수 있다. 비휘발성 메모리 장치(120)는, 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 앞서 입력한 데이터에 이어서 타겟 데이터 버퍼(TDB)에 추가적으로 입력할 수 있다.
절차는 단계(S130)로 이동할 수 있다. 즉, 단계(S130)에서, 컨트롤러(110)는, 현재까지 전송된 데이터의 크기가 라이트 데이터 단위에 대응하는지 여부를 판단할 수 있다. 전송된 데이터의 크기가 라이트 데이터 단위에 대응하지 않을 경우, 단계들(S150, S160)에서 컨트롤러(110)는 제2 데이터 입력 동작을 반복할 것이다.
도5는 본 발명의 실시 예에 따른 데이터 저장 장치(200)를 예시적으로 도시한 블록도이다.
도5를 참조하면, 데이터 저장 장치(200)는 컨트롤러(210) 및 비휘발성 메모리 장치들(221, 222)을 포함할 수 있다.
컨트롤러(210)는 비휘발성 메모리 장치들(221, 222)에 각각 대응하는 인에이블 신호들(CE1, CE2)을 선택적으로 인에이블시킴으로써, 비휘발성 메모리 장치들(221, 222) 중 어느 하나를 선택할 수 있다. 따라서, 컨트롤러(210)는 전송 라인(IO)을 통해 비휘발성 메모리 장치들(221, 222) 중 선택된 어느 하나로 커맨드, 어드레스 및 데이터를 전송할 수 있다.
각각의 비휘발성 메모리 장치들(221, 222)은 타겟 메모리 영역들(TMR1, TMR2) 및 타겟 데이터 버퍼들(TDB1, TDB2)을 포함할 수 있다.
비휘발성 메모리 장치들(221, 222)은 전송 라인(IO)을 공유할 수 있다. 비휘발성 메모리 장치들(221, 222) 각각은, 대응하는 인에이블 신호가 인에이블될 때 전송 라인(IO)을 통해 전송된 커맨드, 어드레스 및 데이터를 수신하고, 대응하는 인에이블 신호가 디스에이블될 때 전송 라인(IO)을 통해 전송된 커맨드, 어드레스 및 데이터를 수신하지 않을 수 있다.
컨트롤러(210)는, 비휘발성 메모리 장치들(221, 222) 중 어느 하나를 제어하기 위해서 인에이블 신호들(CE1, CE2)을 선택적으로 인에이블시킨다는 점을 제외하면, 도1의 컨트롤러(110)가 비휘발성 메모리 장치(120)를 제어한 방법과 실질적으로 유사하게 비휘발성 메모리 장치들(221, 222)을 각각 제어할 수 있다.
도5는 데이터 저장 장치(200)가 2개의 비휘발성 메모리 장치들(221, 222)을 포함하는 것으로 도시하지만, 본 발명의 실시 예는 이에 제한되지 않는다.
도6은 도5의 데이터 저장 장치(200)의 동작 방법을 예시적으로 도시하는 도면이다.
도6을 참조하면, 상황들(T22, T24)은 도3의 상황(T12)과 실질적으로 유사하고, 상황들(T26, T29)은 도3의 상황(T14)과 실질적으로 유사하고, 상황들(T27, T30)은 도3의 상황(T15)과 실질적으로 유사할 수 있다.
상황(T21)에서, 컨트롤러(210)는, 전송 라인(EXIO)을 통해 외부 장치로부터 데이터(D11)를 수신할 수 있다.
상황(T22)에서, 컨트롤러(210)는, 비휘발성 메모리 장치(221)에 대해 제1 데이터 입력 동작을 수행할 수 있다. 구체적으로, 컨트롤러(210)는, 비휘발성 메모리 장치(221)에 대응하는 인에이블 신호(CE1)를, 예를 들어, 논리 로우 레벨로 인에이블시키는 동시에, 제1 커맨드(CM1), 어드레스(AD11) 및 데이터(D11)를 비휘발성 메모리 장치(221)로 전송함으로써 제1 데이터 입력 동작을 수행할 수 있다.
어드레스(AD11)는 타겟 메모리 영역(TMR1)을 특정할 수 있는 플래인 어드레스(PAD1), 로우 어드레스(RAD1) 및 레지스터(R11)에 대응하는 컬럼 어드레스, 즉, 시작 컬럼 어드레스(CAD11)를 포함할 수 있다.
비휘발성 메모리 장치(221)는 제1 커맨드(CM1) 및 어드레스(AD11)에 근거하여, 타겟 데이터 버퍼(TDB1)에서 데이터(D11)를 입력하기 시작할 레지스터(R11)를 선택하고, 레지스터들(R11~R1i)에 데이터(D11)를 입력할 수 있다.
상황(T23)에서, 컨트롤러(210)는, 외부 장치로부터 데이터(D21)를 수신할 수 있다.
상황(T24)에서, 컨트롤러(210)는, 비휘발성 메모리 장치(222)에 대해 제1 데이터 입력 동작을 수행할 수 있다. 구체적으로, 컨트롤러(210)는, 비휘발성 메모리 장치(222)에 대응하는 인에이블 신호(CE2)를, 예를 들어, 논리 로우 레벨로 인에이블시키는 동시에, 제1 커맨드(CM1), 어드레스(AD21) 및 데이터(D21)를 비휘발성 메모리 장치(222)로 전송함으로써 제1 데이터 입력 동작을 수행할 수 있다.
어드레스(AD21)는 타겟 메모리 영역(TMR2)을 특정할 수 있는 플래인 어드레스(PAD2), 로우 어드레스(RAD2) 및 레지스터(R21)에 대응하는 컬럼 어드레스, 즉, 시작 컬럼 어드레스(CAD21)를 포함할 수 있다.
비휘발성 메모리 장치(222)는 제1 커맨드(CM1) 및 어드레스(AD21)에 근거하여, 타겟 데이터 버퍼(TDB2)에서 데이터(D21)를 입력하기 시작할 레지스터(R21)를 선택하고, 레지스터들(R21~R2k)에 데이터(D21)를 입력할 수 있다.
상황(T25)에서, 컨트롤러(210)는, 외부 장치로부터 데이터(D12)를 수신할 수 있다.
상황(T26)에서, 컨트롤러(210)는, 비휘발성 메모리 장치(221)에 대해 제2 데이터 입력 동작을 수행할 수 있다. 구체적으로, 컨트롤러(210)는, 비휘발성 메모리 장치(221)에 대응하는 인에이블 신호(CE1)를, 예를 들어, 논리 로우 레벨로 인에이블시키는 동시에, 제2 커맨드(CM2), 어드레스(AD12) 및 데이터(D12)를 비휘발성 메모리 장치(221)로 전송함으로써 제2 데이터 입력 동작을 수행할 수 있다.
어드레스(AD12)는 레지스터(R1j)에 대응하는 컬럼 어드레스(CAD1j)를 포함할 수 있다. 레지스터(R1j)는, 데이터(D11)가 앞서 저장된 레지스터들(R11~R1i)에 후속하는 레지스터일 수 있다. 컨트롤러(210)는, 앞서 전송한 데이터(D11)의 크기에 근거하여 컬럼 어드레스(CAD1j)를 결정할 수 있다. 한편, 제1 데이터 입력 동작이 수행되었을 때 어드레스(AD11)에 근거하여 타겟 데이터 버퍼(TDB1)가 이미 특정되었으므로, 어드레스(AD12)는 플래인 어드레스(PAD1) 및 로우 어드레스(RAD1)를 미포함할 수 있다.
비휘발성 메모리 장치(221)는 제2 커맨드(CM2) 및 어드레스(AD12)에 근거하여, 타겟 데이터 버퍼(TDB1)에서 데이터(D12)를 저장하기 시작할 레지스터(R1j)를 선택하고 레지스터들(R1j~R1n)에 데이터(D12)를 저장할 수 있다.
상황(T27)에서, 컨트롤러(210)는, 타겟 데이터 버퍼(TDB1)에 라이트 데이터 단위의 데이터가 모두 입력된 것으로 판단하고, 타겟 메모리 영역(TMR1)에 대한 라이트 동작을 수행하도록 비휘발성 메모리 장치(221)를 제어할 수 있다. 구체적으로, 컨트롤러(210)는 비휘발성 메모리 장치(221)에 대응하는 인에이블 신호(CE1)를, 예를 들어, 논리 로우 레벨로 인에이블시키는 동시에, 제3 커맨드(CM3)를 비휘발성 메모리 장치(221)로 전송함으로써 비휘발성 메모리 장치(221)를 제어할 수 있다.
비휘발성 메모리 장치(221)는, 제3 커맨드(CM3)에 근거하여 타겟 데이터 버퍼(TDB1)에 모아진 데이터(D11, D12)를 타겟 메모리 영역(TMR1)에 동시에 저장함으로써 라이트 동작을 수행할 수 있다.
상황(T28)에서, 컨트롤러(210)는, 외부 장치로부터 데이터(D22)를 수신할 수 있다.
상황(T29)에서, 컨트롤러(210)는, 비휘발성 메모리 장치(222)에 대해 제2 데이터 입력 동작을 수행할 수 있다. 구체적으로, 컨트롤러(210)는, 비휘발성 메모리 장치(222)에 대응하는 인에이블 신호(CE2)를, 예를 들어, 논리 로우 레벨로 인에이블시키는 동시에, 제2 커맨드(CM2), 어드레스(AD22) 및 데이터(D22)를 비휘발성 메모리 장치(222)로 전송함으로써 제2 데이터 입력 동작을 수행할 수 있다.
어드레스(AD22)는 레지스터(R2l)에 대응하는 컬럼 어드레스(CAD2l)를 포함할 수 있다. 레지스터(R2l)는, 데이터(D21)가 앞서 저장된 레지스터들(R21~R2k)에 후속하는 레지스터일 수 있다. 컨트롤러(210)는, 앞서 전송한 데이터(D21)의 크기에 근거하여 컬럼 어드레스(CAD2l)를 결정할 수 있다. 한편, 제1 데이터 입력 동작이 수행되었을 때 어드레스(AD21)에 근거하여 타겟 데이터 버퍼(TDB2)가 이미 특정되었으므로, 어드레스(AD22)는 플래인 어드레스(PAD2) 및 로우 어드레스(RAD2)를 미포함할 수 있다.
비휘발성 메모리 장치(222)는 제2 커맨드(CM2) 및 어드레스(AD22)에 근거하여, 타겟 데이터 버퍼(TDB2)에서 데이터(D22)를 저장하기 시작할 레지스터(R2l)를 선택하고 레지스터들(R2l~R2n)에 데이터(D22)를 저장할 수 있다.
상황(T30)에서, 컨트롤러(210)는, 타겟 데이터 버퍼(TDB2)에 라이트 데이터 단위의 데이터가 모두 입력된 것으로 판단하고, 타겟 메모리 영역(TMR2)에 대한 라이트 동작을 수행하도록 비휘발성 메모리 장치(222)를 제어할 수 있다. 구체적으로, 컨트롤러(210)는 비휘발성 메모리 장치(222)에 대응하는 인에이블 신호(CE2)를, 예를 들어, 논리 로우 레벨로 인에이블시키는 동시에, 제3 커맨드(CM3)를 비휘발성 메모리 장치(222)로 전송함으로써 비휘발성 메모리 장치(222)를 제어할 수 있다.
비휘발성 메모리 장치(222)는, 제3 커맨드(CM3)에 근거하여 타겟 데이터 버퍼(TDB2)에 모아진 데이터(D21, D22)를 타겟 메모리 영역(TMR2)에 동시에 저장함으로써 라이트 동작을 수행할 수 있다.
도6은 컨트롤러(210)가 인터리빙 방식으로 비휘발성 메모리 장치들(221, 222)로 데이터를 전송하는 것으로 도시하지만, 본 발명의 실시 예는 이에 제한되지 않는다. 실시 예에 따라, 컨트롤러(210)는, 예를 들어, 비휘발성 메모리 장치(221)로만 데이터를 전송하고, 비휘발성 메모리 장치(221)의 라이트 동작을 제어할 수 있다.
도7은 본 발명의 실시 예에 따른 데이터 저장 장치(300)를 예시적으로 도시한 블록도이다.
도7을 참조하면, 데이터 저장 장치(300)는 컨트롤러(310) 및 비휘발성 메모리 장치들(323, 334)을 포함할 수 있다.
컨트롤러(310)는, 도5의 컨트롤러(210)와 달리, 비휘발성 메모리 장치들(323, 334)을 하나의 인에이블 신호(CE)로 제어할 수 있다. 이러한 경우, 컨트롤러(310)는, 비휘발성 메모리 장치들(323, 334)로 전송하는 어드레스들에 비휘발성 메모리 장치들(323, 334)에 각각 대응하는 장치 어드레스를 포함시킴으로써, 비휘발성 메모리 장치들(323, 334)을 선택적으로 제어할 수 있다.
비휘발성 메모리 장치들(323, 334)은 장치 어드레스들에 각각 대응할 수 있다. 비휘발성 메모리 장치들(323, 334) 각각은 컨트롤러(310)로부터 전송된 대응하는 장치 어드레스에 응답하여 동작할 수 있다.
컨트롤러(310)는, 비휘발성 메모리 장치들(323, 334) 중 어느 하나를 제어하기 위해서 장치 어드레스를 전송한다는 점을 제외하면, 도1의 컨트롤러(110)가 비휘발성 메모리 장치(120)를 제어한 방법과 실질적으로 유사하게 비휘발성 메모리 장치들(323, 334)을 각각 제어할 수 있다.
도8은 도7의 데이터 저장 장치(300)의 동작 방법을 예시적으로 도시하는 도면이다.
도8을 참조하면, 상황들(T31~T40)은 도6의 상황들(T21~T30)과 실질적으로 유사할 수 있다. 따라서, 이하에서는, 도6과의 차이점을 중심으로 설명될 것이다.
상황들(T32, T34, T36, T37, T39, T40)에서, 컨트롤러(310)는 각각의 비휘발성 메모리 장치들(323, 334)을 제어하기 위해서, 비휘발성 메모리 장치들(323, 334)에 각각 대응하는 장치 어드레스들(DAD3, DAD4)을 추가적으로 전송할 수 있다. 예를 들어, 상황(T32)에서, 컨트롤러(310)는 어드레스(AD31)에 비휘발성 메모리 장치(323)에 대응하는 장치 어드레스(DAD3)를 더 포함하여 전송할 수 있고, 이러한 경우, 비휘발성 메모리 장치(323)가 장치 어드레스(DAD3)에 응답하여 동작할 수 있다.
도9는 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
컨트롤러(1100)는 도1, 도5, 도7의 컨트롤러들(110, 210, 310)과 실질적으로 유사하게 동작할 수 있다. 컨트롤러(1100)는, 데이터를 획득했을 때, 타겟 비휘발성 메모리 장치의 타겟 메모리 영역에 획득된 데이터와 동시에 저장될 후속 데이터를 획득하였는지 여부에 무관하게, 제1 데이터 입력 동작을 수행할 수 있다. 컨트롤러(110)는, 데이터를 획득했을 때, 데이터가 타겟 비휘발성 메모리 장치의 라이트 데이터 단위에 대응하는지 여부에 무관하게, 제1 데이터 입력 동작을 수행할 수 있다. 그리고, 컨트롤러(1100)는, 제1 및 제2 데이터 입력 동작들을 통해 라이트 데이터 단위의 데이터를 전송한 것으로 판단될 때까지, 후속 데이터에 대해 제2 데이터 입력 동작을 반복할 수 있다. 컨트롤러(1100)는, 라이트 데이터 단위의 데이터를 전송한 것으로 판단될 때, 현재까지 전송된 데이터를 타겟 메모리 영역에 저장하도록 타겟 비휘발성 메모리 장치를 제어할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도10은 도1, 도5 및 도7의 데이터 저장 장치들(100, 200, 300)이 데이터 저장 장치(2300)로서 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 데이터 저장 장치
110: 컨트롤러
120: 비휘발성 메모리 장치
TMR: 타겟 메모리 영역
TDB: 타겟 데이터 버퍼

Claims (21)

  1. 타겟 메모리 영역 및 상기 타겟 메모리 영역에 대응하는 복수의 레지스터들을 포함하는 제1 비휘발성 메모리 장치; 및
    상기 타겟 메모리 영역에 저장될 제1 데이터의 크기가 상기 타겟 메모리 영역에 대응하는지 여부에 무관하게 상기 제1 데이터를 상기 복수의 레지스터들 중 제1 레지스터들에 저장하기 위해서 제1 데이터 입력 동작을 수행하고, 상기 제1 데이터의 상기 크기가 상기 타겟 메모리 영역에 대응하지 않을 때, 상기 타겟 메모리 영역에 저장될 제2 데이터를 상기 복수의 레지스터들 중 상기 제1 레지스터들에 후속하는 제2 레지스터들에 저장하기 위해서 제2 데이터 입력 동작을 수행하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는, 상기 제2 레지스터들 중 상기 제2 데이터를 저장하기 시작할 레지스터에 대응하는 컬럼 어드레스를 상기 제1 비휘발성 메모리 장치로 전송함으로써 상기 제2 데이터 입력 동작을 수행하는 데이터 저장 장치.
  2. 삭제
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는, 상기 제1 및 제2 데이터 입력 동작들을 통해 상기 제1 비휘발성 메모리 장치로 상기 타겟 메모리 영역에 대응하는 크기의 데이터를 전송한 것으로 판단될 때까지, 후속 데이터에 대해 상기 제2 데이터 입력 동작을 반복하는 데이터 저장 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 컨트롤러는, 상기 타겟 메모리 영역에 대응하는 상기 크기의 상기 데이터를 상기 타겟 메모리 영역에 동시에 저장하도록 상기 제1 비휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    제2 비휘발성 메모리 장치를 더 포함하되,
    상기 컨트롤러는, 상기 제1 비휘발성 메모리 장치를 제어하기 위해서, 상기 제1 비휘발성 메모리 장치에 대응하는 장치 어드레스를 상기 제1 및 제2 비휘발성 메모리 장치들로 전송하는 데이터 저장 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    제2 비휘발성 메모리 장치를 더 포함하되,
    상기 컨트롤러는, 상기 제1 비휘발성 메모리 장치를 제어하기 위해서, 상기 제1 비휘발성 메모리 장치에 대응하는 인에이블 신호를 인에이블시키고, 상기 제2 비휘발성 메모리 장치에 대응하는 인에이블 신호를 디스에이블시키는 데이터 저장 장치.
  8. 타겟 메모리 영역 및 상기 타겟 메모리 영역에 대응하는 복수의 레지스터들을 포함하는 제1 비휘발성 메모리 장치; 및
    상기 타겟 메모리 영역에 제1 데이터와 동시에 저장될 제2 데이터를 획득하였는지 여부에 무관하게 상기 제1 데이터를 상기 복수의 레지스터들 중 제1 레지스터들에 저장하기 위해서 제1 데이터 입력 동작을 수행하고, 상기 제2 데이터를 상기 복수의 레지스터들 중 상기 제1 레지스터들에 후속하는 제2 레지스터들에 저장하기 위해서 제2 데이터 입력 동작을 수행하고, 상기 제1 및 제2 레지스터들에 저장된 상기 제1 및 제2 데이터를 상기 타겟 메모리 영역에 동시에 저장하도록 상기 제1 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는, 상기 제2 레지스터들 중 상기 제2 데이터를 저장하기 시작할 레지스터에 대응하는 컬럼 어드레스를 상기 제1 비휘발성 메모리 장치로 전송함으로써 상기 제2 데이터 입력 동작을 수행하는 데이터 저장 장치.
  9. 삭제
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 컨트롤러는, 상기 제1 및 제2 데이터 입력 동작들을 통해 상기 제1 비휘발성 메모리 장치로 상기 타겟 메모리 영역에 대응하는 크기의 데이터를 전송한 것으로 판단될 때까지, 후속 데이터에 대해 상기 제2 데이터 입력 동작을 반복하는 데이터 저장 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 컨트롤러는, 상기 타겟 메모리 영역에 대응하는 상기 크기의 상기 데이터를 전송한 것으로 판단될 때, 상기 제1 비휘발성 메모리 장치로 전송된 상기 데이터를 상기 타겟 메모리 영역에 동시에 저장하도록 상기 제1 비휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    제2 비휘발성 메모리 장치를 더 포함하되,
    상기 컨트롤러는, 상기 제1 비휘발성 메모리 장치를 제어하기 위해서, 상기 제1 비휘발성 메모리 장치에 대응하는 장치 어드레스를 상기 제1 및 제2 비휘발성 메모리 장치들로 전송하는 데이터 저장 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    제2 비휘발성 메모리 장치를 더 포함하되,
    상기 컨트롤러는, 상기 제1 비휘발성 메모리 장치를 제어하기 위해서, 상기 제1 비휘발성 메모리 장치에 대응하는 인에이블 신호를 인에이블시키고, 상기 제2 비휘발성 메모리 장치에 대응하는 인에이블 신호를 디스에이블시키는 데이터 저장 장치.
  14. 타겟 메모리 영역 및 상기 타겟 메모리 영역에 대응하는 복수의 레지스터들을 포함하는 제1 비휘발성 메모리 장치;
    제2 비휘발성 메모리 장치; 및
    제1 데이터를 상기 복수의 레지스터들 중 제1 레지스터들에 저장하기 위해서 제1 데이터 입력 동작을 수행하고, 제2 데이터를 상기 복수의 레지스터들 중 상기 제1 레지스터들에 후속하는 제2 레지스터들에 저장하기 위해서 제2 데이터 입력 동작을 수행하고, 상기 제1 및 제2 데이터 입력 동작들 사이에 제3 데이터를 상기 제2 비휘발성 메모리 장치로 전송하기 위해서 데이터 입력 동작을 수행하고, 상기 제1 및 제2 레지스터들에 저장된 상기 제1 및 제2 데이터를 상기 타겟 메모리 영역에 동시에 저장하도록 상기 제1 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는, 상기 제2 레지스터들 중 상기 제2 데이터를 저장하기 시작할 레지스터에 대응하는 컬럼 어드레스를 상기 제1 비휘발성 메모리 장치로 전송함으로써 상기 제2 데이터 입력 동작을 수행하는 데이터 저장 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 컨트롤러는, 상기 제2 데이터를 획득하였는지 여부에 무관하게 상기 제1 데이터 입력 동작을 수행하는 데이터 저장 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 컨트롤러는, 상기 제1 데이터의 크기가 상기 타겟 메모리 영역에 대응하는지 여부에 무관하게 상기 제1 데이터 입력 동작을 수행하는 데이터 저장 장치.
  17. 삭제
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 컨트롤러는, 상기 제1 및 제2 데이터 입력 동작들을 통해 상기 제1 비휘발성 메모리 장치로 상기 타겟 메모리 영역에 대응하는 크기의 데이터를 전송한 것으로 판단될 때까지, 후속 데이터에 대해 상기 제2 데이터 입력 동작을 반복하는 데이터 저장 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 컨트롤러는, 상기 타겟 메모리 영역에 대응하는 상기 크기의 상기 데이터를 상기 타겟 메모리 영역에 동시에 저장하도록 상기 제1 비휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 컨트롤러는, 상기 제1 및 제2 비휘발성 메모리 장치들 중 어느 하나를 제어하기 위해서, 상기 어느 하나에 대응하는 장치 어드레스를 상기 제1 및 제2 비휘발성 메모리 장치들로 전송하는 데이터 저장 장치.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 컨트롤러는, 상기 제1 및 제2 비휘발성 메모리 장치들 중 어느 하나를 제어하기 위해서, 상기 어느 하나에 대응하는 인에이블 신호를 인에이블시키고, 상기 제1 및 제2 비휘발성 메모리 장치들 중 다른 하나에 대응하는 인에이블 신호를 디스에이블시키는 데이터 저장 장치.
KR1020160033364A 2016-03-21 2016-03-21 데이터 저장 장치 KR102523965B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160033364A KR102523965B1 (ko) 2016-03-21 2016-03-21 데이터 저장 장치
US15/217,123 US9823853B2 (en) 2016-03-21 2016-07-22 Data storage device including controller for controlling nonvolatile memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160033364A KR102523965B1 (ko) 2016-03-21 2016-03-21 데이터 저장 장치

Publications (2)

Publication Number Publication Date
KR20170109353A KR20170109353A (ko) 2017-09-29
KR102523965B1 true KR102523965B1 (ko) 2023-04-21

Family

ID=59855554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160033364A KR102523965B1 (ko) 2016-03-21 2016-03-21 데이터 저장 장치

Country Status (2)

Country Link
US (1) US9823853B2 (ko)
KR (1) KR102523965B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11119698B2 (en) * 2018-12-03 2021-09-14 SK Hynix Inc. Data storage device capable of parallel writing, operating method thereof, and storage system having the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7412560B2 (en) * 2004-12-16 2008-08-12 Sandisk Corporation Non-volatile memory and method with multi-stream updating
US7889571B2 (en) * 2008-01-09 2011-02-15 Unity Semiconductor Corporation Buffering systems methods for accessing multiple layers of memory in integrated circuits
JP2008300018A (ja) * 2007-06-04 2008-12-11 Panasonic Corp 不揮発性メモリおよびその書き換え方法
KR101424176B1 (ko) * 2008-03-21 2014-07-31 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
KR101734199B1 (ko) * 2010-12-29 2017-05-24 삼성전자주식회사 멀티-비트 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 동작 방법
KR20130060795A (ko) 2011-11-30 2013-06-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US8949491B1 (en) 2013-07-11 2015-02-03 Sandisk Technologies Inc. Buffer memory reservation techniques for use with a NAND flash memory

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
일본공개특허 제2008-300018호(2008.12.11.) 1부.*
일본공표특허 제2008-524711호(2008.07.10.) 1부.*
한국공개특허 제10-2009-0100884호(2009.09.24.) 1부.*
한국공개특허 제10-2012-0076083호(2012.07.09.) 1부.*

Also Published As

Publication number Publication date
KR20170109353A (ko) 2017-09-29
US9823853B2 (en) 2017-11-21
US20170269833A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
US11157180B2 (en) Computing systems including storage devices controlled by hosts
US10852973B2 (en) Data storage device and operating method thereof
US10909031B2 (en) Memory system and operating method thereof
US10346052B2 (en) Memory system with priority processing and operating method thereof
US10621087B2 (en) Operating method of data storage device
KR20160024546A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20170357466A1 (en) Data storage device and operating method thereof
KR102558947B1 (ko) 데이터 저장 장치
KR102526104B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10552333B2 (en) Data storage device and operating method thereof
KR102523965B1 (ko) 데이터 저장 장치
KR20170139730A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10037151B2 (en) Data storage device performing pattern identification operation, operating method thereof, and data processing system including the same
KR20180081239A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190033921A (ko) 스토리지 장치 및 그 동작 방법
US10459842B1 (en) Data storage system with configurable prefetch buffers
US10437475B2 (en) Data storage device and operating method thereof
KR102655347B1 (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant