KR102349381B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102349381B1
KR102349381B1 KR1020170061105A KR20170061105A KR102349381B1 KR 102349381 B1 KR102349381 B1 KR 102349381B1 KR 1020170061105 A KR1020170061105 A KR 1020170061105A KR 20170061105 A KR20170061105 A KR 20170061105A KR 102349381 B1 KR102349381 B1 KR 102349381B1
Authority
KR
South Korea
Prior art keywords
data
processing unit
write
command
read command
Prior art date
Application number
KR1020170061105A
Other languages
English (en)
Other versions
KR20180126656A (ko
Inventor
지승구
구덕회
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170061105A priority Critical patent/KR102349381B1/ko
Priority to US15/837,664 priority patent/US10346052B2/en
Priority to CN201711474237.3A priority patent/CN108958642B/zh
Publication of KR20180126656A publication Critical patent/KR20180126656A/ko
Application granted granted Critical
Publication of KR102349381B1 publication Critical patent/KR102349381B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/5021—Priority
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

데이터 저장 장치는 비휘발성 메모리 장치; 및 호스트 장치로부터 전송된 제1 데이터의 라이트 요청을 처리하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 상기 라이트 요청에 근거하여, 최우선 순위가 부여된 리드 커맨드를 생성하도록 구성된 제1 처리부; 및 상기 최우선 순위에 따라 상기 리드 커맨드를 처리함으로써 상기 제1 데이터의 구식 데이터를 포함하는 제2 데이터를 상기 비휘발성 메모리 장치로부터 리드하도록 구성된 제2 처리부를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 비정렬 라이트 요청의 처리 속도를 향상시킨 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 비휘발성 메모리 장치; 및 호스트 장치로부터 전송된 제1 데이터의 라이트 요청을 처리하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 상기 라이트 요청에 근거하여, 최우선 순위가 부여된 리드 커맨드를 생성하도록 구성된 제1 처리부; 및 상기 최우선 순위에 따라 상기 리드 커맨드를 처리함으로써 상기 제1 데이터의 구식 데이터를 포함하는 제2 데이터를 상기 비휘발성 메모리 장치로부터 리드하도록 구성된 제2 처리부를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 비휘발성 메모리 장치; 및 호스트 장치로부터 전송된 제1 데이터의 라이트 요청을 처리하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 최우선 큐 및 노멀 큐; 상기 라이트 요청에 근거하여 리드 커맨드를 상기 최우선 큐에 저장하고 라이트 커맨드를 상기 노멀 큐에 저장하도록 구성된 제1 처리부; 및 상기 최우선 큐를 상기 노멀 큐보다 먼저 처리하도록 구성된 제2 처리부를 포함하고, 상기 제2 처리부는, 상기 리드 커맨드에 근거하여 상기 제1 데이터의 구식 데이터를 포함하는 제2 데이터를 상기 비휘발성 메모리 장치로부터 리드할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 호스트 장치로부터 제1 데이터에 대한 라이트 요청을 수신하는 단계; 상기 라이트 요청에 근거하여 최우선 순위가 부여된 리드 커맨드를 생성하는 단계; 상기 라이트 요청에 근거하여 라이트 커맨드를 생성하는 단계; 상기 최우선 순위에 따라 상기 리드 커맨드를 처리함으로써, 상기 제1 데이터의 구식 데이터를 포함하는 제2 데이터를 상기 비휘발성 메모리 장치로부터 리드하는 단계; 및 상기 제2 데이터에 근거하여 상기 라이트 커맨드를 처리함으로써 상기 제1 데이터를 상기 비휘발성 메모리 장치에 라이트하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 비정렬 라이트 요청의 처리 속도를 향상시킬 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 컨트롤러의 어드레스 맵핑 방법을 예시적으로 도시하는 도면,
도3은 제1 데이터의 비정렬된 라이트 요청을 처리하는 방법을 예시적으로 도시하는 도면,
도4는 도1의 컨트롤러가 비정렬된 라이트 요청을 처리하는 방법을 상세하게 도시한 도면,
도5는 도1의 컨트롤러가 정렬된 라이트 요청을 처리하는 방법을 상세하게 도시한 도면,
도6은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 호스트 장치(미도시)의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 예를 들어, 컨트롤러(100)는 호스트 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(200)에 데이터를 저장할 수 있다. 이때, 컨트롤러(100)는 라이트 요청된 데이터(이하, 라이트 데이터)가 비정렬된(unaligned) 데이터인지 또는 정렬된(aligned) 데이터인지에 따라 라이트 동작을 다른 방식으로 수행할 수 있다. 여기서 비정렬된 데이터는 데이터의 섹터 어드레스들이 물리 어드레스들에 비정렬되는 데이터이고, 정렬된 데이터는 섹터 어드레스들이 물리 어드레스들에 정렬되는 데이터일 수 있다. 섹터 어드레스는 호스트 장치가 데이터에 대응시킨 어드레스이고, 물리 어드레스는 비휘발성 메모리 장치(200)에서의 실제 어드레스일 수 있다. 아래서 자세히 살펴볼 바와 같이, 비정렬된 데이터의 크기는 단일의 물리 어드레스에 대응하는 데이터의 크기보다 작을 수 있다.
나아가, 호스트 장치의 라이트 요청은 정렬된 라이트 요청과 비정렬된 라이트 요청으로 구분될 수 있다. 정렬된 라이트 요청은, 라이트 데이터가 정렬된 데이터만을 포함하는 라이트 요청일 수 있다. 비정렬된 라이트 요청은, 라이트 데이터 중 적어도 일부가 비정렬된 데이터인 라이트 요청일 수 있다.
후술될 바와 같이, 컨트롤러(100)는 비정렬된 데이터를 비휘발성 메모리 장치(200)에 라이트하기 위해 정렬된 데이터와 비교하여 보다 복잡한 절차들을 필요로 할 수 있다. 본 발명의 컨트롤러(100)는 비정렬된 데이터를 라이트하는 데 너무 긴 시간이 소요되지 않도록, 라이트 동작에 관련된 일부 동작을 최우선 순위로 처리할 수 있다.
컨트롤러(100)는 제1 처리부(110), 제2 처리부(120), 최우선 큐(130), 노멀 큐(140) 및 버퍼(150)를 포함할 수 있다.
제1 처리부(110)는 호스트 장치로부터 전송된 라이트 요청 및 리드 요청과 같은 호스트 요청에 근거하여 제2 처리부(120)가 실행할 커맨드를 생성할 수 있다. 제1 처리부(110)는, 제2 처리부(120)가 우선 순위에 따라 커맨드를 실행하도록 생성한 커맨드를 최우선 큐(130) 또는 노멀 큐(140)에 저장할 수 있다.
특히, 제1 처리부(110)는 호스트 장치의 비정렬된 라이트 요청에 근거하여 비정렬된 데이터에 관한 리드 커맨드를 생성하고 최우선 큐(130)에 저장할 수 있다. 비정렬된 데이터에 관한 리드 커맨드는 제2 처리부(120)로 하여금 비정렬된 데이터의 구식 데이터를 포함하는 소스 데이터를 비휘발성 메모리 장치(200)로부터 리드하도록 하기 위한 것일 수 있다. 이때, 구식 데이터는 비정렬된 데이터와 동일한 섹터 어드레스들에 대응하는 데이터이고, 따라서, 비정렬된 데이터는 해당 섹터 어드레스들에 대해 구식 데이터보다 최신 데이터일 수 있다. 그리고, 구식 데이터가 물리 어드레스에 비정렬되는 것과 달리, 소스 데이터는 물리 어드레스에 정렬될 수 있다. 다른 말로 하면, 소스 데이터는 어떤 단일의 물리 어드레스에 대응할 수 있다.
그리고, 제1 처리부(110)는 리드 커맨드를 최우선 큐(130)에 저장한 뒤, 비정렬된 라이트 요청에 근거하여 비정렬된 데이터에 관한 스페셜 라이트 커맨드를 생성하고 노멀 큐(140)에 저장할 수 있다. 스페셜 라이트 커맨드는 제2 처리부(120)로 하여금 리드 커맨드에 의해 리드된 소스 데이터에서 구식 데이터를 비정렬된 데이터로 교체함으로써 수정된 소스 데이터를 생성하고, 수정된 소스 데이터를 비휘발성 메모리 장치(200)에 라이트하도록 하기 위한 것일 수 있다.
또한, 제1 처리부(110)는 정렬된 라이트 요청에 근거하여 정렬된 데이터에 관한 노멀 라이트 커맨드를 생성하고 노멀 큐(140)에 저장할 수 있다. 그리고, 제1 처리부(110)는 비정렬된 라이트 요청을 수신할 때도 라이트 데이터가 정렬된 데이터를 포함하면, 해당 정렬된 데이터에 관한 노멀 라이트 커맨드를 생성하고 노멀 큐(140)에 저장할 수 있다. 노멀 라이트 커맨드는 제2 처리부(120)로 하여금 정렬된 데이터의 구식 데이터를 리드 및 교체할 필요없이 정렬된 데이터를 비휘발성 메모리 장치(200)에 라이트하기 위한 것일 수 있다. 정렬된 데이터의 구식 데이터는 하나 이상의 물리 어드레스들에 정렬되고 대응되므로, 따라서, 물리 어드레스 단위로 단지 무효화될 수 있다.
제2 처리부(120)는 최우선 큐(130)에 저장된 커맨드를 노멀 큐(140)에 저장된 커맨드보다 우선적으로 처리할 수 있다. 따라서, 제2 처리부(120)는 최우선 큐(130)에 비정렬된 데이터에 관한 리드 커맨드가 저장되면, 노멀 큐(140)에 저장된 커맨드들보다 해당 리드 커맨드를 우선적으로 처리할 수 있다. 제2 처리부(120)는 리드 커맨드에 근거하여 비정렬된 데이터의 구식 데이터를 포함하는 소스 데이터를 비휘발성 메모리 장치(200)로부터 리드할 수 있다. 한편, 최우선 큐(130)에 복수의 커맨드들이 저장되어 있을 때, 제2 처리부(120)는 최우선 큐(130)의 커맨드들을 저장된 순서대로 순차적으로 처리할 수 있다.
제2 처리부(120)는 최우선 큐(130)의 커맨드들을 모두 처리한 뒤 노멀 큐(140)에 저장된 커맨드들을 처리할 수 있다. 만일 노멀 큐(140)에 동일한 우선 순위를 가지는 복수의 커맨드들이 있을 때, 제2 처리부(120)는 노멀 큐(140)의 커맨드들을 저장된 순서대로 순차적으로 처리할 수 있다. 따라서, 제2 처리부(120)는 노멀 큐(140)에 저장된 스페셜 라이트 커맨드를 노멀 큐(140)에서의 처리 순서에 따라 처리할 수 있다. 제2 처리부(120)는 스페셜 라이트 커맨드에 근거하여 소스 데이터에서 구식 데이터를 비정렬된 데이터로 교체함으로써 수정된 소스 데이터를 생성하고, 수정된 소스 데이터를 비휘발성 메모리 장치(200)에 라이트할 수 있다.
최우선 큐(130)는 노멀 큐(140)에 저장된 커맨드보다 높은 우선 순위의 커맨드를 저장할 수 있다. 예를 들어, 최우선 큐(130)는 상술한 바와 같이 비정렬된 데이터에 관한 리드 커맨드를 저장할 수 있다.
노멀 큐(140)는 최우선 큐(130)에 저장된 커맨드보다 낮은 우선 순위의 커맨드를 저장할 수 있다. 예를 들어, 노멀 큐(140)는 비정렬된 데이터에 관한 스페셜 라이트 커맨드를 저장할 수 있다. 또한, 노멀 큐(140)는 정렬된 데이터에 관한 노멀 라이트 커맨드 및 단순한 리드 요청에 근거한 리드 커맨드 등 기타 커맨드들을 저장할 수 있다.
버퍼(150)는 호스트 장치 및 비휘발성 메모리 장치(200) 사이에서 전송되는 데이터를 저장할 수 있다.
비휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다. 비휘발성 메모리 장치(200)는 컨트롤러(100)가 제공한 물리 어드레스에 대해 라이트 동작 및 리드 동작을 수행할 수 있다.
비휘발성 메모리 장치는 복수의 메모리 셀들(미도시)을 포함할 수 있다. 복수의 메모리 셀들은, 잘 알려진 바와 같이, 2차원 어레이 또는 3차원 어레이로 배치될 수 있다. 메모리 셀들 각각은, 하나 이상의 비트들을 저장할 수 있다. 예를 들어, 메모리 셀이 SLC(Single Level Cell)일 때 메모리 셀 당 1비트가 저장되고, 메모리 셀이 MLC(Multi Level Cell)일 때 메모리 셀 당 2비트들 이상이 저장될 수 있다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도1은 데이터 저장 장치(10)가 1개의 비휘발성 메모리 장치(200)를 포함하는 것으로 도시하나, 데이터 저장 장치(10)에 포함되는 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
도2는 컨트롤러(100)의 어드레스 맵핑 방법을 예시적으로 도시하는 도면이다.
도2를 참조하면, 호스트 장치는 제1 데이터 크기, 예를 들어, 512byte의 단위로 데이터에 섹터 어드레스(SA)를 할당하여 라이트 요청을 전송할 수 있다. 그리고, 컨트롤러(100)는 제1 데이터 크기보다 큰 제2 데이터 크기, 예를 들어, 4Kbyte의 단위로 어드레스를 관리할 수 있다.
구체적으로, 컨트롤러(100)는 연속적인 섹터 어드레스들(SA)을 제2 데이터 크기의 단위로 논리 어드레스(LA)로 변환할 수 있다. 예를 들어, "0"부터 "7"의 연속적인 섹터 어드레스들(SA)은 논리 어드레스(LA) "0"으로 변환될 수 있고, "8"부터 "15"의 연속적인 섹터 어드레스들(SA)은 논리 어드레스(LA) "1"로 변환될 수 있다. 즉, 섹터 어드레스(SA)는 제2 데이터 크기에 대한 제1 데이터 크기의 비율에 따라 간단한 산술, 예를 들어, 나눗셈을 통해 논리 어드레스(LA)로 변환될 수 있다. 소정 섹터 어드레스(SA)에 대응하는 데이터는 섹터 어드레스(SA)로부터 변환된 논리 어드레스(LA)에 대응될 수 있다.
그리고, 컨트롤러(100)는 논리 어드레스(LA)를 제2 데이터 크기, 즉, 4Kbyte의 단위의 물리 어드레스(PA)에 맵핑할 수 있다. 비휘발성 메모리 장치(200)에서 물리 어드레스(PA)가 가리키는 메모리 영역은 물리 어드레스(PA)에 맵핑된 논리 어드레스(LA)의 데이터를 저장할 수 있다. 논리 어드레스(LA)와 물리 어드레스(PA)의 맵핑 관계는 맵 데이터를 통해 관리될 수 있다.
상술한 바와 같이, 라이트 데이터에 할당된 하나 이상의 섹터 어드레스들(SA)이 물리 어드레스들(PA)에 정렬될 때, 해당 라이트 요청은 정렬된 라이트 요청일 것이다. 예를 들어, "0"부터 "7" 및/또는 "8"부터 "15"의 섹터 어드레스들(SA)에 대한 라이트 요청은 정렬된 라이트 요청일 것이다. 또한, 해당 라이트 데이터는 정렬된 데이터일 것이다.
반면에, 라이트 데이터에 할당된 하나 이상의 섹터 어드레스들(SA)이 물리 어드레스들(PA)에 비정렬될 때, 해당 라이트 요청은 비정렬된 라이트 요청일 것이다. 예를 들어, "2" 및 "3"의 섹터 어드레스들(SA)에 대한 라이트 요청은 비정렬된 라이트 요청일 것이다.
또한, "4"부터 "15"의 섹터 어드레스들(SA)에 대한 라이트 요청도 비정렬된 라이트 요청일 것이다. 다만, 라이트 데이터 중 "8"부터 "15"의 섹터 어드레스들(SA)의 데이터는 정렬된 데이터이고, "4"부터 "7"의 섹터 어드레스들(SA)의 데이터는 비정렬된 데이터이다. 즉, 라이트 데이터는 정렬 데이터와 비정렬 데이터를 포함할 수 있다. 따라서, 컨트롤러(100)는 라이트 데이터 중 정렬된 데이터는 정렬된 라이트 요청을 처리하는 방식과 동일하게 라이트하고, 비정렬된 데이터는 후술되는 방식에 따라 라이트할 수 있다.
도3은 비정렬된 데이터(DT1)를 라이트하는 방법을 예시적으로 도시하는 도면이다.
도3을 참조하면 단계(S1)에서, 호스트 장치는, 예를 들어, 2Kbyte의 비정렬된 데이터(DT1)에 대해 연속하는 4개의 "4"부터 "7"의 섹터 어드레스들(SA)을 할당하고 비정렬된 라이트 요청을 전송할 수 있다. "4"부터 "7"의 섹터 어드레스들(SA)은 도2의 변환 규칙에 따라 논리 어드레스(LA) "0"으로 변환될 것이다.
단계(S2)에서, 컨트롤러(100)는 비정렬된 라이트 요청에 근거하여 비정렬된 데이터(DT1)의 구식 데이터(ODT1)를 포함하는 소스 데이터(SDT1)를 비휘발성 메모리 장치(200)로부터 리드할 수 있다. 구식 데이터(ODT1)는 앞서 "4"부터 "7"의 섹터 어드레스들(SA)이 할당되고 비휘발성 메모리 장치(200)에 라이트된 데이터일 수 있다. 그리고, 논리 어드레스(LA) "0"이 소정 물리 어드레스(PA) "15"에 맵핑되었을 때, 소스 데이터(SDT1)는 물리 어드레스(PA) "15"의 메모리 영역으로부터 리드될 수 있다. 즉, 소스 데이터(SDT1)는 앞서 "0"부터 "7"의 섹터 어드레스들(SA)이 할당되고 비휘발성 메모리 장치(200)에 라이트된 데이터일 수 있다. 소스 데이터(SDT1)는 물리 어드레스(PA)에 정렬되고, 그 크기는 단일의 물리 어드레스(PA)에 대응하는 4 Kbyte일 수 있다.
단계(S3)에서, 컨트롤러(100)는 소스 데이터(SDT1)에서 구식 데이터(ODT1)를 비정렬된 데이터(DT1)로 교체함으로써 수정된 소스 데이터(MDT1)를 생성하고, 수정된 소스 데이터(MDT1)를 비휘발성 메모리 장치(200)에 라이트할 수 있다. 수정된 소스 데이터(MDT1)는, 예를 들어, 새로운 물리 어드레스(PA) "21"의 메모리 영역에 라이트될 수 있다. 물리 어드레스(PA) "15"의 메모리 영역에 저장된 소스 데이터(SDT1)는 무효화되고, 추후 소거될 수 있다. 이로써 비정렬된 라이트 요청은 완료될 수 있다.
한편, 정렬된 데이터를 라이트하는 것은 소스 데이터의 리드 및 구식 데이터의 교체를 필요로 하지 않는다. 예를 들어, "0"부터 "7"의 섹터 어드레스들(SA)의 정렬된 데이터에 대한 정렬된 라이트 요청을 수신한 경우, 정렬된 데이터는 비휘발성 메모리 장치(200)에 그대로 라이트될 수 있다. 그리고, 정렬된 데이터의 구식 데이터(이 경우, 도3의 소스 데이터(SDT1) 전체가 구식 데이터가 될 것이다.)가 물리 어드레스 단위로 무효화될 수 있다. 즉, 정렬된 데이터는 물리 어드레스 단위로 무효화가 가능하므로, 도3에 도시된 바와 같이, 소스 데이터(SDT1)에서 구식 데이터(ODT1)를 제외한 나머지 유효한 데이터를 유지시키기 위한 방법으로 라이트될 필요가 없다.
정리하면, 컨트롤러(100)는 비정렬된 데이터를 라이트하기 위해서, 구식 데이터(ODT1)를 포함하는 소스 데이터(SDT1)를 일단 먼저 리드해야만 한다. 이러한 리드 동작은 비정렬된 라이트 요청의 처리 완료를 지연시킬 수 있고, 결과적으로 데이터 저장 장치(10)의 동작 성능을 하락시킬 수 있다.
도4는 도1의 컨트롤러(100)가 비정렬된 데이터(DT1)를 포함하는 비정렬된 라이트 요청(WRQ1)을 처리하는 방법을 상세하게 도시한 도면이다. 비정렬된 라이트 요청(WRQ1)의 라이트 데이터는 비정렬된 데이터(DT1) 외에 정렬된 데이터도 포함할 수 있지만, 정렬된 데이터의 라이트 방법은 도4에서는 생략되고, 도5에 도시된 바와 유사하게 수행될 것이다.
도4를 참조하면, 단계(S11)에서, 제1 처리부(110)는 호스트 장치로부터 비정렬된 데이터(DT1)에 대한 비정렬 라이트 요청(WRQ1)을 수신할 수 있다. 비정렬된 데이터(DT1)는 버퍼(150)에 저장될 수 있다. 비정렬 라이트 요청(WRQ1)은 비정렬된 데이터(DT1)에 할당된 섹터 어드레스에 관한 정보를 포함할 수 있다.
단계(S12)에서, 제1 처리부(110)는 비정렬된 데이터(DT1)의 섹터 어드레스로부터 변환된 논리 어드레스에 근거하여 리드 커맨드(RCMD)를 생성하고, 리드 커맨드(RCMD)를 최우선 큐(130)에 저장할 수 있다.
이어서 단계(S13)에서, 제1 처리부(110)는 논리 어드레스에 근거하여 스페셜 라이트 커맨드(WCMD1)를 생성하고, 스페셜 라이트 커맨드(WCMD1)를 노멀 큐(140)에 저장할 수 있다.
상술한 바와 같이, 제2 처리부(120)는 최우선 큐(130)를 노멀 큐(140)보다 우선하여 처리할 수 있다. 따라서, 단계(S14)에서, 제2 처리부(120)는 노멀 큐(140)에 어떤 커맨드들이 저장되어 있더라도 최우선 큐(130)에 저장된 리드 커맨드(RCMD)를 우선적으로 처리하기 위해 리드 커맨드(RCMD)를 최우선 큐(130)로부터 리드할 수 있다.
단계(S15)에서, 제2 처리부(120)는 맵 데이터(MAP)를 참조하여 리드 커맨드(RCMD)의 논리 어드레스에 맵핑된 물리 어드레스를 결정하고, 비휘발성 메모리 장치(200)가 물리 어드레스의 메모리 영역에 대해 리드 동작을 수행하도록 제어할 수 있다. 비휘발성 메모리 장치(200)는 비정렬된 데이터(DT1)의 구식 데이터를 포함하는 소스 데이터(SDT1)를 리드할 것이다.
단계(S16)에서, 제2 처리부(120)는 비휘발성 메모리 장치(200)로부터 소스 데이터(SDT1)를 수신할 수 있다. 소스 데이터(SDT1)는 버퍼(150)에 저장될 수 있다.
단계(S17)에서, 최우선 큐(130)에 다른 커맨드가 없다면, 제2 처리부(120)는 노멀 큐(140)에 저장된 스페셜 라이트 커맨드(WCMD1)를 처리하기 위해 스페셜 라이트 커맨드(WCMD1)를 노멀 큐(140)로부터 리드할 수 있다. 만일 노멀 큐(140)에 스페셜 라이트 커맨드(WCMD1)와 동일한 우선순위를 가지고 먼저 저장된 다른 커맨드들이 있을 때, 제2 처리부(120)는 노멀 큐(140)에 저장된 순서대로 노멀 큐(140)의 커맨드들을 순차적으로 처리한 뒤 스페셜 라이트 커맨드(WCMD1)를 처리할 수 있다.
단계(S18)에서, 제2 처리부(120)는 버퍼(150)에 저장된 소스 데이터(SDT1)에서 구식 데이터를 비정렬된 데이터(DT1)로 교체할 수 있다.
단계(S19)에서, 제2 처리부(120)는 비휘발성 메모리 장치(200)가 새로운 물리 어드레스의 메모리 영역에 수정된 소스 데이터(MDT1)를 라이트하도록 제어하고, 맵 데이터(MAP)에서 비정렬된 데이터(DT1)의 논리 어드레스에 새로운 물리 어드레스를 맵핑시킬 수 있다.
도5는 도1의 컨트롤러(100)가 정렬된 라이트 요청(WRQ2)을 처리하는 방법을 상세하게 도시한 도면이다.
도5를 참조하면, 단계(S21)에서, 제1 처리부(110)는 호스트 장치로부터 정렬된 데이터(DT2)의 라이트 요청(WRQ2)을 수신할 수 있다. 정렬된 데이터(DT2)는 버퍼(150)에 저장될 수 있다. 라이트 요청(WRQ2)은 정렬된 데이터(DT2)에 할당된 섹터 어드레스에 관한 정보를 포함할 수 있다.
단계(S22)에서, 제1 처리부(110)는 정렬된 데이터(DT2)의 섹터 어드레스로부터 변환된 논리 어드레스에 근거하여 노멀 라이트 커맨드(WCMD2)를 생성하고, 노멀 라이트 커맨드(WCMD2)를 노멀 큐(140)에 저장할 수 있다.
단계(S23)에서, 제2 처리부(120)는 만일 최우선 큐(130)에 어떤 커맨드도 없다면, 노멀 큐(140)에 저장된 노멀 라이트 커맨드(WCMD2)를 처리하기 위해 노멀 라이트 커맨드(WCMD2)를 노멀 큐(140)로부터 리드할 수 있다. 만일 노멀 큐(140)에 노멀 라이트 커맨드(WCMD2)와 동일한 우선순위를 가지고 먼저 저장된 다른 커맨드들이 있을 때, 제2 처리부(120)는 노멀 큐(140)에 저장된 순서대로 노멀 큐(140)의 커맨드들을 순차적으로 처리한 뒤 노멀 라이트 커맨드(WCMD2)를 처리할 수 있다.
단계(S24)에서, 제2 처리부(120)는 비휘발성 메모리 장치(200)가 새로운 물리 어드레스의 메모리 영역에 정렬된 데이터(DT2)를 라이트하도록 제어하고, 맵 데이터(MAP)에서 정렬된 데이터(DT2)의 논리 어드레스에 새로운 물리 어드레스를 맵핑시킬 수 있다.
도6은 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 프로세서(2100)는 도1 내지 도5에서 설명된 호스트 장치와 같이 동작할 수 있다. 즉, 메인 프로세서(2100)는 데이터 저장 장치(2300)에 데이터를 저장하기 위해 비정렬된 라이트 요청 및 정렬된 라이트 요청을 전송할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
110: 제1 처리부
120: 제2 처리부
130: 최우선 큐
140: 노멀 큐
150: 버퍼
200: 비휘발성 메모리 장치

Claims (15)

  1. 비휘발성 메모리 장치; 및
    호스트 장치로부터 전송된 제1 데이터의 라이트 요청을 처리하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는,
    상기 라이트 요청에 근거하여 라이트 커맨드 및 상기 라이트 커맨드의 우선 순위보다 높은 우선 순위를 가지는 리드 커맨드를 모두 생성하도록 구성된 제1 처리부; 및
    상기 라이트 커맨드를 처리하기 전에 상기 높은 우선 순위에 따라 상기 리드 커맨드를 처리함으로써, 상기 제1 데이터의 구식 데이터를 포함하는 제2 데이터를 상기 비휘발성 메모리 장치로부터 리드하도록 구성된 제2 처리부를 포함하는 데이터 저장 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 처리부는 상기 리드 커맨드를 최우선 큐에 저장하고,
    상기 제2 처리부는 상기 최우선 큐에 저장된 커맨드들을 다른 커맨드보다 우선적으로 처리하는 데이터 저장 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2 처리부는, 상기 라이트 커맨드에 근거하여, 상기 구식 데이터를 상기 제1 데이터로 교체하여 수정된 제2 데이터를 생성하고 상기 수정된 제2 데이터를 상기 비휘발성 메모리 장치에 라이트하는 데이터 저장 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 제1 처리부는, 상기 라이트 커맨드에 상기 높은 우선 순위보다 낮은 우선 순위를 부여하는 데이터 저장 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 제2 처리부는, 상기 높은 우선 순위가 부여된 커맨드가 없을 때 상기 낮은 우선 순위가 부여된 하나 이상의 커맨드들을 생성된 순서대로 처리하는 데이터 저장 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 처리부는, 상기 호스트 장치에 의해 상기 제1 데이터에 할당된 하나 이상의 섹터 어드레스들이 상기 비휘발성 메모리 장치의 물리 어드레스들에 비정렬될 때, 상기 리드 커맨드를 생성하는 데이터 저장 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2 처리부는, 상기 리드 커맨드에 근거하여, 상기 제1 데이터의 하나 이상의 섹터 어드레스들을 논리 어드레스로 변환하고, 맵 데이터를 참조하여 상기 논리 어드레스에 맵핑된 물리 어드레스를 결정하고, 상기 물리 어드레스의 메모리 영역으로부터 상기 제2 데이터를 리드하는 데이터 저장 장치.
  8. 비휘발성 메모리 장치; 및
    호스트 장치로부터 전송된 제1 데이터의 라이트 요청을 처리하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는,
    최우선 큐 및 노멀 큐;
    상기 라이트 요청에 근거하여 라이트 커맨드 및 상기 라이트 커맨드의 우선 순위보다 높은 우선 순위를 가지는 리드 커맨드를 모두 생성하고, 상기 리드 커맨드를 상기 최우선 큐에 저장하고 상기 라이트 커맨드를 상기 노멀 큐에 저장하도록 구성된 제1 처리부; 및
    상기 최우선 큐를 상기 노멀 큐보다 먼저 처리하도록 구성된 제2 처리부를 포함하고,
    상기 제2 처리부는, 상기 리드 커맨드에 근거하여 상기 제1 데이터의 구식 데이터를 포함하는 제2 데이터를 상기 비휘발성 메모리 장치로부터 리드하는 데이터 저장 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제2 처리부는, 상기 라이트 커맨드에 근거하여, 상기 구식 데이터를 상기 제1 데이터로 교체하여 수정된 제2 데이터를 생성하고 상기 수정된 제2 데이터를 상기 비휘발성 메모리 장치에 라이트하는 데이터 저장 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 처리부는, 상기 호스트 장치에 의해 상기 제1 데이터에 할당된 하나 이상의 섹터 어드레스들이 상기 비휘발성 메모리 장치의 물리 어드레스들에 비정렬될 때, 상기 리드 커맨드를 생성하는 데이터 저장 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제2 처리부는, 상기 리드 커맨드에 근거하여, 제1 데이터의 하나 이상의 섹터 어드레스들을 논리 어드레스로 변환하고, 맵 데이터를 참조하여 상기 논리 어드레스에 맵핑된 물리 어드레스를 결정하고, 상기 물리 어드레스의 메모리 영역으로부터 상기 제2 데이터를 리드하는 데이터 저장 장치.
  12. 호스트 장치로부터 제1 데이터에 대한 라이트 요청을 수신하는 단계;
    상기 라이트 요청에 근거하여 최우선 순위가 부여된 리드 커맨드를 생성하는 단계;
    상기 라이트 요청에 근거하여 라이트 커맨드를 생성하는 단계;
    상기 최우선 순위에 따라 상기 리드 커맨드를 처리함으로써, 상기 제1 데이터의 구식 데이터를 포함하는 제2 데이터를 비휘발성 메모리 장치로부터 리드하는 단계; 및
    상기 제2 데이터에 근거하여 상기 라이트 커맨드를 처리함으로써 상기 제1 데이터를 상기 비휘발성 메모리 장치에 라이트하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 리드 커맨드를 최우선 큐에 저장하는 단계를 더 포함하되,
    상기 최우선 큐에 저장된 커맨드들은 다른 커맨드보다 우선적으로 처리되는 데이터 저장 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 라이트하는 단계는,
    상기 제2 데이터에서 상기 구식 데이터를 상기 제1 데이터로 교체하여 수정된 제2 데이터를 생성하고 상기 수정된 제2 데이터를 상기 비휘발성 메모리 장치에 라이트하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 리드 커맨드를 생성하는 단계는,
    상기 호스트 장치에 의해 상기 제1 데이터에 할당된 하나 이상의 섹터 어드레스들이 상기 비휘발성 메모리 장치의 물리 어드레스들에 비정렬되는지 여부를 판단하는 단계; 및
    판단 결과에 따라 상기 리드 커맨드를 생성하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
KR1020170061105A 2017-05-17 2017-05-17 데이터 저장 장치 및 그것의 동작 방법 KR102349381B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170061105A KR102349381B1 (ko) 2017-05-17 2017-05-17 데이터 저장 장치 및 그것의 동작 방법
US15/837,664 US10346052B2 (en) 2017-05-17 2017-12-11 Memory system with priority processing and operating method thereof
CN201711474237.3A CN108958642B (zh) 2017-05-17 2017-12-29 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170061105A KR102349381B1 (ko) 2017-05-17 2017-05-17 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180126656A KR20180126656A (ko) 2018-11-28
KR102349381B1 true KR102349381B1 (ko) 2022-01-13

Family

ID=64271655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170061105A KR102349381B1 (ko) 2017-05-17 2017-05-17 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10346052B2 (ko)
KR (1) KR102349381B1 (ko)
CN (1) CN108958642B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202004504A (zh) * 2018-05-24 2020-01-16 韓商愛思開海力士有限公司 記憶體裝置、記憶體裝置的控制方法及記錄媒體
KR20210013483A (ko) * 2019-07-26 2021-02-04 삼성전자주식회사 불휘발성 메모리 모듈을 포함하는 스토리지 시스템 및 불휘발성 메모리 모듈의 동작 방법
US11513736B2 (en) * 2021-03-08 2022-11-29 Western Digital Technologies, Inc. Revised host command generation for unaligned access
KR102553878B1 (ko) * 2021-11-25 2023-07-10 삼성전자주식회사 비휘발성 메모리 기반의 저장 장치, 장치 컨트롤러 및 방법
CN114911426B (zh) * 2022-07-15 2022-10-18 北谷电子有限公司 一种数据存储方法、存储器件和高空车

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719052B (zh) * 2009-12-22 2012-05-02 成都市华为赛门铁克科技有限公司 一种写数据的方法、装置及系统
US9898402B2 (en) * 2011-07-01 2018-02-20 Micron Technology, Inc. Unaligned data coalescing
US8924631B2 (en) * 2011-09-15 2014-12-30 Sandisk Technologies Inc. Method and system for random write unalignment handling
JP2013077278A (ja) * 2011-09-16 2013-04-25 Toshiba Corp メモリ・デバイス
CN103544118B (zh) * 2012-07-17 2016-09-14 群联电子股份有限公司 存储器储存装置、其存储器控制器与数据写入方法
KR20140032789A (ko) 2012-09-07 2014-03-17 삼성전자주식회사 불휘발성 메모리 장치의 컨트롤러 및 그것의 커멘드 스케줄링 방법
CN104866428B (zh) * 2014-02-21 2018-08-31 联想(北京)有限公司 数据存取方法和数据存取装置
KR20160003530A (ko) * 2014-07-01 2016-01-11 삼성전자주식회사 내장 저장 장치, 이와 통신 가능한 외장 저장 장치, 및 이를 포함하는 데이터 처리 시스템

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국공개특허 제10-2016-0003530호(2016.01.11.) 1부.*

Also Published As

Publication number Publication date
US20180335943A1 (en) 2018-11-22
CN108958642A (zh) 2018-12-07
KR20180126656A (ko) 2018-11-28
US10346052B2 (en) 2019-07-09
CN108958642B (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
KR102349381B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US9135167B2 (en) Controller, data storage device and data storage system having the controller, and data processing method
US11030094B2 (en) Apparatus and method for performing garbage collection by predicting required time
JP5907255B2 (ja) Ｌｓｂ及びｍｓｂページにおける選択的データ記憶
US11630766B2 (en) Memory system and operating method thereof
US8984219B2 (en) Data storage device and method of writing data in the same
US11042305B2 (en) Memory system and method for controlling nonvolatile memory
JP2019185596A (ja) メモリシステムおよび制御方法
CN110865770B (zh) 存储器系统
US11392309B2 (en) Memory system for performing migration operation and operating method thereof
US11422930B2 (en) Controller, memory system and data processing system
KR20170110810A (ko) 데이터 처리 시스템 및 그것의 동작 방법
KR102596964B1 (ko) 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치
US11573732B2 (en) Storage device, memory system comprising the same, and operation method thereof
EP4287028A1 (en) Storage device providing high purge performance and memory block management method thereof
US11657000B2 (en) Controller and memory system including the same
US20240070033A1 (en) Storage device including nonvolatile memory device and operating method of storage device
US20240078027A1 (en) Storage device including nonvolatile memory device and operating method of storage device
US20230147477A1 (en) Storage device, memory system comprising the same, and operation method thereof
KR20230166803A (ko) 높은 퍼지 성능을 제공하는 스토리지 장치 및 그것의 메모리 블록 관리 방법
CN113094293A (zh) 链接存储器子系统的存取命令

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right