KR20030038426A - 고체 촬상 장치 및 이 장치의 구동 방법 - Google Patents
고체 촬상 장치 및 이 장치의 구동 방법 Download PDFInfo
- Publication number
- KR20030038426A KR20030038426A KR1020020068070A KR20020068070A KR20030038426A KR 20030038426 A KR20030038426 A KR 20030038426A KR 1020020068070 A KR1020020068070 A KR 1020020068070A KR 20020068070 A KR20020068070 A KR 20020068070A KR 20030038426 A KR20030038426 A KR 20030038426A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- read
- select
- horizontal
- pulse
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 2
- 230000001276 controlling effect Effects 0.000 claims 2
- 230000002596 correlated effect Effects 0.000 claims 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
각각의 단위 픽셀이 포토다이오드, 판독 선택 트랜지스터, 판독 트랜지스터, 증폭 트랜지스터, 리셋 트랜지스터, 및 수평 선택 트랜지스터를 포함하고 있어, 도트-순차 판독 5-Tr형의 MOS 화상 센서가 형성된다. 판독 선택 트랜지스터 및 판독 트랜지스터는 두개의 게이트 층으로 형성되며, 판독 선택 트랜지스터 및 판독 트랜지스터의 게이트 전위는 네가티브 전위로 설정된다. 그러므로써, 판독 트랜지스터 및 판독 선택 트랜지스터의 게이트 영역의 하부 층은 네가티브 전위로 제어된다. 그러므로, 하부층 영역에서 공핍이 억제되어 누설 전류가 감소한다.
Description
본 발명은 각각이 촬상 픽셀을 형성하는 복수의 광전 변환 소자, 및 복수의 트랜지스터를 이용하는 도트-순차 기준으로 각 광전 변환 소자에 축적된 신호 전하를 판독하기 위한 구조를 갖고 있는 고체 촬상 장치와, 이 고체 촬상 장치를 구동하는 방법에 관한 것이다.
이러한 형태의 종래 제안된 고체 촬상 장치로는 각각이 광전 변환용 포토다이오드와 전체 5개의 MOS 트랜지스터를 갖춘 단위 픽셀; 포토다이오드에 축적된 신호 전하를 판독하기 위한 게이트; 리셋 게이트; 및 수평 선택 게이트를 갖고 있으며, 도트-순차 기준으로 각 단위 픽셀에 축적된 신호 전하를 판독할 수 있는 X-Y어드레싱형 화상 센서가 있다(예로, 일본 특허 공개 공보 2001-24952 및 2001-24946 참조).
구체적으로, 화상 센서에서, 포토다이오드가 수광한 광량에 대응하는 신호 전하는 판독 트랜지스터에 의해 판독된 다음 증폭 트랜지스터의 게이트에 접속된 FD(부동 확산, floating diffusion)에 전달된다. 이 신호 전하는 증폭 트랜지스터에 의해 증폭되어 FD의 전위에 대응하는 전류 신호로 변환된다.
이후, 증폭 트랜지스터의 출력은 소정 타이밍으로 수평 선택 트랜지스터에 의해 출력된 후 화상 형성 영역 바깥에 제공된 신호 처리 회로에 전달된다.
판독 트랜지스터의 동작은 판독 선택 트랜지스터에 의해 선택적으로 제어되며, 이러한 제어에 의해 신호 전하가 판독되는 픽셀이 선택된다.
리셋 트랜지스터는 FD의 신호 전하를 전원 레벨에 리셋시킨다.
그러한 5개의 트랜지스터로 형성된 픽셀 구조를 갖고 있는 화상 센서를 도트-순차 판독 5-Tr 형의 고체 촬상 장치라 부르기로 한다.
그러나, 앞서 언급한 고체 촬상 장치에서는, 신호 전하를 FD에 전송하기 위한 판독 트랜지스터의 게이트 영역의 하부 층에서 공핍이 발생할 때, 이에 해당되는 만큼 누설 전류가 발생하고 스크린에 그레인-형 노이즈(grain-like noise)가 발생한다.
본 발명은 이러한 점을 해결하고자 하는 것으로서, 판독 트랜지스터의 게이트 영역의 하부 층에 있는 공핍을 억제하여 노이즈가 저감된 고체 촬상 장치 및 이의 구동 방법을 제공하는 것으로 목적으로 하고 있다.
본 발명의 한 양태에 따르면, 수직 방향 및 수평 방향으로 배열된 2차원 매트릭스 형의 복수의 단위 픽셀을 포함하며, 각 단위 픽셀 내에서, 수광된 광량에 따라서 신호 전하를 축적하기 위한 광전 변환 수단, 광전 변환 수단에 의해 얻어진 신호 전하를 추출하기 위한 부동 확산부, 부동 확산부의 신호 전하에 의한 전위 변동을 추출하기 위한 증폭 트랜지스터, 광전 변환 수단에 의해 축적된 신호 전하를 라인 선택 신호에 기초해서 부동 확산부에 전달하기 위한 판독 트랜지스터, 및 픽셀 선택 신호에 기초해서 판독 트랜지스터를 제어하기 위한 판독 선택 트랜지스터를 포함하며, 판독 트랜지스터와 광전 변환 수단의 한쪽에 있는 판독 선택 트랜지스터중 적어도 하나의 게이트 전위는 웰 영역을 기준하여 네가티브 전위로 설정되는 고체 촬상 장치가 제공된다.
또한, 본 발명의 다른 양태에 따르면, 수직 방향 및 수평 방향으로 배열된 2차원 매트릭스 형의 복수의 단위 픽셀을 포함하며, 상기 단위 픽셀내에서, 수광된 광량에 따라서 신호 전하를 축적하기 위한 광전 변환 수단, 상기 광전 변환 수단에 의해 얻어진 신호 전하를 추출하기 위한 부동 확산부, 상기 부동 확산부의 신호 전하에 의한 전위 변동을 추출하기 위한 증폭 트랜지스터, 상기 광전 변환 수단에 의해 축적된 신호 전하를 라인 선택 신호에 기초해서 상기 부동 확산부에 전달하기 위한 판독 트랜지스터, 및 픽셀 선택 신호에 기초해서 상기 판독 트랜지스터를 제어하기 위한 판독 선택 트랜지스터를 포함하는 고체 촬상 장치를 구동하기 위한 방법이 제공되며, 이 방법에서 상기 판독 트랜지스터와 상기 판독 선택 트랜지스터의게이트 전극들은 서로 다른 두개의 전극 층을 이용하여 형성되고, 적어도 상기 광전 변환 수단의 한쪽에 있는 트랜지스터의 게이트 전위는 네가티브 전위로 설정되며, 상기 광전 변환 수단의 상기 한쪽에 있는 상기 트랜지스터의 게이트 전극은 적어도 비선택 주기의 일부에서는 네가티브 전위로 제어된다.
본 발명에 따른 고체 촬상 장치에 있어서, 한 단위 픽셀에 제공된 판독 트랜지스터와 판독 선택 트랜지스터의 게이트 전극은 서로 다른 2개의 전극 층을 이용하여 형성되며, 적어도 광전 변환 측에 있는 트랜지스터의 게이트 전위는 네가티브 전위에 설정된다. 그러므로, 판독 트랜지스터의 게이트 영역의 하부 영역(웰 영역)은 네가티브 전위로 제어된다. 그러므로써, 공핍이 억제되어 누설 전류가 줄게되고 그 결과 노이즈가 저감된 고체 촬상 장치가 실현된다.
또한, 본 발명에 따른 고체 촬상 장치의 구동 방법에 있어서, 판독 트랜지스터와 판독 선택 트랜지스터의 게이트 전극은 서로 다른 2개의 전극 층을 이용하여 형성되고, 적어도 광전 변환 소자측에 있는 트랜지스터의 게이트 전위는 네가티브 전위에 설정된다. 따라서, 판독 트랜지스터의 게이트 전극의 하부 영역(웰 영역)은 네가티브 전위에 설정된다. 그러므로, 하부 영역에서의 공핍을 억제하여 누설 전류를 저감시킬 수 있으므로 노이즈가 저감된 고체 촬상 장치를 실현할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 MOS형 고체 촬상 장치의 단위 픽셀부와 그의 주변부의 구성을 보여주는 회로도이다.
도 2는 도 1에 도시된 단위 픽셀부 내의 트랜지스터들의 동작 타이밍도이다.
도 3은 도 1에 도시된 단위 픽셀부를 갖추고 있는 MOS형 고체 촬상 장치의 구성을 개략적으로 보여주는 블록도이다.
도 4는 도 1에 도시된 단위 픽셀부 구조의 개략적인 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 MOS형 고체 촬상 장치의 단위 픽셀부와 그의 주변부의 구성을 보여주는 회로도이다.
도 6는 도 5에 도시된 단위 픽셀부 내의 트랜지스터들의 동작 타이밍도이다.
도 7은 도 5에 도시된 단위 픽셀부를 갖추고 있는 MOS형 고체 촬상 장치의 구성을 개략적으로 보여주는 블록도이다.
도 8는 본 발명의 제3 실시예에 따른 MOS형 고체 촬상 장치의 단위 픽셀부와 그의 주변부의 구성을 보여주는 회로도이다.
도 9는 도 8에 도시된 단위 픽셀부 내의 트랜지스터들의 동작 타이밍도이다.
도 10은 도 8에 도시된 단위 픽셀부를 갖추고 있는 MOS형 고체 촬상 장치의구성을 개략적으로 보여주는 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
201, 202: V 시프트 레지스터
203, 204: ES 시프트 레지스터
205, 206: 논리 회로
301: H 시프트 레지스터
400: 타이밍 발생기
501: I-V 변환기 회로
502: CDS/PGA 회로
이하 본 발명의 양호한 실시예들을 도면을 참조하여 설명하기로 한다.
이하 설명되는 실시예들은 본 발명의 양호한 구체 예이고 기술적으로 다양한 양호한 한계를 설정하고 있을 지라도, 본 명세서에서 본 발명을 구체적으로 한정하는 설명이 없는 한 본 발명의 영역이 이들 예에 한정되는 것은 아니다.
도 1은 본 발명의 제1 실시예에 따른 MOS 형 고체 촬상 장치의 단위 픽셀부 및 그의 주변부의 구성을 보여주는 회로도이다. 도 2는 도 1에 도시된 단위 픽셀부 내의 트랜지스터들의 동작 타이밍의 타이밍 차트이다.
도 3은 도 1에 도시된 단위 픽셀부를 갖춘 MOS형 고체 촬상 장치의 구성을 보여주는 블록도이다.
본 실시예에 따른 MOS형 고체 촬상 장치의 일반적인 구성은 도 1 및 도 3을 참조하여 먼저 설명하기로 한다.
제1 실시예에서 MOS형 고체 촬상 장치는 수직 및 수평 방향으로 매트릭스 형태로 배열된 다수의 단위 픽셀부들(도면에서는 단지 하나의 단위 픽셀부만 도시하고 있다), 단위 픽셀부들 각각으로 부터의 픽셀 신호를 도트-순차 기준에 기초해서 판독하기 위한 V(수직) 스캐너 및 H(수평) 스캐너, 단위 픽셀부들 각각에 대한 전자 셔터(ES) 선택을 실행하기 위한 ES 스캐너 등을 포함하고 있다.
단위 픽셀부들 각각은 광전 변환 수단 및 전하 축적 수단으로 작용하는 포토다이오드 PD, 및 전체 5개의 MOS 트랜지스터를 구비하고 있다. 여기서 5개의 MOS 트랜지스터라 함은 포토다이오드 PD에 축적된 신호 전하를 행 단위로 FD(부동 확산)에 입력하기 위한 판독 트랜지스터, 판독 트랜지스터 Tty를 픽셀 단위로 선택하기 위한 판독 선택 트랜지스터 Ttx, 신호 전하를 증폭하기 위한 증폭 트랜지스터 Ta, FD를 리셋팅하기 위한 리셋 트랜지스터 Tr, 및 픽셀 열을 선택하기 위한 수평 선택 트랜지스터 Tx를 말한다. 단위 픽셀부들은 도트-순차 기준에 기초해서 각 단위 픽셀내의 신호 전하를 판독하는 도트-순차 판독 5-Tr 시스템을 형성한다.
이 경우에, 판독 선택 트랜지스터 Ttx, 판독 트랜지스터 Tty 및 리셋 트랜지스터 Tr은 포토다이오드 PD와 전원 전압 VDD 사이에서 채널 방향으로 서로 직렬로 접속되어 있다. 신호 전하를 전송하기 위한 FD(부동 확산)은 리셋 트랜지스터 Tr의 소스와 판독 선택 트랜지스터 Ttx의 드레인 사이에 제공되어 있다. FD는 증폭 트랜지스터 Ta의 게이트에 접속되어 있다.
증폭 트랜지스터 Ta 및 수평 선택 트랜지스터 Tx는 VDD와 수평 신호 라인 Lh 사이에 서로 직렬로 접속되어 있다.
판독 트랜지스터 Tty 및 판독 선택 트랜지스터 Ttx는 채널 방향으로 서로 인접하게 형성되어 있고, 판독 트랜지스터 Tty 및 판독 선택 트랜지스터 Ttx의 게이트 전극들은 서로 다른 2개의 전극 층을 이용하여 형성된다.
구체적으로, 도 4에 도시된 바와 같이, 2개의 전극 층들의 상부 전극 층은 판독 선택 트랜지스터 Ttx의 게이트 전극을 형성하고, 다른 전극 층은 판독 트랜지스터 Tty의 게이트 전극을 형성한다. 판독 선택 트랜지스터 Ttx의 상부 게이트 전극은 판독 트랜지스터 Tty의 하부 게이트 전극을 부분적으로 중첩하는 상태로 형성되어 있다. 2개의 게이트 전극은 이들 사이에 확산층(소스, 또는 드레인) 없이 배치되어 있다.
제1 실시예에서, 판독 트랜지스터 Tty의 게이트 전위 및 판독 선택 트랜지스터 Ttx의 게이트 전위는 구동을 위해 네가티브 전위에 설정되어 있다.
그러므로, 두개의 게이트 전극들은 판독 트랜지스터 Tty와 판독 선택 트랜지스터 Tty용으로 제공되어 있고, 판독 트랜지스터 Tty와 판독 선택 트랜지스터 Ttx의 게이트 전위는 구동을 위해 네가티브 전위에 설정되어 있으므로, 판독 트랜지스터 Tty와 판독 선택 트랜지스터 Tty의 게이트 영역의 하부층이 네가티브 전위로 제어된다. 그러므로써, 하부층 영역에서의 공핍이 억제되므로 누설 전류가 감소하여 노이즈가 감소한다.
특히, PD 부에 영향을 주는 누설 전류는 PD측의 판독 트랜지스터 Tty의 게이트 전위를 네가티브 전위에 설정하므로써 방지할 수 있다.
제1 실시예에서, 판독 트랜지스터 Tty와 판독 선택 트랜지스터 Ttx의 게이트 전위가 설정되어 있지만, 적어도 PD 측의 판독 트랜지스터 Tty의 게이트 전위를 네가티브 전위에 설정하므로써도 충분한 효과를 얻을 수 있으며, 좀더 바람직한 구성으로서는 판독 선택 트랜지스터 Ttx의 게이트 전위를 네가티브 전위에 설정할 수 있음을 주목해야 한다.
그러한 단위 픽셀부의 주변 주위에는 단위 픽셀들의 각 행에 대응되게 도면에서 수평 방향을 따라 배열된 수직 선택 라인 Vsel 및 단위 픽셀들의 각 열에 대응되게 도면에서 수직 방향을 따라 배열된 수평 선택 라인 Hsel이 제공되어 있다.
제1 실시예에서, 리셋 트랜지스터 Tr 구동용 리셋 펄스, 수평 선택 트랜지스터 Tx 구동용 수평 선택 펄스, 및 판독 선택 트랜지스터 Ttx 구동용 판독 선택 펄스는 수평 선택 라인 Hsel에 의해 전송된다.
좀더 구체적으로, m 번째 열에 있는 수평 선택 라인 Hsel은 수평 선택 펄스를 m 번째 픽셀 열에 있는 수평 선택 트랜지스터 Tx의 게이트에 공급하고, 판독 선택 펄스를 m 번째 픽셀 열에 있는 판독 선택 트랜지스터 Ttx의 게이트에 공급하며, 리셋 펄스를 m+1 번째 열에 있는 리셋 트랜지스터 Tr의 게이트에 공급한다.
또한, 판독 트랜지스터 Tty 구동용 라인 선택 펄스는 수직 선택 라인 Vsel에 의해 전송된다. 구체적으로, n 번째 행에 있는 수직 선택 라인 Vsel은 판독 펄스를 n 번째 픽셀 행에 있는 판독 트랜지스터 Tty의 게이트에 공급한다.
이와 같이, 제1 실시예에서 세개의 신호, 즉 리셋 펄스, 수평 선택 펄스, 및 판독 선택 펄스는 신호 수평 선택 라인 Hsel에 의해 전송되므로, 픽셀의 주변에 배열된 와이어의 수가 감소되고, 그 결과 수광 면적을 줄이지 않고도 소자 크기를 줄일 수 있다.
앞서 언급한 단위 픽셀로 얻은 픽셀 신호는 수평 선택 트랜지스터 Tx의 소스로 부터 수평 신호 라인 Lh를 통해 출력되고 나서, 도 3에 도시된 바와 같이 수평 신호 라인 Lh의 좌우에 제공된 수직 선택 트랜지스터 Ty의 제어에 의해 수직 신호 라인 Lv에 전송되고 또한 화상 영역 외측에 제공된 I-V 변환기 회로(501) 및 CDS/PGA 회로(502)에 전송된다.
I-V 변환기 회로(501)은 각 단위 픽셀로 부터의 전류 신호를 전압 신호로 변환한다. CDS/PGA 회로(502)는 I-V 변환기 회로(501)에 의해 전압 신호로 변환된 화상 신호로 부터 CDS(상관 이중 샘플링 회로)로 리셋 노이즈와 같은 노이즈를 제거하며, 출력 신호의 이득을 PGA(프로그램가능 이득 제어기)로 제어한다.
수직 스캐너(V 스캐너) 및 전자 셔터 스캐너(ES 스캐너)는 V 시프트 레지스터(201 및 202), ES 시프트 레지스터(203 및 204), 논리 회로(205 및 206),구동기(도시 안됨) 등으로 구성된다. 수직 스캐너 및 전자 셔터 스캐너는 수직 동기 기동 펄스에 의해 기동되고, 수평 신호 라인 Lh 및 수직 선택 라인 Vsel을 선택하기 위한 수직 선택 트랜지스터 Ty에 필요한 펄스 신호를 보내며, 예를들어, 하나의 수평 동기 (1-H) 주기에 동기시켜 하나의 픽셀 행을 선택한다.
수평 스캐너(H 스캐너)는 H 시프트 레지스터(301), 구동기(도시안됨) 등으로 구성된다. 수평 스캐너는 수평 동기 신호에 의해 기동되어 필요한 펄스 신호를 수평 선택 라인 Hsel에 전달하고, 예를들어, 1 비트 동기 주기에 동기해서 한 픽셀을 선택한다.
타이밍 발생기 TG(400)은 앞서 설명한 바와 같이 회로 구동용 펄스를 발생한다.
앞서 언급한 회로들 외에도, 제1 실시예에서의 고체 촬상 장치는 센서 구동용 구동기 회로, 출력 신호를 증폭하기 위한 출력 증폭기 등을 더 포함할 수 있고, 자동 이득 제어기(ADC), 디지털 신호 처리기(DSP) 등을 더 포함할 수도 있다.
제1 실시예의 고체 촬상 장치의 구동 방법을 설명하기로 한다.
기본적으로, 이 구동 방법은 수직 동기 기동 펄스로 고체 촬상 장치를 기동시켜 각 픽셀 행의 라인을 V 스캐너로 순차적으로 선택하고, 각 픽셀 행에 있는 단위 픽셀들을 비트 동기하여 수평 방향으로 H 스캐너로 순차적으로 선택하고, 비트 동기로 전송된 리셋 펄스(XRST) 및 판독 펄스(PRD)를 이용하여 픽셀 신호를 판독한다.
리셋 레벨에 있는 픽셀 신호와 판독 레벨에 있는 픽셀 신호는 서로 비교되어, 픽셀 신호들간의 차 레벨이 화상 신호로서 출력된다.
셔터 동작시에, 수직 선택 트랜지스터 Ty가 턴오프되는 것과 유사한 동작이 실행된다. 그러므로, 픽셀 신호들은 수직 신호 라인 Lv에 출력되지 않고 버려지므로 셔터 동작이 실행된다.
이러한 픽셀 동작에 대한 세부 사항은 도 2를 참조하여 설명하기로 한다.
도 2의 제1 타이밍 t1에서, 수직 선택 펄스ФVn은 n 번째 행에 있는 수직 선택 라인 Vsel에 인가되어 특정 라인(행)으로서 n 번째 행에 있는 라인이 선택되고 수직 선택 트랜지스터 Ty가 턴온된다.
다음 타이밍 t2에서, 수평 선택 펄스는 (m-1) 번째 픽셀에 있는 수평 선택 라인 Hsel (m-1)에서 턴온되고, 판독 펄스Фprd도 이 주기에서 턴온되므로, n 번째 행 및 (m-1) 번째 열에 있는 픽셀이 판독된다.
타이밍 t3에서, 수평 선택 펄스는 m 번째 픽셀에 있는 수평 선택 라인 Hsel (m) 에서 턴온되므로, m 번째 픽셀에 있는 수평 선택 트랜지스터 Tx 및 판독 선택 트랜지스터 Ttx가 턴온된다. 이후, 수평 선택 펄스는 (m-1) 번째 픽셀에 있는 수평 선택 라인 Hsel (m-1)에서 턴오프되고 (m-1) 번째 픽셀에 있는 리셋 트랜지스터 Tr이 턴오프되면, 리셋 동작이 실행된다.
이와같이, m 번째 픽셀에 있는 수평 선택 트랜지스터 Tx가 턴온되는 한편 리셋 트랜지스터 Tr이 턴온되면, 리셋 동작이 실행되어 FD 전위가 안정화될 수 있다. 즉, 수평 선택 트랜지스터 Tx가 턴오프되어 있는 상태에서 FD가 리셋되면, 수평 선택 트랜지스터 Tx가 다음에 턴온될 때, 증폭 트랜지스터 Ta의 소스 전위 변동이 FD전위를 마이너스 측으로 이동시키는데, 이는 상기 타이밍에 의해 방지된다.
FD가 리셋되는 레벨에(증폭 트랜지스터 Ta의 게이트 전위) 대응하는 전류는 Vdd로 부터 수평 선택 트랜지스터 Tx 및 수직 선택 트랜지스터 Ty를 통해서 I-V 변환기 회로(501)로 출력된다.
타이밍 t4에서, 수직 선택 펄스ФVn 과 판독 펄스Фprd의 OR의 결과로서의 펄스는 판독 트랜지스터 Tty를 턴온시키므로, PD로 부터 FD로의 출력이 실행된다. 그 결과, 광전 변환의 결과로 인한 전자들에 의해 전위가 변동된 FD의 레벨(증폭 트랜지스터 Ta의 게이트 전위)에 대응하는 전류가 Vdd로 부터 수평 선택 트랜지스터 Tx 및 수직 선택 트랜지스터 Ty를 통해서 I-V 변환기 회로(501)로 출력된다.
타이밍 t5에서, 수평 선택 펄스는 수평 선택 라인 Hsel(m)에서 턴오프 되므로 수평 선택 트랜지스터 Tx가 턴오프된다.
셔터 동작시에, 정확히 동일한 동작이 수평 라인이 판독되기 전에 실행되고 전하가 PD로 부터 FD로 전송되며 그 결과 셔터 동작이 실행된다. 이 때, 수직 선택 트랜지스터 Ty는 오프이므로 셔터 동작이 실행되고 있는 라인으로 부터는 출력이 뱅생되지 않는다.
본 발명의 제2 실시예를 설명하기로 한다.
제2 실시예는 제1 실시예의 신호 배선 구조와 펄스 신호의 내용을 변경한 것이다.
도 5은 본 발명의 제2 실시예에 따른 MOS형 고체 촬상 장치에서의 단위 픽셀부와 그의 주변부의 구성을 보여주는 회로도이다. 도 6은 도 5에 도시된 단위 픽셀부 내의 트랜지스터들의 동작 타이밍 차트이다.
도 7은 도 5에 도시된 단위 픽셀부를 갖춘 MOS형 고체 촬상 장치의 구조를 개략적으로 보여주는 블록도이다.
도 5 내지 7 및 도 1 내지 3에 공통인 부분은 동일한 참조 번호가 부여되어 있다.
제2 실시예의 고체 촬상 장치에 있어서, 리셋 트랜지스터 Tr 구동용 리셋 펄스 및 판독 선택 트랜지스터 구동용 판독 펄스를 전송하기 위한 리셋/판독 라인 RST/PRD는 단위 픽셀들의 각 열에 일치되게 배열되어 있고, 수평 선택 라인 Hsel은 수평 선택 트랜지스터 Tx에 대한 수평 선택 펄스 만을 전송한다.
구체적으로, M 번째 열에 있는 수평 선택 라인 Hsel은 수평 선택 펄스를 m 번째 열에 있는 수평 선택 트랜지스터 Tx의 게이트에 공급하고, m 열에 있는 리셋/판독 라인 RST/PRD는 판독 펄스를 m 번째 픽셀 열에 있는 판독 트랜지스터 Tty의 게이트에 제공하고 리셋 펄스를 (m+1) 번째 픽셀 열에 있는 리셋 트랜지스터 Tr의 게이트에 제공한다.
수평 스캐너는 리셋/판독 라인 RST/PRD를 제어하는 논리 회로(302)를 갖추고 있다.
부연하면, 수직 선택 라인 Vsel은 도 1 내지 3에 도시된 예에 있는 것과 동일하고, 다른 구성도 도 1 내지 3에 도시된 예에 있는 것들과 동일하다. 그러므로 이들에 대한 설명은 생략한다.
이러한 구성에 있어서의 픽셀 동작에 대해 도 6을 참조하여 설명하기로 한다.
도 6의 제1 타이밍 t11에서, 수직 선택 펄스ФVn은 n 번째 행에 있는 수직 선택 라인 Vsel에 제공되어, n 번째 행에 있는 라인이 특정 라인으로서 선택되고 판독 트랜지스터 Tty 및 수직 선택 트랜지스터 Ty가 턴온된다.
다음 타이밍 t12에서, (m-1) 번째 픽셀은 (m-1) 번째 픽셀에 있는 리셋/판독 라인 RST/PRD(m-1)의 판독 펄스 prd에 의해 판독된다.
타이밍 t13에서, 리셋/판독 라인 RST/PRD(m-1)의 리셋 펄스 rst는 m 번째 픽셀에 있는 리셋 트랜지스터 tr을 턴온시키므로 그 결과 FD가 리셋된다.
또한, m 번째 픽셀에 있는 수평 선택 라인 Hsel(m)의 수평 선택 펄스는 수직 방향에 있는 특정 픽셀(이 경우는 M 번째 픽셀)을 선택하기 위해 수평 선택 트랜지스터 Tx를 턴온시킨다.
타이밍 t14에서, m 번째 픽셀에 있는 리셋/판독 라인 RST/PRD(m)의 판독 펄스 prd는 판독 선택 트랜지스터 Ttx를 턴온시키고, 그 결과 PD로 부터 FD로의 출력이 실행된다.
그 결과, 증폭 트랜지스터 Ta의 게이트 전압에 비례하는 전류가 Vdd로 부터 수평 선택 트랜지스터 Tx 및 수직 선택 트랜지스터 Ty를 통해서 I-V 변환기 회로(501)로 출력된다.
타이밍 t15에서, 수평 선택 라인 Hsel(m)의 수평 선택 펄스는 수평 선택 트랜지스터 Tx를 턴오프시키며, 증폭 트랜지스터 Ta의 소스측의 전위는 용량 결합 때문에 상승된다(Vdd 또는 그 이상일 수 있음).
따라서, FD의 상승된 전위를 Vdd로 복원하기 위해서, (m-1) 번째 픽셀에 있는 리셋/판독 라인 RST/PRD(m-1)의 리셋 펄스가 리셋 트랜지스터 Tr을 다시 턴온시켜 FD를 리셋시킨다.
이후, M 번째 픽셀에 있는 리셋/판독 라인 RST/PRD(m)의 리셋 펄스는 (m+1) 번째 픽셀의 리셋 트랜지스터 Tr을 턴온시켜 FD를 리셋시킨다. 또한, 수평 선택 라인 Hsel(m+1)의 수평 선택 펄스는 수평 선택 트랜지스터 Tx를 턴온시켜 수직 방향에 있는 특정 픽셀(이 경우는 (m+1) 번째 픽셀)을 선택한다.
부연하면, 셔터 동작은 제1 실시예에서와 동일하므로 이에 대한 설명은 생략하기로 한다.
이하 본 발명의 제3 실시예에 대해 설명한다.
제3 실시예는 제1 실시예의 신호 배선 구조 및 펄스 신호의 내용을 변경한 것이다.
도 8은 본 발명의 제3 실시예에 따른 MOS형 고체 촬상 장치내의 단위 픽셀부 및 그의 주변부의 구성을 보여주는 회로도이다. 도 9는 도 8에 도시된 단위 픽셀부내의 트랜지스터의 동작 타이밍도이다.
도 10은 도 8에 도시된 단위 픽셀부를 갖춘 MOS형 고체 촬상 장치의 구성을 개략적으로 보여주는 블록도이다.
도 8 내지 10 및 도 1 내지 3에 공통인 구성요소들에는 동일한 참조 번호가 부여되어 있다.
제3 실시예의 고체 촬상 장치에서, 판독 선택 트랜지스터 Ttx 구동용 판독펄스를 전송하기 위한 판독 라인 PRD는 단위 픽셀들의 각 열에 일치되게 배열되어 있고, 수평 선택 라인 Hsel은 리셋 트랜지스터 Tr 구동용 리셋 펄스 및 수평 선택 트랜지스터 Tx 구동용 수평 선택 펄스를 전송한다.
구체적으로, m 번째 열에 있는 수평 선택 라인 Hsel은 수평 선택 펄스를 m 번째 열에 있는 수평 선택 트랜지스터 Tx의 게이트에 제공하고, 리셋 펄스를 (m+1) 번째 픽셀 열에 있는 리셋 트랜지스터 Tr의 게이트에 제공한다. m 번째 열에 있는 판독 라인 PRD는 판독 펄스를 m 번째 픽셀 열에 있는 판독 선택 트랜지스터 Ttx의 게이트에 제공한다.
스평 스캐너는 그러한 판독 라인 PRD를 제어하기 위한 논리 회로(303 및 304)를 갖추고 있다.
부연하면, 수직 선택 라인 Vsel은 도 1 내지 3에 도시된 예의 수직 선택 라인과 동일하고 다른 구성도 도 1 내지 3에 도시된 예의 구성과 동일하므로 이들에 대한 설명은 생략한다.
이러한 구성의 픽셀 동작에 대해 도 9를 참조하여 설명하기로 한다.
도 9의 제1 타이밍 t21에서, 수직 선택 펄스ΦVn은 n 번째 행에 있는 수직 선택 라인 Vsel에 인가되어 n 번째 행에 있는 라인이 특정 라인으로서 선택되고 수직 선택 트랜지스터 Ty가 턴온된다.
다음 타이밍 t22에서, (m-1) 번째 픽셀은 (m-1) 번째 픽셀에 있는 수평 선택 라인 Hsel(m-1)의 판독 펄스에 의해 판독된다. 동시에, m 번째 픽셀에 있는 리셋 트랜지스터 Tr이 턴온되어 FD가 리셋된다.
타임이 t23에서, m 번째 픽셀에 있는 수평 선택 라인 Hsel(m)의 수평 선택 펄스는 수평 선택 트랜지스터 Tx를 턴온시킨다.
수평 선택 라인 Hsel(m-1) 및 수평 선택 라인 Hsel(m)의 펄스들을 중첩시키면, m 번째 픽셀에 있는 수평 선택 트랜지스터 Tx가 턴온되는 한편 m 번째 픽셀에 있는 리셋 트랜지스터 Tr도 턴온되어 FD가 리셋되고 FD 전위가 안정하게 된다. 즉, 수평 선택 트랜지스터 Tx가 턴오프되어 있는 상태에서 FD가 리셋되면, 수평 선택 트랜지스터 Tx가 턴오프될 때 증폭 트랜지스터 Ta의 소스 전위 변동이 FD 전위를 마이너스 측으로 시프트시키는데, 이는 상기 타이밍에 의해 방지된다.
FD가 리셋되는 레벨(증폭 트랜지스터Ta의 게이트 전위)에 대응하는 전류는 Vdd로 부터 수평 선택 트랜지스터 Tx 및 수직 선택 트랜지스터 Ty를 통해서 I-V 변환기 회로(501)로 출력된다.
타이밍 t24에서, m 번째 픽셀에 있는 판독 라인 PRD(m)의 판독 펄스 prd는 판독 선택 트랜지스터를 턴온시킨다. 그 결과 PD로 부터 FD로의 출력이 실행된다.
결과적으로, 광전 변환으로 인한 전자들에 의해 전위가 변동된 FD의 레벨(증폭 트랜지스터 Ta의 게이트 전위)에 대응하는 전류는 Vdd로 부터 수평 선택 트랜지스터 Tx 및 수직 선택 트랜지스터 Ty를 통해서 I-V 변환기 회로(501)로 출력된다.
타이밍 t25에서, 수평 선택 라인 Hsel(m)의 수평 선택 펄스는 수평 선택 트랜지스터 Tx를 턴온시킨다. 이때 수평 선택 트랜지스터 Tx의 드레인의 전위는 상승하고 FD의 전위 또한 용량 결합으로 인해 상승한다.
셔터 동작은 제1 실시예에서의 동작과 동일하므로 이에 대한 설명은 생략한다.
앞서 언급한 실시에들에 따른 배선 구성들 중에서, 예들들어, 실제 레이아웃 조건 및 실제 측정 테스트에 기반해서 최적의 특성을 갖는 배선 구성을 선택할 수 있다.
구체적으로, 와이어의 수를 늘리면 배선 공간이 확대되는 한편 와이어의 수를 줄이면 배선 공간이 줄어들지만 노이즈 증가 등과 같은 문제가 생긴다는 일반적인 지식이 고려되야 한다. 그러나, 이들 경향은 실제 레이아웃 조건과 다른 설계 조건에 따라 다르므로, 설계 단계에서 이들 특성들을 결정하는 것이 어렵다.
따라서, 실제로 요구되는 특성 등에 비추어서 프로토타입(prototypes)을 만들고 실제 특성들의 테스트 등을 하면서 최적의 배선 구성을 선택하는 것이 효과적이다.
본 발명은 앞서 설명한 세가지 배선 예들에 한정되는 것이 아니고 이들로 부터 예상되는 여러 수정들 또한 본 발명에 속한다 할 것이다.
앞서 설명한 바와 같이, 본 발명에 따른 고체 촬상 장치에서, 한 단위 픽셀에 제공된 판독 트랜지스터 및 판독 선택 트랜지스터의 게이트 전극들은 서로 다른 두개의 전극 층을 이용하여 형성되며, 적어도 광전 변환 수단측의 트랜지스터의 게이트 전위는 네가티브 전위에 설정된다.
그러므로, 판독 트랜지스터의 게이트 영역의 하부 영역은 네가티브 전위로 제어된다. 그러므로써, 공핍이 억제되고 누설 전류가 감소하므로, 노이즈가 저감된 고체 촬상 장치를 실현할 수 있다.
또한, 본 발명에 따른 고체 촬상 장치의 구동 방법에서, 판독 트랜지스터 및 판독 선택 트랜지스터의 게이트 전극들은 서로 다른 두개의 전극 층을 이용하여 형성되고, 적어도 광전 변환 수단측의 트랜지스터의 게이트 전위는 네가티브 전위로 설정된다. 그러므로, 광전 변환 수단 측의 트랜지스터의 게이트 전극의 하부 영역은 네가티브 전위로 제어된다. 그 결과, 하부 영역에서의 공핍을 억제하고 누설 전류를 줄여서 노이즈가 저감된 고체 촬상 장치를 실현할 수 있다.
Claims (19)
- 수직 방향 및 수평 방향으로 배열된 2차원 매트릭스 형의 복수의 단위 픽셀을 포함하고, 상기 단위 픽셀내에서,수광된 광량에 따라서 신호 전하를 축적하기 위한 광전 변환 수단;상기 광전 변환 수단에 의해 얻어진 신호 전하를 추출하기 위한 부동 확산부;상기 부동 확산부의 신호 전하에 의한 전위 변동을 추출하기 위한 증폭 트랜지스터;상기 광전 변환 수단에 의해 축적된 신호 전하를 라인 선택 신호에 기초해서 상기 부동 확산부에 전달하기 위한 판독 트랜지스터; 및픽셀 선택 신호에 기초해서 상기 판독 트랜지스터를 제어하기 위한 판독 선택 트랜지스터를 포함하며,광전 변환 수단의 한쪽에 있는 상기 판독 트랜지스터와 판독 선택 트랜지스터중 적어도 하나의 게이트 전위는 웰 영역에 대하여 네가티브 전위로 설정되는 고체 촬상 장치.
- 제1항에 있어서,상기 판독 트랜지스터의 게이트 전위와 상기 판독 선택 트랜지스터의 게이 트 전위는 상기 웰 영역에 대하여 네가티브 전위로 설정되는 고체 촬상 장치.
- 제1항에 있어서,상기 판독 트랜지스터와 상기 판독 선택 트랜지스터는 상기 광전 변환 수단과 상기 부동 확산부 사이에서 채널 방향으로 서로 직렬로 접속되어 있고, 상기 판독 트랜지스터와 상기 판독 선택 트랜지스터의 게이트 전극들은 부분적으로 서로 중첩되는 상태로 형성되어 있는 고체 촬상 장치.
- 제1항에 있어서,상기 단위 픽셀들 각각을 선택하기 위해 상기 단위 픽셀들을 수직 방향으로 스캔하는 수직 스캐너;상기 단위 픽셀들 각각을 선택하기 위해 상기 단위 픽셀들을 수평 방향으로 스캔하는 수평 스캐너; 및상기 단위 픽셀들을 스캔하며 상기 단위 픽셀들 각각에 대한 전자 셔터 동작을 실행하는 전자 셔터 스캐너를 더 포함하는 고체 촬상 장치.
- 제4항에 있어서,상기 부동 확산부에 인가된 신호 전하를 리셋팅하는 리셋 트랜지스터; 및상기 단위 픽셀들을 수평 방향으로 순차적으로 선택하기 위한 수평 선택 트랜지스터를 더 포함하는 고체 촬상 장치.
- 제5항에 있어서,상기 리셋 트랜지스터 구동용 리셋 펄스, 상기 수평 선택 트랜지스터 구동용 수평 선택 펄스, 및 상기 판독 선택 트랜지스터 구동용 판독 펄스의 전송을 위해 상기 단위 픽셀들의 각 열과 일치되게 배열된 수평 선택 라인; 및상기 판독 트랜지스터 구동용 라인 선택 펄스를 전송하기 위해 상기 단위 픽셀들의 각 행과 일치되게 배열된 수직 선택 라인을 더 포함하는 고체 촬상 장치.
- 제5항에 있어서,상기 리셋 트랜지스터 구동용 리셋 펄스와 상기 판독 선택 트랜지스터 구동용 판독 펄스를 전송하기 위해 상기 단위 픽셀들의 각 열에 일치되게 배열된 리셋/판독 라인;상기 수평 선택 트랜지스터 구동용 라인 선택 펄스를 전송하기 위해 상기 단위 픽셀들의 각 열에 일치되게 배열된 수평 선택 라인; 및상기 판독 트랜지스터 구동용 라인 선택 펄스를 전송하기 위해 상기 단위 픽셀들의 각 행에 일치되게 배열된 수직 선택 라인을 더 포함하는 고체 촬상 장치.
- 제5항에 있어서,상기 판독 선택 트랜지스터 구동용 판독 펄스를 전송하기 위해 상기 단위 픽셀들의 각 열에 일치되게 배열된 판독 라인;상기 리셋 트랜지스터 구동용 리셋 펄스 및 상기 수평 선택 트랜지스터 구동용 수평 선택 펄스를 전송하기 위해 상기 단위 픽셀들의 각 열에 일치되게 배열된 수평 선택 라인; 및상기 판독 트랜지스터 구동용 라인 선택 펄스를 전송하기 위해 상기 단위 픽셀들의 각 행에 일치되게 배열된 수직 선택 라인을 더 포함하는 고체 촬상 장치.
- 제5항에 있어서,상기 수직 스캐너와 상기 수평 스캐너에 의해 상기 단위 픽셀들로 부터 도트-순차 기준을 기초로 판독된 전류 신호를 전압 신호로 변환하는 I/V 변환기 회로; 및상관 이중 샘플링 처리를 실행하는 CDS 회로를 더 포함하는 고체 촬상 장치.
- 수직 방향 및 수평 방향으로 배열된 2차원 매트릭스 형의 복수의 단위 픽셀을 포함하며, 상기 단위 픽셀내에서, 수광된 광량에 따라서 신호 전하를 축적하기 위한 광전 변환 수단; 상기 광전 변환 수단에 의해 얻어진 신호 전하를 추출하기 위한 부동 확산부; 상기 부동 확산부의 신호 전하에 의한 전위 변동을 추출하기 위한 증폭 트랜지스터; 상기 광전 변환 수단에 의해 축적된 신호 전하를 라인 선택 신호에 기초해서 상기 부동 확산부에 전달하기 위한 판독 트랜지스터; 및 픽셀 선택 신호에 기초해서 상기 판독 트랜지스터를 제어하기 위한 판독 선택 트랜지스터를 포함하는 고체 촬상 장치를 구동하기 위한 방법에 있어서,상기 판독 트랜지스터와 상기 판독 선택 트랜지스터의 게이트 전극들은 서로다른 두개의 전극 층을 이용하여 형성되고, 적어도 상기 광전 변환 수단의 한쪽에 있는 트랜지스터의 게이트 전위는 네가티브 전위로 설정되며, 상기 광전 변환 수단의 상기 한쪽에 있는 상기 트랜지스터의 게이트 전극은 적어도 비선택 주기의 일부에서는 네가티브 전위로 제어되는 방법.
- 제10항에 있어서,상기 판독 트랜지스터의 게이트 전위와 상기 판독 선택 트랜지스터의 게이트 전위는 적어도 비선택 주기의 일부에서 네가티브 전위로 설정되는 방법.
- 제10항에 있어서,상기 고체 촬상 장치는상기 단위 픽셀들 각각을 선택하기 위해 수직 방향으로 상기 단위 픽셀들을 스캔하는 수직 스캐너;상기 단위 픽셀들 각각을 선택하기 위해 수평 방향으로 상기 단위 픽셀들을 스캔하는 수평 스캐너; 및상기 단위 픽셀들을 스캔하고 상기 단위 픽셀들 각각에 대한 전자 셔터 동작을 실행하는 전자 셔터 스캐너를 더 포함하는 방법.
- 제12항에 있어서,상기 고체 촬상 장치는상기 부동 확산부에 제공된 신호 전하를 리셋팅하는 리셋 트랜지스터; 및상기 단위 픽셀들을 수평 방향으로 순차적으로 선택하기 위한 수평 선택 트랜지스터를 더 포함하는 방법.
- 제13항에 있어서,상기 리셋 트랜지스터 구동용 수평 선택 펄스, 상기 수평 선택 트랜지스터 구동용 수평 선택 펄스 및 상기 판독 선택 트랜지스터 구동용 판독 펄스를 상기 단위 픽셀들의 각 열에 일치되게 배열된 수평 선택 라인으로 전송하는 단계; 및상기 판독 트랜지스터 구동용 라인 선택 펄스를 상기 단위 픽셀들의 각 행에 일치하게 배열된 수직 선택 라인으로 전송하는 단계를 더 포함하는 방법.
- 제14항에 있어서,m 번째 열에 있는 수평 선택 라인은 상기 수평 선택 펄스를 m 번째 픽셀 열에 있는 수평 선택 트랜지스터의 게이트에 제공하며, 상기 판독 펄스는 m 번째 픽셀 열에 있는 판독 선택 트랜지스터의 게이트에 제공되고, 상기 리셋 펄스는 (m+1) 번째 픽셀 열에 있는 리셋 트랜지스터의 게이트에 제공되며,n 번째 행에 있는 수직 선택 라인은 상기 라인 선택 펄스를 n 번째 픽셀 행에 있는 판독 트랜지스터의 게이트에 제공하는 방법.
- 제13항에 있어서,상기 리셋 트랜지스터 구동용 리셋 펄스 및 상기 판독 선택 트랜지스터 구동용 판독 펄스를 상기 단위 픽셀들의 각 열에 일치되게 배열된 리셋/판독 라인으로 전송하는 단계;상기 수평 선택 트랜지스터 구동용 수평 선택 펄스를 상기 단위 픽셀들의 각 열에 일치하게 배열된 수평 선택 라인으로 전송하는 단계; 및상기 판독 트랜지스터 구동용 라인 선택 펄스를 상기 단위 픽셀들의 각 행에 일치하게 배열된 수평 선택 라인으로 전송하는 단계를 포함하는 방법.
- 제16항에 있어서,m 번째 열에 있는 수평 선택 라인은 상기 수평 선택 펄스를 m 번째 픽셀 열에 있는 수평 선택 트랜지스터의 게이트에 제공하고;m 번째 열에 있는 리셋/판독 라인은 상기 리셋 펄스를 m 번째 픽셀 열에 있는 판독 선택 트랜지스터의 게이트에 제공하고, 상기 리셋 펄스를 (m+1) 번째 픽셀 열에 있는 리셋 트랜지스터의 게이트에 제공하며;n 번째 행에 있는 수직 선택 라인은 상기 라인 선택 펄스를 n 번째 행에 있는 판독 트랜지스터의 게이트에 제공하는 방법.
- 제13항에 있어서,상기 판독 선택 트랜지스터 구동용 판독 펄스를 상기 단위 픽셀들의 각 열에 일치되게 배열된 판독 라인으로 전송하는 단계;상기 선택 트랜지스터 구동용 리셋 펄스 및 상기 수평 선택 트랜지스터 구동용 수평 선택 펄스를 상기 단위 픽셀들의 각 열에 일치되게 배열된 수평 선택 라인으로 전송하는 단계; 및상기 판독 트랜지스터 구동용 라인 선택 펄스를 상기 단위 픽셀들의 각 행에 일치되게 배열된 수직 선택 라인으로 전송하는 단계를 포함하는 방법.
- 제18항에 있어서,m 번째 열에 있는 수평 선택 라인은 상기 수평 선택 펄스를 m 번째 픽셀 열에 있는 수평 선택 트랜지스터의 게이트에 제공하며, 상기 리셋 펄스는 (m+1) 번째 픽셀 열에 있는 리셋 트랜지스터의 게이트에 제공되고;m 번째 열에 있는 판독 라인은 상기 판독 펄스를 m 번째 픽셀 열에 있는 판독 선택 트랜지스터의 게이트에 제공하며;n 번째 행에 있는 수직 선택 라인은 상기 라인 선택 펄스를 n 번째 픽셀 행에 있는 판독 트랜지스터의 게이트에 제공하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340440A JP2003143480A (ja) | 2001-11-06 | 2001-11-06 | 固体撮像装置およびその駆動方法 |
| JPJP-P-2001-00340440 | 2001-11-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030038426A true KR20030038426A (ko) | 2003-05-16 |
| KR100895747B1 KR100895747B1 (ko) | 2009-04-30 |
Family
ID=19154639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020068070A KR100895747B1 (ko) | 2001-11-06 | 2002-11-05 | 고체 촬상 장치 및 이 장치의 구동 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7209171B2 (ko) |
| JP (1) | JP2003143480A (ko) |
| KR (1) | KR100895747B1 (ko) |
| TW (1) | TWI223958B (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965408B2 (en) * | 2000-02-28 | 2005-11-15 | Canon Kabushiki Kaisha | Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit |
| JP4503955B2 (ja) * | 2003-08-21 | 2010-07-14 | パナソニック株式会社 | 固体撮像装置およびカメラ |
| JP3951994B2 (ja) * | 2003-09-16 | 2007-08-01 | ソニー株式会社 | 固体撮像装置およびカメラシステム |
| EP1745643A1 (en) * | 2004-04-30 | 2007-01-24 | Philips Intellectual Property & Standards GmbH | X-ray examination apparatus and radiation detector |
| JP4359539B2 (ja) | 2004-07-02 | 2009-11-04 | 富士通マイクロエレクトロニクス株式会社 | 固体撮像装置および固体撮像装置の制御方法 |
| JPWO2007066762A1 (ja) * | 2005-12-09 | 2009-05-21 | オムロン株式会社 | 固体撮像装置 |
| JP4631743B2 (ja) * | 2006-02-27 | 2011-02-16 | ソニー株式会社 | 半導体装置 |
| KR100889483B1 (ko) | 2006-10-20 | 2009-03-19 | 한국전자통신연구원 | 저전압 동작 특성 향상을 위한 이미지 센서 |
| JP5016941B2 (ja) * | 2007-02-08 | 2012-09-05 | 株式会社東芝 | 固体撮像装置 |
| CN102474574B (zh) * | 2009-07-30 | 2015-10-21 | 浜松光子学株式会社 | 固体摄像装置 |
| FR2982075A1 (fr) | 2011-10-26 | 2013-05-03 | St Microelectronics Sa | Capteur d'images comprenant des elements d'image selectionnables individuellement |
| US10249660B2 (en) | 2013-06-11 | 2019-04-02 | Rambus Inc. | Split-gate conditional-reset image sensor |
| JP6242287B2 (ja) * | 2014-05-08 | 2017-12-06 | オリンパス株式会社 | 固体撮像装置および内視鏡装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5335015A (en) * | 1992-10-30 | 1994-08-02 | Texas Instruments Incorporated | Method for improved dynamic range of BCMD image sensors |
| JPH09247355A (ja) * | 1996-03-14 | 1997-09-19 | Matsushita Electric Ind Co Ltd | イメージセンサとそれを用いたイメージセンサユニット |
| US6037577A (en) * | 1997-03-11 | 2000-03-14 | Kabushiki Kaisha Toshiba | Amplifying solid-state image pickup device and operating method of the same |
| JP4255527B2 (ja) * | 1997-10-20 | 2009-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4200545B2 (ja) * | 1998-06-08 | 2008-12-24 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
| US6507365B1 (en) * | 1998-11-30 | 2003-01-14 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
| JP4337177B2 (ja) * | 1999-07-09 | 2009-09-30 | ソニー株式会社 | 固体撮像素子およびその駆動方法 |
| JP2001069408A (ja) * | 1999-08-30 | 2001-03-16 | Sony Corp | 固体撮像素子およびその駆動方法ならびにカメラシステム |
| JP4296638B2 (ja) * | 1999-07-12 | 2009-07-15 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
| US6566697B1 (en) * | 2000-11-28 | 2003-05-20 | Dalsa, Inc. | Pinned photodiode five transistor pixel |
| JP2003031787A (ja) * | 2001-07-17 | 2003-01-31 | Canon Inc | 固体撮像素子及びその駆動方法 |
| JP3536832B2 (ja) * | 2001-09-17 | 2004-06-14 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| JP3985262B2 (ja) * | 2001-10-30 | 2007-10-03 | ソニー株式会社 | 固体撮像装置およびその駆動方法 |
| JP2003258231A (ja) * | 2002-03-05 | 2003-09-12 | Sony Corp | 固体撮像素子 |
| US7791663B2 (en) * | 2004-10-15 | 2010-09-07 | Omnivision Technologies, Inc. | Image sensor and pixel that has positive transfer gate voltage during integration period |
-
2001
- 2001-11-06 JP JP2001340440A patent/JP2003143480A/ja not_active Abandoned
-
2002
- 2002-11-01 TW TW091132373A patent/TWI223958B/zh not_active IP Right Cessation
- 2002-11-01 US US10/286,313 patent/US7209171B2/en active Active
- 2002-11-05 KR KR1020020068070A patent/KR100895747B1/ko active IP Right Grant
-
2007
- 2007-03-23 US US11/728,140 patent/US7656449B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200300641A (en) | 2003-06-01 |
| JP2003143480A (ja) | 2003-05-16 |
| US7656449B2 (en) | 2010-02-02 |
| US20030112350A1 (en) | 2003-06-19 |
| US20070177041A1 (en) | 2007-08-02 |
| US7209171B2 (en) | 2007-04-24 |
| TWI223958B (en) | 2004-11-11 |
| KR100895747B1 (ko) | 2009-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7656449B2 (en) | Solid-state imaging apparatus having gate potential that is negtive with respect to a well region | |
| KR101143641B1 (ko) | 고체 촬상 장치와, 그 구동 제어 방법 및 장치 | |
| US7787037B2 (en) | Imaging method that continuously outputs a signal based on electric charges generated by a selected pixel unit without performing an operation of deselecting the selected pixel unit | |
| US9029925B2 (en) | Solid-state imaging device and driving method thereof | |
| JP5601001B2 (ja) | 固体撮像素子および駆動方法、並びに電子機器 | |
| US7499091B2 (en) | Solid-state imaging device and method for driving same | |
| EP1578118B1 (en) | Solid state imaging device and method for driving the same | |
| US20130201376A1 (en) | Solid-state imaging device and driving method as well as electronic apparatus | |
| KR101031982B1 (ko) | 고상 촬상 디바이스 및 그 구동 방법 | |
| JP2010011224A (ja) | 固体撮像装置 | |
| KR20080063490A (ko) | 고체 촬상 장치, 촬상 장치 및 그 구동 방법 | |
| JP2000125203A (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| US7612320B2 (en) | Solid-state imaging apparatus with reset operation | |
| US20090046187A1 (en) | Solid-state imaging device | |
| JP4742666B2 (ja) | 固体撮像装置 | |
| JP4561646B2 (ja) | 固体撮像装置の駆動方法 | |
| JP4432510B2 (ja) | 物理量分布検知の半導体装置、並びにこの半導体装置の駆動制御方法および駆動制御装置 | |
| JP3985262B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP2007324873A (ja) | 固体撮像装置及びその駆動方法 | |
| US20070046801A1 (en) | Xy address type solid-state imaging device | |
| JP2007019681A (ja) | 固体撮像素子の駆動方法 | |
| KR20090002425A (ko) | 이미지 센서의 이미지 래그를 제거할 수 있는 방법과 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130412 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140411 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180413 Year of fee payment: 10 |