JPS63308799A - 電荷結合装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、可変蓄積容量を有するｎ相１電極／ビット或
いはリプルフェーズ型の電荷結合装置であって、該電荷
結合装置は、半導体本体の表面に或いはその付近に電荷
転送チャネルが形成されている当該半導体本体と、前記
の表面上に設けられたクロック電極装置とを具えており
、このクロック電極装置はクロック電圧手段に接続する
ことができ、情報が蓄積され、互いに隣接し、個数を調
整しうる電荷蓄積位置であって情報が蓄積されない無電
荷位置と交替されるこれら電荷蓄積位置を前記のクロッ
ク電圧手段によりｎ個の順次のクロク電極の列中に導入
しうるようにした電荷結合装置に関するものである。

このような電荷結合装置は、特に公開されている欧州特
許出願第００９９９３１号明細書に開示されており既知
である。

本発明は特にｓｐｓ　　（直列−並列−直列）構造を有
するメモリ装置にとって重要であるも、これに限定され
るものではない。このようなメモリは例えばテレビジョ
ン画像を蓄積するのに用いるのが有利であり、この場合
、特に文献“°アイ・イー・イー・イー・トランザクシ
ョンズ・オン・コンシューマ・コクトロニクス（１，Ｅ
、Ｅ、Ｅ、Ｔｒａｎｓａｃｔｉｏｎｓｏｎ　Ｃｏｎｓｕ
ｍｅｒ　Ｅｌｅｃｔｒｏｎｉｃｓ）”、　Ｖｏｌ、　Ｃ
Ｅ　−２９，Ｎｏ、３　。

Ａｕｇｕｓｔ　１９８３の第２４２〜２４８真のデジタ
ルフィールドメモリテレビジョン受像機に関する論文に
記載されているように、情報は直列に導入され、ある所
定の時間後に再び直列に読出す必要がある。

ＣＣＤメモリはこの場合にもまた他の場合にも適したも
のである。その理由は、１ビット当り１つの電極しか必
要としないという事実の為に、情報密度を極めて高くす
ることができる為である。これらのＣＣＤメモリはラン
ダムアクセスメモリ（ＲＡＭ）のような他のメモリに比
ベチップ表面積に関して比較的小型にしうる。

上述した欧州特許出願明細書には、蓄積容量を可変とし
たＣＣＤメモリ、すなわち、蓄積しうるビットの個数を
調整しうるメモリが開示されている。

このような可変メモリに対する必要性は特に、使用する
メモリを６２５ライン方式および５２５ライン方式の双
方に対し適したようにする必要がある場合の前述したテ
レビジョンの分野で生じている。

容量が可変でない通常のＣＣＤメモリを用いると、蓄積
容量は６２５ライン方式に適合され、このことは５２５
ライン方式の場合にメモリの多数のラインが有効情報を
含まなくなるということを意味する。

前記欧州特許出願第００９９９３１号明細書にはその第
１４および１５図を参照して６相１電極／ビツトのＣＣ
Ｄが説明されており、この場合、１電極／ビツトの動作
モードを保持して、６個の電極の群当り通常の１つの無
電荷位置ではなく２つの無電荷位置を形成し、これによ
り、蓄積容量を４７５倍に減少させることによりＣＣＤ
を短かくしている。

しかし、この欧州特許出願明細書のＣＯＤの場合、メモ
リの最大容量を用いている第４〜６図に示されている実
施例に比べて、２つの無電荷位置が同時にシフトする為
に蓄積情報が２倍の早さでメモリを通過するという欠点
がある。従って、直列レジスタの周波数を２倍にする必
要がある。従って、この既知の電荷結合装置における蓄
積時間は本質的に蓄積容量に比例しなくなる。クロック
周波数は並列区分と直列レジスタの双方においてほぼ一
定に保つのが望ましい場合がしばしばある。

本発明の目的は、特に、クロック周波数を変えることな
く蓄積容量を簡単に変えることができ、電荷の電荷結合
装置通過時間を蓄積容量に比例して変化させるようにし
た１電極／ビツトの電荷結合装置を提供せんとするにあ
る。

本発明は、可変蓄積容量を有するｎ相１電極／ビット或
いはリプルフェーズ型の電荷結合装置であって、該電荷
結合装置は、半導体本体の表面に或いはその付近に電荷
転送チャネルが形成されている当該半導体本体と、前記
の表面上に設けられたクロック電極装置とを具えており
、このクロック電極装置はクロック電圧手段に接続する
ことができ、情報が蓄積され、互いに隣接し、個数を調
整しうる電荷蓄積位置であって情報が蓄積されない無電
荷位置と交替されるこれら電荷蓄積位置を前記のクロッ
ク電圧手段によりｎ個の順次のクロク電極の列中に導入
しうるようにした電荷結合装置において、ｎ個の順次の
クロック電極の群中で、これらクロック電極の少なくと
も１つの電極に印加されるクロック電圧を、このクロッ
ク電圧と前記の群中の他のクロック電極に印加されるク
ロック電圧との周波数を変えることなく、隣接のクロッ
ク電極に印加されるクロック電圧に対して移相させ、こ
れにより、電荷結合装置のこの部分における電荷転送の
瞬時を前記の１つのクロック電極に印加するクロック電
圧の位相により決定するようにする手段が設けられてい
ることを特徴とする。

後の図面に関する説明から明らかとなるように、本発明
によればｎ個の電荷蓄積位置の各群中に追加の無電荷位
置を形成しうる。この場合、ｎ個の電荷蓄積位置当りの
蓄積容量は（ｎ−１）から（ｎ−２）に減少する。各電
荷パケットの通過時間はクロック周波数を変化させない
場合蓄積容量に応じて変化する為、メモリ中の電荷保持
の全時間は蓄積容量に比例して減少する。従って、直列
レジスタにおけるクロック周波数を一定に保つことがで
きる。

特に、蓄積容量を変えるのに別のクロックを必要としな
いという利点を有するようにした簡単な実施例では、ｎ
個の順次のクロック電極の各群中で少なくとも１つの電
極を、この群内の他の１つのクロック電極に印加される
クロック電圧と同じクロック電圧が印加される第１の点
と、前記のクロック電極の列中で１つの無電荷位置のみ
を形成するクロック電圧が印加される第２の点とに接続
しうるようにするスイッチング手段が設けられているよ
うにする。

以下、図面につき説明する。

第１図は、本発明による電荷結合装置を有するｓｐｓ　
　＜直列・並列・直列）メモリ１を示す線図的平面図で
ある。このメモリは直列入力レジスタ２と、直列出力レ
ジスタ３と、これらレジスタ間に位置し多数の隣接する
並列レジスタ４を有する並列区分とを具えている。これ
らレジスタ中に矢印で示す転送方向は直列入力レジスタ
および直列出力レジスタでは横方向（左側から右側への
方向）であり、並列区分では縦方向（上から下に向う方
向）である。情報は矢印５で示す直列人力レジスタ２の
入力端で導入しうる。直列入力レジスタに情報が充満さ
れると、この情報は並列区分４に並列に転送され、その
後直列入力レジスタに再び情報を入れることができる。

並列区分４に蓄積された情報は上側から下側に転送でき
、最下側で直列出力レジスタ３に転送できる。出力信号
は出力端６から読出すことができる。

並列レジスタ４はｎ相１電極／ビットの電荷結合装置を
以って構成する。本例ではｎを１０に等しくするも、ｎ
をこれとは異なる値にすることもできること明らかであ
る。この目的の為に、１０個の順次の電極の群に分けた
電極を有する電極装置を並列区分４に設ける。第１図に
はＲ＋＋　Ｒｔ＋　Ｒｓ＋　・・・・・・−・−Ｒ１＋
１を付した１群の電極を線図的に示しである。これらの
電極Ｒ４（ｉは１〜１０の値をとる）にはクロックライ
ン（図面を簡単とするために図示していない）を経てク
ロック電圧φ１を印加しうる。これらクロック電圧は例
えば第２図に線図的に示すように発生せしめることがで
きる。このシフトレジスタ７の入力端にはパルス状の入
力信号８が供給され、この入力信号は１つ以上のクロッ
クφ１．φ５等による制御の下でこのシフトレジスタを
通って転送される。並列レジスタ４のクロック電極に供
給されるクロック電圧φ１．φ２．φ３゜−・−・・φ
゛、。はシフトレジスタ７の出力端９に取出すことがで
きる。

シフトレジスタ２および３は通常の２或いは３或いは４
相の電荷結合装置を以て構成しうる。図面を明瞭とする
ためにこれらレジスタの電極は第１図に示していない。

第３図は並列レジスタ４の１つの一部を示す樅断面図で
ある。この並列レジスタはｎ型チャネル表面ＣＣＤの形
態をしており、半導体本体１１を有しており、この半導
体本体の全体或いは少なくとも一部分はｐ型である。表
面１２には例えば酸化珪素より成る薄肉絶縁１１３が設
けられており、この絶縁層がゲートの誘電体を構成する
。電極装置はクロック電極１４の列を有し、各クロック
電極は転送部分１４ａと蓄積部分１４ｂとを有している
。これら電極１４は既知のように２層重畳配線で製造で
き、この場合例えば、蓄積部分１４ｂを多結晶珪素層を
以て構成し、転送部分１４ａを他の多結晶珪素層或いは
アルミニウム層を以て構成する。各転送部分（電極）は
その右側の蓄積部分（電極）に導電的に接続さている。

転送部分１４ａの下側に電位障壁を得る為に、半導体本
体１１内に領域１５を設け、これら領域の導電型をその
周囲の半導体本体部分と同じにし且つこれら領域のドー
ピング濃度をその周囲の半導体本体部分よりも高くする
ことができる。これら領域１５の代りに、例えば転送部
分１４ａの下側をより一層厚肉の酸化物とするか或いは
個別の電圧源のような他の電位障壁発生手段を用いるこ
ともできる。

第３図はクロック電圧を電極に供給するクロックライン
や、クロック電圧φ１．φ２．・・・−・・・・−・φ
１ｏを生じるシフトレジスタの出力端９をも線図的に示
している。この場合も簡単のためにクロックライン自体
をＲ＋＋　Ｒｔ＋　Ｒｔ＋　・・−・−・−で示しであ
る。電荷転送が左側から右側に行なわれる図中で、一番
人側の電極１４がクロックラインＲ１゜に導電的に接続
され、次の電極１４がクロックラインＲ１に導電的に接
続され、更に次の電極１４がクロックラインＲ８に導電
的に接続され、以下同様である。図中最後から二番目の
電極１４がクロックラインＲ１に接続され、次の電極が
クロックラインＲ１゜に再び接続され、以下同様である
。蓄積容量を変えるために、少なくとも１つのクロック
ライン、本例ではクロックラインＲ６を線図的に示すス
イッチ１６に接続し、このスイッチによりクロックライ
ンＲ１を本来の出力端９　（φｈ）に或いは他の出力端
９、本例では（φ２）に接続しうるようにする。

電荷結合装置の最大蓄積容量を用いる必要がある場合、
例えば電荷結合装置を６２５画像ラインを有する方式に
おけるフレームメモリとして用いる場合には、スイッチ
１６を、クロックφ６がクロックラインＲ６に従ってこ
のクロックラインに接続された電極に供給される位置Ｇ
ど調整する。この場合電荷結合装置は通常の１電極／ビ
ツトモードで動作する。第４図は電極（クロックライン
）　　Ｒ＋、Ｒｚ。

−・−”ＲＩ　Ｇに供給されるクロック電圧を時間ｔの
関数として示す。第４図から明らかなように、電極は大
部分の時間低リセットレベルにあり、このレベルはこの
状態で電荷を電極の下側に蓄積せしめうるように選択す
る。電位は、電極の列に沿って一定速度で移動する電圧
パルスにより電荷転送中のみ変化せしめられる。動作説
明の為に、第３図に示す部分に生じるような電位分布を
２つの瞬時ｔ１およびｔ２に対し第６図に示す。電位障
壁は転送部分１４ａに対応し、電位の井戸は蓄積部分１
４ｂに対応する。第６図で斜線を付した領域は電荷、す
なわち情報を表わす。メモリの最大蓄積容量を用いる条
件の下では、１０個の電極１４より成る各群当り９個の
電荷パケット（電荷蓄積位置）と１個の無電荷位置とが
生じる。瞬時１＋の前にはこの無電荷位置は電極Ｒ２の
下側に位置していた。瞬時ｔ１（第４図をも参照）には
電圧パルスが電極Ｒ６に印加され、これにより電極Ｒ３
の下側の電位の井戸（および障壁）が深くなる。従って
、隣接の電極１４（Ｒ６）の下側に蓄積されている電荷
が電極Ｒ３の下側の電位の井戸に流れ込むことができる
。このことを第６図の瞬時ｔ、に矢印１８で線図的に示
しである。これにより電極Ｒ１の下側の無電荷位置に再
び情報が入れられ、最初に電極Ｒ３の下側に位置してい
た無電荷位置は左側にシフトし、電極Ｒ６の下側に位置
する。同様に、瞬時ｔ２で電圧パルスが電極Ｒ６に印加
されると、電極Ｒ１の下側に蓄積されている電荷パケッ
トが右側にシフトする。これにより、無電荷位置は更に
１電極分だけ左にシフトしたことになる。

１つの電荷パケット（ビット）がメモリ中に或いは少な
くともその並列区分に蓄積さている全期間は、並列区分
における電荷蓄積個所の個数に、１つのビットが１つの
所定の蓄積個所に蓄積されている持続時間を乗じた値と
なる。この期間を第４図にΔｔで示してあり、この期間
は電極Ｒ，におけるパルスと電極Ｒ１−１における後の
パルスとの間の持続時間に等しい。ｎ層システムでは、
１つの電荷パケットがｎ個の電極を通過する時間は（ｎ
−１，）Ｔに等しいということを容易に証明しうる。

ここにＴは電極Ｒ１のクロック周波数の逆数値である。

電荷結合装置を例えば５２５ラインのテレビジョン方式
におけるフレームメモリとして用いる場合のように蓄積
容量を減少せしめる必要がある場合には、スイッチ１６
を切換えることができる。この場合クロックラインＲ，
がφ２に接続される。この状態でクロックラインＲ８〜
Ｒ１゜に供給されるクロック電圧を第５図に示しである
。この場合、シフトレジスタ７の出力信号φ１．φ２．
φ３．−・・・・・・・・・・　φ１゜は変化しないも
のとした。また、６つの異なる瞬時ｔ３〜ｔ、における
関連の電位分布を第７図に示す。

第７図に示すように、１０個の電極Ｒ１〜Ｒ，。の群内
には１つの無電荷位置ではなく、２つの無電荷位置があ
る。瞬時ｔ３では正の電圧パルスが電極Ｒ，に供給され
、これにより電極Ｒ３の下側の無電荷位置１９が１つの
電極の間隔に亘って左側にシフトし、電極Ｒ２の下側に
蓄積されていた電荷パケットが１つの電極の間隔に亘っ
て右側にシフトして電極Ｒ８の下側の電位の井戸内に蓄
積される。クロックφ２が供給される電極Ｒ６の下側の
無電前位ｆｆ２０はこの際にはシフトしない。瞬時ｔ４
で正電圧パルスが電極Ｒ２に、同時に電極Ｒ６にも供給
される。これにより無電荷位置１９および２０の双方が
１つの電極の間隔に亘って左側にシフトする。この工程
中に電極Ｒ１およびＲ１の下側の電荷パケットが同時に
右側にシフトする。その後無電荷位置２０は最早やしば
らくの間シフトしないが、無電荷位置１９は瞬時ｔ。

で更に左側にシフトする。次に無電荷位置１９は瞬時ｔ
６で、ある前の段階で無電荷位置２０が位置していた電
ｍＲｂの下側に到達する。無電荷位置１９はこの瞬時か
らしばらくの間転送されない。瞬時ｔ、では電極Ｒ６は
低レベルに維持される。この瞬時には無電荷位置１９お
よび２０が更にシフトしない為、この瞬時には電荷転送
も行なわれない。瞬時ｔ、で正電圧パルスが電極Ｒ７に
供給され、これにより無電荷位置２０（第７図のｔ８参
照）が左側にシフトされ、電極ＲＩｌの下側の電荷パケ
ットが右側に転送される。

無電荷位置２０の転送は、この無電荷位置が後続の無電
荷位置に到達するまで行なわれ、その後この無電荷位置
２０が停止され、上記の後続の無電荷位置がシフトする
。

通過時間を決定するためには、瞬時ｔ４でパルスＲ６に
より電極Ｒ６の下側に蓄積された電荷パケットを考慮し
うる。この電荷パケットは瞬時ｔ６でパルスＲ１により
更に１位置だけシフトする。通常の状態の下ではこの電
荷パケットは瞬時ｔ、で電極Ｒ６の下側にシフトされ、
次に瞬時ｔ、で電極Ｒ１の下側にシフトされるものであ
る。従って、通過時間は前述した実施例のように（ｎ−
１）Ｔとならずに、この場合（ｎ−２）Ｔとなる。この
ことは、通過時間は蓄積容量に比例して減少したことを
意味する。最大蓄積容量に対する動作モードでは１０電
極当り９ピント生じ、減少容量に対する動作モードでは
１０電極当り８ビツト生じるという事実の為に、蓄積容
量は８７９倍に減少した。６２５ライン方式に対し最大
蓄積容量を有する必要のあるテレビジョンメモリの場合
には、減少蓄積容量は約５６１　ラインに対応する。こ
の減少容量はメモリを、５２５ラインを有するＮＴＳＣ
方式に用いるのにも適したものとする。

（依然としてわずかな）過剰容量は、所望に応じ、有効
情報を含まないラインで一層高速にシフトを行なうこと
により補償することができる。

ＣＣＤメモリはＰＡＬおよびＮＴＳＣ方式以外で他の減
少率を必要とする多くの方式にも用いることができる。

２個或いはそれ以上のスイッチ１６を用い、第３クロツ
クラインＲ８にクロック電圧φｊ　（ｊ〜ｉ）を与えう
るようにすることにより、蓄積容量を更に減少させるこ
とができる。

本発明は上述した例のみに限定されず・幾多０変更を加
えうろこと明らかである。例えば・本発明はＳＰＳメモ
リ以外に１電極／ビツト型のあらゆるＣＣＤにも用いる
ことができる。また、シフトレジスタ７を有するクロッ
ク発生器以外に、他の既知のクロック電圧発生器をも用
いることができる。

また・電位障壁形成手段１５が存在せず、転送電極１４
ａが蓄積電極１４ｂに接続されずに個別のクロック電圧
により駆動されるようにした装置にも本発明を用いるこ
とができる。

【図面の簡単な説明】

第１図は、１０層１電極／ビツトＳＰＳメモリを示す線
図、 第２図は、第１図に示すＳＰＳメモリに用いるべきクロ
ック発生器を示す線図、 第３図は、本発明によるＳＰＳメモリの一部を示す断面
図、 第４および５図は、動作中第３図の装置に供給するクロ
ック電圧を示す波形図、 第６および７図は、動作中第３図に示す装置中に生じる
電位分布を示す線図である。 １・・・ｓｐｓ　　（直列−並列−直列）メモリ２・・
・直列入力レジスタ ３・・・直列出力レジスタ ４・・・並列レジスタ（並列区分） ５・・・入力端　　　　　　６・・・出力端７・・・シ
フトレジスタ　　９・・・７の出力端１１・・・半導体
本体　　　　１３・・・絶縁層１４・・・クロック電極
　　　１４ａ・・・転送部分１４ｂ・・・蓄積部分 １５・・・電位障壁発生領域 １６・・・スイッチ Ｉ ＦＩＧ、４ ｎ ＦＩＧ）、６

Claims (1)

1. 【特許請求の範囲】 １、可変蓄積容量を有するｎ相１電極／ビット或いはリ
   プルフェーズ型の電荷結合装置であって、該電荷結合装
   置は、半導体本体の表面に或いはその付近に電荷転送チ
   ャネルが形成されている当該半導体本体と、前記の表面
   上に設けられたクロック電極装置とを具えており、この
   クロック電極装置はクロック電圧手段に接続することが
   でき、情報が蓄積され、互いに隣接し、個数を調整しう
   る電荷蓄積位置であって情報が蓄積されない無電荷位置
   と交替されるこれら電荷蓄積位置を前記のクロック電圧
   手段によりｎ個の順次のクロク電極の列中に導入しうる
   ようにした電荷結合装置において、ｎ個の順次のクロッ
   ク電極の群中で、これらクロック電極の少なくとも１つ
   の電極に印加されるクロック電圧を、このクロック電圧
   と前記の群中の他のクロック電極に印加されるクロック
   電圧との周波数を変えることなく、隣接のクロック電極
   に印加されるクロック電圧に対して移相させ、これによ
   り、電荷結合装置のこの部分における電荷転送の瞬時を
   前記の１つのクロック電極に印加するクロック電圧の位
   相により決定するようにする手段が設けられていること
   を特徴とする電荷結合装置。 ２、請求項１に記載の電荷結合装置において、ｎ個の順
   次のクロック電極の各群中で少なくとも１つの電極を、
   この群内の他の１つのクロック電極に印加されるクロッ
   ク電圧と同じクロック電圧が印加される第１の点と、前
   記　のクロック電極の列中で１つの無電荷位置のみを形
   成するクロック電圧が印加される第２の点とに接続しう
   るようにするスイッチング手段が設けられていることを
   特徴とする電荷結合装置。 ３、請求項２に記載の電荷結合装置において、前記のク
   ロック電極間に少なくとも１つの第　３電極が位置して
   いることを特徴とする電荷結合装置。 ４、請求項１〜３のいずれか一項に記載の電荷結合装置
   において、電極装置を有する電荷転送チャネルが直列−
   並列−直列型の電荷結合メモリ装置の並列区分の一部を
   形成していることを特徴とする電荷結合装置。 ５、請求項１〜４のいずれか一項に記載の電荷結合装置
   において、この電荷結合装置は６２５ライン方式および
   ５２５ライン方式の表示装置における画像情報の蓄積に
   用いるようになっていることを特徴とする電荷結合装置
   。