JPS59201589A

JPS59201589A - 固体撮像装置

Info

Publication number: JPS59201589A
Application number: JP58076478A
Authority: JP
Inventors: Shoichi Tanaka; 正一田中
Original assignee: Individual
Current assignee: Individual
Priority date: 1983-04-30
Filing date: 1983-04-30
Publication date: 1984-11-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明はインタラインＣＣＤエリアセンサに関し、特に
任意の画素行を選択できるインタラインアドレス形ＣＣ
Ｄエリアセンサに関する。

背景技術信号電荷を垂直転送するＣＣＤ（ＶＣＣＤ）を画素列の
間に配置するインタラインＣＣＤセンサは公知である。

垂直走査回路によつて選択された任意の画素行の信号電
荷をＶＣＣＤに転送できるインタラインアドレス形ＣＣ
Ｄエリアセンサ（以下において，１ＬＡ−ＣＣＤセンサ
と略称される。

）は特開５７−６９９７８，１３２４８１，１３２４８
２，２０２１８３，２０７４８６に開示される。特開５
７−６９９７８は画素とＶＣＣＤを接続するアドレスゲ
ートに２種類のパルス電圧を印加する事によつて，ＶＣ
ＣＤの信号電荷井戸に信号電荷を読み出し，ＶＣＣＤの
ノイズ電荷井戸にブルーミング電荷を読み出す。本出願
人によつて出願された特出５７−４９９１３，１９８２
３３，特出５８−１０２１５は本発明の先行出願である
。

発明の開示上記の先行技術にも関らず，１ＬＡ−ＣＣＤセンサは改
善すべき多くの問題を持つ。たとえば、特開５７−６９
９７８に開示される１ＬＡ−ＣＣＤセンサにおいて，Ｖ
ＣＣＤをＭ相クロツク電圧によつて駆動する時，１水平
期間に２Ｍ段（１段＝１転送電極）だけ信号電荷を垂直
転送する必要がある。そして、インタレース形式におい
て，２Ｍ−２段の垂直転送ごとに１行の画素からＶＣＣ
Ｄに信号電荷を読み出す必要がある。非インタレース形
式において，２Ｍ−１段の垂直転送ごとに１行の画素か
ら信号電荷を読み出す必要がある。そしてアドレスゲー
トに信号電荷Ｑｓを読み出す大きなリードパルスとブル
ーミング電荷ＱＢを読み出す小さいオーバーフローパル
スを与える必要がある。オーバーフローパルスはＶＣＣ
Ｄのノイズ電荷井戸ＷＮに隣接する複数のアドレスゲー
トにだけ印加し，リードパルスはＶＣＣＤの１個の信号
電荷井戸Ｗｓに隣接するアドレスゲートにだけ印加する
必要がある。上記の説明からわかるように，動作形式が
複雑である事が第１の問題である。ＶＣＣＤの転送電極
とアドレスゲートを接続する２層ＭＯＳ電極構造の使用
は動作形式をさらに複雑にするので，事実上非常に困難
である。これが第２の問題である。

さらに，１０倍以上のブルーミング条件（垂直画素数の
１０％の画素に最大信号電荷量Ｑｓｍａｘの１０倍以上
の光電荷を発生する光が入射する条件）において，ＷＮ
は一杯になり，ＱＢはＷｓにオーバーフローする。これ
が第３の問題である。アドレスゲートにオーバーフロー
パルスを印加する事によつて画素またはＶＣＣＤの電荷
蓄積能力が低下する。これが第４の問題である。特開５
７−１３２４８１，１３２４８２に開示される１ＬＡ−
ＣＣＤセンサは１水平期間に垂直転送を完了する事によ
つてその転送動作を簡単にしている。しかしその消費電
力は大巾に増加する。本発明の第１の目的は１ＬＡ−Ｃ
ＣＤセンサの転送動作と構造を簡単にする事である。本
発明の第２の目的は１ＬＡ−ＣＣＤセンサのブルーミン
グ抑圧能力を向上する事である。本発明の第３の目的は
１ＬＡ−ＣＣＤセンサの消費電力を低減する事である。

上記の目的を達成するために，本発明は４個の独力発明
を開示する。各独立発明は非常に深い関係を持ち，一緒
に実施する事によつて最良の効果が得られるので，本明
細書は上記の４個の独立発明を一緒に開示する。各独立
発明の特徴と効果が以下に説明される。

独立発明１．（クレーム１）ＶＣＣＤがブルーミング電荷ＱＢ等のノイズ電荷を保持
するノイズ電荷井戸ＷＮと信号電荷を保持する信号電荷
井戸Ｗｓを備え，ＷＮとＷｓを独立に垂直転送する１Ｌ
Ａ−ＣＣＤセンサにおいて、強力なブルーミングが発生
する時にＱＢはＷＮからＷｓにオーバーフローする。そ
の結果，信号のＳＮ比は極端に低下する。本発明は１Ｌ
Ａ−ＣＣＤセンサの上記の欠点を改善するために，ＶＣ
ＣＤが隣接するＷｓの間に複数のＷＮを持つ事を特徴と
する。上記の各ＷＮはそれぞれ，１個もしくは複数個の
転送電極によつて作られる。このようにすればＶＣＣＤ
のブルーミング抑圧能力は大巾に増加できる。たとえば
隣接するＷｓの間に５個のＷＮを備え，上記のＷＮにＱ
Ｂを転送する１ＬＡ−ＣＣＤセンサは５０倍のブルーミ
ングを抑圧できる。そしてスメア電荷もかなり低減され
る。特に，大きな水平画素数を持つインタラインＣＣＤ
センサのＶＣＣＤと画素間は狭いしたとえば２〜３μ）
の分離領域（チヤンネルストツパ）によつて分離される
ので，スメア電荷はかなり増加する。本発明によれば，
画素密度を増加してもスメア電荷を低減する事が可能に
なる。

独立発明２、（クレーム２）独立発明１によつて，１ＬＡ−ＣＣＤセンサのブルーミ
ングとスメアは低減された。しかし，上記のノイズ電荷
を低減する程，１水平期間に垂直転送しなければならな
い転送段数が増加する。たとえば，１００倍のブルーミ
ング条件において，３相クロツクを使用するＶＣＣＤは
１水平期間に３３段の垂直転送を実施する必要がある。

ただし，ＶＣＣＤの１電位井戸はＱｓｍａｘに等しい電
荷転送能力を持つと仮定する。本発明は１ＬＡ−ＣＣＤ
センサの上記の欠点を改善するために，ＶＣＣＤの隣接
するＷｓの間に，１個のＷｓを作る転送電極よりも２倍
以上多い転送電極によつて作られるＷＮを配置する事を
特徴とする。上記のＷＮを作る各転送電極は互いに隣接
している。このようにすれば１水平期間に必要な垂直転
送段数は低減できる。たとえば，１００倍のブルーミン
グ抑圧能力を得るために１水平期間に垂直転送される段
数は１５になる。そして，消費電力は減少する。本発明
において，隣接する複数個の転送電極によつて作られる
ノイズ電荷井戸（以下において連続形ノイズ電荷井戸Ｗ
Ｎｃと呼ばれる。）は１個の転送電極によつて作られる
孤立形ノイズ電荷井戸（以下においてＷＮｉと呼ばれる
。）に比べて１転送電極当りの電荷蓄積能力は増加する
。ＷＮｃと後にＷＮｉを配置する事は可能である。１Ｌ
Ａ−ＣＣＤセンサにおいて，ＶＣＣＤの転送電極と垂直
走査回路を接続する垂直走査線は大きな抵抗と大きな容
量を持つので，ＶＣＣＤの高速転送は強力なドライブ回
路を必要とした。本発明によれば垂直転送速度は低くで
きるので，垂直走査線の低抗が大きくても消費電力の増
加は小さい。

独立発明３、（クレーム３）独立発明１と２の実施によつて，大きなノイズ電荷転送
能力を持つ１ＬＡ−ＣＣＤセンサが開示された。しかし
、ブルーミング電荷ＱＢをＷＮにオーバーフロさせるた
めに非常に複雑なクロツクを発生する必要がある。本発
明は１ＬＡ−ＣＣＤセンサの上記の欠点を改善するため
に、ＶＣＣＤの第Ｎ行の転送電極に隣接するアドレスゲ
ートを上記の第Ｎ行の転送電極に隣接する第Ｎ＋１行ま
たは第Ｎ−１行の転送電極に接続する事を特徴とする。

好ましい実施例において，第Ｎ行の転送電極が第Ｎ＋１
行の転送電極に信号電荷を送り出すＶＣＣＤにおいて，
第Ｎ行の転送電極と第Ｎ＋１行のアドレスゲートが接続
される。このようにすれば，ＶＣＣＤの孤立形信号電荷
井戸Ｗｓｉに隣接するアドレスゲートは従来より浅い電
位を持つので、Ｗｓｉの電荷蓄積能力は増加する。ただ
し，孤立形信号電荷井戸Ｗｓｉは１個の転送電極の下に
作られ，連続形信号電荷井戸Ｗｓｃは複数個の隣接する
転送電極の下に作られる。そして，ＷＮｃに隣接するア
ドレスゲートの大部分はＷｓｉに隣接するアドレスゲー
トよりも深い電位を持つので，画素のＱＢはＷＮｃにだ
けオーバーフローする。

さらにクロツク電力も大巾に低減される。さらに本発明
の１ＬＡ−ＣＣＤセンサは２層ＭＯＳ電極構造を持つ事
ができる。さらに本発明の１ＬＡ−ＣＣＤセンサはオー
バーフローパルスを必要とせず，その結果，Ｗｓｉまた
はＷＮｃの電荷蓄積能力は増加する。好ましい実施例に
おいて，アドレスゲート下の電位障壁はアドレスゲート
と同じゲート電圧を持つＶＣＣＤのＭＯＳ転送電極下の
電位井戸しまたは電位障壁より浅い電圧を持つ。上記の
両者が等しい電位を持つ事も可能である。ただし，ＱＮ
とＱＳはＷＮｉまたはＷｓｉによつて垂直転送される。

ＶＣＣＤの１転送電極が２画素に隣接して垂直方向に延
在するように配置する事も可能である。

従属発明１．（クレーム４）好ましい実施例において，ＶＣＣＤのＷｓとＷＮは少く
とも２個以上の隣接する転送電極によつて作られる電位
障壁によつて分離される。このようにすれば，ＶＣＣＤ
のチヤンネル内に電荷転送方向を指定するための電位障
壁を作る必要がない。

そして，選択された画素の信号電荷はその画素に隣接す
るアドレスゲートにリードパルス電圧ＶＲを印加する事
によつて可能になる。ただし，本明細書において，浅い
電位ＶＬを持つ転送電極が電位障壁を作り，深い電位を
持つ転送電極が電位井戸を作る。

従属発明２．（クレーム５）１実施例において，ＶＣＣＤのＷＮの間に１個の転送電
極によつて作られる電位障壁によつて分離される複数の
Ｗｓが配置される。このようにすれば複数のＷｓによつ
て１行の信号電荷を転送でき，信号電荷転送能力は大巾
に増加する。好ましい実施例において，Ｗｓを分離する
上記の転送電極にリードパルスが印加される。

従属発明３．（クレーム６）好ましい実施例において，ノイズ電荷ＱＮはＷＮｃによ
つて垂直転送され，信号電荷ＱｓはＷｓｉによつて垂直
転送される。このようにすればブルーミング電荷ＱＢは
ＷＮｃにだけオーバーフローする。ただし，アドレスゲ
ート下の電位障壁はＶＣＣＤのチヤンネル領域（電位井
戸領域）より大きなしきい値電圧ＶＴを持つ。１実施例
において，Ｗｓｉに隣接する電位障壁を作る転送電極に
リードパルスＶＲが印加される。もちろん，画素にコン
デンサを介してリードパルス電圧ＶＲを印加する事も可
能である。

従属発明４．（クレーム７）１実施例において、ＷＣＣＤはＷＮｉまたはＷｓｉによ
つて電荷を垂直転送する。そしてＷｓｉをＷｓｃに変換
する事によつて，画素の信号電荷をＶＣＣＤに転送する
。このようにすれば，リードパルスＶＲと転送パルスの
大きさを同じにできる。

独立発明３の追加説明が以下に開示される。好ましい実
施例において，ＶＣＣＤの１転送電極が深い電位ＶＨか
ら浅い電位ＶＬに変化する期間Ｔｔに，ＶＣＣＤの他の
１電極が浅い電位ＶＬからＶＨに変化する。このように
すれば，アドレスゲートの電位障壁も変化するので、Ｗ
ＮｉまたはＷｓｉの電荷蓄積能力は増加する。もちろん
上記の２つの電位変化は完全にオーバーラツプしなくて
も良い。好ましい実施例において，アドレスゲートと転
送電極を接続する垂直走査線はシフトレジスタまたは多
相クロツク回路から転送パルスを供給され、垂直走査回
路からリードパルスを供給される。インタレースを実施
する実施例において，ＨＣＣＤから遠い画素から順番に
読み出しが実施される。そして，１水平期間にＸ行の垂
直転送を実施するＶＣＣＤはＸ＋２行の垂直転送ごとに
リードパルスを受け取る。インタレースを実施する他の
実施例において，ＨＣＣＤから近い画素から順番に読み
出しが実施される。そして１水平期間にＸ行の垂直転送
を実施するＶＣＣＤはＸ−２行の垂直転送ごとにリード
パルスを受け取る。ＶＣＣＤの垂直転送は水平走査期間
に実施しても良いし，水平帰線期間に実施しても良い。

また，１水平帰間に信号電荷の垂直転送を完了する事も
可能である。

独立発明４．（クレーム８）１ＬＡ−ＣＣＤセンサの問題の１つは１水平期間に転送
される垂直段数がインタラインＣＣＤセンサより大巾に
増加する事である。垂直走査線の充放電時定数が大きく
，垂直走査回路と転送用シフトレジスタ（または多相ク
ロツク回路）と出力抵抗も大きいので，水平帰線期間に
転送できる垂直段数には限界がある。水平走査期間に垂
直転送を実施する事によつて，転送パルス周波数は大巾
に低下できるが，ＨＣＣＤの出力容量にクロツクノイズ
が混入する。本発明は上記の欠点を改善するために、Ｖ
ＣＣＤとＨＣＣＤの間に，３行以上の信号電荷を蓄積で
きる一時蓄積用ＣＣＤを配置する事を特徴とする。この
ようにすれば，ＨＣＣＤの出力容量はＶＣＣＤの転送電
極から大巾に離れるのでクロツクノイズは許容できる範
囲の量に低減される。特に，上記の一時蓄積用ＣＣＤの
上に導電性の光シールド電極を配置する事によつてクロ
ツクノイズは非常に小さくなる。ＨＣＣＤの出力容量に
近接して配置されたダミーＣＣＤを使用する事によつて
クロツクノイズを相殺する事も可能である。本発明の他
の特徴と効果は以下の実施例によつて詳しく説明される
。

発明を実施するための最良の形態図１は本発明の１ＬＡ−ＣＣＤセンサの１実施例平面図
である。画素１（Ａ〜Ｄ）とＶＣＣＤ３の各転送電極３
（Ａ〜Ｄ）はアドレスゲート２（Ａ〜Ｄ）によつて電気
的に接続される。アドレスゲート２（Ａ〜Ｄ）と転送電
極３（Ａ〜Ｄ）は垂直走査線５（Ａ〜Ｅ）によつて垂直
走査回路１５とシフトレジスタ（または多相クロツク回
路）１６に接続される。転送電極３Ｂとアドレスゲート
２Ａが垂直走査線５Ｂに接続され，他の転送電極とアド
レスゲートも同様に接続される。ＶＣＣＤ３の最終転送
電極３Ａは転送電極６と一時蓄積用ＣＣＤ９を介してＨ
ＣＣＤ１０に接続される。そして，転送電極６とノイズ
電荷吸収ドレン８は分岐用転送ゲート７によつて接続さ
れる。図２は図１の撮像領域の部分平面図である。図３
Ａは図２のＡ−Ａ′断面図であり、図３Ｂは図２のＢ−
Ｂ′断面図である。約５×１０１４〜４×１０１５原子
／ＣＣのＰ−基板１３上に作られた画素１Ｂとバルクチ
ヤンネル領域１４は約１０１５〜４×１０１６原子／Ｃ
ＣのＮ形領域である。Ｐ形チヤンネルストツプ領域１２
は約１０２０原子／ＣＣの不純物濃度を持つ。

第１層ポリシリコン電極３Ｂと第２層ポリシリコン電極
２Ｂは約６００■の絶縁膜上に形成される。図４は図１
の部分平面図である。ノイズ電荷吸収ドレンであるＮ＋
領域８は１０２０原子／ＣＣの不純物濃度を持ち，第３
層アルミ電極線によつて給電される。画素以外の領域上
には第４層アルミシールド膜が配置される。一時蓄積用
ＣＣＤ９は１２個の転送電極９（Ａ〜Ｌ）によつて構成
され、４行以下の信号電荷を保持する。そして３相クロ
ツク電圧によつて，水平帰線期間に１ビツト（３転送電
極）だけ垂直転送される。ＨＣＣＤ１０は２相ＣＣＤで
あり，その各転送電極の下に電位障壁領域１０Ａと電位
井戸領域１０Ｂが配置される。上記の電位障壁領域１０
Ａとアドレスゲート下の電位障壁領域の表面にＰ形イオ
ンを注入する事が好ましい。図１の１ＬＡ−ＣＣＤセン
サの動作が図５の電位図によつて説明される。２２（Ｂ
，Ｄ，Ｆ）は転送電極３（Ａ〜Ｎ）の下のバルクチヤン
ネル電位ＶＢを表わし，２２（Ａ，Ｃ，Ｅ）は上記の転
送電極に隣接するアドレスゲート下に作られる電位障壁
の電位Ｖｓを表わす。電位線１７Ｂにおいて，転送電極
３（Ａ，Ｋ）の下にＷｓｉが作られ，転送電極３（Ｄ〜
Ｈ）の下にＷＮｃが作られる。この時のＶｓの電位が２
２Ａによつて表わされる。電位線２２Ａのもつとも深い
電位ＶｓＨは電位線２２Ｂのもつとも浅い電位ＶＢＬよ
り深く作られ，転送電極３（Ｄ，Ｅ，Ｆ，Ｇ）に隣接す
る画素のブルーミング電荷ＱＢはＷＮｃに選択的にオー
バーフローする。電位線２２（Ｃ，Ｄ）は電位線２２（
Ａ，Ｂ）において，転送電極３Ｌにもつとも深いリード
パルスＶＲを印加した状態を表わす。その結果，転送電
極３Ｋ，３Ｌに画素１Ｋの信号電荷が読み出される。次
に電位線２２（Ｃ，Ｄ）は電位線２２（Ａ，Ｂ）に戻る
。好ましい実施例において，ゲート電極の電圧が等しい
時，ＶＢはＶｓより約１〜６Ｖだけ深い電圧値を持つ。

たとえばＶＢＬはＯｖであり，ＶＢＨは＋５Ｖであり，
ＶＢＲは＋９Ｖであり，ＶｓＨは＋０．７Ｖであり，Ｖ
ｓＲは＋４．７Ｖである。電位線２２（Ｅ，Ｆ）は電位
線（Ａ，Ｂ）を８段だけ垂直転送した状態を表わす。そ
の結果，次のＷｓｉは転送電極３Ｍの下に作られる。そ
してリードパルスＶＲは転送電極３Ｎに印加され，画素
１Ｍの信号電荷が電位井戸３Ｍ，３Ｎに転送される。他
の実施例において，１水平期間に１０段の垂直転送が実
施され，１２段の垂直転送ごとにリードパルス電圧ＶＲ
が印加される。この実施例において，第Ｎ水平期間に，
転送電極３ＬにリードパルスＶＲが印加され，次の水平
期間に，転送電極３Ｊにリードパルスが印加される。本
実施例において，垂直走査回路は１水平期間に２行の垂
直走査線にリードパルスを与える場合もある。図５の実
施例において、ＶＣＣＤは５０倍のブルーミングを抑圧
し，スメアノイズは従来のインタラインセンサの１／６
になる。図６は図５のＶＣＣＤに印加する１０相クロツ
ク電圧図である。リードパルスは８段の垂直転送ごとに
発生される。１転送に必要な時間は約６μ秒である。上
記の１０相クロツク電圧が安定である期間Ｔｘに，１０
相クロツク回路１６は垂直走査線５（Ａ〜Ｄ）から分離
され，垂直走査回路１５から必要な垂直走査線にリード
パルスＶＲが印加される。図４において、１水平期間の
一定期間ＴＹに信号電荷は一時蓄積用ＣＣＤ９に転送さ
れ，１水平期間の他の一定期間Ｔｚにノイズ電荷はドレ
ン８に転送される。転送電極７に中間直流電圧を印加す
る事も可能であり，ＶＣＣＤと同期するクロツクを印加
する事も可能である。分岐用転送電極７とドレン８を接
続すれば電極構造は簡単になる。図７は１０相クロツク
回路１６と垂直走査回路の接続を表わす回路図である。

１０ビツトシフトレジスタ１６は１０本の出力端子を持
ち，各出力端子２０は共通クロツク線２１（Ａ〜Ｊ）に
接続され，共通クロツク線２１（Ａ〜Ｊ）はスイツチ１
８Ａを介して垂直走査線５（Ａ〜Ｄ）に接続される。撮
像領域１の中央に配置されるシフトレジスタ１６の入力
端子１６Ａには所定のクロツク波形が入力される。独立
のシフトレジスタを複数個配置する事も可能である。ブ
ルーミングの発生に応じて上記のクロツク波形を変更す
る事も可能である。スイツチ１８Ａをターンオフし，ス
イツチ１７Ａをターンオンし，そして垂直走査線５（Ａ
〜Ｄ）は約５００段の転送段数を持つ垂直走査回路１５
によつて制御されるスインチ１７Ｂの第１端子に接続さ
れる。そしてスイツチ１７Ｂの第２端子に接続さされた
リードパルス電源φＲは所定の間隔でリードパルスＶＲ
を発生する。垂直走査回路１５に記憶されている情報は
１リードパルス期間に２ビツトだけ垂直転送される。図
８において，垂直走査回路１５は約２５０段の転送段数
を持つ。そしてスイツチ１７（Ｂ，Ｃ）は垂直走査回路
１５の１個の出力端子によつて制御される。スイツチ１
７（Ｂ，Ｃ）とスイツチ１７Ａは垂直走査線と電源（φ
Ｒ１，φＲ２）を接続する。この実施例において，電源
φＲ１とφＲ２のうちリードパルスを発生しない方のリ
ードパルス電源は接続される垂直走査線と等しい電圧を
持つ。そして垂直走査回路に記憶された情報は１リード
パルス期間に１ビツトだけシフトする。図９において，
垂直走査回路１５は約５００段のシフトレジスタであり
，シフトレジスタの１段のインバータだけがスイツチ１
７（Ｂ，Ｃ）をターンオンする深い電位ＶＨを発生する
。そしてシフトレジスタ１５はインバータ１段おきに出
力端子を持ち，約２５０個の出力端子を持つ。

そしてリードパルス電圧ＶＲを選択された垂直走査線に
印加した後で，シフトレジスタ１５は半ビツト（１イン
バータ段）だけ垂直転送される。その結果，すべてのス
イツチ１７（Ｂ，Ｃ）はターンオフする。そしてその後
でスイツチ１８Ａがターンオンし，１０相クロツク回路
１６はＶＣＣＤを８段または１２段だけ垂直転送する。

次にスイツチ１８Ａはターンオフレ，シフトレジスタ１
５は半ビツトだけシフトされる。そして，電源φＲ１と
φＲ２のどちらかはリードパルス電圧ＶＲを発生し，の
こりの電源は接続される垂直走査線と同じ電位を持つ。

図１０は１水平期間にＶＣＣＤが２０段だけ垂直転送す
る実施例である。リードパルス電圧は１８段または２２
段転送ごとに発生される。Ｗｓｉ２４と２５の間に電位
障壁を作る転送電極２３にリードパルス電圧ＶＲが印加
される。Ｗｓｉ２７は非転送信号電荷を転送する。ＷＮ
ｃ２６は１０個の転送電極によつて作られる。

産業上の利用可能性本発明はＴＶカメラ，電子カメラ，イメージセンサとし
て使用できる。

【図面の簡単な説明】

図１は本発明の１ＬＡ−ＣＣＤセンサのブロツク図であ
る。図２は図１の１ＬＡ−ＣＣＤセンサの撮像領域を表
わす平面図である。図３Ａは図２のＡ−Ａ′断面図であ
る。図３Ｂは図２のＢ−Ｂ′断面図である。図４は図１
の１ＬＡ−ＣＣＤセンサの１時蓄積用ＣＣＤの平面図で
ある。図５は図１の１ＬＡ−ＣＣＤセンサのＶＣＣＤ電
位図である。図６は図５のＶＣＣＤに印加する１０相クロツク電圧図
である。図７と図８と図９は転送用クロツク回路（また
はシフトレジスタ）と垂直走査回路の接続図である。図
１０は１水平期間に２０段垂直転送するＶＣＣＤの電位
図である。特許出願人　田中正一

Claims

【特許請求の範囲】

（１）．行列状に配置された画素と，画素列の間に配置
された垂直転送用ＣＣＤＣＶＣＣＤと略称される。）と
，画素とＶＣＣＤを接続するアドレスゲートと，水平転
送用ＣＣＤＣＨＣＣＤと略称される。）と，１行の画素
の信号電荷をＶＣＣＤに選択する垂直走査回路と，垂直
走査回路とアドレスゲートまたは画素コンデンサのゲー
ト電極を接続する垂直走査線を備える固体撮像装置にお
いて，Ｃ以下において，上記の固体撮像装置は１ＬＡ−
ＣＣＤセンサと略称される。）ＶＣＣＤは信号電荷転送
用第１電位井戸とノイズ電荷転送用第２電位井戸を備え
，異なる画素行から読み出された信号電荷を転送する２
つの第１電位井戸の間に複数個の第２電位井戸を配置す
る事を特徴とする固体撮像装置。
（２）．１ＬＡ−ＣＣＤセンサにおいて，ＶＣＣＤは信
号電荷転送用第１電位井戸とノイズ電荷転送用第２電位
井戸を持ち，異なる画素行から読み出された信号電荷を
転送する２つの第１電位井戸の間に，隣接する複数個の
転送電極によつて作られる第２電位井戸が配置される事
を特徴とする固体撮像装置。
（３）．１ＬＡ−ＣＣＤセンサにおいて，ＶＣＣＤの第
Ｎ行の転送電極に隣接するアドレスゲートを上記の転送
電極に隣接する転送電極に接続する事を特徴とする固体
撮像装置。
（４）．ＶＣＣＤは信号電荷転送用第１電位井戸とノイ
ズ電荷を転送する第２電位井戸を持ち，第１電位井戸と
第２電位井戸を分離する電位障壁は複数個の転送電極に
よつて作られる事を特徴とする第３項記載の固体撮像装
置。
（５）．信号電荷を転送する複数の第１電位井戸が１個
の転送電極によつて作られる電位障壁によつて分離され
，上記の転送電極に読み出しパルス電圧を印加する事に
よつて画素から上記の第１電位井戸に信号電荷を転送す
る事を特徴とする第３項記載の固体撮像装置。
（６）．ＶＣＣＤは１個の転送電極によつて作られた信
号電荷転送用第１電位井戸と，隣接する複数個の転送電
極によつて作られたノイズ電荷転送用第２電位井戸を持
つ事を特徴とする第３項記載の固体撮像装置。
（７）．ＶＣＣＤは１個の転送電極によつて作られた信
号電荷転送用第１電位井戸と，１個の転送電極によつて
作られたノイズ電荷転送用第２電位井戸を持つ事を特徴
とする第３項記載の固体撮像装置。
（８）．１ＬＡ−ＣＣＤセンサにおいて，ＶＣＣＤとＨ
ＣＣＤの間に，３行以上の信号電荷を蓄積する事ができ
る電荷転送装置（ＣＣＤ）を配置する事を特徴とする固
体撮像装置。