JPH10271394A - 電荷転送装置およびこれを用いた固体撮像装置 - Google Patents
電荷転送装置およびこれを用いた固体撮像装置Info
- Publication number
- JPH10271394A JPH10271394A JP9069470A JP6947097A JPH10271394A JP H10271394 A JPH10271394 A JP H10271394A JP 9069470 A JP9069470 A JP 9069470A JP 6947097 A JP6947097 A JP 6947097A JP H10271394 A JPH10271394 A JP H10271394A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- phase
- pixels
- horizontal
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 CCDエリアセンサにおいて、フレームレー
トを速くするために、水平駆動周波数を高くすると、消
費電力が増加したり、後段の信号処理系におけるCDS
が困難になる。 【解決手段】 転送チャネルの上方にその転送方向にお
いて交互に繰り返して配列された第1相(φH1),第
2相(φH2)の電極対からなり、かつ第1相の電極対
が第2相の電極対を挟んで独立に駆動可能に配線された
電極構造を有する電荷転送部において、フレームレート
増加動作モードでは、第2相の電極対に直流電圧(φH
2)を与える一方、第2相の電極対を挟む第1相の電極
対の各々に逆相の転送クロックφH1a,φH1bを与
えることによってコンプリメント2相駆動し、φH1
a,φH2,φH1b,φH2を水平転送の1サイクル
とすることで、水平方向2画素分の信号電荷を加算して
転送する。
トを速くするために、水平駆動周波数を高くすると、消
費電力が増加したり、後段の信号処理系におけるCDS
が困難になる。 【解決手段】 転送チャネルの上方にその転送方向にお
いて交互に繰り返して配列された第1相(φH1),第
2相(φH2)の電極対からなり、かつ第1相の電極対
が第2相の電極対を挟んで独立に駆動可能に配線された
電極構造を有する電荷転送部において、フレームレート
増加動作モードでは、第2相の電極対に直流電圧(φH
2)を与える一方、第2相の電極対を挟む第1相の電極
対の各々に逆相の転送クロックφH1a,φH1bを与
えることによってコンプリメント2相駆動し、φH1
a,φH2,φH1b,φH2を水平転送の1サイクル
とすることで、水平方向2画素分の信号電荷を加算して
転送する。
Description
【0001】
【発明の属する技術分野】本発明は、電荷転送装置およ
びこれを水平転送レジスタとして用いた固体撮像装置に
関する。
びこれを水平転送レジスタとして用いた固体撮像装置に
関する。
【0002】
【従来の技術】固体撮像装置、例えばCCDエリアセン
サにおける水平転送レジスタの断面構造を図10に示
す。図10において、N型基板101の表面側には、P
型ウェル102を挟んでN型転送チャネル103が形成
されている。このN型転送チャネル103の上方には、
図示せぬゲート絶縁膜を介してポリシリコンなどで形成
される1,2層目のゲート電極104,105が、転送
方向において交互に繰り返し配列されている。
サにおける水平転送レジスタの断面構造を図10に示
す。図10において、N型基板101の表面側には、P
型ウェル102を挟んでN型転送チャネル103が形成
されている。このN型転送チャネル103の上方には、
図示せぬゲート絶縁膜を介してポリシリコンなどで形成
される1,2層目のゲート電極104,105が、転送
方向において交互に繰り返し配列されている。
【0003】ゲート電極105の下方の転送チャネル1
03の表面部分には、N- の不純物がイオン注入されて
いる。そして、互いに隣り合う1,2層目のゲート電極
104,105が対をなし、各対のゲート電極104,
105には、図11に示す如く互いに逆相の水平転送ク
ロックφH1,φH2が交互に印加される。この水平転
送クロックφH1,φH2は、水平転送レジスタに対し
てコンプリメント駆動を行う。
03の表面部分には、N- の不純物がイオン注入されて
いる。そして、互いに隣り合う1,2層目のゲート電極
104,105が対をなし、各対のゲート電極104,
105には、図11に示す如く互いに逆相の水平転送ク
ロックφH1,φH2が交互に印加される。この水平転
送クロックφH1,φH2は、水平転送レジスタに対し
てコンプリメント駆動を行う。
【0004】ここで、上記構成の水平転送レジスタにお
ける転送動作について、図12のポテンシャル図を参照
しつつ説明する。なお、図12は、図11の各タイミン
グT1〜T4でのポテンシャル分布を示している。
ける転送動作について、図12のポテンシャル図を参照
しつつ説明する。なお、図12は、図11の各タイミン
グT1〜T4でのポテンシャル分布を示している。
【0005】T=T1では、1相目の水平転送クロック
φH1が高レベル(以下、“H”レベルと称する)、2
相目の水平転送クロックφH2が低レベル(以下、
“L”レベルと称する)であることから、φH1のゲー
ト電極104,105の下のポテンシャルが深くなり、
しかもゲート電極104の下方部分がゲート電極105
の下方部分よりもポテンシャルが深いので、信号電荷は
φH1のゲート電極104の下に蓄積される。
φH1が高レベル(以下、“H”レベルと称する)、2
相目の水平転送クロックφH2が低レベル(以下、
“L”レベルと称する)であることから、φH1のゲー
ト電極104,105の下のポテンシャルが深くなり、
しかもゲート電極104の下方部分がゲート電極105
の下方部分よりもポテンシャルが深いので、信号電荷は
φH1のゲート電極104の下に蓄積される。
【0006】T=T2では、1相目の水平転送クロック
φH1が“L”レベル、2相目の水平転送クロックφH
2が“H”レベルとなることから、φH1のゲート電極
104,105の下のポテンシャルが浅くなり、φH2
のゲート電極104,105の下のポテンシャルが深く
なる。これにより、φH1のゲート電極104の下に蓄
積されていた信号電荷が、φH2のゲート電極104,
105に転送される。このとき、ゲート電極105の下
方部分よりもゲート電極104の下方部分の方がポテン
シャルが深いので、信号電荷はφH2のゲート電極10
4の下に蓄積される。
φH1が“L”レベル、2相目の水平転送クロックφH
2が“H”レベルとなることから、φH1のゲート電極
104,105の下のポテンシャルが浅くなり、φH2
のゲート電極104,105の下のポテンシャルが深く
なる。これにより、φH1のゲート電極104の下に蓄
積されていた信号電荷が、φH2のゲート電極104,
105に転送される。このとき、ゲート電極105の下
方部分よりもゲート電極104の下方部分の方がポテン
シャルが深いので、信号電荷はφH2のゲート電極10
4の下に蓄積される。
【0007】T=T3では、1相目の水平転送クロック
φH1が“H”レベル、2相目の水平転送クロックφH
2が“L”レベルとなることから、φH1のゲート電極
104,105の下のポテンシャルが深くなり、φH2
のゲート電極104,105の下のポテンシャルが浅く
なり、しかもゲート電極105の下方部分よりもゲート
電極104の下方部分の方がポテンシャルが深いので、
φH2のゲート電極104の下に蓄積されていた信号電
荷が、φH1のゲート電極104,105へ転送されか
つゲート電極104の下に蓄積される。
φH1が“H”レベル、2相目の水平転送クロックφH
2が“L”レベルとなることから、φH1のゲート電極
104,105の下のポテンシャルが深くなり、φH2
のゲート電極104,105の下のポテンシャルが浅く
なり、しかもゲート電極105の下方部分よりもゲート
電極104の下方部分の方がポテンシャルが深いので、
φH2のゲート電極104の下に蓄積されていた信号電
荷が、φH1のゲート電極104,105へ転送されか
つゲート電極104の下に蓄積される。
【0008】T=T4以降、同様の動作が繰り返され
る。この一連の転送動作により、水平転送クロックφH
1,φH2の1サイクルで水平1画素分の信号電荷の水
平転送が行われる。そして、水平転送された信号電荷
は、水平出力ゲート部を介して順次電荷検出部(図示せ
ず)に供給され、この電荷検出部で信号電圧に変換され
てCCD出力となる。
る。この一連の転送動作により、水平転送クロックφH
1,φH2の1サイクルで水平1画素分の信号電荷の水
平転送が行われる。そして、水平転送された信号電荷
は、水平出力ゲート部を介して順次電荷検出部(図示せ
ず)に供給され、この電荷検出部で信号電圧に変換され
てCCD出力となる。
【0009】
【発明が解決しようとする課題】ところで、CCDエリ
アセンサでは、近年の多(高)画素化の傾向に伴ってフ
レームレートが低下するという問題が起きてきている。
フレームレートが低下すると、CCDエリアセンサを搭
載した例えばカメラシステムにおいて、露光調整などの
際の測光時のフィードバックが遅くなるなどの不具合が
発生する。また、フレームレートが低下すると、信号電
荷の蓄積時間が長くなり、暗信号による画質劣化が問題
となる。
アセンサでは、近年の多(高)画素化の傾向に伴ってフ
レームレートが低下するという問題が起きてきている。
フレームレートが低下すると、CCDエリアセンサを搭
載した例えばカメラシステムにおいて、露光調整などの
際の測光時のフィードバックが遅くなるなどの不具合が
発生する。また、フレームレートが低下すると、信号電
荷の蓄積時間が長くなり、暗信号による画質劣化が問題
となる。
【0010】多画素のCCDエリアセンサにおいて、フ
レームレートを速くする方法としては、画素からの信号
電荷の読み出しを垂直方向において選択的に行う方法
や、垂直転送レジスタから水平転送レジスタにライン単
位で移した信号電荷を、水平転送レジスタの横に設けた
電荷排出部に選択的に捨てるなどによって垂直方向にお
いてラインを間引く方法がある。
レームレートを速くする方法としては、画素からの信号
電荷の読み出しを垂直方向において選択的に行う方法
や、垂直転送レジスタから水平転送レジスタにライン単
位で移した信号電荷を、水平転送レジスタの横に設けた
電荷排出部に選択的に捨てるなどによって垂直方向にお
いてラインを間引く方法がある。
【0011】これに対して、水平1ライン(1H)の出
力期間を短くすることによってフレームレートを速くす
るには、水平転送レジスタを駆動する水平転送クロック
φH1,φH2の周波数、即ち水平駆動周波数を高くす
るしか方法がなかった。しかしながら、水平駆動周波数
を高くすると、消費電力が増加したり、また後段の信号
処理系において、クランプやサンプリングのマージンが
なくなり、CDS(Correlated Double Sampling;相関二
重サンプリング)が困難になるなどの問題が発生する。
力期間を短くすることによってフレームレートを速くす
るには、水平転送レジスタを駆動する水平転送クロック
φH1,φH2の周波数、即ち水平駆動周波数を高くす
るしか方法がなかった。しかしながら、水平駆動周波数
を高くすると、消費電力が増加したり、また後段の信号
処理系において、クランプやサンプリングのマージンが
なくなり、CDS(Correlated Double Sampling;相関二
重サンプリング)が困難になるなどの問題が発生する。
【0012】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、駆動周波数を変えず
に、出力期間の短縮を可能とした電荷転送装置およびこ
れを水平転送レジスタとして用いることによって水平1
ラインの出力期間の短縮に伴うフレームレートの増加を
可能とした固体撮像装置を提供することにある。
であり、その目的とするところは、駆動周波数を変えず
に、出力期間の短縮を可能とした電荷転送装置およびこ
れを水平転送レジスタとして用いることによって水平1
ラインの出力期間の短縮に伴うフレームレートの増加を
可能とした固体撮像装置を提供することにある。
【0013】
【課題を解決するための手段】本発明による電荷転送装
置は、転送チャネルの上方にその転送方向において交互
に繰り返して配列された第1相,第2相の電極対からな
り、かつ第1相の電極対が第2相の電極対を挟んで独立
に駆動可能に配線された電極構造と、第2相の電極対に
直流電圧を印加する手段と、第2相の電極対を挟む第1
相の電極対の各々に逆相の転送クロックを供給する手段
とを備えた構成となっている。
置は、転送チャネルの上方にその転送方向において交互
に繰り返して配列された第1相,第2相の電極対からな
り、かつ第1相の電極対が第2相の電極対を挟んで独立
に駆動可能に配線された電極構造と、第2相の電極対に
直流電圧を印加する手段と、第2相の電極対を挟む第1
相の電極対の各々に逆相の転送クロックを供給する手段
とを備えた構成となっている。
【0014】上記構成の電荷転送装置において、第2相
の電極対の両側に隣接している第1相の電極対を独立に
駆動できるように配線し、第2相の電極対には直流電圧
を与えるとともに、第2相の電極対を挟む第1相の電極
対の各々には逆相の転送クロックを与え、コンプリメン
ト2相駆動とする。これにより、第1相の電極対の一
方、第2相の電極対、第1相の電極対の他方、第2相の
電極対の各段を1サイクルとする転送動作が行われ、転
送方向における2画素分の信号電荷が加算されて転送さ
れる。
の電極対の両側に隣接している第1相の電極対を独立に
駆動できるように配線し、第2相の電極対には直流電圧
を与えるとともに、第2相の電極対を挟む第1相の電極
対の各々には逆相の転送クロックを与え、コンプリメン
ト2相駆動とする。これにより、第1相の電極対の一
方、第2相の電極対、第1相の電極対の他方、第2相の
電極対の各段を1サイクルとする転送動作が行われ、転
送方向における2画素分の信号電荷が加算されて転送さ
れる。
【0015】本発明による固体撮像装置は、入射光を信
号電荷に変換する複数の画素からなる撮像部と、これら
複数の画素から読み出された信号電荷を転送する電荷転
送部とを有し、この電荷転送部が、転送チャネルの上方
にその転送方向において交互に繰り返して配列された第
1相,第2相の電極対からなり、かつ第1相の電極対が
第2相の電極対を挟んで独立に駆動可能に配線された電
極構造と、動作モードを設定するモード設定部と、この
モード設定部によって第1の動作モードが設定されたと
きは、第2相の電極対に直流電圧又は第1相の電極対の
転送クロックと逆相の転送クロックを、第2相の電極対
を挟む第1相の電極対の各々に同相の転送クロックをそ
れぞれ供給し、第2の動作モードが設定されたときは、
第2相の電極対に直流電圧を印加し、第2相の電極対を
挟む第1相の電極対の各々に逆相の転送クロックを供給
する手段とを備えた構成となっている。
号電荷に変換する複数の画素からなる撮像部と、これら
複数の画素から読み出された信号電荷を転送する電荷転
送部とを有し、この電荷転送部が、転送チャネルの上方
にその転送方向において交互に繰り返して配列された第
1相,第2相の電極対からなり、かつ第1相の電極対が
第2相の電極対を挟んで独立に駆動可能に配線された電
極構造と、動作モードを設定するモード設定部と、この
モード設定部によって第1の動作モードが設定されたと
きは、第2相の電極対に直流電圧又は第1相の電極対の
転送クロックと逆相の転送クロックを、第2相の電極対
を挟む第1相の電極対の各々に同相の転送クロックをそ
れぞれ供給し、第2の動作モードが設定されたときは、
第2相の電極対に直流電圧を印加し、第2相の電極対を
挟む第1相の電極対の各々に逆相の転送クロックを供給
する手段とを備えた構成となっている。
【0016】上記構成の固体撮像装置において、第1の
動作モード、即ち通常動作モードでは、第2相の電極対
を挟む第1相の電極対の各々に同相の転送クロックを与
え、第2相の電極対に直流電圧又は第1相の電極対の転
送クロックと逆相の転送クロックを与えることで、通常
の2相駆動と同様の転送動作が行われる。一方、第2の
動作モード、即ちフレームレート増加動作モードでは、
第2相の電極対には直流電圧を与える。このとき、第2
相の電極対の下のポテンシャルが、その両側の第1相の
電極対のポテンシャルの最大レベル、最小レベルのほぼ
中間レベルになるように直流電圧の電圧が設定される。
また、第2相の電極対を挟む第1相の電極対の各々には
逆相の転送クロックを与えることで、コンプリメント2
相駆動とする。これにより、第1相の電極対の一方、第
2相の電極対、第1相の電極対の他方、第2相の電極対
の各段を1サイクルとする転送動作が行われ、転送方向
における2画素分の信号電荷が加算されて転送される。
動作モード、即ち通常動作モードでは、第2相の電極対
を挟む第1相の電極対の各々に同相の転送クロックを与
え、第2相の電極対に直流電圧又は第1相の電極対の転
送クロックと逆相の転送クロックを与えることで、通常
の2相駆動と同様の転送動作が行われる。一方、第2の
動作モード、即ちフレームレート増加動作モードでは、
第2相の電極対には直流電圧を与える。このとき、第2
相の電極対の下のポテンシャルが、その両側の第1相の
電極対のポテンシャルの最大レベル、最小レベルのほぼ
中間レベルになるように直流電圧の電圧が設定される。
また、第2相の電極対を挟む第1相の電極対の各々には
逆相の転送クロックを与えることで、コンプリメント2
相駆動とする。これにより、第1相の電極対の一方、第
2相の電極対、第1相の電極対の他方、第2相の電極対
の各段を1サイクルとする転送動作が行われ、転送方向
における2画素分の信号電荷が加算されて転送される。
【0017】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。
て図面を参照しつつ詳細に説明する。
【0018】図1は、本発明に係る例えばインターライ
ン転送方式のCCDエリアセンサを示す概略構成図であ
る。図1において、行列状に配列され、入射光をその光
量に応じた電荷量の信号電荷に変換して蓄積する複数の
センサ部(画素)11と、これらセンサ部11の垂直列
ごとに設けられ、各センサ部11から読み出しゲート
(図示せず)を介して読み出された信号電荷を垂直転送
する複数本の垂直転送レジスタ12とによって撮像エリ
ア13が構成されている。
ン転送方式のCCDエリアセンサを示す概略構成図であ
る。図1において、行列状に配列され、入射光をその光
量に応じた電荷量の信号電荷に変換して蓄積する複数の
センサ部(画素)11と、これらセンサ部11の垂直列
ごとに設けられ、各センサ部11から読み出しゲート
(図示せず)を介して読み出された信号電荷を垂直転送
する複数本の垂直転送レジスタ12とによって撮像エリ
ア13が構成されている。
【0019】この撮像エリア13において、センサ部1
1は例えばPN接合のフォトダイオードから構成されて
いる。垂直転送レジスタ12は、例えば4相の垂直転送
クロックφV1〜φV4によって転送駆動され、各セン
サ部11から読み出された信号電荷を水平ブランキング
期間の一部にて1走査線(1ライン)に相当する部分ず
つ順に垂直方向に転送する。撮像エリア13の図面上の
下側には、水平転送レジスタ14が配されている。
1は例えばPN接合のフォトダイオードから構成されて
いる。垂直転送レジスタ12は、例えば4相の垂直転送
クロックφV1〜φV4によって転送駆動され、各セン
サ部11から読み出された信号電荷を水平ブランキング
期間の一部にて1走査線(1ライン)に相当する部分ず
つ順に垂直方向に転送する。撮像エリア13の図面上の
下側には、水平転送レジスタ14が配されている。
【0020】水平転送レジスタ14には、複数本の垂直
転送レジスタ12の各々から1ラインに相当する信号電
荷が順次転送される。水平転送レジスタ14は、水平転
送クロックφH1a,φH1b,φH2によって転送駆
動され、複数本の垂直転送レジスタ12から移された1
ライン分の信号電荷を、水平ブランキング期間後の水平
走査期間において順次水平方向に転送する。なお、本例
では、水平転送クロックφH2として、所定の電圧値の
直流電圧が与えられる。
転送レジスタ12の各々から1ラインに相当する信号電
荷が順次転送される。水平転送レジスタ14は、水平転
送クロックφH1a,φH1b,φH2によって転送駆
動され、複数本の垂直転送レジスタ12から移された1
ライン分の信号電荷を、水平ブランキング期間後の水平
走査期間において順次水平方向に転送する。なお、本例
では、水平転送クロックφH2として、所定の電圧値の
直流電圧が与えられる。
【0021】垂直転送クロックφV1〜φV4および水
平転送クロックφH1a,φH1bは、タイミングジェ
ネレータ15から発生される。タイミングジェネレータ
15は、モード設定部16によって通常動作モードが設
定されたときは、図2(A)に示す如く同相の水平転送
クロックφH1a,φH1bを、フレームレート増加動
作モードが設定されたときは、図2(B)に示す如く逆
相の水平転送クロックφH1a,φH1bをそれぞれ発
生する。
平転送クロックφH1a,φH1bは、タイミングジェ
ネレータ15から発生される。タイミングジェネレータ
15は、モード設定部16によって通常動作モードが設
定されたときは、図2(A)に示す如く同相の水平転送
クロックφH1a,φH1bを、フレームレート増加動
作モードが設定されたときは、図2(B)に示す如く逆
相の水平転送クロックφH1a,φH1bをそれぞれ発
生する。
【0022】水平転送レジスタ14の転送先側の端部に
は、例えばフローティング・ディフュージョン・アンプ
構成の電荷検出部17が設けられている。この電荷検出
部17は、水平転送レジスタ14から水平出力ゲート
(HOG)部18を介して供給される信号電荷を蓄積す
るフローティング・ディフュージョン(FD)19と、
信号電荷を排出するリセットドレイン(RD)20と、
フローティング・ディフュージョン19とリセットドレ
イン20との間に設けられたリセットゲート(RG)2
1とから構成されている。
は、例えばフローティング・ディフュージョン・アンプ
構成の電荷検出部17が設けられている。この電荷検出
部17は、水平転送レジスタ14から水平出力ゲート
(HOG)部18を介して供給される信号電荷を蓄積す
るフローティング・ディフュージョン(FD)19と、
信号電荷を排出するリセットドレイン(RD)20と、
フローティング・ディフュージョン19とリセットドレ
イン20との間に設けられたリセットゲート(RG)2
1とから構成されている。
【0023】この電荷検出部17において、リセットド
レイン20には所定のリセットドレイン電圧Vrdが印
加され、リセットゲート21には信号電荷の検出周期で
リセットゲートパルスφRGが印加される。そして、フ
ローティング・ディフュージョン19に蓄積された信号
電荷は信号電圧に変換され、出力回路22を介してCC
D出力信号OUTとして導出される。
レイン20には所定のリセットドレイン電圧Vrdが印
加され、リセットゲート21には信号電荷の検出周期で
リセットゲートパルスφRGが印加される。そして、フ
ローティング・ディフュージョン19に蓄積された信号
電荷は信号電圧に変換され、出力回路22を介してCC
D出力信号OUTとして導出される。
【0024】図3は、水平転送レジスタ14として用い
られた本発明に係る電荷転送装置の断面図である。図3
において、N型基板31の表面側には、P型ウェル32
を挟んでN型転送チャネル33が形成されている。この
N型転送チャネル33の上方には、図示せぬゲート絶縁
膜を介してポリシリコンなどで形成される1,2層目の
ゲート電極34,35が、転送方向において交互に繰り
返し配列されている。ゲート電極35の下方の転送チャ
ネル33の表面部分には、N- の不純物がイオン注入さ
れている。
られた本発明に係る電荷転送装置の断面図である。図3
において、N型基板31の表面側には、P型ウェル32
を挟んでN型転送チャネル33が形成されている。この
N型転送チャネル33の上方には、図示せぬゲート絶縁
膜を介してポリシリコンなどで形成される1,2層目の
ゲート電極34,35が、転送方向において交互に繰り
返し配列されている。ゲート電極35の下方の転送チャ
ネル33の表面部分には、N- の不純物がイオン注入さ
れている。
【0025】2層構造のゲート電極34,35の配列に
おいて、互いに隣り合うゲート電極34,35が対をな
し、各対のゲート電極34,35には、1相目の水平転
送クロックφH1(φH1a,φH1b)と2相目の水
平転送クロックφH2(直流電圧)が交互に印加される
配線構造となっている。また、1相目の水平転送クロッ
クφH1a,φH1bが印加されるゲート電極34,3
5の配列においても、水平転送クロックφH1aと水平
転送クロックφH1bが交互に印加される配線構造とな
っている。
おいて、互いに隣り合うゲート電極34,35が対をな
し、各対のゲート電極34,35には、1相目の水平転
送クロックφH1(φH1a,φH1b)と2相目の水
平転送クロックφH2(直流電圧)が交互に印加される
配線構造となっている。また、1相目の水平転送クロッ
クφH1a,φH1bが印加されるゲート電極34,3
5の配列においても、水平転送クロックφH1aと水平
転送クロックφH1bが交互に印加される配線構造とな
っている。
【0026】すなわち、図3において、(n−1)段
目、n段目および(n+1)段目を例に採ると、(n−
1)段目のゲート電極34,35には水平転送クロック
φH1aが印加され、n段目のゲート電極34,35に
は水平転送クロックφH2が印加され、(n+1)段目
のゲート電極34,35には水平転送クロックφH1b
が印加され、水平転送クロックφH2の転送段の両側の
水平転送クロックφH1の転送段を独立に駆動できるよ
うに配線されている。
目、n段目および(n+1)段目を例に採ると、(n−
1)段目のゲート電極34,35には水平転送クロック
φH1aが印加され、n段目のゲート電極34,35に
は水平転送クロックφH2が印加され、(n+1)段目
のゲート電極34,35には水平転送クロックφH1b
が印加され、水平転送クロックφH2の転送段の両側の
水平転送クロックφH1の転送段を独立に駆動できるよ
うに配線されている。
【0027】次に、上記構成の水平転送レジスタ14に
おける通常動作モード時およびフレームレート増加動作
モード時の各転送動作について説明する。
おける通常動作モード時およびフレームレート増加動作
モード時の各転送動作について説明する。
【0028】先ず、通常動作モード時の転送動作につい
て図4のタイミングチャート(A)およびポテンシャル
図(B)を用いて説明する。モード設定部16によって
通常動作モードが設定されると、タイミングジェネレー
タ15は、図4(A)に示す如く同相の水平転送クロッ
クφH1a,φH1bを発生し、水平転送レジスタ14
に供給する。また、水平転送クロックφH2について
は、所定の電圧値の直流電圧Vfixに固定となってい
る。
て図4のタイミングチャート(A)およびポテンシャル
図(B)を用いて説明する。モード設定部16によって
通常動作モードが設定されると、タイミングジェネレー
タ15は、図4(A)に示す如く同相の水平転送クロッ
クφH1a,φH1bを発生し、水平転送レジスタ14
に供給する。また、水平転送クロックφH2について
は、所定の電圧値の直流電圧Vfixに固定となってい
る。
【0029】なお、水平転送クロックφH2をDC値に
固定とした場合において、この水平転送クロックφH2
が印加されるゲート電極34,35の下のポテンシャル
は、水平転送クロックφH1a,φH1bが“H”レベ
ルのときのポテンシャルと水平転送クロックφH1a,
φH1bが“L”レベルのときのポテンシャルの間、好
ましくは略中間レベルとなるように設定される。これ
は、不純物の注入あるいはCCD内部のクランプによっ
て実現できる。
固定とした場合において、この水平転送クロックφH2
が印加されるゲート電極34,35の下のポテンシャル
は、水平転送クロックφH1a,φH1bが“H”レベ
ルのときのポテンシャルと水平転送クロックφH1a,
φH1bが“L”レベルのときのポテンシャルの間、好
ましくは略中間レベルとなるように設定される。これ
は、不純物の注入あるいはCCD内部のクランプによっ
て実現できる。
【0030】T=T1では、水平転送クロックφH1
a,φH1bが“H”レベルであるため、φH1a,φ
H1bのゲート電極34,35の下のポテンシャルが、
φH2のゲート電極34,35の下のポテンシャルより
も深くなる。しかも、ゲート電極35の下方にはN- の
不純物がイオン注入されていることから、ゲート電極3
4の下方部分がゲート電極35の下方部分よりもポテン
シャルが深いため、垂直転送レジスタ12からφH1
a,φH1bの各ゲート電極34,35の下に移された
1ライン分の信号電荷はゲート電極34の下に蓄積され
る。
a,φH1bが“H”レベルであるため、φH1a,φ
H1bのゲート電極34,35の下のポテンシャルが、
φH2のゲート電極34,35の下のポテンシャルより
も深くなる。しかも、ゲート電極35の下方にはN- の
不純物がイオン注入されていることから、ゲート電極3
4の下方部分がゲート電極35の下方部分よりもポテン
シャルが深いため、垂直転送レジスタ12からφH1
a,φH1bの各ゲート電極34,35の下に移された
1ライン分の信号電荷はゲート電極34の下に蓄積され
る。
【0031】T=T2では、水平転送クロックφH1
a,φH1bが“L”レベルとなるため、φH1a,φ
H1bのゲート電極34,35の下のポテンシャルが、
φH2のゲート電極34,35の下のポテンシャルより
も浅くなる。これにより、φH1a,φH1bのゲート
電極34の下に蓄積されていた信号電荷が、φH2のゲ
ート電極34,35の下に転送される。このとき、ゲー
ト電極34の下方部分がゲート電極35の下方部分より
もポテンシャルが深いため、信号電荷はφH2のゲート
電極34の下に蓄積される。
a,φH1bが“L”レベルとなるため、φH1a,φ
H1bのゲート電極34,35の下のポテンシャルが、
φH2のゲート電極34,35の下のポテンシャルより
も浅くなる。これにより、φH1a,φH1bのゲート
電極34の下に蓄積されていた信号電荷が、φH2のゲ
ート電極34,35の下に転送される。このとき、ゲー
ト電極34の下方部分がゲート電極35の下方部分より
もポテンシャルが深いため、信号電荷はφH2のゲート
電極34の下に蓄積される。
【0032】T=T3では、水平転送クロックφH1
a,φH1bが再び“H”レベルとなることから、φH
1a,φH1bのゲート電極34,35の下のポテンシ
ャルが、φH2のゲート電極34,35の下のポテンシ
ャルよりも深くなり、しかもゲート電極34の下方のポ
テンシャルがゲート電極35の下方のポテンシャルより
も深いことから、φH2のゲート電極34の下に蓄積さ
れていた信号電荷はφH1a,φH1bのゲート電極3
4,35へ転送されかつゲート電極34の下に蓄積され
る。
a,φH1bが再び“H”レベルとなることから、φH
1a,φH1bのゲート電極34,35の下のポテンシ
ャルが、φH2のゲート電極34,35の下のポテンシ
ャルよりも深くなり、しかもゲート電極34の下方のポ
テンシャルがゲート電極35の下方のポテンシャルより
も深いことから、φH2のゲート電極34の下に蓄積さ
れていた信号電荷はφH1a,φH1bのゲート電極3
4,35へ転送されかつゲート電極34の下に蓄積され
る。
【0033】T=T4以降、同様の動作が繰り返され
る。この一連の転送動作により、水平転送クロックφH
1a,φH1bの1サイクルで水平1画素分の信号電荷
の水平転送が行われる。そして、水平転送された水平1
画素分の信号電荷は、水平出力ゲート部18を介して順
次電荷検出部17に供給され、この電荷検出部17で信
号電圧に変換されて出力回路22を介してCCD出力と
して導出される。電荷検出部17では、リセットゲート
パルスφRGがリセットゲート(RG)21に印加され
ることにより、水平転送クロックφH1a,φH1bの
周期でフローティング・ディフュージョン(FD)19
のリセット動作が行われる。
る。この一連の転送動作により、水平転送クロックφH
1a,φH1bの1サイクルで水平1画素分の信号電荷
の水平転送が行われる。そして、水平転送された水平1
画素分の信号電荷は、水平出力ゲート部18を介して順
次電荷検出部17に供給され、この電荷検出部17で信
号電圧に変換されて出力回路22を介してCCD出力と
して導出される。電荷検出部17では、リセットゲート
パルスφRGがリセットゲート(RG)21に印加され
ることにより、水平転送クロックφH1a,φH1bの
周期でフローティング・ディフュージョン(FD)19
のリセット動作が行われる。
【0034】なお、本例においては、通常動作モード時
に水平転送クロックφH2をDC値に固定するとした
が、図4(A)に一点鎖線で示すように、水平転送クロ
ックφH2を水平転送クロックφH1a,φH1bと逆
相のクロックとし、φH2のゲート電極34,35とH
1a,φH1bの各ゲート電極34,35をコンプリメ
ント2相駆動とすることも可能である。
に水平転送クロックφH2をDC値に固定するとした
が、図4(A)に一点鎖線で示すように、水平転送クロ
ックφH2を水平転送クロックφH1a,φH1bと逆
相のクロックとし、φH2のゲート電極34,35とH
1a,φH1bの各ゲート電極34,35をコンプリメ
ント2相駆動とすることも可能である。
【0035】次に、フレームレート増加動作モード時の
転送動作について図5のタイミングチャート(A)およ
びポテンシャル図(B)を用いて説明する。モード設定
部16によってフレームレート増加動作モードが設定さ
れると、タイミングジェネレータ15は、図5(A)に
示す如く同相の水平転送クロックφH1a,φH1bを
発生し、水平転送レジスタ14に供給する。また、水平
転送クロックφH2については、通常動作モード時と同
様に、所定の電圧値の直流電圧Vfixに固定となって
いる。
転送動作について図5のタイミングチャート(A)およ
びポテンシャル図(B)を用いて説明する。モード設定
部16によってフレームレート増加動作モードが設定さ
れると、タイミングジェネレータ15は、図5(A)に
示す如く同相の水平転送クロックφH1a,φH1bを
発生し、水平転送レジスタ14に供給する。また、水平
転送クロックφH2については、通常動作モード時と同
様に、所定の電圧値の直流電圧Vfixに固定となって
いる。
【0036】T=T1では、水平転送クロックφH1a
が“H”レベル、水平転送クロックφH1bが“L”レ
ベルであることから、φH1aのゲート電極34,35
の下のポテンシャルが深く、φH1bのゲート電極3
4,35の下のポテンシャルが浅く、φH2のゲート電
極34,35の下のポテンシャルがその略中間レベルと
なる。しかも、ゲート電極34の下方のポテンシャルが
ゲート電極35の下方のポテンシャルよりも深いことか
ら、φH1bのゲート電極35の下が一番浅く、φH1
aのゲート電極34の下が一番深い階段状のポテンシャ
ル分布となる。
が“H”レベル、水平転送クロックφH1bが“L”レ
ベルであることから、φH1aのゲート電極34,35
の下のポテンシャルが深く、φH1bのゲート電極3
4,35の下のポテンシャルが浅く、φH2のゲート電
極34,35の下のポテンシャルがその略中間レベルと
なる。しかも、ゲート電極34の下方のポテンシャルが
ゲート電極35の下方のポテンシャルよりも深いことか
ら、φH1bのゲート電極35の下が一番浅く、φH1
aのゲート電極34の下が一番深い階段状のポテンシャ
ル分布となる。
【0037】これにより、垂直転送レジスタ12からφ
H1a,φH1bの各ゲート電極34,35の下に移さ
れた1ライン分の信号電荷のうち、φH1bのゲート電
極34,35の下に移された信号電荷は、φH2のゲー
ト電極34,35の下を経由してφH1aのゲート電極
34,35の下に移動しかつゲート電極34の下に蓄積
される。その結果、垂直転送レジスタ12から水平転送
レジスタ14への転送段階で、水平2画素分の信号電荷
が加算されたことになる。
H1a,φH1bの各ゲート電極34,35の下に移さ
れた1ライン分の信号電荷のうち、φH1bのゲート電
極34,35の下に移された信号電荷は、φH2のゲー
ト電極34,35の下を経由してφH1aのゲート電極
34,35の下に移動しかつゲート電極34の下に蓄積
される。その結果、垂直転送レジスタ12から水平転送
レジスタ14への転送段階で、水平2画素分の信号電荷
が加算されたことになる。
【0038】T=T2では、水平転送クロックφH1a
が“L”レベル、水平転送クロックφH1bが“H”レ
ベルとなることから、φH1aのゲート電極34,35
の下のポテンシャルが浅く、φH1bのゲート電極3
4,35の下のポテンシャルが深くなり、しかもゲート
電極34の下方のポテンシャルがゲート電極35の下方
のポテンシャルよりも深いため、φH1aのゲート電極
35の下が一番浅く、φH1bのゲート電極34の下が
一番深い階段状のポテンシャル分布となる。その結果、
φH1aのゲート電極34の下に蓄積されていた水平2
画素分の信号電荷が、φH2のゲート電極34,35の
下を経由してφH1bのゲート電極34,35の下に移
動しかつゲート電極34の下に蓄積される。
が“L”レベル、水平転送クロックφH1bが“H”レ
ベルとなることから、φH1aのゲート電極34,35
の下のポテンシャルが浅く、φH1bのゲート電極3
4,35の下のポテンシャルが深くなり、しかもゲート
電極34の下方のポテンシャルがゲート電極35の下方
のポテンシャルよりも深いため、φH1aのゲート電極
35の下が一番浅く、φH1bのゲート電極34の下が
一番深い階段状のポテンシャル分布となる。その結果、
φH1aのゲート電極34の下に蓄積されていた水平2
画素分の信号電荷が、φH2のゲート電極34,35の
下を経由してφH1bのゲート電極34,35の下に移
動しかつゲート電極34の下に蓄積される。
【0039】T=T3では再び、水平転送クロックφH
1aが“H”レベル、水平転送クロックφH1bが
“L”レベルとなることから、φH1aのゲート電極3
4,35の下のポテンシャルが深く、φH1bのゲート
電極34,35の下のポテンシャルが浅くなり、しかも
ゲート電極34の下方のポテンシャルがゲート電極35
の下方のポテンシャルよりも深いため、φH1aのゲー
ト電極34の下が一番深く、φH1bのゲート電極35
の下が一番浅い階段状のポテンシャル分布となる。その
結果、φH1bのゲート電極34の下に蓄積されていた
水平2画素分の信号電荷が、φH2のゲート電極34,
35の下を経由してφH1aのゲート電極34,35の
下に移動しかつゲート電極34の下に蓄積される。
1aが“H”レベル、水平転送クロックφH1bが
“L”レベルとなることから、φH1aのゲート電極3
4,35の下のポテンシャルが深く、φH1bのゲート
電極34,35の下のポテンシャルが浅くなり、しかも
ゲート電極34の下方のポテンシャルがゲート電極35
の下方のポテンシャルよりも深いため、φH1aのゲー
ト電極34の下が一番深く、φH1bのゲート電極35
の下が一番浅い階段状のポテンシャル分布となる。その
結果、φH1bのゲート電極34の下に蓄積されていた
水平2画素分の信号電荷が、φH2のゲート電極34,
35の下を経由してφH1aのゲート電極34,35の
下に移動しかつゲート電極34の下に蓄積される。
【0040】T=T4以降、同様の動作が繰り返され
る。この一連の転送動作により、水平転送クロックφH
1a,φH1bの1サイクルで水平2画素分の信号電荷
の水平転送が行われる。したがって、水平転送クロック
φH1a,φH1bの周波数、即ち水平駆動周波数を通
常動作モード時と同じとすれば、水平1ラインの出力期
間が半分となる。
る。この一連の転送動作により、水平転送クロックφH
1a,φH1bの1サイクルで水平2画素分の信号電荷
の水平転送が行われる。したがって、水平転送クロック
φH1a,φH1bの周波数、即ち水平駆動周波数を通
常動作モード時と同じとすれば、水平1ラインの出力期
間が半分となる。
【0041】そして、水平転送された水平2画素分の信
号電荷は、水平出力ゲート部18を介して順次電荷検出
部17に供給され、この電荷検出部17で信号電圧に変
換されて出力回路22を介してCCD出力として導出さ
れる。電荷検出部17では、リセットゲートパルスφR
Gがリセットゲート(RG)21に印加されることによ
り、水平転送クロックφH1a,φH1bの周期でフロ
ーティング・ディフュージョン(FD)19のリセット
動作が行われる。
号電荷は、水平出力ゲート部18を介して順次電荷検出
部17に供給され、この電荷検出部17で信号電圧に変
換されて出力回路22を介してCCD出力として導出さ
れる。電荷検出部17では、リセットゲートパルスφR
Gがリセットゲート(RG)21に印加されることによ
り、水平転送クロックφH1a,φH1bの周期でフロ
ーティング・ディフュージョン(FD)19のリセット
動作が行われる。
【0042】上述したように、インターライン転送方式
のCCDエリアセンサの水平転送レジスタ14におい
て、φH2のゲート電極34,35の両側に隣接してい
るφH1の各ゲート電極34,35を独立に駆動できる
ように配線するとともに、そのゲート構造をφH1a,
φH2,φH1b,φH2の繰り返しとし、通常動作モ
ード時にはφH2をDC値に固定し、かつφH1a,φ
H1bの各ゲート電極34,35を同相クロックで駆動
し、フレームレート増加動作モード時にはφH2を同じ
くDC値に固定し、かつφH1a,φH1bの各ゲート
電極34,35をコンプリメント2相駆動する構成とし
たことにより、次のような作用効果が得られる。
のCCDエリアセンサの水平転送レジスタ14におい
て、φH2のゲート電極34,35の両側に隣接してい
るφH1の各ゲート電極34,35を独立に駆動できる
ように配線するとともに、そのゲート構造をφH1a,
φH2,φH1b,φH2の繰り返しとし、通常動作モ
ード時にはφH2をDC値に固定し、かつφH1a,φ
H1bの各ゲート電極34,35を同相クロックで駆動
し、フレームレート増加動作モード時にはφH2を同じ
くDC値に固定し、かつφH1a,φH1bの各ゲート
電極34,35をコンプリメント2相駆動する構成とし
たことにより、次のような作用効果が得られる。
【0043】すなわち、フレームレート増加動作モード
では、φH2をDC値に固定し、かつφH1a,φH1
bの各ゲート電極34,35をコンプリメント2相駆動
し、φH1a,φH2,φH1b,φH2を水平転送の
1サイクルとすることで、水平2画素分の信号電荷を加
算して転送を行うことができるため、水平駆動周波数を
変えることなく、水平1ラインの出力期間を1/2にで
き、フレームレートを増加できる。逆に、フレームレー
トを一定とした場合には、水平駆動周波数を下げること
ができるため、消費電力を低減できる。
では、φH2をDC値に固定し、かつφH1a,φH1
bの各ゲート電極34,35をコンプリメント2相駆動
し、φH1a,φH2,φH1b,φH2を水平転送の
1サイクルとすることで、水平2画素分の信号電荷を加
算して転送を行うことができるため、水平駆動周波数を
変えることなく、水平1ラインの出力期間を1/2にで
き、フレームレートを増加できる。逆に、フレームレー
トを一定とした場合には、水平駆動周波数を下げること
ができるため、消費電力を低減できる。
【0044】また、従来の水平転送レジスタの最終段の
φH1に対して、本発明に係るφH1aを同じタイミン
グ(位相が同じ)にすれば、CCD出力波形についても
従来と全く変わらない波形(周波数および位相ともに従
来と同様)が得られるので、後段の信号処理系における
クランプパルスやサンプルホールドパルスなどのCDS
パルスを変更しなくても、従来と同様のサンプリングが
可能である。
φH1に対して、本発明に係るφH1aを同じタイミン
グ(位相が同じ)にすれば、CCD出力波形についても
従来と全く変わらない波形(周波数および位相ともに従
来と同様)が得られるので、後段の信号処理系における
クランプパルスやサンプルホールドパルスなどのCDS
パルスを変更しなくても、従来と同様のサンプリングが
可能である。
【0045】ここで、フレームレート増加動作モード
は、例えばカメラシステムに適用された場合において、
露光調整などを行う際の測光等に設定される。したがっ
て、フレームレートの高速化により、露光調整などを行
う際の測光等のフィードバックが速くなる。また、高画
素のCCDエリアセンサにおいて、フレームレート増加
動作モードを設定することにより、NTSC等のテレビ
ジョン方式のモニタでモニタリングできることにもな
る。
は、例えばカメラシステムに適用された場合において、
露光調整などを行う際の測光等に設定される。したがっ
て、フレームレートの高速化により、露光調整などを行
う際の測光等のフィードバックが速くなる。また、高画
素のCCDエリアセンサにおいて、フレームレート増加
動作モードを設定することにより、NTSC等のテレビ
ジョン方式のモニタでモニタリングできることにもな
る。
【0046】なお、上記実施形態では、水平転送クロッ
クφH2であるDC値をCCDチップの外部から与える
構成としたが、CCDチップの内部でDC値を生成し、
このDC値を水平転送クロックφH2として水平転送レ
ジスタ14に与える構成とすることも可能である。これ
によれば、水平転送クロック用の端子が従来と同じ2個
で済むため、端子数を増やさなくても、通常動作モード
とフレームレート増加動作モードの切り替え機能を持つ
CCDエリアセンサを実現できる。
クφH2であるDC値をCCDチップの外部から与える
構成としたが、CCDチップの内部でDC値を生成し、
このDC値を水平転送クロックφH2として水平転送レ
ジスタ14に与える構成とすることも可能である。これ
によれば、水平転送クロック用の端子が従来と同じ2個
で済むため、端子数を増やさなくても、通常動作モード
とフレームレート増加動作モードの切り替え機能を持つ
CCDエリアセンサを実現できる。
【0047】また、上記実施形態では、インターライン
転送(IT)方式のCCDエリアセンサの水平転送レジ
スタに適用した場合について説明したが、フレーム転送
(FT)方式やフレームインターライン転送(FIT)
方式のCCDエリアセンサの水平転送レジスタにも同様
に適用可能である。また、エリアセンサに限らずリニア
センサの電荷転送部、さらには固体撮像装置のみなら
ず、CCD遅延線の電荷転送部にも同様に適用可能であ
る。
転送(IT)方式のCCDエリアセンサの水平転送レジ
スタに適用した場合について説明したが、フレーム転送
(FT)方式やフレームインターライン転送(FIT)
方式のCCDエリアセンサの水平転送レジスタにも同様
に適用可能である。また、エリアセンサに限らずリニア
センサの電荷転送部、さらには固体撮像装置のみなら
ず、CCD遅延線の電荷転送部にも同様に適用可能であ
る。
【0048】リニアセンサの電荷転送部に適用し、通常
動作モードとフレームレート増加動作モードを切り替え
ることで、1つのリニアセンサ内で解像度を切り替える
使い方が可能となる。例えば、2000画素のリニアセ
ンサで高解像度(2000画素)モードと低解像度&高
速(1000画素)モードの切り替えを行うことが可能
となる。用途としては、複写機等の画像読取部におい
て、プレスキャン等の解像度を落としても良い場合に高
速モードを使用することが考えられる。一方、CCD遅
延線の電荷転送部に適用した場合には、フレームレート
増加動作モードを設定することで、転送効率を向上でき
る。
動作モードとフレームレート増加動作モードを切り替え
ることで、1つのリニアセンサ内で解像度を切り替える
使い方が可能となる。例えば、2000画素のリニアセ
ンサで高解像度(2000画素)モードと低解像度&高
速(1000画素)モードの切り替えを行うことが可能
となる。用途としては、複写機等の画像読取部におい
て、プレスキャン等の解像度を落としても良い場合に高
速モードを使用することが考えられる。一方、CCD遅
延線の電荷転送部に適用した場合には、フレームレート
増加動作モードを設定することで、転送効率を向上でき
る。
【0049】ところで、上記実施形態においては、モノ
クロCCDエリアセンサに適用した場合を例に採って説
明したが、水平2画素の信号電荷を水平転送レジスタ1
4内で加算していることから、単板のカラーCCDエリ
アセンサに適用した場合は、色分離を行えない場合があ
る。そこで、一例として、2×2或いは2×4のG市松
配列の原色フィルタを使用した単板カラーCCDエリア
センサに適用し、色分離を可能とした各種適用例につい
て以下に説明する。
クロCCDエリアセンサに適用した場合を例に採って説
明したが、水平2画素の信号電荷を水平転送レジスタ1
4内で加算していることから、単板のカラーCCDエリ
アセンサに適用した場合は、色分離を行えない場合があ
る。そこで、一例として、2×2或いは2×4のG市松
配列の原色フィルタを使用した単板カラーCCDエリア
センサに適用し、色分離を可能とした各種適用例につい
て以下に説明する。
【0050】図6は、第1適用例を示す概略構成図であ
り、図中、図1と同等部分には同一符号を付して示して
ある。この第1適用例では、センサ部11から垂直転送
レジスタ12に信号電荷を読み出すための読み出しゲー
トとして、色フィルタの水平方向2画素繰り返しに対し
て、1画素ずらした形で2列ごとに交互に分類された2
系統の読み出しゲート41a,41bを設け、この2系
統の読み出しゲート41a,41bを2種類の読み出し
ゲートパルスφSG1,φSG2によって別々に駆動で
きる配線構造となっている。
り、図中、図1と同等部分には同一符号を付して示して
ある。この第1適用例では、センサ部11から垂直転送
レジスタ12に信号電荷を読み出すための読み出しゲー
トとして、色フィルタの水平方向2画素繰り返しに対し
て、1画素ずらした形で2列ごとに交互に分類された2
系統の読み出しゲート41a,41bを設け、この2系
統の読み出しゲート41a,41bを2種類の読み出し
ゲートパルスφSG1,φSG2によって別々に駆動で
きる配線構造となっている。
【0051】この第1適用例に係るカラーCCDエリア
センサにおいて、フレームレート増加動作モードでは、
センサ部11からの信号電荷の読み出し時に読み出しゲ
ートパルスφSG1のみを発生させることで、2系統あ
る読み出しゲート41a,41bのうちの一方の読み出
しゲート41aによってのみ読み出しを行う。これによ
り、図5で説明したフレームレート増加動作モードで水
平転送レジスタ14を駆動したとしても、水平転送レジ
スタ14の1サイクル(通常動作時の水平2画素分)
に、色フィルタの水平2色のうちの1色のみの信号電荷
が垂直転送レジスタ12から水平転送レジスタ14へ転
送(VH転送)されるため、色フィルタの水平2画素
(2色)の分離が行える。
センサにおいて、フレームレート増加動作モードでは、
センサ部11からの信号電荷の読み出し時に読み出しゲ
ートパルスφSG1のみを発生させることで、2系統あ
る読み出しゲート41a,41bのうちの一方の読み出
しゲート41aによってのみ読み出しを行う。これによ
り、図5で説明したフレームレート増加動作モードで水
平転送レジスタ14を駆動したとしても、水平転送レジ
スタ14の1サイクル(通常動作時の水平2画素分)
に、色フィルタの水平2色のうちの1色のみの信号電荷
が垂直転送レジスタ12から水平転送レジスタ14へ転
送(VH転送)されるため、色フィルタの水平2画素
(2色)の分離が行える。
【0052】一方、通常動作モードでは、2種類の読み
出しゲートパルスφSG1,φSG2を同じタイミング
で発生させることで、2系統ある読み出しゲート41
a,41bを同相にて駆動し、全部の列から信号電荷の
読み出しを行う。これにより、色フィルタの水平2色の
信号電荷が共にVH転送されるが、図4において説明し
たように、水平転送レジスタ14の1サイクルで水平1
画素ずつ順に信号電荷の水平転送が行われる。
出しゲートパルスφSG1,φSG2を同じタイミング
で発生させることで、2系統ある読み出しゲート41
a,41bを同相にて駆動し、全部の列から信号電荷の
読み出しを行う。これにより、色フィルタの水平2色の
信号電荷が共にVH転送されるが、図4において説明し
たように、水平転送レジスタ14の1サイクルで水平1
画素ずつ順に信号電荷の水平転送が行われる。
【0053】図7は、本発明の第2適用例を示す概略構
成図であり、図中、図1と同等部分には同一符号を付し
て示してある。この第2適用例では、垂直転送レジスタ
12から水平転送レジスタ14への転送経路中に、色フ
ィルタの水平方向2画素繰り返しに対し、1画素ずらし
た形で2画素繰り返しでVH転送を選択的に阻止し、か
つ残りの画素についてのみ水平転送レジスタ14へ転送
するコントロールゲート部42を設けた構成となってい
る。
成図であり、図中、図1と同等部分には同一符号を付し
て示してある。この第2適用例では、垂直転送レジスタ
12から水平転送レジスタ14への転送経路中に、色フ
ィルタの水平方向2画素繰り返しに対し、1画素ずらし
た形で2画素繰り返しでVH転送を選択的に阻止し、か
つ残りの画素についてのみ水平転送レジスタ14へ転送
するコントロールゲート部42を設けた構成となってい
る。
【0054】図8に、コントロールゲート部42の構成
の一例を示す。図8において、コントロールゲート部4
2は、“L”レベルのホールドパルスφHOLDが与え
られることによって水平方向に2画素ごとに信号電荷の
VH転送を阻止する転送阻止部43と、この転送阻止さ
れた信号電荷を排出する電荷排出部44とから構成され
ている。転送阻止部43は、2列分の垂直転送レジスタ
12の転送チャネル45の上方に配されたホールドゲー
ト電極46を有し、このホールドゲート電極46に対し
てホールドパルスφHOLDが印加される。
の一例を示す。図8において、コントロールゲート部4
2は、“L”レベルのホールドパルスφHOLDが与え
られることによって水平方向に2画素ごとに信号電荷の
VH転送を阻止する転送阻止部43と、この転送阻止さ
れた信号電荷を排出する電荷排出部44とから構成され
ている。転送阻止部43は、2列分の垂直転送レジスタ
12の転送チャネル45の上方に配されたホールドゲー
ト電極46を有し、このホールドゲート電極46に対し
てホールドパルスφHOLDが印加される。
【0055】一方、電荷排出部44は、隣り合う垂直転
送レジスタ12の各転送チャネル45,45間を繋いで
転送阻止部43によって転送阻止された信号電荷を案内
する案内チャネル47と、この案内チャネル47を通し
て垂直転送レジスタ12の転送チャネル45から流れ込
んだ信号電荷を基板に排出するドレイン48とから構成
されている。なお、上述した転送阻止部43および電荷
排出部44の構成は一例に過ぎず、これに限定されるも
のではない。
送レジスタ12の各転送チャネル45,45間を繋いで
転送阻止部43によって転送阻止された信号電荷を案内
する案内チャネル47と、この案内チャネル47を通し
て垂直転送レジスタ12の転送チャネル45から流れ込
んだ信号電荷を基板に排出するドレイン48とから構成
されている。なお、上述した転送阻止部43および電荷
排出部44の構成は一例に過ぎず、これに限定されるも
のではない。
【0056】この第2適用例に係るカラーCCDエリア
センサにおいて、フレームレート増加動作モードでは、
VH転送時にホールドゲート電極46に“L”レベルの
ホールドパルスφHOLDを印加することで、色フィル
タの水平方向2画素繰り返しに対して、1画素ずらした
形で2画素繰り返しで転送チャネル45中のホールドゲ
ート電極46の下のポテンシャルが浅くなるため、水平
方向において2画素繰り返しでVH転送が阻止される。
センサにおいて、フレームレート増加動作モードでは、
VH転送時にホールドゲート電極46に“L”レベルの
ホールドパルスφHOLDを印加することで、色フィル
タの水平方向2画素繰り返しに対して、1画素ずらした
形で2画素繰り返しで転送チャネル45中のホールドゲ
ート電極46の下のポテンシャルが浅くなるため、水平
方向において2画素繰り返しでVH転送が阻止される。
【0057】転送阻止部43で転送阻止された信号電荷
は、案内チャネル47を通ってドレイン48に掃き捨て
られることになる。これにより、図5で説明したフレー
ムレート増加動作モードで水平転送レジスタ14を駆動
したとしても、水平転送レジスタ14の1サイクル(通
常動作時の水平2画素分)に、色フィルタの水平2色の
うちの1色のみの信号電荷がVH転送されるため、色フ
ィルタの水平2画素(2色)の分離が行える。
は、案内チャネル47を通ってドレイン48に掃き捨て
られることになる。これにより、図5で説明したフレー
ムレート増加動作モードで水平転送レジスタ14を駆動
したとしても、水平転送レジスタ14の1サイクル(通
常動作時の水平2画素分)に、色フィルタの水平2色の
うちの1色のみの信号電荷がVH転送されるため、色フ
ィルタの水平2画素(2色)の分離が行える。
【0058】一方、通常動作モードでは、ホールドパル
スφHOLDが“H”レベルになることで、転送チャネ
ル45中のホールドゲート電極46の下のポテンシャル
が深くなるため、転送阻止部43での転送阻止が行われ
ず、全ての列においてVH転送が行われる。これによ
り、色フィルタの水平2色の信号電荷が共にVH転送さ
れるが、図4において説明したように、水平転送レジス
タ14の1サイクルで水平1画素ずつ順に信号電荷の水
平転送が行われる。
スφHOLDが“H”レベルになることで、転送チャネ
ル45中のホールドゲート電極46の下のポテンシャル
が深くなるため、転送阻止部43での転送阻止が行われ
ず、全ての列においてVH転送が行われる。これによ
り、色フィルタの水平2色の信号電荷が共にVH転送さ
れるが、図4において説明したように、水平転送レジス
タ14の1サイクルで水平1画素ずつ順に信号電荷の水
平転送が行われる。
【0059】図9は、本発明の第3適用例を示す概略構
成図であり、図中、図1と同等部分には同一符号を付し
て示してある。この第3適用例では、水平転送レジスタ
14の撮像エリア13と反対側に、水平転送レジスタ1
4に隣接して掃き捨てゲート51を設け、さらにその外
側にドレイン52を設けた構成となっている。掃き捨て
ゲート51は、水平転送レジスタ14の画素に対応した
各転送段に対して、1画素ずらした形で2画素繰り返し
で形成されている。
成図であり、図中、図1と同等部分には同一符号を付し
て示してある。この第3適用例では、水平転送レジスタ
14の撮像エリア13と反対側に、水平転送レジスタ1
4に隣接して掃き捨てゲート51を設け、さらにその外
側にドレイン52を設けた構成となっている。掃き捨て
ゲート51は、水平転送レジスタ14の画素に対応した
各転送段に対して、1画素ずらした形で2画素繰り返し
で形成されている。
【0060】掃き捨てゲート51には、掃き捨てゲート
パルスφHOBが選択的に印加されるようになってい
る。掃き捨てゲート51は、掃き捨てゲートパルスφH
OBが与えられることにより、水平転送レジスタ14中
の対応する転送段の信号電荷をドレイン52に掃き捨て
る。なお、掃き捨てゲート51の間の2画素分に対応す
る領域(図中、斜線部分)53はチャネルストップ領域
となっている。
パルスφHOBが選択的に印加されるようになってい
る。掃き捨てゲート51は、掃き捨てゲートパルスφH
OBが与えられることにより、水平転送レジスタ14中
の対応する転送段の信号電荷をドレイン52に掃き捨て
る。なお、掃き捨てゲート51の間の2画素分に対応す
る領域(図中、斜線部分)53はチャネルストップ領域
となっている。
【0061】この第3適用例に係るカラーCCDエリア
センサにおいて、フレームレート増加動作モードでは、
VH転送時に掃き捨てゲート51に“H”レベルの掃き
捨てゲートパルスφHOBを印加することで、掃き捨て
ゲート51の下のポテンシャルが深くなるため、各垂直
転送レジスタ12から水平転送レジスタ14へ画素単位
でVH転送された信号電荷が、1画素ずらした形で2画
素繰り返しで掃き捨てゲート51を介してドレイン52
に掃き捨てられる。これにより、色フィルタの水平2画
素(2色)の分離が行える。
センサにおいて、フレームレート増加動作モードでは、
VH転送時に掃き捨てゲート51に“H”レベルの掃き
捨てゲートパルスφHOBを印加することで、掃き捨て
ゲート51の下のポテンシャルが深くなるため、各垂直
転送レジスタ12から水平転送レジスタ14へ画素単位
でVH転送された信号電荷が、1画素ずらした形で2画
素繰り返しで掃き捨てゲート51を介してドレイン52
に掃き捨てられる。これにより、色フィルタの水平2画
素(2色)の分離が行える。
【0062】但し、先述した実施形態では、垂直転送レ
ジスタ12から水平転送レジスタ14への転送段階で水
平2画素分の信号電荷が加算されるとしたが、この第3
適用例の場合には、垂直転送レジスタ12から水平転送
レジスタ14への転送が行われるときに、φH1aのゲ
ート電極34,35の転送段とφH1bのゲート電極3
4,35の転送段にVH転送された信号電荷が分離され
た状態になければならない。そのため、VH転送時点で
は、水平転送クロックφH1a,φH1bを共に“H”
レベルにする必要がある。そして、水平転送動作を開始
する時点で水平転送クロックφH1a,φH1bを逆相
とする。
ジスタ12から水平転送レジスタ14への転送段階で水
平2画素分の信号電荷が加算されるとしたが、この第3
適用例の場合には、垂直転送レジスタ12から水平転送
レジスタ14への転送が行われるときに、φH1aのゲ
ート電極34,35の転送段とφH1bのゲート電極3
4,35の転送段にVH転送された信号電荷が分離され
た状態になければならない。そのため、VH転送時点で
は、水平転送クロックφH1a,φH1bを共に“H”
レベルにする必要がある。そして、水平転送動作を開始
する時点で水平転送クロックφH1a,φH1bを逆相
とする。
【0063】一方、通常動作モードでは、掃き捨てゲー
ト51に印加する掃き捨てゲートパルスφHOBを
“L”レベルとすることにより、掃き捨てゲート51の
下のポテンシャルが浅くなるため、掃き捨てゲート51
からドレイン52への信号電荷の掃き捨ては行われず、
水平転送レジスタ14の全ての転送段に信号電荷が蓄積
される。そして、図4において説明したように、水平転
送レジスタ14の1サイクルで水平1画素ずつ順に信号
電荷の水平転送が行われる。
ト51に印加する掃き捨てゲートパルスφHOBを
“L”レベルとすることにより、掃き捨てゲート51の
下のポテンシャルが浅くなるため、掃き捨てゲート51
からドレイン52への信号電荷の掃き捨ては行われず、
水平転送レジスタ14の全ての転送段に信号電荷が蓄積
される。そして、図4において説明したように、水平転
送レジスタ14の1サイクルで水平1画素ずつ順に信号
電荷の水平転送が行われる。
【0064】上述した第1〜第3適用例の場合のよう
に、色フィルタの水平方向2画素繰り返しに対して、1
画素ずらした形で2画素繰り返しで水平方向の信号電荷
の間引き動作を行うことにより、単板のカラーCCDエ
リアセンサに適用した場合であっても、確実に色分離を
行うことができる。なお、第1〜第3適用例では、2×
2或いは2×4のG市松配列の原色フィルタに適用した
例について説明したが、色配列はこれに限定されるもの
ではなく、また補色フィルタにも適用することが可能で
ある。
に、色フィルタの水平方向2画素繰り返しに対して、1
画素ずらした形で2画素繰り返しで水平方向の信号電荷
の間引き動作を行うことにより、単板のカラーCCDエ
リアセンサに適用した場合であっても、確実に色分離を
行うことができる。なお、第1〜第3適用例では、2×
2或いは2×4のG市松配列の原色フィルタに適用した
例について説明したが、色配列はこれに限定されるもの
ではなく、また補色フィルタにも適用することが可能で
ある。
【0065】また、第1〜第3適用例は、単板のカラー
CCDエリアセンサにおける色分離を目的としてなされ
たものであるが、水平方向の信号電荷の間引き動作につ
いてはモノクロCCDエリアセンサに適用することも可
能であり、これによりフレームレートを向上できる。さ
らに、この水平方向の信号電荷の間引き動作と従来の垂
直方向の信号電荷を、水平転送レジスタ14に隣接した
ドレインへ掃き捨てることによる間引き動作とを組み合
わせることにより、フレームレートをさらに向上でき
る。
CCDエリアセンサにおける色分離を目的としてなされ
たものであるが、水平方向の信号電荷の間引き動作につ
いてはモノクロCCDエリアセンサに適用することも可
能であり、これによりフレームレートを向上できる。さ
らに、この水平方向の信号電荷の間引き動作と従来の垂
直方向の信号電荷を、水平転送レジスタ14に隣接した
ドレインへ掃き捨てることによる間引き動作とを組み合
わせることにより、フレームレートをさらに向上でき
る。
【0066】また、画像数が1280(H)×980
(V)の120万画素のCCDエリアセンサの場合に、
第2適用例(図7)或いは第3適用例(図9)で説明し
た水平方向の信号電荷の間引き動作を行い、垂直方向に
関しては、例えば読み出しゲートを2系統設け、2ライ
ンごとに読み出すことによって間引き動作を行うことに
より、通常動作モード時と光学中心をずらすことなく、
VGA(Video GraphicsArray)やNTSC/PALモニ
タに出力することが可能となる。
(V)の120万画素のCCDエリアセンサの場合に、
第2適用例(図7)或いは第3適用例(図9)で説明し
た水平方向の信号電荷の間引き動作を行い、垂直方向に
関しては、例えば読み出しゲートを2系統設け、2ライ
ンごとに読み出すことによって間引き動作を行うことに
より、通常動作モード時と光学中心をずらすことなく、
VGA(Video GraphicsArray)やNTSC/PALモニ
タに出力することが可能となる。
【0067】
【発明の効果】以上説明したように、本発明によれば、
転送チャネルの上方にその転送方向において交互に繰り
返して配列された第1相,第2相の電極対からなり、か
つ第1相の電極対が第2相の電極対を挟んで独立に駆動
可能に配線された電極構造の電荷転送部において、第2
相の電極対に直流電圧を与える一方、第2相の電極対を
挟む第1相の電極対の各々に逆相の転送クロックを与え
てコンプリメント2相駆動としたことで、第1相の電極
対の一方、第2相の電極対、第1相の電極対の他方、第
2相の電極対の各段を1サイクルとする転送動作が行わ
れ、転送方向における2画素分の信号電荷を加算して転
送できるため、水平駆動周波数を変えることなく、水平
1ラインの出力期間を1/2にでき、フレームレートを
増加できることになる。
転送チャネルの上方にその転送方向において交互に繰り
返して配列された第1相,第2相の電極対からなり、か
つ第1相の電極対が第2相の電極対を挟んで独立に駆動
可能に配線された電極構造の電荷転送部において、第2
相の電極対に直流電圧を与える一方、第2相の電極対を
挟む第1相の電極対の各々に逆相の転送クロックを与え
てコンプリメント2相駆動としたことで、第1相の電極
対の一方、第2相の電極対、第1相の電極対の他方、第
2相の電極対の各段を1サイクルとする転送動作が行わ
れ、転送方向における2画素分の信号電荷を加算して転
送できるため、水平駆動周波数を変えることなく、水平
1ラインの出力期間を1/2にでき、フレームレートを
増加できることになる。
【図1】本発明に係るCCDエリアセンサの概略構成図
である。
である。
【図2】本発明に係る水平転送クロックの波形図であ
り、(A)は通常動作モード時、(B)はフレームレー
ト増加動作モード時をそれぞれ示している。
り、(A)は通常動作モード時、(B)はフレームレー
ト増加動作モード時をそれぞれ示している。
【図3】水平転送レジスタの断面構造図である。
【図4】通常動作モード時の動作説明図であり、(A)
はタイミングチャート、(B)はポテンシャル図であ
る。
はタイミングチャート、(B)はポテンシャル図であ
る。
【図5】フレームレート増加動作モード時の動作説明図
であり、(A)はタイミングチャート、(B)はポテン
シャル図である。
であり、(A)はタイミングチャート、(B)はポテン
シャル図である。
【図6】本発明の第1適用例を示す概略構成図である。
【図7】本発明の第2適用例を示す概略構成図である。
【図8】第2適用例に係るコントロールゲート部の構成
の一例を示す平面パターン図である。
の一例を示す平面パターン図である。
【図9】本発明の第3適用例を示す概略構成図である。
【図10】従来例を示す断面構造図である。
【図11】2相水平転送クロックの波形図である。
【図12】従来の動作説明のためのポテンシャル図であ
る。
る。
11 センサ部 12 垂直転送レジスタ 14
水平転送レジスタ 15 タイミングジェネレータ 16 モード設定部
17 電荷検出部 34,35 ゲート電極 41a,41b 読み出し
ゲート 42 コントロールゲート部 43 転送阻止部
44 電荷排出部 48,52 ドレイン 51 掃き捨てゲート
水平転送レジスタ 15 タイミングジェネレータ 16 モード設定部
17 電荷検出部 34,35 ゲート電極 41a,41b 読み出し
ゲート 42 コントロールゲート部 43 転送阻止部
44 電荷排出部 48,52 ドレイン 51 掃き捨てゲート
Claims (8)
- 【請求項1】 転送チャネルの上方にその転送方向にお
いて交互に繰り返して配列された第1相,第2相の電極
対からなり、かつ前記第1相の電極対が前記第2相の電
極対を挟んで独立に駆動可能に配線された電極構造と、 前記第2相の電極対に直流電圧を印加する手段と、 前記第2相の電極対を挟む前記第1相の電極対の各々に
逆相の転送クロックを供給する手段とを備えたことを特
徴とする電荷転送装置。 - 【請求項2】 入射光を信号電荷に変換する複数の画素
からなる撮像部と、前記複数の画素から読み出された信
号電荷を転送する電荷転送部とを有する固体撮像装置で
あって、 前記電荷転送部は、 転送チャネルの上方にその転送方向において交互に繰り
返して配列された第1相,第2相の電極対からなり、か
つ前記第1相の電極対が前記第2相の電極対を挟んで独
立に駆動可能に配線された電極構造と、 動作モードを設定するモード設定部と、 前記モード設定部によって第1の動作モードが設定され
たときは、前記第2相の電極対に直流電圧又は前記第1
相の電極対の転送クロックと逆相の転送クロックを、前
記第2相の電極対を挟む前記第1相の電極対の各々に同
相の転送クロックをそれぞれ供給し、第2の動作モード
が設定されたときは、前記第2相の電極対に直流電圧を
印加し、前記第2相の電極対を挟む前記第1相の電極対
の各々に逆相の転送クロックを供給する手段とを備えた
ことを特徴とする固体撮像装置。 - 【請求項3】 前記電荷転送部は、前記第1の動作モー
ドでは1画素分を1サイクルとして転送動作を行い、前
記第2の動作モードでは2画素分を1サイクルとして転
送動作を行うことを特徴とする請求項2記載の固体撮像
装置。 - 【請求項4】 前記第2の動作モードでは、最終段の転
送クロックの位相が第1の動作モードでの最終段の転送
クロックと同相であることを特徴とする請求項2記載の
固体撮像装置。 - 【請求項5】 前記第2の動作モードでは、前記複数の
画素のうちの転送方向における所定の繰り返し画素ごと
に選択的に信号電荷を転送することを特徴とする請求項
2記載の固体撮像装置。 - 【請求項6】 前記撮像部は、行列状に配置された複数
の画素と、前記複数の画素の垂直列ごとに配された複数
の垂直転送部と、前記第1の動作モードでは前記複数の
画素の全てから信号電荷を前記垂直転送部に読み出し、
前記第2の動作モードでは前記複数の画素のうちの転送
方向における所定の繰り返し画素ごとに選択的に信号電
荷を前記垂直転送部に読み出す読み出しゲート部とを有
することを特徴とする請求項5記載の固体撮像装置。 - 【請求項7】 前記撮像部は、行列状に配置された複数
の画素と、前記複数の画素の垂直列ごとに配されて前記
複数の画素の各々から読み出された信号電荷を垂直転送
する複数の垂直転送部と、前記複数の画素のうちの水平
方向における所定の繰り返し画素ごとに前記複数の垂直
転送部から前記電荷転送部へ選択的に信号電荷を転送す
るコントロールゲート部とを有することを特徴とする請
求項5記載の固体撮像装置。 - 【請求項8】 前記電荷転送部は、前記撮像部から転送
された前記複数の画素の信号電荷のうちの転送方向にお
ける所定の繰り返し画素ごとの信号電荷以外の信号電荷
を掃き捨てる電荷排出部を有することを特徴とする請求
項5記載の固体撮像装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9069470A JPH10271394A (ja) | 1997-03-24 | 1997-03-24 | 電荷転送装置およびこれを用いた固体撮像装置 |
US08/996,313 US6452634B1 (en) | 1996-12-26 | 1997-12-22 | Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same |
US10/054,379 US20020118291A1 (en) | 1996-12-26 | 2002-01-22 | Charge transfer device and method of driving the same, and solid-state imaging device and method of driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9069470A JPH10271394A (ja) | 1997-03-24 | 1997-03-24 | 電荷転送装置およびこれを用いた固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10271394A true JPH10271394A (ja) | 1998-10-09 |
Family
ID=13403600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9069470A Withdrawn JPH10271394A (ja) | 1996-12-26 | 1997-03-24 | 電荷転送装置およびこれを用いた固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10271394A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002104003A1 (en) | 2001-06-14 | 2002-12-27 | Dalsa Corporation | Charge-coupled imager |
WO2006044344A2 (en) * | 2004-10-13 | 2006-04-27 | Eastman Kodak Company | Ccds having efficient charge transfer rates |
JP2007251594A (ja) * | 2006-03-16 | 2007-09-27 | Nec Electronics Corp | 固体撮像装置および固体撮像装置の動作方法 |
WO2013187047A1 (ja) * | 2012-06-13 | 2013-12-19 | パナソニック株式会社 | 物体検出装置 |
JP2013258609A (ja) * | 2012-06-13 | 2013-12-26 | Panasonic Corp | 撮像装置 |
-
1997
- 1997-03-24 JP JP9069470A patent/JPH10271394A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002104003A1 (en) | 2001-06-14 | 2002-12-27 | Dalsa Corporation | Charge-coupled imager |
WO2006044344A2 (en) * | 2004-10-13 | 2006-04-27 | Eastman Kodak Company | Ccds having efficient charge transfer rates |
WO2006044344A3 (en) * | 2004-10-13 | 2006-06-08 | Eastman Kodak Co | Ccds having efficient charge transfer rates |
JP2007251594A (ja) * | 2006-03-16 | 2007-09-27 | Nec Electronics Corp | 固体撮像装置および固体撮像装置の動作方法 |
US7872674B2 (en) | 2006-03-16 | 2011-01-18 | Renesas Electronics Corporation | Solid-state imaging device and method of operating solid-state imaging device |
WO2013187047A1 (ja) * | 2012-06-13 | 2013-12-19 | パナソニック株式会社 | 物体検出装置 |
JP2013258609A (ja) * | 2012-06-13 | 2013-12-26 | Panasonic Corp | 撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6452634B1 (en) | Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same | |
JP4329128B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ | |
US7002630B1 (en) | Method of driving solid-state imaging device, solid-state imaging device and camera | |
US7948534B2 (en) | Charge-coupled device image sensor with vertical binning of same-color pixels | |
JP3906496B2 (ja) | 固体撮像装置およびその駆動方法、並びにカメラ | |
JP3800673B2 (ja) | 固体撮像装置およびその駆動方法 | |
JP2525781B2 (ja) | 固体撮像装置の駆動方法 | |
JP4320835B2 (ja) | 固体撮像装置およびその駆動方法並びにカメラシステム | |
US7683956B2 (en) | Solid-state imaging device, driving method thereof, and camera that separate image component signal and non-image component signal | |
KR0186201B1 (ko) | 컬러 선형 씨씨디 영상소자 및 이의 구동방법 | |
JPH05344425A (ja) | Ccd映像素子 | |
WO2010092644A1 (ja) | 固体撮像装置及びカメラ | |
JP4178621B2 (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
JPH10271394A (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
US20060164532A1 (en) | Solid state imaging apparatus and driving method for the solid stateimaging apparatus | |
JP2009290614A (ja) | 固体撮像装置とその駆動方法及びカメラ | |
JPH11346331A (ja) | 固体撮像装置およびその駆動方法 | |
JP3677932B2 (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
JP2966740B2 (ja) | 固体撮像素子及びその駆動方法 | |
JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
JP3392607B2 (ja) | 固体撮像素子の駆動方法 | |
JPH10200819A (ja) | 固体撮像装置およびその駆動方法並びにカメラ | |
JPH11331706A (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
JPH08293592A (ja) | 固体撮像装置 | |
JP2009111427A (ja) | 固体撮像装置、固体撮像装置の駆動方法およびこれを用いたカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060915 |