JPH05344425A - Ｃｃｄ映像素子 - Google Patents
Ｃｃｄ映像素子Info
- Publication number
- JPH05344425A JPH05344425A JP3107579A JP10757991A JPH05344425A JP H05344425 A JPH05344425 A JP H05344425A JP 3107579 A JP3107579 A JP 3107579A JP 10757991 A JP10757991 A JP 10757991A JP H05344425 A JPH05344425 A JP H05344425A
- Authority
- JP
- Japan
- Prior art keywords
- vccd
- area
- clock signal
- photodetector
- photodetectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 19
- 108091006146 Channels Proteins 0.000 description 15
- 238000000034 method Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【構成】それぞれトランスファゲートを有する複数の光
検出器を含み、ＣＣＤを信号読み取りの走査手段として
使用するＣＣＤ映像素子において、各ＶＣＣＤ領域の左
右両側に前記光検出器が連続的に接続された形態が、前
記ＶＣＣＤ領域のない部分に形成されたチャンネルスト
ップ領域を介して互いに平行に反復して配列されている
構成を含む 【効果】ＣＣＤ映像素子のチップ面積中のＶＣＣＤの面
積を最小化できるので、相対的に光検出器の面積を増大
することができ、すなわち、フィルファクターの数を増
加することができ、画面の解像度を向上させることがで
きる。また、ＣＣＤ映像素子は各々４フィールドで構成
された４相のクロック信号によって動作させるから、走
査速度は遅いが、画面の解像度を向上することができ
る。
検出器を含み、ＣＣＤを信号読み取りの走査手段として
使用するＣＣＤ映像素子において、各ＶＣＣＤ領域の左
右両側に前記光検出器が連続的に接続された形態が、前
記ＶＣＣＤ領域のない部分に形成されたチャンネルスト
ップ領域を介して互いに平行に反復して配列されている
構成を含む 【効果】ＣＣＤ映像素子のチップ面積中のＶＣＣＤの面
積を最小化できるので、相対的に光検出器の面積を増大
することができ、すなわち、フィルファクターの数を増
加することができ、画面の解像度を向上させることがで
きる。また、ＣＣＤ映像素子は各々４フィールドで構成
された４相のクロック信号によって動作させるから、走
査速度は遅いが、画面の解像度を向上することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤ映像素子に係
り、特に、画面の解像度を向上させるのに好適なＣＣＤ
映像素子に関する。
り、特に、画面の解像度を向上させるのに好適なＣＣＤ
映像素子に関する。
【０００２】
【従来の技術】一般に、ＣＣＤ（チャージ カプルド デ
バイス(Charge Coupled Device)：電荷結合デバイス）
は、固体撮像素子（ソリッド ステイト イメージ セン
サ(Solid State image Sensor)）またはＣＣＤ映像素子
を製造するのに主として使用される。
バイス(Charge Coupled Device)：電荷結合デバイス）
は、固体撮像素子（ソリッド ステイト イメージ セン
サ(Solid State image Sensor)）またはＣＣＤ映像素子
を製造するのに主として使用される。
【０００３】固体撮像素子は、シリコンのような半導体
基板上に複数の光検出器と走査手段とを設けたものであ
り、光検出器として適切なものを選択すれば、可視領域
から赤外線領域まで撮影が可能になる。前記固体撮像素
子の走査手段としては、主にＭＯＳ（メタル オキサイ
ド セミコンダクタ(Metal Oxide Semiconductor)）スイ
ッチやＣＣＤが使用されたが、前記ＭＯＳスイッチを使
用する場合には、該ＭＯＳスイッチの動作時発生するス
パーク雑音によって信号対雑音比（ＳＮ比）が低下する
から高い信号対雑音比が要求される微弱の信号の検出に
は使用できなかった。
基板上に複数の光検出器と走査手段とを設けたものであ
り、光検出器として適切なものを選択すれば、可視領域
から赤外線領域まで撮影が可能になる。前記固体撮像素
子の走査手段としては、主にＭＯＳ（メタル オキサイ
ド セミコンダクタ(Metal Oxide Semiconductor)）スイ
ッチやＣＣＤが使用されたが、前記ＭＯＳスイッチを使
用する場合には、該ＭＯＳスイッチの動作時発生するス
パーク雑音によって信号対雑音比（ＳＮ比）が低下する
から高い信号対雑音比が要求される微弱の信号の検出に
は使用できなかった。
【０００４】したがって、走査手段としてＭＯＳスイッ
チは現在あまり使用されない。ＣＣＤを使用する場合
も、前記ＭＯＳスイッチのように光検出器を自由に選択
することができる。この場合、光検出器の有効面積を大
きくするために、ＣＣＤ部（特にＶＣＣＤ：バーティカ
ル チャージ カプルド デバイス(Vertical Charge Coup
led Device)）の面積をなるべく小さく設計するのがよ
い。特に、光検出器列の間にＣＣＤが配置されるインタ
レース方式においてはこのことはさらに重要である。前
記光検出器としては、ＰＮ接合、ＭＩＳ（メタル イン
シュレイタ セミコンダクタ(Metal Insulater Semicond
uctor)）構造、ショットキー接合等の検出が使用され
る。また、前記ＣＣＤのような走査手段を利用した走査
方式としてはインタレース方式と非インタレース方式と
がある。前記非インタレース方式は、１個のフレームが
複数のフィールドで構成され、図９に示すように、最初
入力されるフィールドのデータから順に画面に走査され
る。図９の数字１、２、３…は、走査される各フィール
ドが入力される順番とおりに表示されるのを示したもの
である。前記インタレース方式は、１個のフレームが偶
数フィールドと奇数フィールドとで構成され、図１０に
示すように、まず奇数フィールドのデータが画面に走査
され、次いで、偶数フィールドが画面に走査される。図
１０で、数字１は各奇数フィールドを示したものであ
り、数字２は偶数フィールドを示したものである。
チは現在あまり使用されない。ＣＣＤを使用する場合
も、前記ＭＯＳスイッチのように光検出器を自由に選択
することができる。この場合、光検出器の有効面積を大
きくするために、ＣＣＤ部（特にＶＣＣＤ：バーティカ
ル チャージ カプルド デバイス(Vertical Charge Coup
led Device)）の面積をなるべく小さく設計するのがよ
い。特に、光検出器列の間にＣＣＤが配置されるインタ
レース方式においてはこのことはさらに重要である。前
記光検出器としては、ＰＮ接合、ＭＩＳ（メタル イン
シュレイタ セミコンダクタ(Metal Insulater Semicond
uctor)）構造、ショットキー接合等の検出が使用され
る。また、前記ＣＣＤのような走査手段を利用した走査
方式としてはインタレース方式と非インタレース方式と
がある。前記非インタレース方式は、１個のフレームが
複数のフィールドで構成され、図９に示すように、最初
入力されるフィールドのデータから順に画面に走査され
る。図９の数字１、２、３…は、走査される各フィール
ドが入力される順番とおりに表示されるのを示したもの
である。前記インタレース方式は、１個のフレームが偶
数フィールドと奇数フィールドとで構成され、図１０に
示すように、まず奇数フィールドのデータが画面に走査
され、次いで、偶数フィールドが画面に走査される。図
１０で、数字１は各奇数フィールドを示したものであ
り、数字２は偶数フィールドを示したものである。
【０００５】したがって、前記非インタレース方式は、
走査速度が速いので速く動作する物体の実際画像を正確
に捕捉することができるので、ミサイルのような軍事用
装備で使用される。しかし、これの短所は画像が震える
ことである。
走査速度が速いので速く動作する物体の実際画像を正確
に捕捉することができるので、ミサイルのような軍事用
装備で使用される。しかし、これの短所は画像が震える
ことである。
【０００６】インタレース方式は前記インタレース方式
に比べて走査速度がおそいから画像が安定感はあるが、
速い速度で動作する物体はふたつの画像として現わす。
したがって、軍事用には不適当であり、主にＮＴＳＣ方
式、ＰＡＬ方式のＴＶ放送において画面走査に使用され
る。上記の従来技術中、インタレース方式のＣＣＤ映像
素子の構造を図１１〜１４を参照して説明する。
に比べて走査速度がおそいから画像が安定感はあるが、
速い速度で動作する物体はふたつの画像として現わす。
したがって、軍事用には不適当であり、主にＮＴＳＣ方
式、ＰＡＬ方式のＴＶ放送において画面走査に使用され
る。上記の従来技術中、インタレース方式のＣＣＤ映像
素子の構造を図１１〜１４を参照して説明する。
【０００７】以下、ホトダイオードが配列された奇数番
目の水平ラインを奇数水平ラインとし、偶数番目の水平
ラインを偶数水平ラインとする。
目の水平ラインを奇数水平ラインとし、偶数番目の水平
ラインを偶数水平ラインとする。
【０００８】図１１は従来のインタレース方式のＣＣＤ
映像素子の構成図であり、１個のホトダイオードＰＤが
１個のＶＣＣＤ領域ＶＣＣＤに対応して連続接続され、
各ホトダイオードＰＤは出力する映像信号電荷が一方向
にのみＶＣＣＤ領域ＶＣＣＤに転送されるようにＶＣＣ
Ｄ領域ＶＣＣＤに接続され、各ＶＣＣＤ領域ＶＣＣＤは
各ホトダイオードＰＤにより移動された４相（Phase）
信号電荷となされる第１〜第４のＶＣＣＤクロック信号
Ｖφ1〜Ｖφ4によって同時にＨＣＣＤ領域ＨＣＣＤに転
送されるようにしたものである。
映像素子の構成図であり、１個のホトダイオードＰＤが
１個のＶＣＣＤ領域ＶＣＣＤに対応して連続接続され、
各ホトダイオードＰＤは出力する映像信号電荷が一方向
にのみＶＣＣＤ領域ＶＣＣＤに転送されるようにＶＣＣ
Ｄ領域ＶＣＣＤに接続され、各ＶＣＣＤ領域ＶＣＣＤは
各ホトダイオードＰＤにより移動された４相（Phase）
信号電荷となされる第１〜第４のＶＣＣＤクロック信号
Ｖφ1〜Ｖφ4によって同時にＨＣＣＤ領域ＨＣＣＤに転
送されるようにしたものである。
【０００９】図１２は図１１の構成によるＣＣＤ映像素
子のレイアウト図、図１３は図１２のａ−ａ′線に沿う
断面図、図１４は図１２のｂ−ｂ′線に沿う断面図であ
る。各ＶＣＣＤ領域ＶＣＣＤとホトダイオードＰＤ間に
は、チャンネルストップ領域ＳＴを形成し、第１、第２
ＶＣＣＤクロック信号Ｖφ1、Ｖφ2が印加される奇数ゲ
ート電極ＰＧ1を奇数水平ライン上に配列された各ホト
ダイオードＰＤの各トランスファゲートＴＧ1に接続さ
れるようにＶＣＣＤ領域ＶＣＣＤとチャンネルストップ
領域ＳＴ上にわたって形成し、第３、第４ＶＣＣＤクロ
ック信号Ｖφ3、Ｖφ4が印加される偶数ゲート電極ＰＧ
2は偶数水平ライン上に配列されたホトダイオードＰＤ
の各トランスファゲートＴＧ2に接続されるようにチャ
ンネルストップ領域ＳＴおよびホトダイオードＰＤ上に
形成したものである。
子のレイアウト図、図１３は図１２のａ−ａ′線に沿う
断面図、図１４は図１２のｂ−ｂ′線に沿う断面図であ
る。各ＶＣＣＤ領域ＶＣＣＤとホトダイオードＰＤ間に
は、チャンネルストップ領域ＳＴを形成し、第１、第２
ＶＣＣＤクロック信号Ｖφ1、Ｖφ2が印加される奇数ゲ
ート電極ＰＧ1を奇数水平ライン上に配列された各ホト
ダイオードＰＤの各トランスファゲートＴＧ1に接続さ
れるようにＶＣＣＤ領域ＶＣＣＤとチャンネルストップ
領域ＳＴ上にわたって形成し、第３、第４ＶＣＣＤクロ
ック信号Ｖφ3、Ｖφ4が印加される偶数ゲート電極ＰＧ
2は偶数水平ライン上に配列されたホトダイオードＰＤ
の各トランスファゲートＴＧ2に接続されるようにチャ
ンネルストップ領域ＳＴおよびホトダイオードＰＤ上に
形成したものである。
【００１０】奇数ゲート電極ＰＧ1および偶数ゲート電
極ＰＧ2は、同一の形態で反復形成することができ、こ
れらの奇数ゲート電極ＰＧ1と偶数ゲート電極ＰＧ2は、
図示しないが、絶縁物質で電気的に絶縁されている。ま
た、トランスファゲートＴＧ1、TG2、奇数ゲート電極Ｐ
Ｇ1、偶数ゲート電極ＰＧ2の物質としては多結晶シリコ
ンが使用される。
極ＰＧ2は、同一の形態で反復形成することができ、こ
れらの奇数ゲート電極ＰＧ1と偶数ゲート電極ＰＧ2は、
図示しないが、絶縁物質で電気的に絶縁されている。ま
た、トランスファゲートＴＧ1、TG2、奇数ゲート電極Ｐ
Ｇ1、偶数ゲート電極ＰＧ2の物質としては多結晶シリコ
ンが使用される。
【００１１】奇数ゲート電極ＰＧ1は、奇数水平ライン
のホトダイオードＰＤの下方（図１２において）に形成
され、かつ第２ＶＣＣＤクロック信号Ｖφ2が印加する
第１奇数ゲート電極ＰＧ1aと、奇数水平ラインのホトダ
イオードＰＤの上方（図１２において）に形成され、第
１ＶＣＣＤクロック信号Ｖφ1が印加され、かつ奇数水
平ラインに形成されたホトダイオードＰＤの各トランス
ファゲートＴＧ1に接続された第２奇数ゲート電極ＰＧ
1bとにより構成される。
のホトダイオードＰＤの下方（図１２において）に形成
され、かつ第２ＶＣＣＤクロック信号Ｖφ2が印加する
第１奇数ゲート電極ＰＧ1aと、奇数水平ラインのホトダ
イオードＰＤの上方（図１２において）に形成され、第
１ＶＣＣＤクロック信号Ｖφ1が印加され、かつ奇数水
平ラインに形成されたホトダイオードＰＤの各トランス
ファゲートＴＧ1に接続された第２奇数ゲート電極ＰＧ
1bとにより構成される。
【００１２】偶数ゲート電極ＰＧ2は、偶数水平ライン
のホトダイオードＰＤの下方に形成され、かつ第４ＶＣ
ＣＤクロック信号Ｖφ4が印加される第１偶数ゲート電
極ＰＧ2aと、偶数水平ラインのホトダイオードＰＤの下
方に形成され、第３ＶＣＣＤクロック信号Ｖφ3が印加
され、かつ偶数水平ラインに形成されたホトダイオード
ＰＤの各トランスファゲートＴＧ2に接続された第２偶
数ゲート電極ＰＧ2bにより構成される。
のホトダイオードＰＤの下方に形成され、かつ第４ＶＣ
ＣＤクロック信号Ｖφ4が印加される第１偶数ゲート電
極ＰＧ2aと、偶数水平ラインのホトダイオードＰＤの下
方に形成され、第３ＶＣＣＤクロック信号Ｖφ3が印加
され、かつ偶数水平ラインに形成されたホトダイオード
ＰＤの各トランスファゲートＴＧ2に接続された第２偶
数ゲート電極ＰＧ2bにより構成される。
【００１３】また、４相の第１〜第４のＶＣＣＤクロッ
ク信号Ｖφ1〜Ｖφ4は、偶数フィールドと奇数フィール
ドとの２個のフィールドで構成される。なお、ＶＣＣＤ
クロッキングについては後で詳細に説明する。
ク信号Ｖφ1〜Ｖφ4は、偶数フィールドと奇数フィール
ドとの２個のフィールドで構成される。なお、ＶＣＣＤ
クロッキングについては後で詳細に説明する。
【００１４】図１３に示すように、ｎ型基板１００上
に、ｐ型ウェル２００が形成され、偶数水平ラインに形
成されたｎ型ホトダイオードＰＤとｎ型ＶＣＣＤ領域Ｖ
ＣＣＤがチャンネルストップ領域ＳＴを介して所定の間
隔をおいて連続接続され、各ホトダイオードＰＤと各Ｖ
ＣＣＤ領域ＶＣＣＤと間の上部には、これらを相互接続
するための各トランスファゲートＴＧ2が形成され、各
ＶＣＣＤ領域ＶＣＣＤの表面上部には、第３ＶＣＣＤク
ロック信号Ｖφ3が印加される偶数ゲート電極ＰＧ2の第
２偶数ゲート電極ＰＧ2bが偶数水平ラインのホトダイオ
ードＰＤの各トランスファゲートＴＧ2に接続されるよ
うにしたものである。ここで、ｐ型ウェル２００は、Ｏ
ＦＤ（オーバー フロー ドレイン(Over Flow Drain)）
の電圧制御のための浅いｐ型ウェル２００ａと深い型ウ
ェル２００ｂとの２個で構成される。各ホトダイオード
ＰＤの表面には、通常、初期バイアス印加のための高濃
度ｐ型薄膜３００が形成されている。チャンネルストッ
プ領域ＳＴの下部に記載された文字ｐ+は、高濃度ｐ型
のチャンネルストップイオンを示す。
に、ｐ型ウェル２００が形成され、偶数水平ラインに形
成されたｎ型ホトダイオードＰＤとｎ型ＶＣＣＤ領域Ｖ
ＣＣＤがチャンネルストップ領域ＳＴを介して所定の間
隔をおいて連続接続され、各ホトダイオードＰＤと各Ｖ
ＣＣＤ領域ＶＣＣＤと間の上部には、これらを相互接続
するための各トランスファゲートＴＧ2が形成され、各
ＶＣＣＤ領域ＶＣＣＤの表面上部には、第３ＶＣＣＤク
ロック信号Ｖφ3が印加される偶数ゲート電極ＰＧ2の第
２偶数ゲート電極ＰＧ2bが偶数水平ラインのホトダイオ
ードＰＤの各トランスファゲートＴＧ2に接続されるよ
うにしたものである。ここで、ｐ型ウェル２００は、Ｏ
ＦＤ（オーバー フロー ドレイン(Over Flow Drain)）
の電圧制御のための浅いｐ型ウェル２００ａと深い型ウ
ェル２００ｂとの２個で構成される。各ホトダイオード
ＰＤの表面には、通常、初期バイアス印加のための高濃
度ｐ型薄膜３００が形成されている。チャンネルストッ
プ領域ＳＴの下部に記載された文字ｐ+は、高濃度ｐ型
のチャンネルストップイオンを示す。
【００１５】図１４に示すように、ｎ型基板１００上に
ｐ型ウェル２００が形成され、偶数水平ラインのｎ型ホ
トダイオードＰＤとｎ型ＶＣＣＤ領域ＶＣＣＤとがチャ
ンネルストップ領域ＳＴを介して所定の間隔をおいて接
続された形態が連続配列され、各ＶＣＣＤ領域ＶＣＣＤ
の表面上部には、第４ＶＣＣＤクロック信号Ｖφ4が印
加される偶数ゲート電極ＰＧ2の第１偶数ゲート電極Ｐ
Ｇ2aが形成されている。
ｐ型ウェル２００が形成され、偶数水平ラインのｎ型ホ
トダイオードＰＤとｎ型ＶＣＣＤ領域ＶＣＣＤとがチャ
ンネルストップ領域ＳＴを介して所定の間隔をおいて接
続された形態が連続配列され、各ＶＣＣＤ領域ＶＣＣＤ
の表面上部には、第４ＶＣＣＤクロック信号Ｖφ4が印
加される偶数ゲート電極ＰＧ2の第１偶数ゲート電極Ｐ
Ｇ2aが形成されている。
【００１６】ここでも、図１３に示すようにホトダイオ
ードＰＤの表面には通常の高濃度ｐ型薄膜３００が形成
され、チャンネルストップ領域ＳＴ下部に記載された文
字ｐ+は、高濃度ｐ型のチャンネルストップイオンを示
す。ｐ型ウェル２００はＯＦＤ電圧を制御するために浅
いｐ型ウェル２００ａと深いｐ型ウェル２００ｂからな
る。
ードＰＤの表面には通常の高濃度ｐ型薄膜３００が形成
され、チャンネルストップ領域ＳＴ下部に記載された文
字ｐ+は、高濃度ｐ型のチャンネルストップイオンを示
す。ｐ型ウェル２００はＯＦＤ電圧を制御するために浅
いｐ型ウェル２００ａと深いｐ型ウェル２００ｂからな
る。
【００１７】したがって、奇数水平ラインに形成された
ホトダイオードＰＤのトランスファゲートＴＧ1は、奇
数ゲート電極ＰＧ1の第２奇数ゲート電極ＰＧ1bに印加
され第１ＶＣＣＤクロック信号Ｖφ1のみよって駆動さ
れ、偶数水平ラインに形成されたホトダイオードＰＤの
各トランスファゲートＴＧ2は、偶数ゲート電極ＰＧ2の
第２偶数ゲート電極ＰＧ2bに供給される第３ＶＣＣＤク
ロック信号Ｖφ3のみによって駆動される。
ホトダイオードＰＤのトランスファゲートＴＧ1は、奇
数ゲート電極ＰＧ1の第２奇数ゲート電極ＰＧ1bに印加
され第１ＶＣＣＤクロック信号Ｖφ1のみよって駆動さ
れ、偶数水平ラインに形成されたホトダイオードＰＤの
各トランスファゲートＴＧ2は、偶数ゲート電極ＰＧ2の
第２偶数ゲート電極ＰＧ2bに供給される第３ＶＣＣＤク
ロック信号Ｖφ3のみによって駆動される。
【００１８】奇数ゲート電極ＰＧ1の第１奇数ゲート電
極ＰＧ1aに印加される第２ＶＣＣＤクロック信号Ｖφ2
と、偶数ゲート電極ＰＧ2の第１偶数ゲート電極ＰＧ2a
に印加される第４ＶＣＣＤクロック信号Ｖφ4は、偶数
および奇数水平ラインに形成された各ホトダイオードＰ
Ｄから転送される映像信号電荷をＨＣＣＤ（ホリゾンタ
ル チャージ カプルド デバイス(Horizontol Charge Co
upled Device)）領域（ＨＣＣＤ）に移動させる機能の
みをする。
極ＰＧ1aに印加される第２ＶＣＣＤクロック信号Ｖφ2
と、偶数ゲート電極ＰＧ2の第１偶数ゲート電極ＰＧ2a
に印加される第４ＶＣＣＤクロック信号Ｖφ4は、偶数
および奇数水平ラインに形成された各ホトダイオードＰ
Ｄから転送される映像信号電荷をＨＣＣＤ（ホリゾンタ
ル チャージ カプルド デバイス(Horizontol Charge Co
upled Device)）領域（ＨＣＣＤ）に移動させる機能の
みをする。
【００１９】以下、従来のＣＣＤ映像素子の動作を図１
５〜１７を用いて説明する。
５〜１７を用いて説明する。
【００２０】図１５は４相の第１〜第４ＶＣＣＤクロッ
ク信号Ｖφ1〜Ｖφ4のタイミング図であり、各クロック
信号は、偶数フィールドと奇数フィールドとからなる２
フィールドで構成される。
ク信号Ｖφ1〜Ｖφ4のタイミング図であり、各クロック
信号は、偶数フィールドと奇数フィールドとからなる２
フィールドで構成される。
【００２１】図１５中、奇数フィールドで、奇数ゲート
電極ＰＧ1の第２奇数ゲート電極ＰＧ1bに供給される第
１ＶＣＣＤクロック信号Ｖφ1には、ハイレベル状態
（１５Ｖ）のトランスファゲートＴＧ2の駆動電圧Ｖ1が
含まれている。偶数フィールドで、偶数ゲート電極ＰＧ
2の第２偶数ゲート電極ＰＧ2bに印加される第３ＶＣＣ
Ｄクロック信号Ｖφ3にはハイレベル状態１５Ｖのトラ
ンスファゲートＴＧ2の駆動電圧Ｖ2が含まれている。
電極ＰＧ1の第２奇数ゲート電極ＰＧ1bに供給される第
１ＶＣＣＤクロック信号Ｖφ1には、ハイレベル状態
（１５Ｖ）のトランスファゲートＴＧ2の駆動電圧Ｖ1が
含まれている。偶数フィールドで、偶数ゲート電極ＰＧ
2の第２偶数ゲート電極ＰＧ2bに印加される第３ＶＣＣ
Ｄクロック信号Ｖφ3にはハイレベル状態１５Ｖのトラ
ンスファゲートＴＧ2の駆動電圧Ｖ2が含まれている。
【００２２】まず、図１５の奇数フィールドで、第１〜
第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4が同時に供給さ
れると、各奇数水平ラインに形成されたホトダイオード
ＰＤの各第１ＶＣＣＤクロック信号Ｖφ1に含まれた各
トランスファゲート駆動電圧Ｖ1により同時にオンされ
る。したがって、ホトダイオードＰＤで生成された映像
信号電荷はＶＣＣＤ領域ＶＣＣＤに転送され、ＶＣＣＤ
クロッキング動作によりＨＣＣＤ領域ＨＣＣＤに移動す
る。ここで、図１６は図１５の単位部分Ｋにおいての第
１〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4として印加
されるパルス波形図である。図１６に示すように、一連
のクロッキング動作によりホトダイオードＰＤから転送
された映像信号は、ＨＣＣＤ領域ＨＣＣＤの方へ移動す
る。この場合、奇数水平ラインの下方に形成された奇数
ゲート電極ＰＧ1の第１奇数ゲート電極ＰＧ1aを介して
供給される第２ＶＣＣＤクロック信号Ｖφ2は単に、第
１ＶＣＣＤクロック信号Ｖφ1によって奇数水平ライン
のホトダイオードＰＤから転送される映像信号電荷を第
１ＶＣＣＤクロック信号Ｖφ1と共にＨＣＣＤ領域ＨＣ
ＣＤに移動させる機能のみをする。図１５の偶数フィー
ルドで、第１〜第４のＶＣＣＤクロック信号Ｖφ1〜Ｖ
φ4が同時に印加されると、第３ＶＣＣＤクロック信号
Ｖφ3に含まれるトランスファゲート駆動電圧Ｖ2により
各偶数水平ラインに形成されたホトダイオードＰＤの各
トランスファゲートＴＧ2はオンされる。結局、偶数水
平ラインのホトダイオードＰＤで生成された映像信号電
荷は、奇数フィールドの図１６に示すようなクロッキン
グ動作によってＨＣＣＤ領域ＨＣＣＤへ垂直方向に移動
する。この場合、偶数水平ラインの下方に形成される偶
数ゲート電極ＰＧ2の第１偶数ゲート電極ＰＧ2aを介し
て供給される第４ＶＣＣＤクロック信号Ｖφ4は、第３
ＶＣＣＤクロック信号Ｖφ3と共に単に第３ＶＣＣＤク
ロック信号Ｖφ3により偶数水平ラインのホトダイオー
ドＰＤから転送される映像信号電荷をＨＣＣＤ領域ＨＣ
ＣＤに転送する機能のみをする。上記のように、４相の
ＶＣＣＤクロック信号を使用すると、２相のＶＣＣＤク
ロック信号を使用する場合よりますます多くの量の映像
信号電荷量を転送することができる。
第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4が同時に供給さ
れると、各奇数水平ラインに形成されたホトダイオード
ＰＤの各第１ＶＣＣＤクロック信号Ｖφ1に含まれた各
トランスファゲート駆動電圧Ｖ1により同時にオンされ
る。したがって、ホトダイオードＰＤで生成された映像
信号電荷はＶＣＣＤ領域ＶＣＣＤに転送され、ＶＣＣＤ
クロッキング動作によりＨＣＣＤ領域ＨＣＣＤに移動す
る。ここで、図１６は図１５の単位部分Ｋにおいての第
１〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4として印加
されるパルス波形図である。図１６に示すように、一連
のクロッキング動作によりホトダイオードＰＤから転送
された映像信号は、ＨＣＣＤ領域ＨＣＣＤの方へ移動す
る。この場合、奇数水平ラインの下方に形成された奇数
ゲート電極ＰＧ1の第１奇数ゲート電極ＰＧ1aを介して
供給される第２ＶＣＣＤクロック信号Ｖφ2は単に、第
１ＶＣＣＤクロック信号Ｖφ1によって奇数水平ライン
のホトダイオードＰＤから転送される映像信号電荷を第
１ＶＣＣＤクロック信号Ｖφ1と共にＨＣＣＤ領域ＨＣ
ＣＤに移動させる機能のみをする。図１５の偶数フィー
ルドで、第１〜第４のＶＣＣＤクロック信号Ｖφ1〜Ｖ
φ4が同時に印加されると、第３ＶＣＣＤクロック信号
Ｖφ3に含まれるトランスファゲート駆動電圧Ｖ2により
各偶数水平ラインに形成されたホトダイオードＰＤの各
トランスファゲートＴＧ2はオンされる。結局、偶数水
平ラインのホトダイオードＰＤで生成された映像信号電
荷は、奇数フィールドの図１６に示すようなクロッキン
グ動作によってＨＣＣＤ領域ＨＣＣＤへ垂直方向に移動
する。この場合、偶数水平ラインの下方に形成される偶
数ゲート電極ＰＧ2の第１偶数ゲート電極ＰＧ2aを介し
て供給される第４ＶＣＣＤクロック信号Ｖφ4は、第３
ＶＣＣＤクロック信号Ｖφ3と共に単に第３ＶＣＣＤク
ロック信号Ｖφ3により偶数水平ラインのホトダイオー
ドＰＤから転送される映像信号電荷をＨＣＣＤ領域ＨＣ
ＣＤに転送する機能のみをする。上記のように、４相の
ＶＣＣＤクロック信号を使用すると、２相のＶＣＣＤク
ロック信号を使用する場合よりますます多くの量の映像
信号電荷量を転送することができる。
【００２３】上述の動作説明によれば、まず、図１５に
示すような４相のクロッキング信号である第１〜第４Ｖ
ＣＣＤクロック信号Ｖφ1〜Ｖφ4によって、奇数水平ラ
インに配列されたホトダイオードＰＤの映像信号電荷が
ＶＣＣＤ領域ＶＣＣＤおよびＨＣＣＤ領域ＨＣＣＤを介
して順に画面に走査される。次いで、偶数水平ラインに
配置されたホトダイオードの映像信号電荷がＶＣＣＤ領
域ＶＣＣＤおよびＨＣＣＤ領域ＨＣＣＤを介して順に画
面に走査される。前述のように、このような走査方式を
インタレース方式とする。図１１に示すように、奇数水
平ラインに配列されたホトダイオードＰＤの信号電荷を
「１」とし、偶数水平ラインに配列されたホトダイオー
ドＰＤの信号電荷を「２」とするとき、映像信号電荷
１、２によって表示される各ピクセルからなる１つの画
面（フレーム）の状態を図１７のように示すことができ
る。
示すような４相のクロッキング信号である第１〜第４Ｖ
ＣＣＤクロック信号Ｖφ1〜Ｖφ4によって、奇数水平ラ
インに配列されたホトダイオードＰＤの映像信号電荷が
ＶＣＣＤ領域ＶＣＣＤおよびＨＣＣＤ領域ＨＣＣＤを介
して順に画面に走査される。次いで、偶数水平ラインに
配置されたホトダイオードの映像信号電荷がＶＣＣＤ領
域ＶＣＣＤおよびＨＣＣＤ領域ＨＣＣＤを介して順に画
面に走査される。前述のように、このような走査方式を
インタレース方式とする。図１１に示すように、奇数水
平ラインに配列されたホトダイオードＰＤの信号電荷を
「１」とし、偶数水平ラインに配列されたホトダイオー
ドＰＤの信号電荷を「２」とするとき、映像信号電荷
１、２によって表示される各ピクセルからなる１つの画
面（フレーム）の状態を図１７のように示すことができ
る。
【００２４】
【発明が解決しようとする課題】しかし、上述の従来技
術は次のような問題がある。
術は次のような問題がある。
【００２５】前記インタレース方式のＣＣＤ映像素子
は、ＮＴＳＣまたはＰＡＬ方式のＴＶ放送で広く使用さ
れるが、光検出器の間毎にＶＣＣＤが位置するので、Ｃ
ＣＤ映像素子の総チップ面積中、映像信号の受光とは関
係ないＶＣＣＤ領域の比率が非常に大きい。
は、ＮＴＳＣまたはＰＡＬ方式のＴＶ放送で広く使用さ
れるが、光検出器の間毎にＶＣＣＤが位置するので、Ｃ
ＣＤ映像素子の総チップ面積中、映像信号の受光とは関
係ないＶＣＣＤ領域の比率が非常に大きい。
【００２６】したがって、一定のチップの大きさで解像
度を高くするためには、光検出器の個数を多くする必要
があるが、これには一定の限界があるので、高解像度の
画面を得ることが難しい。
度を高くするためには、光検出器の個数を多くする必要
があるが、これには一定の限界があるので、高解像度の
画面を得ることが難しい。
【００２７】本発明は上記の問題点を解消するためのも
のであり、本発明の目的は、ＣＣＤ領域の面積を減ら
し、同一のチップの大きさで映像信号の光を受光する光
検出器の部品数を増加することができるので、高解像度
を要求するシステムで使用することができるＣＣＤ映像
素子を提供することにある。
のであり、本発明の目的は、ＣＣＤ領域の面積を減ら
し、同一のチップの大きさで映像信号の光を受光する光
検出器の部品数を増加することができるので、高解像度
を要求するシステムで使用することができるＣＣＤ映像
素子を提供することにある。
【００２８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＣＣＤ映像素子は、それぞれトランスファ
ゲートを有する複数の光検出器を含み、ＣＣＤを信号読
み取りの走査手段として使用するＣＣＤ映像素子におい
て、各ＶＣＣＤ領域の左右両側に前記光検出器が連続的
に接続された形態が、前記ＶＣＣＤ領域のない部分に形
成されたチャンネルストップ領域を介して互いに平行に
反復して配列されている構成を含むことを特徴とする。
に、本発明のＣＣＤ映像素子は、それぞれトランスファ
ゲートを有する複数の光検出器を含み、ＣＣＤを信号読
み取りの走査手段として使用するＣＣＤ映像素子におい
て、各ＶＣＣＤ領域の左右両側に前記光検出器が連続的
に接続された形態が、前記ＶＣＣＤ領域のない部分に形
成されたチャンネルストップ領域を介して互いに平行に
反復して配列されている構成を含むことを特徴とする。
【００２９】また、ＶＣＣＤクロック信号を供給する第
１〜第４ゲート電極が前記ＶＣＣＤ領域上に反復して形
成され、前記各ゲート電極は絶縁膜によって互いに電気
的に絶縁されていることを特徴とする。
１〜第４ゲート電極が前記ＶＣＣＤ領域上に反復して形
成され、前記各ゲート電極は絶縁膜によって互いに電気
的に絶縁されていることを特徴とする。
【００３０】また、前記光検出器が配列された奇数水平
ラインと偶数水平ラインとの各中央点を基準点として左
右上下に形成された前記光検出器を第１〜第４光検出器
とし、ＶＣＣＤクロック信号を供給する前記第１〜第４
ゲート電極が前記第１〜第４光検出器の１個のみに応じ
るトランスファゲートにそれぞれ接続されるように形成
され、前記第１〜第４の光検出器のトランスファゲート
は、供給されるＶＣＣＤクロック信号によって順にオン
されて１個のピクセルに応じる信号電荷のみがＶＣＣＤ
領域に転送されることを特徴とする。
ラインと偶数水平ラインとの各中央点を基準点として左
右上下に形成された前記光検出器を第１〜第４光検出器
とし、ＶＣＣＤクロック信号を供給する前記第１〜第４
ゲート電極が前記第１〜第４光検出器の１個のみに応じ
るトランスファゲートにそれぞれ接続されるように形成
され、前記第１〜第４の光検出器のトランスファゲート
は、供給されるＶＣＣＤクロック信号によって順にオン
されて１個のピクセルに応じる信号電荷のみがＶＣＣＤ
領域に転送されることを特徴とする。
【００３１】また、前記第１〜第４のゲート電極が、前
記ＶＣＣＤ領域、前記光検出器、前記チャネルストップ
領域上にわたって反復して形成され、ＶＣＣＤクロック
信号が第１〜第４フィールドからなり、前記第１の光検
出器のトランスファゲートが前記第１フィールドのクロ
ック信号によってオンされ、前記第２の光検出器のトラ
ンスファゲートが前記第２フィールドのクロック信号に
よってオンされ、前記第３の光検出器のトランスファゲ
ートが前記第３フィールドのクロック信号によってオン
され、前記第４の光検出器のトランスファゲートが前記
第４フィールドのクロック信号によってオンされること
を特徴とする。
記ＶＣＣＤ領域、前記光検出器、前記チャネルストップ
領域上にわたって反復して形成され、ＶＣＣＤクロック
信号が第１〜第４フィールドからなり、前記第１の光検
出器のトランスファゲートが前記第１フィールドのクロ
ック信号によってオンされ、前記第２の光検出器のトラ
ンスファゲートが前記第２フィールドのクロック信号に
よってオンされ、前記第３の光検出器のトランスファゲ
ートが前記第３フィールドのクロック信号によってオン
され、前記第４の光検出器のトランスファゲートが前記
第４フィールドのクロック信号によってオンされること
を特徴とする。
【００３２】また、前記ゲート電極、前記トランスファ
ゲートの少なくとも一方が、多結晶シリコン膜からなる
ことを特徴とする。
ゲートの少なくとも一方が、多結晶シリコン膜からなる
ことを特徴とする。
【００３３】また、前記光検出器が、ＰＮ接合を利用し
たホトダイオードからなることを特徴とする。
たホトダイオードからなることを特徴とする。
【００３４】さらに、前記各光検出器の幅と前記ＶＣＣ
Ｄ領域の幅とが同じであることを特徴とする。
Ｄ領域の幅とが同じであることを特徴とする。
【００３５】
【作用】本発明では、各ＶＣＣＤ領域の左右両側に前記
光検出器が連続的に接続された形態が互いに平行に反復
して配列されている構成により、ＣＣＤ映像素子のチッ
プ面積中のＶＣＣＤの面積を最小化できるので、相対的
に光検出器の面積を増大することができ、すなわち、フ
ィルファクター数を増加することができ、画面の解像度
を向上させることができる。また、ＣＣＤ映像素子は各
々４フィールドで構成された４相のクロック信号によっ
て動作させるから、走査速度はおそいが、画面の解像度
を向上することができる。
光検出器が連続的に接続された形態が互いに平行に反復
して配列されている構成により、ＣＣＤ映像素子のチッ
プ面積中のＶＣＣＤの面積を最小化できるので、相対的
に光検出器の面積を増大することができ、すなわち、フ
ィルファクター数を増加することができ、画面の解像度
を向上させることができる。また、ＣＣＤ映像素子は各
々４フィールドで構成された４相のクロック信号によっ
て動作させるから、走査速度はおそいが、画面の解像度
を向上することができる。
【００３６】
【実施例】本発明のＣＣＤ映像素子の一実施例を添付図
面図１〜４を用いて詳述する。
面図１〜４を用いて詳述する。
【００３７】図１は本発明の一実施例のＣＣＤ映像素子
の構成図で、各ＶＣＣＤ領域ＶＣＣＤの左右両側には、
複数のホトダイオードＰＤが接続され、各ＶＣＣＤ領域
ＶＣＣＤの下方にはＨＣＣＤ領域ＨＣＣＤを形成し、Ｖ
ＣＣＤ領域ＶＣＣＤが存在しない部分に形成されたチャ
ンネルストップ領域ＳＴを介してホトダイオードＰＤが
互いに平行に反復して配列されている。
の構成図で、各ＶＣＣＤ領域ＶＣＣＤの左右両側には、
複数のホトダイオードＰＤが接続され、各ＶＣＣＤ領域
ＶＣＣＤの下方にはＨＣＣＤ領域ＨＣＣＤを形成し、Ｖ
ＣＣＤ領域ＶＣＣＤが存在しない部分に形成されたチャ
ンネルストップ領域ＳＴを介してホトダイオードＰＤが
互いに平行に反復して配列されている。
【００３８】図２は本実施例のＣＣＤ映像素子のレイア
ウト図で、２個のホトダイオードは、チャンネルストッ
プ領域ＳＴを介して相互に電気的に絶縁され、ＶＣＣＤ
領域ＶＣＣＤの間で連続的に相互に平行に配列され、ホ
トダイオードＰＤが配列された奇数水平ラインには、第
１、第２ＶＣＣＤクロック信号Ｖφ1、Ｖφ2を供給する
ための奇数ゲート電極ＰＧ1をホトダイオードＰＤ、チ
ャンネルストップ領域ＳＴおよびＶＣＣＤ領域ＶＣＣＤ
上にわたって形成し、ホトダイオードＰＤが配列された
偶数水平ラインには、第３、第４ＶＣＣＤクロック信号
Ｖφ3、Ｖφ4を供給するための偶数ゲート電極ＰＧ2を
ホトダイオードＰＤ、チャンネルストップ領域ＳＴおよ
びＶＣＣＤ領域ＶＣＣＤ上にわたって形成したものであ
る。
ウト図で、２個のホトダイオードは、チャンネルストッ
プ領域ＳＴを介して相互に電気的に絶縁され、ＶＣＣＤ
領域ＶＣＣＤの間で連続的に相互に平行に配列され、ホ
トダイオードＰＤが配列された奇数水平ラインには、第
１、第２ＶＣＣＤクロック信号Ｖφ1、Ｖφ2を供給する
ための奇数ゲート電極ＰＧ1をホトダイオードＰＤ、チ
ャンネルストップ領域ＳＴおよびＶＣＣＤ領域ＶＣＣＤ
上にわたって形成し、ホトダイオードＰＤが配列された
偶数水平ラインには、第３、第４ＶＣＣＤクロック信号
Ｖφ3、Ｖφ4を供給するための偶数ゲート電極ＰＧ2を
ホトダイオードＰＤ、チャンネルストップ領域ＳＴおよ
びＶＣＣＤ領域ＶＣＣＤ上にわたって形成したものであ
る。
【００３９】ここで、奇数ゲート電極ＰＧ1は、奇数水
平ラインに配列されたホトダイオードＰＤの下方に形成
され、ＶＣＣＤ領域ＶＣＣＤの右側に形成されたホトダ
イオードＰＤの各トランスファゲートＴＧ3に接続さ
れ、かつ第２ＶＣＣＤクロック信号Ｖφ2が供給される
第１奇数ゲート電極ＰＧ1aと、奇数水平ラインに配列さ
れたホトダイオードＰＤの上方に形成され、ＶＣＣＤ領
域ＶＣＣＤの左側に形成されたホトダイオードＰＤの各
トランスファゲートＴＧ1に接続され、かつ第１ＶＣＣ
Ｄクロック信号Ｖφ1が供給される第２奇数ゲート電極
ＰＧ1bとからなる。
平ラインに配列されたホトダイオードＰＤの下方に形成
され、ＶＣＣＤ領域ＶＣＣＤの右側に形成されたホトダ
イオードＰＤの各トランスファゲートＴＧ3に接続さ
れ、かつ第２ＶＣＣＤクロック信号Ｖφ2が供給される
第１奇数ゲート電極ＰＧ1aと、奇数水平ラインに配列さ
れたホトダイオードＰＤの上方に形成され、ＶＣＣＤ領
域ＶＣＣＤの左側に形成されたホトダイオードＰＤの各
トランスファゲートＴＧ1に接続され、かつ第１ＶＣＣ
Ｄクロック信号Ｖφ1が供給される第２奇数ゲート電極
ＰＧ1bとからなる。
【００４０】また、偶数ゲート電極ＰＧ2は、偶数水平
ラインに配列されたホトダイオードＰＤの下方に形成さ
れ、ＶＣＣＤ領域ＶＣＣＤの左側に形成されたホトダイ
オードＰＤの各トランスファゲートＴＧ4に接続され、
第４ＶＣＣＤクロック信号Ｖφ4が供給される第１偶数
ゲート電極ＰＧ2aと、偶数水平ラインに配列されたホト
ダイオードＰＤの上方に形成され、ＶＣＣＤ領域ＶＣＣ
Ｄの右側に形成されたホトダイオードＰＤのトランスフ
ァゲートＴＧ2に接続され、第３ＶＣＣＤクロック信号
Ｖφ3が供給される第２偶数ゲート電極ＰＧ2bとからな
る。また、奇数ゲート電極と偶数ゲート電極は、図示し
ない絶縁膜を介して相互に電気的に絶縁されている。
ラインに配列されたホトダイオードＰＤの下方に形成さ
れ、ＶＣＣＤ領域ＶＣＣＤの左側に形成されたホトダイ
オードＰＤの各トランスファゲートＴＧ4に接続され、
第４ＶＣＣＤクロック信号Ｖφ4が供給される第１偶数
ゲート電極ＰＧ2aと、偶数水平ラインに配列されたホト
ダイオードＰＤの上方に形成され、ＶＣＣＤ領域ＶＣＣ
Ｄの右側に形成されたホトダイオードＰＤのトランスフ
ァゲートＴＧ2に接続され、第３ＶＣＣＤクロック信号
Ｖφ3が供給される第２偶数ゲート電極ＰＧ2bとからな
る。また、奇数ゲート電極と偶数ゲート電極は、図示し
ない絶縁膜を介して相互に電気的に絶縁されている。
【００４１】図３は図２のｃ−ｃ′線に沿う断面図であ
り、ｎ型基板１００上にｐ型ウェル２００が形成され、
このｐ型ウェル２００の表面にはｎ型ホトダイオードＰ
Ｄとｎ型ＶＣＣＤ領域ＶＣＣＤが、チャンネルストップ
領域ＳＴから少し離れて連続的に形成され、ＶＣＣＤ領
域ＶＣＣＤの左側に形成されたホトダイオードＰＤとＶ
ＣＣＤ領域ＶＣＣＤとを接続するためのトランスファゲ
ートＴＧ1がそれらの間の空間の上部領域に形成され、
ＶＣＣＤ領域ＶＣＣＤの上部領域には、第１ＶＣＣＤク
ロック信号Ｖφ1を供給するための奇数ゲート電極ＰＧ1
の第２奇数ゲート電極ＰＧ1bが形成されている。ここ
で、ｐ型ウェル２００は、ＯＦＤ電圧を制御するための
浅いｐ型ウェル２００ａと深いｐ型ウェル２００ｂとか
らなる。
り、ｎ型基板１００上にｐ型ウェル２００が形成され、
このｐ型ウェル２００の表面にはｎ型ホトダイオードＰ
Ｄとｎ型ＶＣＣＤ領域ＶＣＣＤが、チャンネルストップ
領域ＳＴから少し離れて連続的に形成され、ＶＣＣＤ領
域ＶＣＣＤの左側に形成されたホトダイオードＰＤとＶ
ＣＣＤ領域ＶＣＣＤとを接続するためのトランスファゲ
ートＴＧ1がそれらの間の空間の上部領域に形成され、
ＶＣＣＤ領域ＶＣＣＤの上部領域には、第１ＶＣＣＤク
ロック信号Ｖφ1を供給するための奇数ゲート電極ＰＧ1
の第２奇数ゲート電極ＰＧ1bが形成されている。ここ
で、ｐ型ウェル２００は、ＯＦＤ電圧を制御するための
浅いｐ型ウェル２００ａと深いｐ型ウェル２００ｂとか
らなる。
【００４２】図４は図２のｄ−ｄ′線に沿う図３と同様
の断面図で、図３の各トランスファゲートＴＧ1と第２
奇数ゲート電極ＰＧ1bの代わりに、ＶＣＣＤ領域ＶＣＣ
ＤとこのＶＣＣＤ領域ＶＣＣＤの右側に形成されたフォ
トダイオードＰＤとを接続するためのトランスファゲー
トＴＧ3がそれらの間の空間の上部領域に形成され、第
２ＶＣＣＤクロック信号Ｖφ2が供給される奇数ゲート
電極ＰＧ1の第１奇数ゲート電極ＰＧ1aがＶＣＣＤ領域
ＶＣＣＤの上部領域に形成されている。
の断面図で、図３の各トランスファゲートＴＧ1と第２
奇数ゲート電極ＰＧ1bの代わりに、ＶＣＣＤ領域ＶＣＣ
ＤとこのＶＣＣＤ領域ＶＣＣＤの右側に形成されたフォ
トダイオードＰＤとを接続するためのトランスファゲー
トＴＧ3がそれらの間の空間の上部領域に形成され、第
２ＶＣＣＤクロック信号Ｖφ2が供給される奇数ゲート
電極ＰＧ1の第１奇数ゲート電極ＰＧ1aがＶＣＣＤ領域
ＶＣＣＤの上部領域に形成されている。
【００４３】上記の構成による動作を図５、図６を用い
て説明する。
て説明する。
【００４４】図５は本発明に使用される第１〜第４ＶＣ
ＣＤクロック信号Ｖφ1〜Ｖφ4のタイミング図で、各ク
ロック信号はずべて４フィールドで構成される。
ＣＤクロック信号Ｖφ1〜Ｖφ4のタイミング図で、各ク
ロック信号はずべて４フィールドで構成される。
【００４５】図１に示すように、第１ＶＣＣＤクロック
信号Ｖφ1は、第１フィールドに１５Ｖのトランスファ
ゲート駆動電圧Ｖ1を有し、第２ＶＣＣＤクロック信号
Ｖφ2は、第３フィールドに１５Ｖのトランスファゲー
ト駆動電圧Ｖ2を有し、第３ＶＣＣＤクロック信号Ｖφ3
は、第２フィールドに１５Ｖのトランスファゲート駆動
電圧Ｖ3を有し、第４ＶＣＣＤクロック信号Ｖφ4は、第
４フィールドに１５Ｖのトランスファゲート駆動電圧Ｖ
4を有する。
信号Ｖφ1は、第１フィールドに１５Ｖのトランスファ
ゲート駆動電圧Ｖ1を有し、第２ＶＣＣＤクロック信号
Ｖφ2は、第３フィールドに１５Ｖのトランスファゲー
ト駆動電圧Ｖ2を有し、第３ＶＣＣＤクロック信号Ｖφ3
は、第２フィールドに１５Ｖのトランスファゲート駆動
電圧Ｖ3を有し、第４ＶＣＣＤクロック信号Ｖφ4は、第
４フィールドに１５Ｖのトランスファゲート駆動電圧Ｖ
4を有する。
【００４６】図６は単位区間で発生する第１〜第４ＶＣ
ＣＤクロック信号Ｖφ1〜Ｖφ4のパルス波形図であり、
ホトダイオードＰＤから転送された映像信号は、このよ
うなパルス波形により図１および図２に示すＨＣＣＤ領
域ＨＣＣＤの方へ垂直に移動する。
ＣＤクロック信号Ｖφ1〜Ｖφ4のパルス波形図であり、
ホトダイオードＰＤから転送された映像信号は、このよ
うなパルス波形により図１および図２に示すＨＣＣＤ領
域ＨＣＣＤの方へ垂直に移動する。
【００４７】まず、図５の第１フィールド区間で、第１
〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4が、奇数ゲー
ト電極ＰＧ1および偶数ゲート電極ＰＧ2に同時に供給さ
れると、奇数ゲート電極ＰＧ1の第２奇数ゲート電極Ｐ
Ｇ1bを介して供給される第１ＶＣＣＤクロック信号Ｖφ
1に含まれたトランスファゲート駆動電圧Ｖ1によって、
図２の基準点Ｐを中心として左側上部領域に形成された
ホトダイオードＰＤのトランスファゲートＴＧ1がオン
される。ここで、図２の各基準点Ｐは、ＶＣＣＤ領域Ｖ
ＣＣＤ中、奇数水平ラインと偶数水平ラインの中央に位
置された点をいう。
〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4が、奇数ゲー
ト電極ＰＧ1および偶数ゲート電極ＰＧ2に同時に供給さ
れると、奇数ゲート電極ＰＧ1の第２奇数ゲート電極Ｐ
Ｇ1bを介して供給される第１ＶＣＣＤクロック信号Ｖφ
1に含まれたトランスファゲート駆動電圧Ｖ1によって、
図２の基準点Ｐを中心として左側上部領域に形成された
ホトダイオードＰＤのトランスファゲートＴＧ1がオン
される。ここで、図２の各基準点Ｐは、ＶＣＣＤ領域Ｖ
ＣＣＤ中、奇数水平ラインと偶数水平ラインの中央に位
置された点をいう。
【００４８】したがって、このホトダイオードＰＤで生
成された映像信号電荷は、ＶＣＣＤ領域ＶＣＣＤに移動
され、図６に示すような第１〜第４ＶＣＣＤクロック信
号Ｖφ1〜Ｖφ4のクロッキング動作によって、ＨＣＣＤ
領域ＨＣＣＤの方に垂直方向に移動する。
成された映像信号電荷は、ＶＣＣＤ領域ＶＣＣＤに移動
され、図６に示すような第１〜第４ＶＣＣＤクロック信
号Ｖφ1〜Ｖφ4のクロッキング動作によって、ＨＣＣＤ
領域ＨＣＣＤの方に垂直方向に移動する。
【００４９】次に、図５の第２フィールド区間で、第１
〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4が、奇数ゲー
ト電極ＰＧ1および偶数ゲート電極ＰＧ2に同時に供給さ
れると、偶数ゲート電極ＰＧ2の第２偶数ゲート電極Ｐ
Ｇ2bを介して供給される第３ＶＣＣＤクロック信号Ｖφ
3に含まれるトランスファゲート駆動電圧Ｖ3によって、
図２の基準点Ｐを中心として右側下部領域に形成された
ホトダイオードＰＤの各トランスファゲートＴＧ2がオ
ンされる。
〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4が、奇数ゲー
ト電極ＰＧ1および偶数ゲート電極ＰＧ2に同時に供給さ
れると、偶数ゲート電極ＰＧ2の第２偶数ゲート電極Ｐ
Ｇ2bを介して供給される第３ＶＣＣＤクロック信号Ｖφ
3に含まれるトランスファゲート駆動電圧Ｖ3によって、
図２の基準点Ｐを中心として右側下部領域に形成された
ホトダイオードＰＤの各トランスファゲートＴＧ2がオ
ンされる。
【００５０】したがって、このホトダイオードＰＤで生
成された映像信号電荷は、ＶＣＣＤ領域ＶＣＣＤに移動
され、図６に示すような第１〜第４ＶＣＣＤクロック信
号Ｖφ1〜Ｖφ4のクロッキング動作によって、ＨＣＣＤ
領域ＨＣＣＤの方に垂直方向に移動される。
成された映像信号電荷は、ＶＣＣＤ領域ＶＣＣＤに移動
され、図６に示すような第１〜第４ＶＣＣＤクロック信
号Ｖφ1〜Ｖφ4のクロッキング動作によって、ＨＣＣＤ
領域ＨＣＣＤの方に垂直方向に移動される。
【００５１】その後、図５の第３フィールド区間で、第
１〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4が同時に供
給されると、奇数ゲート電極ＰＧ1の第１奇数ゲート電
極ＰＧ1aを介して供給される第２ＶＣＣＤクロック信号
Ｖφ2に含まれたトランスファゲート駆動電圧Ｖ2によ
り、図２の各基準点Ｐを中心として右側上部領域に形成
されたホトダイオードＰＤの各トランスファゲートＴＧ
3がオンされる。
１〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4が同時に供
給されると、奇数ゲート電極ＰＧ1の第１奇数ゲート電
極ＰＧ1aを介して供給される第２ＶＣＣＤクロック信号
Ｖφ2に含まれたトランスファゲート駆動電圧Ｖ2によ
り、図２の各基準点Ｐを中心として右側上部領域に形成
されたホトダイオードＰＤの各トランスファゲートＴＧ
3がオンされる。
【００５２】したがって、このホトダイオードＰＤで生
成された映像信号電荷は、ＶＣＣＤ領域ＶＣＣＤに移動
され、図６に示すような第１〜第４ＶＣＣＤクロック信
号Ｖφ1〜Ｖφ4のクロッキング動作によってＨＣＣＤ領
域ＨＣＣＤの方に移動する。
成された映像信号電荷は、ＶＣＣＤ領域ＶＣＣＤに移動
され、図６に示すような第１〜第４ＶＣＣＤクロック信
号Ｖφ1〜Ｖφ4のクロッキング動作によってＨＣＣＤ領
域ＨＣＣＤの方に移動する。
【００５３】図５の第４フィールド区間で、第１〜第４
ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4が奇数ゲート電極Ｐ
Ｇ1および偶数ゲート電極ＰＧ2に供給されると、偶数ゲ
ート電極ＰＧ2の第１偶数ゲート電極ＰＧ2aを介して供
給される第４ＶＣＣＤクロック信号Ｖφ4に含まれたト
ランスファゲート駆動電圧Ｖ4によって、図２の各基準
点Ｐを中心として左側下部領域に形成されたホトダイオ
ードＰＤの各トランスファゲートＴＧ4がオンされる。
ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4が奇数ゲート電極Ｐ
Ｇ1および偶数ゲート電極ＰＧ2に供給されると、偶数ゲ
ート電極ＰＧ2の第１偶数ゲート電極ＰＧ2aを介して供
給される第４ＶＣＣＤクロック信号Ｖφ4に含まれたト
ランスファゲート駆動電圧Ｖ4によって、図２の各基準
点Ｐを中心として左側下部領域に形成されたホトダイオ
ードＰＤの各トランスファゲートＴＧ4がオンされる。
【００５４】したがって、このホトダイオードＰＤで生
成された映像信号電荷は、各ＶＣＣＤ領域ＶＣＣＤに移
動され、図６に示すような第１〜第４ＶＣＣＤクロック
信号Ｖφ1〜Ｖφ4のクロッキング動作によってＨＣＣＤ
領域ＨＣＣＤの方に垂直方向に移動する。
成された映像信号電荷は、各ＶＣＣＤ領域ＶＣＣＤに移
動され、図６に示すような第１〜第４ＶＣＣＤクロック
信号Ｖφ1〜Ｖφ4のクロッキング動作によってＨＣＣＤ
領域ＨＣＣＤの方に垂直方向に移動する。
【００５５】このような動作によって表示される１個の
画面（すなわち、フレーム）の状態を図７に示す。ここ
で、１は図２で基準点Ｐを中心として左側上部領域に位
置されたホトダイオードＰＤで生成された映像信号電荷
が１個のピクセルとして表示された状態を示したもので
あり、２は図２で基準点Ｐを中心として右側下部領域に
位置されたホトダイオードＰＤで生成された映像信号電
荷が１個のピクセルとして表示された状態を示したもの
であり、３は図２で基準点Ｐを中心として右側上部領域
に位置されたホトダイオードＰＤで生成された映像信号
電荷が１個のピクセルとして表示された状態を示したも
のであり、４は図２で基準点を中心として左側下部領域
に位置されたホトダイオードＰＤで生成された映像信号
電荷が１個のピクセルとして表示された状態を示したも
のである。
画面（すなわち、フレーム）の状態を図７に示す。ここ
で、１は図２で基準点Ｐを中心として左側上部領域に位
置されたホトダイオードＰＤで生成された映像信号電荷
が１個のピクセルとして表示された状態を示したもので
あり、２は図２で基準点Ｐを中心として右側下部領域に
位置されたホトダイオードＰＤで生成された映像信号電
荷が１個のピクセルとして表示された状態を示したもの
であり、３は図２で基準点Ｐを中心として右側上部領域
に位置されたホトダイオードＰＤで生成された映像信号
電荷が１個のピクセルとして表示された状態を示したも
のであり、４は図２で基準点を中心として左側下部領域
に位置されたホトダイオードＰＤで生成された映像信号
電荷が１個のピクセルとして表示された状態を示したも
のである。
【００５６】図８は各ＶＣＣＤ領域ＶＣＣＤを、仮想の
ホトダイオード領域とする場合、前記動作により表示さ
れた画面（フレーム）の状態を示したものである。
ホトダイオード領域とする場合、前記動作により表示さ
れた画面（フレーム）の状態を示したものである。
【００５７】ここで、説明しなかったが、１＋３／２
は、演算手段を用いることにより基準点Ｐを中心として
図２の左右両側上部領域のそれぞれに位置された２個の
ホトダイオードで生成された映像信号電荷を加算し、２
で割ることにより得られた値が１個のピクセルとして表
示された状態を示したものである。また、２＋４／２
は、前記演算手段によって図２の基準点Ｐを中心として
左右両側下部領域にそれぞれ位置されたホトダイオード
ＰＤで生成された映像信号電荷を加算し、２で割ること
により得られた値により１個のピクセルが表示された状
態を示したものである。
は、演算手段を用いることにより基準点Ｐを中心として
図２の左右両側上部領域のそれぞれに位置された２個の
ホトダイオードで生成された映像信号電荷を加算し、２
で割ることにより得られた値が１個のピクセルとして表
示された状態を示したものである。また、２＋４／２
は、前記演算手段によって図２の基準点Ｐを中心として
左右両側下部領域にそれぞれ位置されたホトダイオード
ＰＤで生成された映像信号電荷を加算し、２で割ること
により得られた値により１個のピクセルが表示された状
態を示したものである。
【００５８】
【発明の効果】以上説明したように、本発明によれば、
ＣＣＤ映像素子のチップ面積中のＶＣＣＤの面積を最小
化できるので、相対的に光検出器の面積を増大すること
ができ、すなわち、フィルファクターの数を増加するこ
とができ、画面の解像度を向上させることができる。ま
た、ＣＣＤ映像素子は各々４フィールドで構成された４
相のクロック信号によって動作させるから、走査速度は
遅いが、画面の解像度を向上することができる。したが
って、高解像度が要求される製造自動化システム（ＣＡ
Ｍ）のコーダー、スチルカメラ等に適用することができ
る。
ＣＣＤ映像素子のチップ面積中のＶＣＣＤの面積を最小
化できるので、相対的に光検出器の面積を増大すること
ができ、すなわち、フィルファクターの数を増加するこ
とができ、画面の解像度を向上させることができる。ま
た、ＣＣＤ映像素子は各々４フィールドで構成された４
相のクロック信号によって動作させるから、走査速度は
遅いが、画面の解像度を向上することができる。したが
って、高解像度が要求される製造自動化システム（ＣＡ
Ｍ）のコーダー、スチルカメラ等に適用することができ
る。
【図１】本発明の一実施例のＣＣＤ映像素子の構成図で
ある。
ある。
【図２】図１のレイアウト図である。
【図３】図２のｃ−ｃ′線断面図である。
【図４】図２のｄ−ｄ′線断面図である。
【図５】本発明の一実施例のＶＣＣＤクロック信号タイ
ミング図である。
ミング図である。
【図６】図５の単位区間のパルス波形図である。
【図７】本発明の一実施例の１個のピクセルの構成図で
ある。
ある。
【図８】本発明の他の実施例の１個のフレームのピクセ
ルの構成図である。
ルの構成図である。
【図９】非インタレース方式を説明するための参考図で
ある。
ある。
【図１０】インタレース方式を説明するための参考図で
ある。
ある。
【図１１】従来のインタレース方式のＣＣＤ映像素子の
構成図である。
構成図である。
【図１２】図１１のレイアウト図である。
【図１３】図１２のａ−ａ′線断面図である。
【図１４】図１２のｂ−ｂ′線断面図である。
【図１５】従来のインタレース方式のＶＣＣＤクロック
信号のタイミング図である。
信号のタイミング図である。
【図１６】図１５の単位区間パルス波形図である。
【図１７】従来のインタレース方式による１個のフレー
ムのピクセルの構成図である。
ムのピクセルの構成図である。
ＰＤ…ホトダイオード、ＴＧ1〜ＴＧ4…トランスファゲ
ート、ＶＣＣＤ…ＶＣＣＤ領域、ＨＣＣＤ…ＨＣＣＤ領
域、Ｖφ1〜Ｖφ4…ＶＣＣＤクロック信号、ＰＧ1…奇
数ゲート電極、ＰＧ2…偶数ゲート電極、ＳＴ…チャン
ネルストップ領域、１００…ｎ型基板、２００…ｐ型ウ
ェル、３００…高濃度ｐ型薄膜。
ート、ＶＣＣＤ…ＶＣＣＤ領域、ＨＣＣＤ…ＨＣＣＤ領
域、Ｖφ1〜Ｖφ4…ＶＣＣＤクロック信号、ＰＧ1…奇
数ゲート電極、ＰＧ2…偶数ゲート電極、ＳＴ…チャン
ネルストップ領域、１００…ｎ型基板、２００…ｐ型ウ
ェル、３００…高濃度ｐ型薄膜。
Claims (7)
- 【請求項１】それぞれトランスファゲートを有する複数
の光検出器を含み、ＣＣＤを信号読み取りの走査手段と
して使用するＣＣＤ映像素子において、各ＶＣＣＤ領域
の左右両側に前記光検出器が連続的に接続された形態
が、前記ＶＣＣＤ領域のない部分に形成されたチャンネ
ルストップ領域を介して互いに平行に反復して配列され
ている構成を含むことを特徴とするＣＣＤ映像素子。 - 【請求項２】ＶＣＣＤクロック信号を供給する第１〜第
４ゲート電極が前記ＶＣＣＤ領域上に反復して形成さ
れ、前記各ゲート電極は絶縁膜によって互いに電気的に
絶縁されていることを特徴とする請求項１記載のＣＣＤ
映像素子。 - 【請求項３】前記光検出器が配列された奇数水平ライン
と偶数水平ラインとの各中央点を基準点として左右上下
に形成された前記光検出器を第１〜第４光検出器とし、
ＶＣＣＤクロック信号を供給する前記第１〜第４ゲート
電極が前記第１〜第４光検出器の１個のみに応じるトラ
ンスファゲートにそれぞれ接続されるように形成され、
前記第１〜第４の光検出器のトランスファゲートは、供
給されるＶＣＣＤクロック信号によって順にオンされて
１個のピクセルに応じる信号電荷のみがＶＣＣＤ領域に
転送されることを特徴とする請求項１または２記載のＣ
ＣＤ映像素子。 - 【請求項４】前記第１〜第４のゲート電極が、前記ＶＣ
ＣＤ領域、前記光検出器、前記チャネルストップ領域上
にわたって反復して形成され、ＶＣＣＤクロック信号が
第１〜第４フィールドからなり、前記第１の光検出器の
トランスファゲートが前記第１フィールドのクロック信
号によってオンされ、前記第２の光検出器のトランスフ
ァゲートが前記第２フィールドのクロック信号によって
オンされ、前記第３の光検出器のトランスファゲートが
前記第３フィールドのクロック信号によってオンされ、
前記第４の光検出器のトランスファゲートが前記第４フ
ィールドのクロック信号によってオンされることを特徴
とする請求項１、２または３記載のＣＣＤ映像素子。 - 【請求項５】前記ゲート電極、前記トランスファゲート
の少なくとも一方が、多結晶シリコン膜からなることを
特徴とする請求項１、２、３または４記載のＣＣＤ映像
素子。 - 【請求項６】前記光検出器が、ＰＮ接合を利用したホト
ダイオードからなることを特徴とする請求項１、２、
３、４または５記載のＣＣＤ映像素子。 - 【請求項７】前記各光検出器の幅と前記ＶＣＣＤ領域の
幅とが同じであることを特徴とする請求項１記載のＣＣ
Ｄ映像素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1990-6731 | 1990-05-11 | ||
| KR1019900006731A KR930002818B1 (ko) | 1990-05-11 | 1990-05-11 | Ccd 영상소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05344425A true JPH05344425A (ja) | 1993-12-24 |
| JP2524434B2 JP2524434B2 (ja) | 1996-08-14 |
Family
ID=19298929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3107579A Expired - Lifetime JP2524434B2 (ja) | 1990-05-11 | 1991-05-13 | Ｃｃｄ映像素子 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5280186A (ja) |
| JP (1) | JP2524434B2 (ja) |
| KR (1) | KR930002818B1 (ja) |
| DE (1) | DE4115227B4 (ja) |
| FR (1) | FR2662853B1 (ja) |
| GB (1) | GB2244863B (ja) |
| NL (1) | NL9100826A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049528A (ja) * | 2005-08-11 | 2007-02-22 | Fujifilm Corp | 撮像装置および撮像方法 |
| JP2009010198A (ja) * | 2007-06-28 | 2009-01-15 | Sharp Corp | 固体撮像装置および電子情報機器 |
| JP2010123707A (ja) * | 2008-11-19 | 2010-06-03 | Sony Corp | 固体撮像装置およびその読み出し方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5111263A (en) * | 1991-02-08 | 1992-05-05 | Eastman Kodak Company | Charge-coupled device (CCD) image sensor operable in either interlace or non-interlace mode |
| KR930009132A (ko) * | 1991-10-04 | 1993-05-22 | 김광호 | 고체 촬영 소자 |
| US6248133B1 (en) * | 1994-06-17 | 2001-06-19 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging device and a method of driving the same |
| US5900654A (en) * | 1995-07-17 | 1999-05-04 | Spratt; James P. | Radiation hardened charge coupled device |
| US5614950A (en) * | 1995-08-02 | 1997-03-25 | Lg Semicon Co., Ltd. | CCD image sensor and method of preventing a smear phenomenon in the sensor |
| EP0765086A2 (en) | 1995-09-21 | 1997-03-26 | AT&T Corp. | Video camera including multiple image sensors |
| KR0186195B1 (ko) * | 1995-12-11 | 1999-05-01 | 문정환 | 컬러선형 전하결합소자 및 이의 구동방법 |
| DE69732099T2 (de) * | 1996-10-03 | 2005-12-08 | Dalsa Corp., Waterloo | Ladungsgekoppelte bildaufnahmeanordnung und verfahren zur betätigung einer derartigen anordnung |
| US6087685A (en) * | 1996-12-12 | 2000-07-11 | Sony Corporation | Solid-state imaging device |
| US6107655A (en) * | 1997-08-15 | 2000-08-22 | Eastman Kodak Company | Active pixel image sensor with shared amplifier read-out |
| GB2338080B (en) | 1998-06-05 | 2003-05-21 | Imco Electro Optics Ltd | Imaging arrangement and method |
| US6765699B1 (en) | 2000-10-31 | 2004-07-20 | Hewlett-Packard Development Company, L.P. | Photosensor array with decreased scan time for decreased optical sampling rates |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55163951A (en) * | 1979-06-08 | 1980-12-20 | Toshiba Corp | Solid-state pickup unit |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961355A (en) * | 1972-06-30 | 1976-06-01 | International Business Machines Corporation | Semiconductor device having electrically insulating barriers for surface leakage sensitive devices and method of forming |
| NL7311600A (nl) * | 1973-08-23 | 1975-02-25 | Philips Nv | Ladingsgekoppelde inrichting. |
| JPS5937629B2 (ja) * | 1975-01-30 | 1984-09-11 | ソニー株式会社 | 固体撮像体 |
| JPS593066B2 (ja) * | 1975-09-18 | 1984-01-21 | ソニー株式会社 | コタイサツゾウタイ |
| JPS5377131A (en) * | 1976-11-26 | 1978-07-08 | Sony Corp | Solid state pick up unit |
| JPS606147B2 (ja) * | 1979-12-07 | 1985-02-15 | 株式会社東芝 | 固体撮像装置 |
| NL186416C (nl) * | 1981-06-05 | 1990-11-16 | Philips Nv | Halfgeleiderinrichting omvattende een 4-fasen ladingsgekoppelde inrichting. |
| JPS5819080A (ja) * | 1981-07-27 | 1983-02-03 | Sony Corp | 固体撮像素子 |
| CA1199400A (en) * | 1982-04-07 | 1986-01-14 | Norio Koike | Solid-state imaging device |
| JPH0666914B2 (ja) * | 1984-01-10 | 1994-08-24 | シャープ株式会社 | 固体撮像装置 |
| JPS6157181A (ja) * | 1984-08-28 | 1986-03-24 | Sharp Corp | 固体撮像装置 |
| DD236625A1 (de) * | 1985-01-22 | 1986-06-11 | Werk Fernsehelektronik Veb | Ccd-matrix mit spaltentransfer und punktweisem anti-blooming |
| JPS62124771A (ja) * | 1985-11-25 | 1987-06-06 | Sharp Corp | 固体撮像装置 |
| JPS631057A (ja) * | 1986-06-20 | 1988-01-06 | Victor Co Of Japan Ltd | 固体撮像素子 |
| NL8603008A (nl) * | 1986-11-27 | 1988-06-16 | Philips Nv | Ccd-beeldopneeminrichting. |
| US4972254A (en) * | 1987-02-24 | 1990-11-20 | Kabushiki Kaisha Toshiba | Solid state image sensors for reproducing high definition images |
-
1990
- 1990-05-11 KR KR1019900006731A patent/KR930002818B1/ko not_active IP Right Cessation
-
1991
- 1991-05-10 FR FR9105704A patent/FR2662853B1/fr not_active Expired - Lifetime
- 1991-05-10 DE DE4115227A patent/DE4115227B4/de not_active Expired - Lifetime
- 1991-05-10 GB GB9110088A patent/GB2244863B/en not_active Expired - Lifetime
- 1991-05-13 JP JP3107579A patent/JP2524434B2/ja not_active Expired - Lifetime
- 1991-05-13 NL NL9100826A patent/NL9100826A/nl active Search and Examination
-
1993
- 1993-03-15 US US08/032,429 patent/US5280186A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55163951A (en) * | 1979-06-08 | 1980-12-20 | Toshiba Corp | Solid-state pickup unit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049528A (ja) * | 2005-08-11 | 2007-02-22 | Fujifilm Corp | 撮像装置および撮像方法 |
| JP4527027B2 (ja) * | 2005-08-11 | 2010-08-18 | 富士フイルム株式会社 | 撮像装置および撮像方法 |
| JP2009010198A (ja) * | 2007-06-28 | 2009-01-15 | Sharp Corp | 固体撮像装置および電子情報機器 |
| JP4712767B2 (ja) * | 2007-06-28 | 2011-06-29 | シャープ株式会社 | 固体撮像装置および電子情報機器 |
| US8094224B2 (en) | 2007-06-28 | 2012-01-10 | Sharp Kabushiki Kaisha | Solid-state image capturing apparatus |
| JP2010123707A (ja) * | 2008-11-19 | 2010-06-03 | Sony Corp | 固体撮像装置およびその読み出し方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4115227B4 (de) | 2006-06-29 |
| DE4115227A1 (de) | 1992-04-30 |
| GB2244863B (en) | 1994-08-03 |
| GB9110088D0 (en) | 1991-07-03 |
| GB2244863A (en) | 1991-12-11 |
| JP2524434B2 (ja) | 1996-08-14 |
| FR2662853B1 (fr) | 1996-12-27 |
| KR910021121A (ko) | 1991-12-20 |
| KR930002818B1 (ko) | 1993-04-10 |
| FR2662853A1 (fr) | 1991-12-06 |
| NL9100826A (nl) | 1991-12-02 |
| US5280186A (en) | 1994-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| EP0313322B1 (en) | Solid-state image sensor having a plurality of horizontal transfer portions | |
| JP2524434B2 (ja) | Ｃｃｄ映像素子 | |
| US4758895A (en) | Storage registers with charge packet accumulation capability, as for solid-state imagers | |
| JP2001267548A (ja) | 固体撮像装置 | |
| JP2838611B2 (ja) | Ｃｃｄ映像素子 | |
| JPH04262679A (ja) | 固体撮像素子の駆動方法 | |
| KR19980024922A (ko) | ２층 전극구조를 갖는 ｃｃｄ 촬상센서 | |
| EP0621726B1 (en) | Method of and apparatus for solid state imaging device | |
| JP3218399B2 (ja) | ３次元ｃｃｄ映像センサー | |
| US20060164532A1 (en) | Solid state imaging apparatus and driving method for the solid stateimaging apparatus | |
| JP3239223B2 (ja) | Ｃｃｄ映像素子 | |
| US5298777A (en) | CCD image sensor of interlaced scanning type | |
| US5523787A (en) | Solid-state imaging device adapted for an interlaced scanning and a non-interlaced scanning and method for driving same | |
| JPH10285467A (ja) | 撮像装置 | |
| US5943095A (en) | Method for operating charge-coupled device at high speed | |
| JP2592193B2 (ja) | Ｃｃｄ映像素子 | |
| US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
| JPH10271394A (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
| JPS6046594B2 (ja) | 電荷転送撮像素子の駆動方法 | |
| JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
| JP2652255B2 (ja) | 固体撮像デバイス | |
| JP2753895B2 (ja) | 固体撮像装置 | |
| JP2500438B2 (ja) | 固体撮像素子とその駆動方法 | |
| JP2666398B2 (ja) | 固体撮像素子及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |