JP2592193B2 - Ｃｃｄ映像素子 - Google Patents
Ｃｃｄ映像素子Info
- Publication number
- JP2592193B2 JP2592193B2 JP4025131A JP2513192A JP2592193B2 JP 2592193 B2 JP2592193 B2 JP 2592193B2 JP 4025131 A JP4025131 A JP 4025131A JP 2513192 A JP2513192 A JP 2513192A JP 2592193 B2 JP2592193 B2 JP 2592193B2
- Authority
- JP
- Japan
- Prior art keywords
- vccd
- gate electrode
- region
- odd
- numbered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000005036 potential barrier Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 238000007689 inspection Methods 0.000 claims 1
- 230000003287 optical effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 19
- 108091006146 Channels Proteins 0.000 description 16
- 239000000758 substrate Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤ映像素子に係
り、特に、インタレース走査方式のＣＣＤ映像素子に関
する。
り、特に、インタレース走査方式のＣＣＤ映像素子に関
する。
【０００２】
【従来の技術】ＣＣＤ映像素子を使用した走査方式とし
ては、インタレース走査方式と非インタレース走査方式
とがある。非インタレース走査方式は、１つの画面、す
なわち１つのフレームが複数のフィールドから構成さ
れ、図６（ａ）に示すように、最初の入力されるフィー
ルドのデータから順次画面に走査される。図６（ａ）に
おいて、符号１、２、３、４、……は走査される各フィ
ールドが入力される順にディスプレーされることを示
す。
ては、インタレース走査方式と非インタレース走査方式
とがある。非インタレース走査方式は、１つの画面、す
なわち１つのフレームが複数のフィールドから構成さ
れ、図６（ａ）に示すように、最初の入力されるフィー
ルドのデータから順次画面に走査される。図６（ａ）に
おいて、符号１、２、３、４、……は走査される各フィ
ールドが入力される順にディスプレーされることを示
す。
【０００３】一方、インタレース走査方式は、１つのフ
レームが偶数フィールドと奇数フィールドとから構成さ
れ、図６（ｂ）に示すように、まず奇数フィールドのデ
ータが画面に走査され、ついで偶数フィールドのデータ
が画面に走査される。図６（ｂ）において、符号１は各
奇数フィールドを示し、符号２は各偶数フィールドを示
す。
レームが偶数フィールドと奇数フィールドとから構成さ
れ、図６（ｂ）に示すように、まず奇数フィールドのデ
ータが画面に走査され、ついで偶数フィールドのデータ
が画面に走査される。図６（ｂ）において、符号１は各
奇数フィールドを示し、符号２は各偶数フィールドを示
す。
【０００４】したがって、非インタレース走査方式は、
走査速度が速いから速く動作する物体の実際画像を正確
に捕捉することができるので、ミサイルのような軍用装
備に使用される。この方式の弱点は画像が震えることで
ある。
走査速度が速いから速く動作する物体の実際画像を正確
に捕捉することができるので、ミサイルのような軍用装
備に使用される。この方式の弱点は画像が震えることで
ある。
【０００５】インタレース走査方式は、非インタレース
走査方式に比べて走査速度が遅いので画像の安定感はあ
るが、速い速度で動作する物体を２つの画像として示
す。結局、軍用には不適切であり、主にＮＴＳＣ方式、
またはＰＡＬ方式のテレビ放送において画面の走査に使
用される。
走査方式に比べて走査速度が遅いので画像の安定感はあ
るが、速い速度で動作する物体を２つの画像として示
す。結局、軍用には不適切であり、主にＮＴＳＣ方式、
またはＰＡＬ方式のテレビ放送において画面の走査に使
用される。
【０００６】上記従来技術中、インタレース走査方式の
ＣＣＤ映像素子の構造を図７〜１０を用いて説明する。
以下、ホトダイオードＰＤが配列された奇数番目の水平
ラインを奇数水平ラインといい、偶数番目の水平ライン
を偶数水平ラインという。
ＣＣＤ映像素子の構造を図７〜１０を用いて説明する。
以下、ホトダイオードＰＤが配列された奇数番目の水平
ラインを奇数水平ラインといい、偶数番目の水平ライン
を偶数水平ラインという。
【０００７】図７は、従来のインタレース走査方式のＣ
ＣＤ映像素子の構成を示す図である。１つのホトダイオ
ードＰＤが１つのＶＣＣＤ領域ＶＣＣＤに対応して連続
的に接続され、各ホトダイオードＰＤは、出力される映
像信号電荷が一方向にのみＶＣＣＤ領域ＶＣＣＤに転送
されるようにＶＣＣＤ領域ＶＣＣＤに接続されている。
また、各ＶＣＣＤ領域ＶＣＣＤは、各ホトダイオードＰ
Ｄから生成された映像信号電荷を、４相からなる第１〜
第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4によって同時に
ＨＣＣＤ（ホリゾンタル チャージ カプルド デバイス
(Horizontal Charge Coupled Device)）領域ＨＣＣＤに
転送されるようにＨＣＣＤ領域ＨＣＣＤに接続されてい
る。
ＣＤ映像素子の構成を示す図である。１つのホトダイオ
ードＰＤが１つのＶＣＣＤ領域ＶＣＣＤに対応して連続
的に接続され、各ホトダイオードＰＤは、出力される映
像信号電荷が一方向にのみＶＣＣＤ領域ＶＣＣＤに転送
されるようにＶＣＣＤ領域ＶＣＣＤに接続されている。
また、各ＶＣＣＤ領域ＶＣＣＤは、各ホトダイオードＰ
Ｄから生成された映像信号電荷を、４相からなる第１〜
第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4によって同時に
ＨＣＣＤ（ホリゾンタル チャージ カプルド デバイス
(Horizontal Charge Coupled Device)）領域ＨＣＣＤに
転送されるようにＨＣＣＤ領域ＨＣＣＤに接続されてい
る。
【０００８】図８は、図７の構成によるＣＣＤ映像素子
のレイアウトを示す概略図である。各ＶＣＣＤ領域ＶＣ
ＣＤとホトダイオードＰＤとの間には、チャネルストッ
プ領域ＳＴが形成されている。また、第１および第２Ｖ
ＣＣＤクロック信号Ｖφ1、Ｖφ2が印加される奇数ゲー
ト電極ＰＧ1が奇数水平ラインの上に配列されたホトダ
イオードＰＤの各転送ゲートＴＧ1に接続されるよう
に、ＶＣＣＤ領域ＶＣＣＤとチャネルストップ領域ＳＴ
の上部に形成されている。また、第３および第４ＶＣＣ
Ｄクロック信号Ｖφ3、Ｖφ4が印加される偶数ゲート電
極ＰＧ2が偶数水平ラインの上に配列されたホトダイオ
ードＰＤの各転送ゲートＴＧ2に接続されるようにチャ
ネルストップ領域ＳＴとＶＣＣＤ領域ＶＣＣＤの上部に
形成されている。
のレイアウトを示す概略図である。各ＶＣＣＤ領域ＶＣ
ＣＤとホトダイオードＰＤとの間には、チャネルストッ
プ領域ＳＴが形成されている。また、第１および第２Ｖ
ＣＣＤクロック信号Ｖφ1、Ｖφ2が印加される奇数ゲー
ト電極ＰＧ1が奇数水平ラインの上に配列されたホトダ
イオードＰＤの各転送ゲートＴＧ1に接続されるよう
に、ＶＣＣＤ領域ＶＣＣＤとチャネルストップ領域ＳＴ
の上部に形成されている。また、第３および第４ＶＣＣ
Ｄクロック信号Ｖφ3、Ｖφ4が印加される偶数ゲート電
極ＰＧ2が偶数水平ラインの上に配列されたホトダイオ
ードＰＤの各転送ゲートＴＧ2に接続されるようにチャ
ネルストップ領域ＳＴとＶＣＣＤ領域ＶＣＣＤの上部に
形成されている。
【０００９】奇数ゲート電極ＰＧ1および偶数ゲート電
極ＰＧ2は、ＣＣＤ映像素子のレイアウトにより、所望
の同一の形態に連続的に反復形成でき、かつ、これらの
奇数ゲート電極ＰＧ1および偶数ゲート電極ＰＧ2は図示
しないが、絶縁物を介して互いに電気的に絶縁されてい
る。
極ＰＧ2は、ＣＣＤ映像素子のレイアウトにより、所望
の同一の形態に連続的に反復形成でき、かつ、これらの
奇数ゲート電極ＰＧ1および偶数ゲート電極ＰＧ2は図示
しないが、絶縁物を介して互いに電気的に絶縁されてい
る。
【００１０】また、各転送ゲートＴＧ1、ＴＧ2と各奇数
ゲート電極ＰＧ1、偶数ゲート電極ＰＧ2の材料としては
多結晶シリコンが用いられる。
ゲート電極ＰＧ1、偶数ゲート電極ＰＧ2の材料としては
多結晶シリコンが用いられる。
【００１１】奇数ゲート電極ＰＧ1は、奇数水平ライン
のホトダイオードＰＤの下側に形成され、第２ＶＣＣＤ
クロック信号Ｖφ2が印加される第１奇数ゲート電極Ｐ
Ｇ1ａと、奇数水平ラインのホトダイオードＰＤの上方
に形成され、第１ＶＣＣＤクロック信号Ｖφ1が印加さ
れ、かつ奇数水平ラインに形成されたホトダイオードＰ
Ｄの転送ゲートＴＧ1に接続される第２奇数ゲート電極
ＰＧ1ｂとからなる。
のホトダイオードＰＤの下側に形成され、第２ＶＣＣＤ
クロック信号Ｖφ2が印加される第１奇数ゲート電極Ｐ
Ｇ1ａと、奇数水平ラインのホトダイオードＰＤの上方
に形成され、第１ＶＣＣＤクロック信号Ｖφ1が印加さ
れ、かつ奇数水平ラインに形成されたホトダイオードＰ
Ｄの転送ゲートＴＧ1に接続される第２奇数ゲート電極
ＰＧ1ｂとからなる。
【００１２】偶数ゲート電極ＰＧ2は、偶数水平ライン
のホトダイオードＰＤの下側に形成され、第４ＶＣＣＤ
クロック信号Ｖφ4が印加される第１偶数ゲート電極Ｐ
Ｇ2ａと、偶数水平ラインのホトダイオードＰＤの下側
に形成され、第３ＶＣＣＤクロック信号Ｖφ3が印加さ
れ、かつ偶数水平ラインに形成されたホトダイオードＰ
Ｄの転送ゲートＴＧ2に接続される第２偶数ゲート電極
ＰＧ2ｂとからなる。
のホトダイオードＰＤの下側に形成され、第４ＶＣＣＤ
クロック信号Ｖφ4が印加される第１偶数ゲート電極Ｐ
Ｇ2ａと、偶数水平ラインのホトダイオードＰＤの下側
に形成され、第３ＶＣＣＤクロック信号Ｖφ3が印加さ
れ、かつ偶数水平ラインに形成されたホトダイオードＰ
Ｄの転送ゲートＴＧ2に接続される第２偶数ゲート電極
ＰＧ2ｂとからなる。
【００１３】また、４相の第１〜第４ＶＣＣＤクロック
信号Ｖφ1〜Ｖφ4は、偶数フィールドおよび奇数フィー
ルドの２フィールドからなる。ＶＣＣＤ領域ＶＣＣＤの
クロック動作に対しては後述する。
信号Ｖφ1〜Ｖφ4は、偶数フィールドおよび奇数フィー
ルドの２フィールドからなる。ＶＣＣＤ領域ＶＣＣＤの
クロック動作に対しては後述する。
【００１４】図９は、図８のａ−ａ′切断線における断
面図である。ｎ型基板１００の上にｐ型ウェル２００が
形成され、奇数水平ラインに形成されたｎ型ホトダイオ
ードＰＤとｎ型ＶＣＣＤ領域ＶＣＣＤとがチャネルスト
ップ領域ＳＴを介して所定間隔をおいて接続された形態
が連続的に配列されている。ホトダイオードＰＤと各Ｖ
ＣＣＤ領域ＶＣＣＤとの間の上部にはこれらを互いに接
続するための転送ゲートＴＧ1が形成されている。各Ｖ
ＣＣＤ領域ＶＣＣＤの表面上には、第１ＶＣＣＤクロッ
ク信号Ｖφ1が印加される第１奇数ゲート電極ＰＧ1ｂが
奇数水平ラインのホトダイオードＰＤの各転送ゲートＴ
Ｇ1に接続されるように形成されている。ここで、ｐ型
ウェル２００は、図示しないＯＦＤ（オーバー フロー
ドレイン(Over Flow Drain)）の電圧を制御するための
浅いｐ型ウェル２００ａと深いｐ型ウェル２００ｂの２
種類からなる。
面図である。ｎ型基板１００の上にｐ型ウェル２００が
形成され、奇数水平ラインに形成されたｎ型ホトダイオ
ードＰＤとｎ型ＶＣＣＤ領域ＶＣＣＤとがチャネルスト
ップ領域ＳＴを介して所定間隔をおいて接続された形態
が連続的に配列されている。ホトダイオードＰＤと各Ｖ
ＣＣＤ領域ＶＣＣＤとの間の上部にはこれらを互いに接
続するための転送ゲートＴＧ1が形成されている。各Ｖ
ＣＣＤ領域ＶＣＣＤの表面上には、第１ＶＣＣＤクロッ
ク信号Ｖφ1が印加される第１奇数ゲート電極ＰＧ1ｂが
奇数水平ラインのホトダイオードＰＤの各転送ゲートＴ
Ｇ1に接続されるように形成されている。ここで、ｐ型
ウェル２００は、図示しないＯＦＤ（オーバー フロー
ドレイン(Over Flow Drain)）の電圧を制御するための
浅いｐ型ウェル２００ａと深いｐ型ウェル２００ｂの２
種類からなる。
【００１５】各ホトダオードＰＤの表面には、通常、初
期バイアスを印加するための高濃度ｐ型薄膜３００が形
成され、チャネルストップ領域ＳＴの下部には高濃度ｐ
型チャネルストップイオン層が形成されている。
期バイアスを印加するための高濃度ｐ型薄膜３００が形
成され、チャネルストップ領域ＳＴの下部には高濃度ｐ
型チャネルストップイオン層が形成されている。
【００１６】図１０は、図８のｂ−ｂ′切断線における
断面図である。図９と同様に、ｎ型基板１００上にｐ型
ウェル２００が形成され、偶数水平ラインのｎ型ホトダ
イオードＰＤ、ｎ型ＶＣＣＤ領域ＶＣＣＤがチャネル領
域ＳＴを介して所定の間隔をおいて接続される形態が連
続的に配列されている。各ＶＣＣＤ領域ＶＣＣＤの表面
上には、第３ＶＣＣＤクロック信号Ｖφ3が印加する第
１偶数ゲート電極ＰＧ1ａが形成されている。
断面図である。図９と同様に、ｎ型基板１００上にｐ型
ウェル２００が形成され、偶数水平ラインのｎ型ホトダ
イオードＰＤ、ｎ型ＶＣＣＤ領域ＶＣＣＤがチャネル領
域ＳＴを介して所定の間隔をおいて接続される形態が連
続的に配列されている。各ＶＣＣＤ領域ＶＣＣＤの表面
上には、第３ＶＣＣＤクロック信号Ｖφ3が印加する第
１偶数ゲート電極ＰＧ1ａが形成されている。
【００１７】また、図９と同様に、ホトダオードＰＤの
表面には通常の高濃度ｐ型薄膜３００が形成され、チャ
ネルストップ領域ＳＴの下部には、高濃度ｐ型チャネル
ストップイオン層が形成されている。ｐ型ウェル２００
は、ＯＦＤ電圧を調節するための浅いｐ型ウェル２００
ａと深いｐ型ウェル２００ｂとからなる。
表面には通常の高濃度ｐ型薄膜３００が形成され、チャ
ネルストップ領域ＳＴの下部には、高濃度ｐ型チャネル
ストップイオン層が形成されている。ｐ型ウェル２００
は、ＯＦＤ電圧を調節するための浅いｐ型ウェル２００
ａと深いｐ型ウェル２００ｂとからなる。
【００１８】したがって、奇数水平ラインに形成された
ホトダオードＰＤの転送ゲートＴＧ1は、第２奇数ゲー
ト電極ＰＧ1ｂに印加される第１ＶＣＣＤクロック信号
Ｖφ1によりのみ駆動され、偶数水平ラインに形成され
たホトダイオードＰＤの転送ゲートＴＧ2は、第２偶数
ゲート電極ＰＧ2ｂに印加される第３ＶＣＣＤクロック
信号Ｖφ3によりのみ駆動される。
ホトダオードＰＤの転送ゲートＴＧ1は、第２奇数ゲー
ト電極ＰＧ1ｂに印加される第１ＶＣＣＤクロック信号
Ｖφ1によりのみ駆動され、偶数水平ラインに形成され
たホトダイオードＰＤの転送ゲートＴＧ2は、第２偶数
ゲート電極ＰＧ2ｂに印加される第３ＶＣＣＤクロック
信号Ｖφ3によりのみ駆動される。
【００１９】第１奇数ゲート電極ＰＧ1ａに印加される
第２ＶＣＣＤクロック信号Ｖφ2と、第１偶数ゲート電
極ＰＧ2ａに印加される第４ＶＣＣＤクロック信号Ｖφ4
は、単に各奇数水平ラインおよび偶数水平ラインに形成
された各ホトダイオードＰＤから転送される映像信号電
荷を、ＨＣＣＤ領域３側に転送する役割のみを行なう。
第２ＶＣＣＤクロック信号Ｖφ2と、第１偶数ゲート電
極ＰＧ2ａに印加される第４ＶＣＣＤクロック信号Ｖφ4
は、単に各奇数水平ラインおよび偶数水平ラインに形成
された各ホトダイオードＰＤから転送される映像信号電
荷を、ＨＣＣＤ領域３側に転送する役割のみを行なう。
【００２０】以下、図１１〜図１４を用いて従来のＣＣ
Ｄ映像素子の動作について説明する。
Ｄ映像素子の動作について説明する。
【００２１】図１１は、４相である第１〜第４ＶＣＣＤ
クロック信号Ｖφ1〜Ｖφ4のタイミング図である。各第
１〜第４ＶＣＣＤクロック信号は偶数フィールドと奇数
フィールドの２フィールドで構成される。
クロック信号Ｖφ1〜Ｖφ4のタイミング図である。各第
１〜第４ＶＣＣＤクロック信号は偶数フィールドと奇数
フィールドの２フィールドで構成される。
【００２２】図１２は、図１１の単位区間Ｋにおける第
１〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4として印加
するパルスの波形図である。
１〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4として印加
するパルスの波形図である。
【００２３】図１３は、図８に示したレイアウトを有す
る映像信号電荷の転送について説明するための図であ
る。
る映像信号電荷の転送について説明するための図であ
る。
【００２４】図１１に示すように、奇数フィールドにお
いては、第２奇数ゲート電極ＰＧ1ｂに印加される３つ
の電圧値を有する第１ＶＣＣＤクロック信号Ｖφ1に
は、高電圧である１５Ｖの転送ゲート駆動電圧Ｖ1が含
まれている。
いては、第２奇数ゲート電極ＰＧ1ｂに印加される３つ
の電圧値を有する第１ＶＣＣＤクロック信号Ｖφ1に
は、高電圧である１５Ｖの転送ゲート駆動電圧Ｖ1が含
まれている。
【００２５】また、偶数フィールドにおいては、第２偶
数ゲート電極ＰＧ2ｂに印加される第３ＶＣＣＤクロッ
ク信号Ｖφ3には、高電圧である１５Ｖの転送ゲート駆
動電圧Ｖ2が含まれている。
数ゲート電極ＰＧ2ｂに印加される第３ＶＣＣＤクロッ
ク信号Ｖφ3には、高電圧である１５Ｖの転送ゲート駆
動電圧Ｖ2が含まれている。
【００２６】まず、図１１に示すように、奇数フィール
ドにおいて、第１〜第４ＶＣＣＤクロック信号Ｖφ1〜
Ｖφ4が同時に印加されると、各奇数水平ラインに形成
されたホトダイオードＰＤの各転送ゲートＴＧ1は、第
１ＶＣＣＤクロック信号Ｖφ1に含まれた転送ゲート駆
動電圧Ｖ1によりオンされる。
ドにおいて、第１〜第４ＶＣＣＤクロック信号Ｖφ1〜
Ｖφ4が同時に印加されると、各奇数水平ラインに形成
されたホトダイオードＰＤの各転送ゲートＴＧ1は、第
１ＶＣＣＤクロック信号Ｖφ1に含まれた転送ゲート駆
動電圧Ｖ1によりオンされる。
【００２７】これにより、ホトダイオードＰＤにおいて
生成された映像信号電荷は、ホトダイオードＰＤからＶ
ＣＣＤ領域ＶＣＣＤに転送され、すなわち、図１３に示
すように、第２奇数ゲート電極ＰＧ1ｂの下に形成され
たポテンシャル井戸に転送されたのち、ＶＣＣＤクロッ
ク動作によりＨＣＣＤ領域ＨＣＣＤの側へ転送される。
生成された映像信号電荷は、ホトダイオードＰＤからＶ
ＣＣＤ領域ＶＣＣＤに転送され、すなわち、図１３に示
すように、第２奇数ゲート電極ＰＧ1ｂの下に形成され
たポテンシャル井戸に転送されたのち、ＶＣＣＤクロッ
ク動作によりＨＣＣＤ領域ＨＣＣＤの側へ転送される。
【００２８】図１２に示すようなパルス波形をもつ一連
のクロック動作によって、ホトダイオードＰＤから転送
された映像信号電荷は、ＨＣＣＤ領域ＨＣＣＤの側に垂
直方向に転送される。
のクロック動作によって、ホトダイオードＰＤから転送
された映像信号電荷は、ＨＣＣＤ領域ＨＣＣＤの側に垂
直方向に転送される。
【００２９】このとき、奇数水平ラインの下側に形成さ
れた第１奇数ゲート電極ＰＧ1ａを介して印加する第２
ＶＣＣＤクロック信号Ｖφ2は、単に第１ＶＣＣＤクロ
ック信号Ｖφ1によって奇数水平ラインのホトダイオー
ドＰＤから転送される映像信号電荷を第１ＶＣＣＤクロ
ック信号Ｖφ1と共にＨＣＣＤ領域ＨＣＣＤの側に転送
させる役割のみを行なう。
れた第１奇数ゲート電極ＰＧ1ａを介して印加する第２
ＶＣＣＤクロック信号Ｖφ2は、単に第１ＶＣＣＤクロ
ック信号Ｖφ1によって奇数水平ラインのホトダイオー
ドＰＤから転送される映像信号電荷を第１ＶＣＣＤクロ
ック信号Ｖφ1と共にＨＣＣＤ領域ＨＣＣＤの側に転送
させる役割のみを行なう。
【００３０】その後、図１１に示すように、偶数フィー
ルドにおいて、第１〜第４ＶＣＣＤクロック信号Ｖφ1
〜Ｖφ4が同時に印加されると、第３ＶＣＣＤクロック
信号Ｖφ3に含まれた転送ゲート駆動電圧Ｖ2によって各
偶数水平ラインに形成されたホトダイオードＰＤの転送
ゲートＴＧ2がオンされる。
ルドにおいて、第１〜第４ＶＣＣＤクロック信号Ｖφ1
〜Ｖφ4が同時に印加されると、第３ＶＣＣＤクロック
信号Ｖφ3に含まれた転送ゲート駆動電圧Ｖ2によって各
偶数水平ラインに形成されたホトダイオードＰＤの転送
ゲートＴＧ2がオンされる。
【００３１】これにより、偶数水平ラインのホトダイオ
ードＰＤにおいて生成された映像信号電荷は、奇数フィ
ールドの場合と同様に、図１２に示すようなクロック動
作によってＨＣＣＤ領域ＨＣＣＤに向けて垂直方向に転
送される。
ードＰＤにおいて生成された映像信号電荷は、奇数フィ
ールドの場合と同様に、図１２に示すようなクロック動
作によってＨＣＣＤ領域ＨＣＣＤに向けて垂直方向に転
送される。
【００３２】このとき、偶数水平ラインのホトダイオー
ドＰＤから転送された映像信号電荷は、図１３に示すよ
うに、奇数ゲート電極ＰＧ1により第２偶数ゲート電極
ＰＧ2ｂの下に形成されたポテンシャル井戸に集めら
れ、その後、ＨＣＣＤ領域ＨＣＣＤの側へ転送される。
ドＰＤから転送された映像信号電荷は、図１３に示すよ
うに、奇数ゲート電極ＰＧ1により第２偶数ゲート電極
ＰＧ2ｂの下に形成されたポテンシャル井戸に集めら
れ、その後、ＨＣＣＤ領域ＨＣＣＤの側へ転送される。
【００３３】このとき、偶数水平ラインの下側に形成さ
れた第１偶数ゲート電極ＰＧ2ａを介して印加される第
４ＶＣＣＤクロック信号Ｖφ4は、第３ＶＣＣＤクロッ
ク信号Ｖφ3により偶数水平ラインのホトダイオードＰ
Ｄから転送される映像信号電荷を第３ＶＣＣＤクロック
信号Ｖφ3と共に単にＨＣＣＤ領域ＨＣＣＤの側に転送
する役割のみを行なう。
れた第１偶数ゲート電極ＰＧ2ａを介して印加される第
４ＶＣＣＤクロック信号Ｖφ4は、第３ＶＣＣＤクロッ
ク信号Ｖφ3により偶数水平ラインのホトダイオードＰ
Ｄから転送される映像信号電荷を第３ＶＣＣＤクロック
信号Ｖφ3と共に単にＨＣＣＤ領域ＨＣＣＤの側に転送
する役割のみを行なう。
【００３４】このように、４相クロック信号を使用すれ
ば、２相クロック信号のみを使用する場合よりも多量の
映像信号電荷量を転送できる。
ば、２相クロック信号のみを使用する場合よりも多量の
映像信号電荷量を転送できる。
【００３５】上記の動作説明によれば、図１１に示すよ
うな第１〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4によ
って、まず奇数水平ラインに配列したホトダイオードＰ
Ｄの映像信号電荷が、ＶＣＣＤ領域ＶＣＣＤおよびＨＣ
ＣＤ領域ＨＣＣＤを介して画面に順次走査され、ついで
偶数水平ラインに配列したホトダイオードＰＤの映像信
号電荷がＶＣＣＤ領域ＶＣＣＤおよびＨＣＣＤ領域ＨＣ
ＣＤを介して画面に順次走査される。
うな第１〜第４ＶＣＣＤクロック信号Ｖφ1〜Ｖφ4によ
って、まず奇数水平ラインに配列したホトダイオードＰ
Ｄの映像信号電荷が、ＶＣＣＤ領域ＶＣＣＤおよびＨＣ
ＣＤ領域ＨＣＣＤを介して画面に順次走査され、ついで
偶数水平ラインに配列したホトダイオードＰＤの映像信
号電荷がＶＣＣＤ領域ＶＣＣＤおよびＨＣＣＤ領域ＨＣ
ＣＤを介して画面に順次走査される。
【００３６】前述のように、このような走査方式をイン
タレース走査方式という。
タレース走査方式という。
【００３７】図７において、奇数水平ラインに配列され
たホトダイオードＰＤの映像信号電荷を１とし、偶数水
平ラインに配列したホトダイオードＰＤの映像信号電荷
を２とする場合、これらの映像信号電荷１、２により表
示される各ピクセルからなる１つの画面（１フレーム）
を図１４のように示すことができる。
たホトダイオードＰＤの映像信号電荷を１とし、偶数水
平ラインに配列したホトダイオードＰＤの映像信号電荷
を２とする場合、これらの映像信号電荷１、２により表
示される各ピクセルからなる１つの画面（１フレーム）
を図１４のように示すことができる。
【００３８】このように、従来の４相クロック動作のイ
ンタレース方式のＣＣＤ映像素子は、高速で映像信号電
荷を転送できるという長所があった。
ンタレース方式のＣＣＤ映像素子は、高速で映像信号電
荷を転送できるという長所があった。
【００３９】
【発明が解決しようとする課題】しかし、上記のような
従来のインタレース方式のＣＣＤ映像素子においては、
以下のような問題があった。
従来のインタレース方式のＣＣＤ映像素子においては、
以下のような問題があった。
【００４０】すなわち、まず、第１に、奇数水平ライン
と偶数水平ラインに配列した各ホトダイオードＰＤの上
部に通常のカラーフィルタを備えて各々違う色信号を出
力し、この奇数水平ラインと偶数水平ラインの各ホトダ
イオードＰＤから出力される色信号を合わせて新しい色
信号を生成したのち、ＨＣＣＤ領域ＨＣＣＤ側に転送し
ようとする場合、奇数水平ラインと偶数水平ラインの各
ホトダイオードＰＤから出力される色信号を混合するた
めの装置を別に設けなければならない問題があった。
と偶数水平ラインに配列した各ホトダイオードＰＤの上
部に通常のカラーフィルタを備えて各々違う色信号を出
力し、この奇数水平ラインと偶数水平ラインの各ホトダ
イオードＰＤから出力される色信号を合わせて新しい色
信号を生成したのち、ＨＣＣＤ領域ＨＣＣＤ側に転送し
ようとする場合、奇数水平ラインと偶数水平ラインの各
ホトダイオードＰＤから出力される色信号を混合するた
めの装置を別に設けなければならない問題があった。
【００４１】また、第２に、ＶＣＣＤ領域ＶＣＣＤの駆
動クロック信号の数が、４であるので駆動方式が複雑に
なり、したがって、この４種のクロック信号を印加する
ためのゲート電極もこれに応じて４種形成しなければな
らないので、インタレース方式のＣＣＤ映像素子の構造
が複雑になる問題があった。
動クロック信号の数が、４であるので駆動方式が複雑に
なり、したがって、この４種のクロック信号を印加する
ためのゲート電極もこれに応じて４種形成しなければな
らないので、インタレース方式のＣＣＤ映像素子の構造
が複雑になる問題があった。
【００４２】本発明はこのような課題を解決するための
もので、駆動方式および構造を簡略化できるのみなら
ず、奇数水平ラインと偶数水平ラインの各色信号を混合
して出力するのに好適なインタレース方式のＣＣＤ映像
素子を提供することを目的とする。
もので、駆動方式および構造を簡略化できるのみなら
ず、奇数水平ラインと偶数水平ラインの各色信号を混合
して出力するのに好適なインタレース方式のＣＣＤ映像
素子を提供することを目的とする。
【００４３】
【課題を解決するための手段】このような目的を達成す
るために、本発明のインタレース走査方式のＣＣＤ映像
素子は、一定の間隔を置いて連続的に、垂直ラインと水
平ラインに配列され、入射光に応じて信号電荷を蓄積す
る複数の光検出器と、前記光検出器を互いに電気的に絶
縁するチャネルストップ領域と、垂直ライン間に配置さ
れ、片側の垂直ラインの前記光検出器が接続された複数
のＶＣＣＤ領域と、奇数水平ラインとそれと隣接する下
流の偶数水平ラインとで第１の対をなす前記光検出器に
それぞれ接続され、該第１の対をなす光検出器に蓄積さ
れた信号電荷を前記ＶＣＣＤ領域へ出力する第１の転送
ゲート電極と、前記ＶＣＣＤ領域の上に配置され、前記
第１の転送ゲート電極と接続された複数の奇数ゲート電
極と、前記偶数水平ラインとそれと隣接しさらに下流の
奇数水平ラインとで第２の対をなす前記光検出器にそれ
ぞれ接続され、該第２の対をなす光検出器に蓄積された
信号電荷を前記ＶＣＣＤ領域へ出力する第２の転送ゲー
ト電極と、前記ＶＣＣＤ領域の上に配置され、前記第２
の転送ゲート電極と接続された複数の偶数ゲート電極
と、前記ＶＣＣＤ領域中の前記ゲート電極の各境界部に
形成され、所定の電位障壁を形成して該ＶＣＣＤ領域中
に分離領域を規定する複数の障壁層と、前記ＶＣＣＤ領
域の下流に形成され、前記ＶＣＣＤ領域からの信号電荷
を出力側に転送するＨＣＣＤ領域とを有し、前記ゲート
電極を介して、前記第１または第２の転送ゲート電極へ
転送ゲート駆動電圧を供給することにより、前記第１ま
たは第２の対をなす光検出器の信号電荷を合わせて前記
ＶＣＣＤ領域の前記分離領域へ出力することを特徴とす
る。
るために、本発明のインタレース走査方式のＣＣＤ映像
素子は、一定の間隔を置いて連続的に、垂直ラインと水
平ラインに配列され、入射光に応じて信号電荷を蓄積す
る複数の光検出器と、前記光検出器を互いに電気的に絶
縁するチャネルストップ領域と、垂直ライン間に配置さ
れ、片側の垂直ラインの前記光検出器が接続された複数
のＶＣＣＤ領域と、奇数水平ラインとそれと隣接する下
流の偶数水平ラインとで第１の対をなす前記光検出器に
それぞれ接続され、該第１の対をなす光検出器に蓄積さ
れた信号電荷を前記ＶＣＣＤ領域へ出力する第１の転送
ゲート電極と、前記ＶＣＣＤ領域の上に配置され、前記
第１の転送ゲート電極と接続された複数の奇数ゲート電
極と、前記偶数水平ラインとそれと隣接しさらに下流の
奇数水平ラインとで第２の対をなす前記光検出器にそれ
ぞれ接続され、該第２の対をなす光検出器に蓄積された
信号電荷を前記ＶＣＣＤ領域へ出力する第２の転送ゲー
ト電極と、前記ＶＣＣＤ領域の上に配置され、前記第２
の転送ゲート電極と接続された複数の偶数ゲート電極
と、前記ＶＣＣＤ領域中の前記ゲート電極の各境界部に
形成され、所定の電位障壁を形成して該ＶＣＣＤ領域中
に分離領域を規定する複数の障壁層と、前記ＶＣＣＤ領
域の下流に形成され、前記ＶＣＣＤ領域からの信号電荷
を出力側に転送するＨＣＣＤ領域とを有し、前記ゲート
電極を介して、前記第１または第２の転送ゲート電極へ
転送ゲート駆動電圧を供給することにより、前記第１ま
たは第２の対をなす光検出器の信号電荷を合わせて前記
ＶＣＣＤ領域の前記分離領域へ出力することを特徴とす
る。
【００４４】また、前記障壁層の導電型が前記ＶＣＣＤ
領域の導電型と同一であり、かつ、前記ＶＣＣＤ領域の
不純物濃度より低濃度であることを特徴とする。
領域の導電型と同一であり、かつ、前記ＶＣＣＤ領域の
不純物濃度より低濃度であることを特徴とする。
【００４５】また、前記障壁層の導電型が前記ＶＣＣＤ
領域の導電型と異なり、かつ、前記ＶＣＣＤ領域の不純
物濃度より高濃度であることを特徴とする。
領域の導電型と異なり、かつ、前記ＶＣＣＤ領域の不純
物濃度より高濃度であることを特徴とする。
【００４６】また、前記光検出器の導電型と前記ＶＣＣ
Ｄ領域の導電型とは同一であり、かつ、これらの導電型
と前記チャネルストップ領域の導電型とは異なることを
特徴とする。
Ｄ領域の導電型とは同一であり、かつ、これらの導電型
と前記チャネルストップ領域の導電型とは異なることを
特徴とする。
【００４７】さらに、前記ゲート電極が多結晶シリコン
で形成されていることを特徴とする。
で形成されていることを特徴とする。
【００４８】
【作用】本発明のＣＣＤ映像素子では、１つの奇数水平
ラインのホトダイオードで生成された信号電荷と１つの
偶数水平ラインとのホトダイオードで生成された信号電
荷は、同一の１つのゲート電極に印加される駆動クロッ
ク信号によって同時にＶＣＣＤ領域に転送される。この
とき、ゲート電極の各境界面に該当するＶＣＣＤ領域の
部分には電位障壁層が形成されているので、第１ＶＣＣ
Ｄクロック信号が印加されるとき、深いポテンシャル井
戸が作られる。したがって、１つの奇数水平ラインと１
つの偶数水平ラインの各ホトダイオードから転送された
信号電荷は、他の奇数水平ラインおよび偶数水平ライン
のホトダイオードから出力された信号電荷と混合されな
いし、このポテンシャル井戸中に一時蓄積されたのち、
第２ＶＣＣＤクロック信号によってＨＣＣＤ領域側に転
送される。
ラインのホトダイオードで生成された信号電荷と１つの
偶数水平ラインとのホトダイオードで生成された信号電
荷は、同一の１つのゲート電極に印加される駆動クロッ
ク信号によって同時にＶＣＣＤ領域に転送される。この
とき、ゲート電極の各境界面に該当するＶＣＣＤ領域の
部分には電位障壁層が形成されているので、第１ＶＣＣ
Ｄクロック信号が印加されるとき、深いポテンシャル井
戸が作られる。したがって、１つの奇数水平ラインと１
つの偶数水平ラインの各ホトダイオードから転送された
信号電荷は、他の奇数水平ラインおよび偶数水平ライン
のホトダイオードから出力された信号電荷と混合されな
いし、このポテンシャル井戸中に一時蓄積されたのち、
第２ＶＣＣＤクロック信号によってＨＣＣＤ領域側に転
送される。
【００４９】本発明によれば、まず、第１に、インタレ
ース走査方式のＣＣＤ映像素子のゲート電極を従来の４
個から２個に減少できるので、素子の構造および製造工
程が簡略化する。
ース走査方式のＣＣＤ映像素子のゲート電極を従来の４
個から２個に減少できるので、素子の構造および製造工
程が簡略化する。
【００５０】第２に、ゲート電極が２個になるので、素
子の駆動方式が簡単になる。
子の駆動方式が簡単になる。
【００５１】第３に、各ホトダイオードの上にカラーフ
ィルタを備える場合、色信号を混合するための装置を別
に設けなくても、各ホトダイオードから出力される各色
信号を混合して他の色信号を生成したのち、出力させる
ことができる。
ィルタを備える場合、色信号を混合するための装置を別
に設けなくても、各ホトダイオードから出力される各色
信号を混合して他の色信号を生成したのち、出力させる
ことができる。
【００５２】
【実施例】本発明のＣＣＤ映像素子の一実施例を図１〜
図５を用いて詳細に説明する。
図５を用いて詳細に説明する。
【００５３】本実施例のＣＣＤ映像素子は、図７に示す
ように、前述の従来のインタレース方式のＣＣＤ映像素
子と同様であるのでその詳細な説明は省略する。
ように、前述の従来のインタレース方式のＣＣＤ映像素
子と同様であるのでその詳細な説明は省略する。
【００５４】図１は、本実施例によるインタレース方式
のＣＣＤ映像素子のレイアウトを示す図である。ホトダ
イオードＰＤが一定の間隔をおいて垂直および水平方向
に連続的に接続され、各ホトダイオードＰＤは、１つの
ＶＣＣＤ領域ＶＣＣＤに１：１に対応するように形成さ
れ、各ゲート電極ＰＧは１つの奇数水平ラインのホトダ
イオードと偶数水平ラインのホトダイオードの各転送ゲ
ートＴＧ1、ＴＧ2の両者に接続されるように形成され、
各ゲート電極ＰＧ1、ＰＧ2の各境界面に当たるＶＣＣＤ
領域ＶＣＣＤにはポテンシャル井戸を形成するための障
壁層ＢＬが形成されている。
のＣＣＤ映像素子のレイアウトを示す図である。ホトダ
イオードＰＤが一定の間隔をおいて垂直および水平方向
に連続的に接続され、各ホトダイオードＰＤは、１つの
ＶＣＣＤ領域ＶＣＣＤに１：１に対応するように形成さ
れ、各ゲート電極ＰＧは１つの奇数水平ラインのホトダ
イオードと偶数水平ラインのホトダイオードの各転送ゲ
ートＴＧ1、ＴＧ2の両者に接続されるように形成され、
各ゲート電極ＰＧ1、ＰＧ2の各境界面に当たるＶＣＣＤ
領域ＶＣＣＤにはポテンシャル井戸を形成するための障
壁層ＢＬが形成されている。
【００５５】ここで、ゲート電極ＰＧは、チャネルスト
ップ領域ＳＴとホトダイオードＰＤの転送ゲート電極Ｔ
ＧおよびＶＣＣＤ領域ＶＣＣＤの上方にわたって形成さ
れ、転送ゲート電極ＴＧと共に多結晶シリコンで形成さ
れる。
ップ領域ＳＴとホトダイオードＰＤの転送ゲート電極Ｔ
ＧおよびＶＣＣＤ領域ＶＣＣＤの上方にわたって形成さ
れ、転送ゲート電極ＴＧと共に多結晶シリコンで形成さ
れる。
【００５６】図２は、図１のうち、チャネルストップ領
域ＳＴのみを示す図である。チャネルストップ領域ＳＴ
は、各ホトダイオードＰＤどうしを電気的に絶縁する役
割を行なう。
域ＳＴのみを示す図である。チャネルストップ領域ＳＴ
は、各ホトダイオードＰＤどうしを電気的に絶縁する役
割を行なう。
【００５７】図３は、図１のａ−ａ′切断線における断
面図および電位プロファイル図である。ｎ型基板３００
上にｐ型ウェル４００が形成され、ｐ型ウェル４００上
にｎ型障壁層６００とｎ型ＶＣＣＤ領域５００とが交互
に反復的に形成されている。また、ｎ型ＶＣＣＤ領域５
００とｎ型障壁層６００の上にはゲート絶縁層７００が
形成され、このゲート絶縁層７００上には、１つのｎ型
障壁層６００と１つのｎ型ＶＣＣＤ領域５００の１組が
１：１に対応するように奇数ゲート電極８００ａおよび
偶数ゲート電極８００ｂが所定間隔をおいて反復的に形
成されている。
面図および電位プロファイル図である。ｎ型基板３００
上にｐ型ウェル４００が形成され、ｐ型ウェル４００上
にｎ型障壁層６００とｎ型ＶＣＣＤ領域５００とが交互
に反復的に形成されている。また、ｎ型ＶＣＣＤ領域５
００とｎ型障壁層６００の上にはゲート絶縁層７００が
形成され、このゲート絶縁層７００上には、１つのｎ型
障壁層６００と１つのｎ型ＶＣＣＤ領域５００の１組が
１：１に対応するように奇数ゲート電極８００ａおよび
偶数ゲート電極８００ｂが所定間隔をおいて反復的に形
成されている。
【００５８】ここで、奇数ゲート電極８００ａには第１
ＶＣＣＤクロック信号Ｖφ1が印加され、偶数ゲート電
極８００ｂには第２ＶＣＣＤクロック信号Ｖφ2が印加
される。
ＶＣＣＤクロック信号Ｖφ1が印加され、偶数ゲート電
極８００ｂには第２ＶＣＣＤクロック信号Ｖφ2が印加
される。
【００５９】したがって、第１ＶＣＣＤクロック信号Ｖ
φ1が低電圧で、かつ、第２ＶＣＣＤクロック信号Ｖφ2
が高電圧である場合、図３の電位プロファイルに示すよ
うに、偶数ゲート電極８００ｂの下側に位置するｎ型Ｖ
ＣＣＤ領域５００には深いポテンシャル井戸が形成され
て映像信号電荷が集められる。
φ1が低電圧で、かつ、第２ＶＣＣＤクロック信号Ｖφ2
が高電圧である場合、図３の電位プロファイルに示すよ
うに、偶数ゲート電極８００ｂの下側に位置するｎ型Ｖ
ＣＣＤ領域５００には深いポテンシャル井戸が形成され
て映像信号電荷が集められる。
【００６０】ｎ型障壁層６００の濃度は、高い電位障壁
を形成するために、ｎ型ＶＣＣＤ領域５００の濃度より
低いか、またはｎ型ＶＣＣＤ領域５００より高濃度のｐ
型層を使用することができる。
を形成するために、ｎ型ＶＣＣＤ領域５００の濃度より
低いか、またはｎ型ＶＣＣＤ領域５００より高濃度のｐ
型層を使用することができる。
【００６１】図４は、図１のｂ−ｂ′切断線における断
面図および電位プロファイル図である。ｎ型基板３００
上に、ｐ型ウェル４００が形成され、ｎ型ホトダイオー
ド９００間にはｎ型ＶＣＣＤ領域５００が高濃度ｐ型チ
ャネルストップ領域１０００を介してｎ型ホトダイオー
ド９００に接続されるように形成されている。
面図および電位プロファイル図である。ｎ型基板３００
上に、ｐ型ウェル４００が形成され、ｎ型ホトダイオー
ド９００間にはｎ型ＶＣＣＤ領域５００が高濃度ｐ型チ
ャネルストップ領域１０００を介してｎ型ホトダイオー
ド９００に接続されるように形成されている。
【００６２】なお、ｎ型ホトダイオード９００の上には
初期バイアスを印加するための高濃度ｐ型薄膜１１００
が形成され、チャネルストップ領域１０００とｎ型ＶＣ
ＣＤ領域５００の上にはゲート絶縁層７００が形成さ
れ、このゲート絶縁層７００上の該当する部位には、奇
数ゲート電極８００ａが形成されている。
初期バイアスを印加するための高濃度ｐ型薄膜１１００
が形成され、チャネルストップ領域１０００とｎ型ＶＣ
ＣＤ領域５００の上にはゲート絶縁層７００が形成さ
れ、このゲート絶縁層７００上の該当する部位には、奇
数ゲート電極８００ａが形成されている。
【００６３】したがって、第１ＶＣＣＤクロック信号Ｖ
φ1が高電圧で、かつ、第２ＶＣＣＤクロック信号Ｖφ2
が低電圧である場合、すなわち、奇数ゲート電極８００
ａに高電圧の転送ゲート駆動電圧が印加されると、図４
の電位プロファイルに示すように、この奇数ゲート電極
８００ａの下側のｎ型ＶＣＣＤ領域５００に深いポテン
シャル井戸が形成されて、両方のｎ型ホトダイオード９
００で生成された映像信号電荷が、この深いポテンシャ
ル井戸側に転送される。
φ1が高電圧で、かつ、第２ＶＣＣＤクロック信号Ｖφ2
が低電圧である場合、すなわち、奇数ゲート電極８００
ａに高電圧の転送ゲート駆動電圧が印加されると、図４
の電位プロファイルに示すように、この奇数ゲート電極
８００ａの下側のｎ型ＶＣＣＤ領域５００に深いポテン
シャル井戸が形成されて、両方のｎ型ホトダイオード９
００で生成された映像信号電荷が、この深いポテンシャ
ル井戸側に転送される。
【００６４】以下、上記のように構成した本実施例のイ
ンタレース方式のＣＣＤ映像素子の動作を図５を用いて
説明する。図５は、それぞれ３つの電圧値をもつ第１お
よび第２ＶＣＣＤクロック信号のタイミング図である。
ンタレース方式のＣＣＤ映像素子の動作を図５を用いて
説明する。図５は、それぞれ３つの電圧値をもつ第１お
よび第２ＶＣＣＤクロック信号のタイミング図である。
【００６５】まず、図３に示す奇数ゲート電極８００ａ
および偶数ゲート電極８００ｂに、第５図に示すよう
に、第１、第２ＶＣＣＤクロック信号Ｖφ1、Ｖφ2が同
時に印加されると、第１ＶＣＣＤクロック信号Ｖφ1に
含まれた転送ゲート電極ＴＧ1、ＴＧ2の駆動電圧Ｖ1に
より奇数ゲート電極８００ａの下に接続された１つの奇
数水平ラインと１つの偶数水平ラインの、２つのホトダ
イオード９００から生成された信号電荷は、奇数ゲート
電極８００ａの下のｎ型ＶＣＣＤ領域５００に転送され
る。
および偶数ゲート電極８００ｂに、第５図に示すよう
に、第１、第２ＶＣＣＤクロック信号Ｖφ1、Ｖφ2が同
時に印加されると、第１ＶＣＣＤクロック信号Ｖφ1に
含まれた転送ゲート電極ＴＧ1、ＴＧ2の駆動電圧Ｖ1に
より奇数ゲート電極８００ａの下に接続された１つの奇
数水平ラインと１つの偶数水平ラインの、２つのホトダ
イオード９００から生成された信号電荷は、奇数ゲート
電極８００ａの下のｎ型ＶＣＣＤ領域５００に転送され
る。
【００６６】すなわち、奇数ゲート電極８００ａに転送
ゲート電極ＴＧ1、ＴＧ2の駆動電圧Ｖ1が印加される
と、転送ゲート電極ＴＧ1、ＴＧ2がオンすると共に、奇
数ゲート電極８００ａの下のｎ型ＶＣＣＤ領域５００に
は図４に示すように、深いポテンシャル井戸が形成され
る。したがって、奇数ゲート電極８００ａに転送ゲート
電極ＴＧ1、ＴＧ2が接続された奇数および偶数水平ライ
ンのｎ型ホトダイオード９００の映像信号電荷は同時に
ポテンシャル井戸側に転送される。
ゲート電極ＴＧ1、ＴＧ2の駆動電圧Ｖ1が印加される
と、転送ゲート電極ＴＧ1、ＴＧ2がオンすると共に、奇
数ゲート電極８００ａの下のｎ型ＶＣＣＤ領域５００に
は図４に示すように、深いポテンシャル井戸が形成され
る。したがって、奇数ゲート電極８００ａに転送ゲート
電極ＴＧ1、ＴＧ2が接続された奇数および偶数水平ライ
ンのｎ型ホトダイオード９００の映像信号電荷は同時に
ポテンシャル井戸側に転送される。
【００６７】このように、奇数ゲート電極８００ａの下
に該当する部位のｎ型ＶＣＣＤ領域５００のポテンシャ
ル井戸に集めれた映像信号電荷は、各奇数ゲート電極８
００ａと偶数ゲート電極８００ｂの下のｎ型ＶＣＣＤ領
域５００の境界面に形成された障壁層６００の電位障壁
によって他のゲート電極によりＶＣＣＤ領域に転送され
た信号電荷と混合されない。このポテンシャル井戸に転
送された奇数および偶数水平ラインのｎ型ホトダイオー
ド９００の映像信号電荷は、ここで合わされたのち、奇
数フィールドが終了するときまで第１、２ＶＣＣＤクロ
ック信号Ｖφ1、Ｖφ2によって図７に示すように、ＨＣ
ＣＤ領域ＨＣＣＤに転送される。
に該当する部位のｎ型ＶＣＣＤ領域５００のポテンシャ
ル井戸に集めれた映像信号電荷は、各奇数ゲート電極８
００ａと偶数ゲート電極８００ｂの下のｎ型ＶＣＣＤ領
域５００の境界面に形成された障壁層６００の電位障壁
によって他のゲート電極によりＶＣＣＤ領域に転送され
た信号電荷と混合されない。このポテンシャル井戸に転
送された奇数および偶数水平ラインのｎ型ホトダイオー
ド９００の映像信号電荷は、ここで合わされたのち、奇
数フィールドが終了するときまで第１、２ＶＣＣＤクロ
ック信号Ｖφ1、Ｖφ2によって図７に示すように、ＨＣ
ＣＤ領域ＨＣＣＤに転送される。
【００６８】このように、ｎ型ＶＣＣＤ領域５００に転
送されたｎ型ホトダイオード９００の映像信号電荷がＨ
ＣＣＤ領域ＨＣＣＤに転送される過程は、上述従来の技
術において詳細に説明したので省略する。
送されたｎ型ホトダイオード９００の映像信号電荷がＨ
ＣＣＤ領域ＨＣＣＤに転送される過程は、上述従来の技
術において詳細に説明したので省略する。
【００６９】ついで、図５の偶数フィールドにおいて、
第２ＶＣＣＤクロック信号Ｖφ2に含まれた転送ゲート
駆動電圧Ｖ2が偶数ゲート電極８００ｂを介して転送ゲ
ート電極ＴＧ1、ＴＧ2に印加されると、偶数ゲート電極
８００ｂに接続された２つの奇数および偶数水平ライン
のｎ型ホトダイオード９００から生成された映像信号電
荷は、偶数ゲート電極８００ｂの下のｎ型ＶＣＣＤ領域
５００に転送される。
第２ＶＣＣＤクロック信号Ｖφ2に含まれた転送ゲート
駆動電圧Ｖ2が偶数ゲート電極８００ｂを介して転送ゲ
ート電極ＴＧ1、ＴＧ2に印加されると、偶数ゲート電極
８００ｂに接続された２つの奇数および偶数水平ライン
のｎ型ホトダイオード９００から生成された映像信号電
荷は、偶数ゲート電極８００ｂの下のｎ型ＶＣＣＤ領域
５００に転送される。
【００７０】すなわち、偶数ゲート電極８００ｂに転送
ゲート電極ＴＧ1、ＴＧ2の駆動電圧Ｖ2が印加される
と、転送ゲート電極ＴＧ1、ＴＧ2がオンされると共に、
偶数ゲート電極８００ｂの下のｎ型ＶＣＣＤ領域５００
には図３に示すように、深いポテンシャル井戸が形成さ
れる。したがって偶数ゲート電極８００ｂに接続された
奇数および偶数水平ラインのｎ型ホトダイオード９００
の映像信号電荷は、同時に深いポテンシャル井戸に転送
される。
ゲート電極ＴＧ1、ＴＧ2の駆動電圧Ｖ2が印加される
と、転送ゲート電極ＴＧ1、ＴＧ2がオンされると共に、
偶数ゲート電極８００ｂの下のｎ型ＶＣＣＤ領域５００
には図３に示すように、深いポテンシャル井戸が形成さ
れる。したがって偶数ゲート電極８００ｂに接続された
奇数および偶数水平ラインのｎ型ホトダイオード９００
の映像信号電荷は、同時に深いポテンシャル井戸に転送
される。
【００７１】上述の奇数ゲート電極８００ａの場合と同
様に、深いポテンシャル井戸に集まれた信号はここで合
わせられたのち、偶数フィールドが終了するときまで、
第１、２ＶＣＣＤクロック信号Ｖφ1、Ｖφ2により図７
に示すように、ＨＣＣＤ領域ＨＣＣＤに転送される。
様に、深いポテンシャル井戸に集まれた信号はここで合
わせられたのち、偶数フィールドが終了するときまで、
第１、２ＶＣＣＤクロック信号Ｖφ1、Ｖφ2により図７
に示すように、ＨＣＣＤ領域ＨＣＣＤに転送される。
【００７２】このとき、偶数ゲート電極８００ｂの下の
ｎ型ＶＣＣＤ領域５００に形成されたポテンシャル井戸
に集まれた信号電荷は、障壁層６００の電位障壁により
他の偶数ゲート電極８００ｂまたは奇数ゲート電極８０
０ａにより転送された信号電荷と混合されない。したが
って、画面上におけるノイズの発生および画質の低下を
防止することができる。
ｎ型ＶＣＣＤ領域５００に形成されたポテンシャル井戸
に集まれた信号電荷は、障壁層６００の電位障壁により
他の偶数ゲート電極８００ｂまたは奇数ゲート電極８０
０ａにより転送された信号電荷と混合されない。したが
って、画面上におけるノイズの発生および画質の低下を
防止することができる。
【００７３】上記のような構成の本実施例のインタレー
ス方式のＣＣＤ映像素子によれば、以下のような効果が
ある。
ス方式のＣＣＤ映像素子によれば、以下のような効果が
ある。
【００７４】まず、第１に、インタレース走査方式のＣ
ＣＤ映像素子のゲート電極を従来の４個から２個に減少
できるので、素子の構造および製造工程が簡略化する。
ＣＤ映像素子のゲート電極を従来の４個から２個に減少
できるので、素子の構造および製造工程が簡略化する。
【００７５】第２に、ゲート電極が２個になるので、素
子の駆動方式が簡単になる。
子の駆動方式が簡単になる。
【００７６】第３に、各ホトダイオードの上にカラーフ
ィルタを備える場合、色信号を混合するための装置を別
に設けなくても、各ホトダイオードから出力される各色
信号を混合して他の色信号を生成したのち、出力させる
ことができる。
ィルタを備える場合、色信号を混合するための装置を別
に設けなくても、各ホトダイオードから出力される各色
信号を混合して他の色信号を生成したのち、出力させる
ことができる。
【００７７】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
【００７８】
【発明の効果】以上説明したように、本発明によれば、
素子の構造および製造工程が簡略化でき、素子の駆動方
式を簡単にすることができる。また、別に混合装置を設
けなくても、各ホトダイオードから出力される各色信号
を混合して他の色信号を生成したのち、出力させること
が簡単にできる。
素子の構造および製造工程が簡略化でき、素子の駆動方
式を簡単にすることができる。また、別に混合装置を設
けなくても、各ホトダイオードから出力される各色信号
を混合して他の色信号を生成したのち、出力させること
が簡単にできる。
【図１】本発明のインタレース方式のＣＣＤ映像素子の
一実施例のレイアウトを示す図である。
一実施例のレイアウトを示す図である。
【図２】チャネルストップ領域ＳＴを示す図である。
【図３】図１のａ−ａ′切断線における断面図および電
位プロファイル図である。
位プロファイル図である。
【図４】図１のｂ−ｂ′切断線における断面図および電
位プロファイル図である。
位プロファイル図である。
【図５】第１および第２ＶＣＣＤクロック信号のタイミ
ング図である。
ング図である。
【図６】インタレース走査方式と非インタレース走査方
式を説明するための図である。
式を説明するための図である。
【図７】従来のインタレース走査方式のＣＣＤ映像素子
の構成を示す図である
の構成を示す図である
【図８】従来のＣＣＤ映像素子のレイアウトを示す図で
ある。
ある。
【図９】図８のａ−ａ′切断線における断面図である。
【図１０】図８のｂ−ｂ′切断線における断面図であ
る。
る。
【図１１】従来のＣＣＤ映像素子における第１〜第４Ｖ
ＣＣＤクロック信号Ｖφ1〜Ｖφ4のタイミング図であ
る。
ＣＣＤクロック信号Ｖφ1〜Ｖφ4のタイミング図であ
る。
【図１２】図１１の単位区間Ｋにおける第１〜第４ＶＣ
ＣＤクロック信号Ｖφ1〜Ｖφ4のパルス波形を示す図で
ある。
ＣＤクロック信号Ｖφ1〜Ｖφ4のパルス波形を示す図で
ある。
【図１３】図８のＣＣＤ映像素子における映像信号電荷
の移動を説明するための図である。
の移動を説明するための図である。
【図１４】１つのフレームにおけるピクセルの配列を示
す図である。
す図である。
ＰＤ…ホトダイオード、ＶＣＣＤ…ＶＣＣＤ領域、ＳＴ
…チャネルストップ領域、ＢＬ…障壁層、ＰＧ1、ＰＧ2
…ゲート電極、ＴＧ1、ＴＧ2…転送ゲート電極、３００
…ｎ型半導体基板、４００…ｐ型ウェル、５００…ｎ型
ＶＣＣＤ領域、６００…ｎ型障壁層、７００…ゲート絶
縁膜、８００ａ…奇数ゲート電極、８００ｂ…偶数ゲー
ト電極、９００…ｎ型ホトダイオード、１０００…高濃
度ｐ型チャネルストップ領域、１１００…高濃度ｐ型薄
膜。
…チャネルストップ領域、ＢＬ…障壁層、ＰＧ1、ＰＧ2
…ゲート電極、ＴＧ1、ＴＧ2…転送ゲート電極、３００
…ｎ型半導体基板、４００…ｐ型ウェル、５００…ｎ型
ＶＣＣＤ領域、６００…ｎ型障壁層、７００…ゲート絶
縁膜、８００ａ…奇数ゲート電極、８００ｂ…偶数ゲー
ト電極、９００…ｎ型ホトダイオード、１０００…高濃
度ｐ型チャネルストップ領域、１１００…高濃度ｐ型薄
膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−200574（ＪＰ，Ａ) 特開 昭61−114663（ＪＰ，Ａ) 特開 平１−241161（ＪＰ，Ａ) 特開 昭55−163960（ＪＰ，Ａ) 特開 平４−306982（ＪＰ，Ａ) 特開 平４−76952（ＪＰ，Ａ)
Claims (5)
- 【請求項１】一定の間隔を置いて連続的に、垂直ライン
と水平ラインに配列され、入射光に応じて信号電荷を蓄
積する複数の光検出器と、 前記光検出器を互いに電気的に絶縁するチャネルストッ
プ領域と、 垂直ライン間に配置され、片側の垂直ラインの前記光検
出器が接続された複数のＶＣＣＤ領域と、 奇数水平ラインとそれと隣接する下流の偶数水平ライン
とで第１の対をなす前記光検出器にそれぞれ接続され、
該第１の対をなす光検出器に蓄積された信号電荷を前記
ＶＣＣＤ領域へ出力する第１の転送ゲート電極と、 前記ＶＣＣＤ領域の上に配置され、前記第１の転送ゲー
ト電極と接続された複数の奇数ゲート電極と、 前記偶数水平ラインとそれと隣接しさらに下流の奇数水
平ラインとで第２の対をなす前記光検出器にそれぞれ接
続され、該第２の対をなす光検出器に蓄積された信号電
荷を前記ＶＣＣＤ領域へ出力する第２の転送ゲート電極
と、 前記ＶＣＣＤ領域の上に配置され、前記第２の転送ゲー
ト電極と接続された複数の偶数ゲート電極と、 前記ＶＣＣＤ領域中の前記ゲート電極の各境界部に形成
され、所定の電位障壁を形成して該ＶＣＣＤ領域中に分
離領域を規定する複数の障壁層と、 前記ＶＣＣＤ領域の下流に形成され、前記ＶＣＣＤ領域
からの信号電荷を出力側に転送するＨＣＣＤ領域とを有
し、 前記ゲート電極を介して、前記第１または第２の転送ゲ
ート電極へ転送ゲート駆動電圧を供給することにより、
前記第１または第２の対をなす光検出器の信号電荷を合
わせて前記ＶＣＣＤ領域の前記分離領域へ出力する こと
を特徴とするインタレース走査方式のＣＣＤ映像素子。 - 【請求項２】前記障壁層の導電型が前記ＶＣＣＤ領域の
導電型と同一であり、かつ、前記ＶＣＣＤ領域の不純物
濃度より低濃度であることを特徴とする請求項１記載の
ＣＣＤ映像素子。 - 【請求項３】前記障壁層の導電型が前記ＶＣＣＤ領域の
導電型と異なり、かつ、前記ＶＣＣＤ領域の不純物濃度
より高濃度であることを特徴とする請求項１記載のＣＣ
Ｄ映像素子。 - 【請求項４】前記光検出器の導電型と前記ＶＣＣＤ領域
の導電型とは同一であり、かつ、これらの導電型と前記
チャネルストップ領域の導電型とは異なることを特徴と
する請求項１記載のＣＣＤ映像素子。 - 【請求項５】前記ゲート電極が多結晶シリコンで形成さ
れていることを特徴とする請求項１記載のＣＣＤ映像素
子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991-2373 | 1991-02-12 | ||
| KR1019910002373A KR940004273B1 (ko) | 1991-02-12 | 1991-02-12 | 이상 수직 ccd 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07170459A JPH07170459A (ja) | 1995-07-04 |
| JP2592193B2 true JP2592193B2 (ja) | 1997-03-19 |
Family
ID=19311056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4025131A Expired - Lifetime JP2592193B2 (ja) | 1991-02-12 | 1992-02-12 | Ｃｃｄ映像素子 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2592193B2 (ja) |
| KR (1) | KR940004273B1 (ja) |
| DE (1) | DE4203825C2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4329838B4 (de) * | 1993-09-03 | 2005-09-22 | Hynix Semiconductor Inc., Ichon | Festkörper-Bildsensor |
| DE4329837B4 (de) * | 1993-09-03 | 2005-12-29 | Magnachip Semiconductor, Ltd. | Verfahren zum Herstellen eines Silizium-Halbleiterbauelements |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55163960A (en) * | 1979-06-08 | 1980-12-20 | Nec Corp | Electric charge transfer pickup unit |
| JPS58200574A (ja) * | 1982-05-18 | 1983-11-22 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JPS6156583A (ja) * | 1984-08-27 | 1986-03-22 | Sharp Corp | 固体撮像装置 |
| JPS61114663A (ja) * | 1984-11-09 | 1986-06-02 | Sharp Corp | 固体撮像装置 |
| JP2508668B2 (ja) * | 1986-11-10 | 1996-06-19 | ソニー株式会社 | 電荷転送装置 |
| JPH01241161A (ja) * | 1988-03-23 | 1989-09-26 | Hitachi Ltd | 固体撮像装置 |
-
1991
- 1991-02-12 KR KR1019910002373A patent/KR940004273B1/ko not_active IP Right Cessation
-
1992
- 1992-02-10 DE DE4203825A patent/DE4203825C2/de not_active Expired - Lifetime
- 1992-02-12 JP JP4025131A patent/JP2592193B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4203825A1 (de) | 1992-08-13 |
| KR920017280A (ko) | 1992-09-26 |
| KR940004273B1 (ko) | 1994-05-19 |
| DE4203825C2 (de) | 2000-02-24 |
| JPH07170459A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446493A (en) | Solid state image sensors for reproducing high definition images | |
| US4774586A (en) | Interline type charge transfer imaging device | |
| US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| JPS5984575A (ja) | 固体撮像素子 | |
| JP2001267548A (ja) | 固体撮像装置 | |
| KR890005237B1 (ko) | 고체촬상소자 및 그 구동방법 | |
| US5280186A (en) | CCD image sensor with four phase clocking mechanism | |
| JP2838611B2 (ja) | Ｃｃｄ映像素子 | |
| JPH09186818A (ja) | カラー線形ｃｃｄ映像デバイス及びその駆動方法 | |
| EP0088134B1 (en) | Solid state image pickup device | |
| JP2592193B2 (ja) | Ｃｃｄ映像素子 | |
| JP3218399B2 (ja) | ３次元ｃｃｄ映像センサー | |
| JP3239223B2 (ja) | Ｃｃｄ映像素子 | |
| US20060164532A1 (en) | Solid state imaging apparatus and driving method for the solid stateimaging apparatus | |
| US5298777A (en) | CCD image sensor of interlaced scanning type | |
| JPS5838026B2 (ja) | 色彩信号発生装置 | |
| JPH10271394A (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
| JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH0514816A (ja) | 固体撮像装置およびその駆動方法 | |
| JP2500438B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPS60130978A (ja) | 固体イメ−ジセンサ | |
| JP2753895B2 (ja) | 固体撮像装置 | |
| JPS59218082A (ja) | 固体撮像装置 | |
| JPS60210079A (ja) | 固体エリアセンサの電荷転送方法 | |
| JPH07162754A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 16 |