JPS60130978A

JPS60130978A - 固体イメ−ジセンサ

Info

Publication number: JPS60130978A
Application number: JP58240644A
Authority: JP
Inventors: Shoichi Tanaka; 正一田中
Original assignee: Individual
Current assignee: Individual
Priority date: 1983-12-19
Filing date: 1983-12-19
Publication date: 1985-07-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は固体イメージセンサに関し、特にＣＣＤを備え
る固体イメージセンサに関する。

背景技術ＣＣＤを備える固体イメージセンサは小さな出力容量を
持つので高いＳＮ比を持つ特徴がある。

垂直方向に電荷を転送する電荷結合装置（垂直ＣＣＤ）
が画素列を兼ね、１フイールド期間ごとに垂直ＣＣＤの
信号電荷（Ｑｓと略称される。）をバツフアＣＣＤに高
速転送し、そしてバツフアＣＣＤのＱｓを１画素行ずつ
水平方向に電荷を転送するＣＣＤ（水平ＣＣＤ）によつ
て転送するイメージセンサはフレーム転送ＣＣＤセンサ
（ＦＴセンサと略称される。）と呼ばれる。画素列の間
に配置された垂直ＣＣＤが水平ＣＣＤに接続されるイメ
ージセンサはインタライン転送ＣＣＤセンサ（■Ｔセン
サと略称される。）と呼ばれる。インタレースの実施と
垂直画素密度を増加するためにＦＴセンサにおいて、垂
直ＣＣＤは一般に２相クロツクによつて垂直転送される
。■Ｔセンサにおいて、垂相ＣＣＤは２相、３相、４相
等の各種のクロツクによつて転送される事が可能である
が、インタレースの実施と垂直ＣＣＤの垂直電位井密度
を増加するためにその選択は限定される。特出５８−４
１２１１、６２５４７、７６４７７、８６４１６、９１
９６７、２０７９９１、１９１１９７、昭和５８年１２
月７日出願の特許願は本明細書に開示される発明の先行
出願である。

発明の開示上記の先行技術にも関らず、固体イメージセンサはまだ
多くの問題の解決を必要としている。スミアノイズの低
減は重要な課題である。解像度とＳＮ比の改善も重要な
課題である。フイールド残像の低減も重要な課題である
。本発明は上記の課題を解決する事を目的とする。上記
の課題を改善するために、本明細書は複数の独立発明を
開示する。各独立発明は一緒に実施する事によつて上記
の課題の改善に相乗的な効果を発生するので一緒に説明
される。各独立発明の特徴と効果が以下に説明される。

独立発明１、（クレーム１）クレーム１の構成において、垂直ＣＣＤはＥ／Ｂ転送法
と呼ばれる方法によつて垂直転送される。

そして垂直ＣＣＤの転送電極（ＶＴＧ）はそれぞれ異な
る垂直走査線に接続され。各垂直走査線は垂直転送クロ
ツク電圧を発生するシフトレジスタ（ＶＳＲと略称され
る。）の異なる出力節点に接続される。またはＶＳＲの
異なる出力節点によつて制御される。もちろん実質的に
同一のクロツク動作をする２つの隣接転送電極は実質的
に１転送電極であるのでＶＳＲの同じ出力節点によつて
制御される事ができる。Ｅ／Ｂ転送法は公知であり、た
とえば下記の文献に公知である。セキン、トンプセツト
、電荷転送デバイス、近代科学社、３６頁〜３７頁、２
２８頁〜２２９頁。しかし、公知文献において、ＣＣＤ
の各転送電極を異なるクロツクで動作させ、しかも空の
電位井戸をＣＣＤの出力端から入力端まで逆転送する事
によつて、ＣＣＤの各信号電荷を１ビツトだけ転送でき
る事、そして転送速度を増加し、クロツク相数を減らす
ために、ＣＣＤのＮ個の電位井戸当り１個の空の電位井
戸を配置する事は記載されていたが上記の事実は固体イ
メージセンサに直接使用する事ができなかつた。すなわ
ち、最初の、ＣＣＤの電位井戸と等しい相数を持つＶＳ
Ｒを使用するＥ／Ｂ転送法は１水平帰線期間または１水
平走査期間＋１水平帰線期間＝１水平期間に空の電位井
戸を垂直ＣＣＤの入力端から出力端まで高速に逆転送す
る必要があるので非現実的である。そして、次の、ＣＣ
Ｄの内部にＮ個の電位井戸当り１個の空の電位井戸を配
置するＥ／Ｂ転送法は垂直ＣＣＤの全電荷井戸は最初（
垂直走査期間の）に、信号電荷またはノイズ電荷を独立
に保持するので不可能である。その結果、従来、Ｅ／Ｂ
転送法はデジタルメモリの分野において応用が考えられ
ていた。そして、上記のＥ／Ｂ転送法をＣＣＤセンサの
垂直転送に応用できる事、その実際の動作方法、得られ
る具体的効果、新規な応用、好ましい回路構造等は研究
されていなかつた。本出願人はＣＣＤセンサの垂直ＣＣ
Ｄのすべての電位井戸が信号電荷またはノイズ電荷を持
ち、そして各電位井戸（Ｐ．Ｗ．と略称される。）を制
御するＶＴＧが異なるクロツク電圧によつて制御される
時、上記の多相クロツク電圧を工夫する事によつて、１
水平帰線期間（ＩＨＢＬＴと略称される。）または１水
平期間（ＩＨと略称される。）に空の電位井戸を垂直Ｃ
ＣＤの出力端から入力端まで逆転送しなくても、垂直Ｃ
ＣＤの信号電荷またはノイズ電荷を互いに独立に、そし
て完全に垂直転送できる事を発見した。そして垂直ＣＣ
Ｄのすべての電位井戸の信号電荷（Ｑｓ）またはノイズ
電荷（ＱＮ）を垂直転送した後で再び、上記のすべての
電位井戸はＱＮまたはＤＳを蓄積する。このようにすれ
ばＣＣＤセンサの垂直ＣＣＤは従来より高い電位井戸密
度を持つ事ができるので、多くの効果と応用が可能にな
る。一般に本発明のＶＣＣＤは従来より２倍の電位井戸
密度を持つ事ができる。独立発明１の他の特徴が以下に
説明される。

従属発明１、（クレーム２）第１実施例において、垂直ＣＣＤの１方向性ＶＴＧをＣ
ＣＤセンサの１画素に対応させる。ただし方向性ＶＴＧ
はその下に電位障壁（Ｐ．Ｂ）と電位井戸（Ｐ．Ｗ）を
備えるＶＴＧであり、非方向性ＶＴＧはその下にＰ．Ｂ
．またはＰ．Ｗ．のどちらかを備えるＶＴＧである。こ
のようにすれば垂直ＣＣＤのＶＴＧに等しい画素列の各
画素からＱｓをノンインタレースで読み出す事ができる
。

そして、■Ｈ期間に２画素行のＱｓを読み出すようにす
ればフイールドごとに画素行の組み合わせを変更する事
によつてインタレースを実施できる。そして、■Ｈ期間
に１画素行のＱｓとＱＮを独立に垂直転送する事ができ
る。

従属発明２、（クレーム３）第２実施例において、垂直ＣＣＤの１非方向性ＶＴＧを
ＣＣＤセンサの１画素に対応させ、そして垂直ＣＣＤは
Ｐ．Ｗ．である非方向性ＶＴＧとＰ．Ｂ．である非方向
性ＶＴＧを交互にもつ。このようにすれば、ＣＣＤセン
サにおいて、フイールドごとにＰ．Ｂ．とＰ．Ｗ．を交
代させる事によつてインタレース読み出しが可能になる
。この垂相ＣＣＤは従来の２相ＣＣＤよりも簡単な構造
と大きなダイナミツクレンジを持ち。従来の４相ＣＣＤ
よりも簡単な構造を持つ。

従属発明３、（クレーム４）第３実施例において、垂直ＣＣＤの隣接する２個の非方
向ＶＴＧをＣＣＤセンサの１画素に対応させる。この実
施例は基本的に第１実施例と同じである。ただし、ダイ
ナミツクレンジは第１実施例よりも改善できる。

従属発明４、（クレーム５）第４実施例において、■Ｈ期間に隣接する２画素行のＱ
ｓが出力される。そしてフイールドごとに画素行の組み
合わせが変更される。このようにすれば、垂直解像度を
劣化する事なくフイールド残像を低減できる。特に単板
カラーイメージセンサにおいて、垂直相函を使用しても
垂直解像度の劣化が減少する。一般に２個の水平ＣＣＤ
が用意されるが特殊な用途において１個または３個以上
の水平ＣＣＤが使用される。この実施例は第１、第３実
施例と共に使用される。

従属発明５、（クレーム６）第５実施例において、奇フイールドに、垂直ＣＣＤの奇
数（偶）数番目の非方向ＶＴＧがＰ．Ｗ．を作り、偶（
奇）数番目の非方向ＶＴＧがＰ．Ｂ．を作る。そして、
偶数フイールドに上記の関係は逆になる。この実施例は
第２実施例と共に使用される。もちろん、第２実施例に
おいて、インタレースを実施しなくても良い。

従属発明６、（クレーム７）第６実施例において、第１、第３実施例はノンインタレ
ース方式のＴＶカメラ、または電子カメラに実施できる
。その結果、簡易形ＴＶカメラ、電子カメラにおいて、
使用できる。特に認識（図形）用センサーまたはロボツ
トセンサー、電子カメラ等ではノンインタレースの方が
使いやすい。特に垂直ＣＣＤが画素列を兼ねる電子カメ
ラにおいて、１回のシヨツトによつて全画素を感光でき
る。

従属発明７、（クレーム８）第７実施例において、第１、第３実施例はＱＮとＱｓを
交互に垂直転送する■Ｔセンサに実施できる。■Ｈ期間
に１画素行のＱｓと、ＱＮを独立に出力できるので垂直
ノイズ（スメアノイズ、熱ノイズ）に対するＳＮ比は約
６ｄｂだけ改善される。一般にＱＮを転送する水平ＣＣ
ＤとＱｓを転送する水平ＣＣＤが配置されるが、ＱＮは
水平転送せずにドレンに分岐しても良い。

従属発明８、（クレーム９）第８実施例において、第７実施例によつて出力されたＱ
Ｎ電圧とＱｓ電圧の差が検出される。その結果、Ｑｓに
混入する垂直ノイズはさらに低減される。

従属発明９、（クレーム１０）第９実施例において、独立に垂直転送されたＱＮまたは
ＱＮ電圧は加算され、縮少されて平均ＱＮ電圧が作られ
る。そしてＱｓ電圧との差が検出される。その結果、Ｑ
Ｎ電圧のランダムノイズは相対的に低減される。１実施
例において、上記の加算は水平ＣＣＤの電位井戸で実施
される。そして数け期間に■Ｈだけ出力されたノイズ電
圧を次のノイズ電圧が出力されまで■Ｈ遅延器で遅延し
ながらくりかえして使用する。

従属発明１０、（クレーム１１）第１０実施例において、垂直ノイズが小さいときにＱＮ
の代わりにＱｓを垂直転送する。その結果低ノイズ時の
フイールド残像と垂直解像度が改善される。

従属発明１１、（クレーム１２）垂直帰線期間にＱＮを垂直転送し、出力する事によつて
ＱＮの大きさは検出できる。

従属発明１２、（クレーム１３）垂直ＣＣＤの光学的な電位井戸中心を画素の電位井戸中
心に対して１／２画素ピツチ垂直方向にシフトする。そ
の結果、ＱＮと、Ｑｓに含まれるＱＮは大体等しくなる
。

従属発明１３、（クレーム１４）第１３実施例において、低照度時に１画素行を出力し、
高照度時に２画素行を独立に出力する。この様にすれば
、低照度時にＱｓはフレーム蓄積モードになるのでＳＮ
比が約６ｄｂ改善される。そして高照度時にフイールド
残像と垂直解像度が改善される。そしてダイナミツクレ
ンジが２倍になる。本実施例は■Ｔセンサに実施される
。ＦＴセンサにおいて低照度時に隣接する２画素行のＱ
ｓを混合して出力すれば同様にＳＮ比は改善される。

もちろん、フイールドごとに、Ｑｓの組み合わせは変更
される。上記の混合は垂直ＣＣＤまたは水平ＣＣＤにお
いて実施できる。■Ｔセンサにおいて、低照度時に、Ｑ
ＮとＱｓを交互に垂直転送し、高照度時に２画素行のＱ
ｓを独立に出力する事は好ましい。このようにすれば、
低照度時のＳＮ比はさらに改善される。フレーム蓄積モ
ードにおいて（奇）偶数行の画素の信号電荷が垂直帰線
期間に垂直ＣＣＤにアドレス転送され、そしてフイール
ド蓄積モードにおいて全画素の信号電荷が垂直帰線期間
に垂直ＣＣＤにアドレス転送される。

ただし、本明細書においてアドレス転送は画素のＱｓを
垂直ＣＣＤに転送する事を意味し、アドレス転送ゲート
（ＡＴＧと略称される。）は画素と垂直ＣＣＤを接続す
る転送電極（ＴＧ）を意味する。フイールド蓄積モード
において、全部のＡＴＧにリードパルス電圧を印加し、
フレーム蓄積モードにおいて、半分のＡＴＧにリードパ
ルスを印加する事によつて、モードの変更は簡単に実施
できる。

従属発明１４、（クレーム１５）本発明のＥ／Ｂ転送法において、垂直ＣＣＤの出力端か
ら空の電位井戸（ＰＷＥ）を注入し、そしてそれを２Ｐ
．Ｗ．ピツチだけ逆転送してから再びＰＷＥを垂直ＣＣ
Ｄの出力端から注入する。もちろん注入されたＰＷＥは
すべて逆転送される。

このようにすれば、方向性ＶＴＧのすべての電位井戸の
ＱＮまたはＱｓ、または非方向性ＶＴＧが１行おきに作
る電位井戸のＱＮまたはＱｓを順番に垂直転送できる。

したがつて■Ｈに１画素行のＱｓだけを水平ＣＣＤに転
送する実施例において、■Ｈに１個の空の電位井戸が垂
直ＣＣＤの出力端から注入され、■Ｈに１画素行または
混合された２画素行のＱｓと、ＱＮを独立に出力する実
施例または■Ｈに２画素行のＱｓを独立に出力する実施
例において、■Ｈに２個の空の電位井戸が垂直ＣＣＤの
出力端から注入される。そして垂直ＣＣＤのＱｓ、ＱＮ
が全部出力されると垂直ＣＣＤはすべて空の電位井戸に
なる。

従属発明１５、（クレーム１６）第１実施例を使用するＣＣＤセンサにおいて、垂直ＣＣ
Ｄの各ＶＴＧに接続される各垂直走査線（ＶＣＬと略称
される。）はＶＳＲの各出力節点によつて制御され、そ
して、上記の各出力節点はシフトレジスタの各段のダイ
ナミツクインバータの出力節点である。そして、上記の
ＶＳＲの各段は２個の論理インバータによつて構成され
、ＶＣＬを制御する各段の出力用インバータ（第１イン
バータ）はそれぞれ第２インバータを介して相互接続さ
れる。本明細書において、ダイナミツクインバータはプ
リチヤージ期間に出力節点は第１電位にプリチヤージす
るインバータであり、レシオまたはレシオレス動作が可
能である。好ましい実施例において、レシオレスインバ
ータが使用される。このようにすれば、ＶＴＧが浅い電
位ＶＬになり、その下の電荷を後方に（下流に）転送し
たＶＴＧは前方から（上流から）電荷が転送される前に
、深い電位ＶＨになり、その下にＰＷＥを完全に形成す
るので非常に好ましい。１実施例においてＶＣＬは出力
（第１）インバータの出力節点に直接に接続される。ダ
イナミツク形インバータ、特にレシオレスインバータの
使用によつて、ＶＣＬの大きな容量の充放電に伴なう電
力損失は最小にでき非常に有効である。クレームされて
いるががＶＳＲによつて制御されるレシオレスバツフア
インバータの出力節点によつてＶＣＬを制御する事も可
能である。

従属発明１６、（クレーム１７）第２、第３実施例を使用するＣＣＤセンサにおいて、垂
直ＣＣＤの各非方向性ＶＴＧに接続される各ＶＣＬはＶ
ＳＲの半ビツト段（１／２段）である各インバータの出
力節点によつて制御される。

従属発明１７、（クレーム１８）第１〜第３実施例を使用するＣＣＤセンサにおいて、奇
数行のＶＣＬと偶数行のＶＣＬは異なるＶＳＲによつて
制御できる。このようにすれば、ＶＳＲの設計が非常に
楽になり、そして各ＶＳＲのクロツク周波数を低減でき
るので非常に有効である。

従属発明１８、（クレーム１９）ＶＣＬがＶＳＲのインバータの出力節点に接続（本明細
書において「接続」はスイツチを介する接続も含む）さ
れ、そしてＶＣＬにＡＴＧとＶＴＧが接続される■Ｔセ
ンサにおいて、ＶＳＲの電圧を変更する事によつて簡単
にリードパルス電圧をＡＴＧに印加できる。すなわち、
好ましい実施例において、ＶＳＲの出力インバータの負
荷側スイツチをターンオンし、出力インバータの電源電
圧を高くする事によつて、出力インバータの出力節点に
接続されるＶＣＬに高い（深い）リードパルス電圧が印
加される。１画素行読み出し（フレーム蓄積）モードに
おいて、半分のＶＣＬにリードパルス電圧が印加され、
２画素行読み出し（フイールド蓄積）モードにおいて、
全ＶＣＬにリードパルス電圧が印加される。このように
すれば、リードパルス発生回路と垂直転送クロツク発生
用シフトレジスタ（ＶＳＲ）の干渉がなく、クロツク回
路の設計は非常に楽になる。特に、撮像部の両側にＶＳ
Ｒを備える実施例において効果は非常に大きい。

従属発明１９、（クレーム２０）本発明のＣＣＤセンサは特に、１フイールドごとに光像
またはセンサまたは色フイルタ板を振動する固体イメー
ジセンサに有効である。従来、光像またはセンサを垂直
帰線期間に変位し、解像度を向上する技術は公知である
。しかし、従来において、１フイールド画像を出力する
ので上記の変位の効果は十分でない。すなわち、■Ｔセ
ンサまたはＦＴセンサにおいて、隣接する２画素行の信
号電荷を混合して出力する必要があるので、垂直解像度
は低下する。本発明を使用する事により上記の欠点は改
善され、振動によつて垂直解像度を改善する事が可能に
なる。第１結像点に規則的に色フイルタ領域を配置した
色フイルタ板を配置し、そして第２結像点にセンサを配
置し、上記の色フイルタ板を振動する事によつて、フイ
ールドごとに画素の分光感度を変更できる。

なお、第１実施例または第３実施例を使用する電子カメ
ラは振動しなくても１回の撮像でフレーム画像を出力で
きるので、画像のブレを最小にできる利点がある。

なお、本従属発明は高解像度ＴＶカメラに使用できる。

従属発明２０、（クレーム２１）クレーム２０の好ましい実施例において、緑（輝度）糸
画素行と赤、青糸画素行が交互に配列され、そしてフイ
ールドごとに垂直方向に１画素ピツチシフトする。この
ようにすれば単板カラーＣＣＤセンサにおいて水平、垂
直解像度を改善できる。詳しい説明は実施例を参照され
たい。

従属発明２１、（クレーム２２）クレーム２１において、水平方向に半画素ピツチシフト
する事によつて水平解像度も改善される。

従属発明２２、（クレーム２３）第１、第３実施例を使用する電子カメラにおいて、画素
列を兼ねる垂直ＣＣＤを備え、そして上記の垂直ＣＣＤ
は１フイールドメモリであるバツフアメモリを経由する
事なく直接に水平ＣＣＤに接続される。その結果、ＣＣ
Ｄセンサの構造と歩留まりは大巾に改善される。そして
撮像期間の後でシヤツターが閉じ、その後で本発明のＥ
／Ｂ転送が実施される。従来の画素列を兼ねる垂直ＣＣ
Ｄを備える電子カメラにおいて、１回の撮像において、
フイールド画像だけが出力され、垂直解像度はＶＣＬを
５００本とすれば、その半分になるので、実用上上記の
フイールド画像を１フイールドメモリであるバツフアメ
モリに高速転送し、その後で再び第２撮像のためにシヤ
ツターを開く必要があつた。そのために、実用画像を得
るためにはバツフアメモリを備えるＦＴセンサを使用し
、しかもシヤツターを２回開く必要があつた。本発明に
よれば、バツフアメモリを使用する事なく、シヤツター
を１回開くだけで、ブレの少ないフレーム画像を作る事
ができる。さらに高速の垂直転送が不要になり、転送効
率が改善される。

従属発明２３、（クレーム２４）第１、第３実施例を使用するＣＣＤセンサにおいて、１
画素列を複数の色画素で構成する事ができる。その結果
、水平解像度の改善が可能になる。

従属発明２４、（クレーム２５）第１、第３実施例を使用するＣＣＤセンサにおいて、各
画素であるＶＴＧは１画素行ごとに水平方向に１／２画
素ピツチだけシフトされる。このようにすれば、水平解
像度が改善される。特に、本実施例はクレーム２３と共
に実施する事が好ましい。

なぜなら、クレーム２３はバツフアメモリと高速の垂直
転送を必要としないので、本発明の狭いチヤンネル■の
影響が小さいからである。１実施例において、１／２画
素ピツチのシフトによつて作られた各電位井戸の入口の
狭いチヤンネルは第１実施例の電位障壁として有効に使
用できる。

従属発明２５、（クレーム２６）第１、第３実施例を使用するＣＣＤセンサにおいて、奇
数列の画素を偶数列の画素に対して１／２画素ピツチだ
け垂直方向にシフトする事ができる。このようにすれば
垂直相函を利用する単板カラーＣＣＤセンサにおいて、
垂直方向の歪みが減少する。従来の１画素行読み出し、
または混合された２画素行読み出しモードを採用する従
来のＣＣＤセンサにおいて、本発明はほとんど効果を発
生しない。詳しい説明は実施例を参照されたい。

従属発明２６、（クレーム２７）クレーム２６において、奇（偶）数列に緑（輝度）糸画
素が配置され、偶（奇）数列に緑（輝度）糸画素と他の
２つの色画素が交互に配置される。色画素の配置と色フ
イルタの選択に関して多くの変形が存在するが詳しくは
実施例を参照されたい。

独立発明２、（クレーム２８）独立発明１の説明によつて、独立発明１を使用する垂直
ＣＣＤが画素列を兼ねる電子カメラは１回の撮像でフレ
ーム画像を出力でき、しかも広い画素面積を持ち、バツ
フアメモリを必要としない事が開示された。その結果、
非常に垂直画素数と水平画素数が多く、光学写真に匹敵
する解像度を持つ電子カメラを作る事ができる。しかし
、重大な問題が残つている。それは水平画素ピツチが水
平ＣＣＤの電位井戸ピツチによつて制約される事である
。たとえば水平画素ピツチを１０μ、チヤンネルストツ
プ領域と電位障壁の巾を２．５μ、垂直画素ピツチを１
０μとする１Ｅ／Ｂ転送形（第１実施例）の電子カメラ
において、２個のＶＳＲを使用する事によつて、ＶＳＲ
の各段は２０μの垂直巾を持つが、水平ＣＣＤの１段は
１０μの水平巾を持つ。たとえば、２相ＣＣＤの場合、
電位障壁巾が２．５μであるので、電位井戸の水平巾は
２．５μになつてしまう。この問題は本発明の応用によ
つて解決できる。本発明は奇数列の信号電荷（Ｑｓ１）
と偶数列のＱｓ２を交互に受けとる共通転送電極（ＣＴ
Ｇ）を配置し、そしてＣＴＧから直接に、または転送電
極を介して水平ＣＣＤの特定の転送電極に上記のＱｓ１
とＱｓ２を交互に転送する事を特徴とする。このように
すれば、水平ＣＣＤの転送電極巾が垂直ＣＣＤのＶＴＧ
と同程度になり、Ｑｓ１またはＱｓ２の水平ＣＣＤへの
転送が非常に楽になる。さらに、水平ＣＣＤの電位井戸
の水平巾は大巾に大きくなるので製造が簡単であり、水
平転送段数は半分になる。１実施例において、水平ＣＣ
ＤはＱ１を水平転送してからＱ２を水平転送し、２回の
水平転送によつて１画素行のＱｓを転送する。上記の設
計基準を採用する２／３インチサイズの電子カメラはＶ
ＸＨ＝６６０×８８０＝約５８万画素を持つ事ができる
。さらに、画素を垂直または水平方向に１／２画素ピツ
チシフトする事と、色フイルタを市松状に配置する事に
よつて解像度はさらに改善される。上記の設計基準にお
いて、有効画素面積は約５６μ２である。

従属発明１、（クレーム２９）独立発明２の好ましい実施例において、隣接して２個以
上の水平ＣＣＤが配置され、そして、第１の水平ＣＣＤ
はＱ１（またはＱ２）の信号電荷を水平転送し、そして
第２の水平ＣＣＤはＱ２（またはＱ１）の信号電荷を水
平転送する。このようにすれば、Ｑ１（奇数列のＱｓ）
とＱ２（偶数列のＱｓ）は同時に出力でき、そして水平
ＣＣＤのクロツク周波数は半減する。もちろん、本発明
はＴＶカメラにも応用できる。

独立発明３、（クレーム３０）、（３１）独立発明１、
２によつて高い画素密度を持つ電子カメラまたはＴＶカ
メラを作る事ができる。しかし、画素を兼ねるＶＴＧは
青感度がフオトダイオードに比べて悪い欠点があつた。

本発明はこの問題を解決するために、２個の転送電極を
画素列を分離するチヤンネルストツプ領域の上方で接続
される。このようにすれば、片方のＶＴＧを細く、そし
て厚く作り、そして残りの１つのＶＴＧを広く、そして
薄く作る事ができる。その結果、薄いＶＴＧによつて、
青感度を大巾に改善できる。そして、厚いＶＴＧは低い
抵抗を持ち、薄いＶＴＧに電圧を供給する。接続はチヤ
ンネルストツプ領域上で実施されるので、画素感度は低
下せず、かえつてスメア電荷が低減できる。薄いＶＴＧ
は厚いＶＴＧの上または下に配置できる。薄いＶＴＧは
■Ｔ０膜等で作る事は可能である。１実施例において、
薄いＶＴＧは０．１μ以下の厚さを持ち、厚いＶＴＧは
０．５μ以上の厚さを持つ。独立発明３は特に、独立発
明１の第１実施例と共に実施する事が好ましい。これは
上記の第１実施例が１画素■■ＶＴＧであり、上記の厚
いＶＴＧを垂直方向の画素分離領域として使用できるか
らである。

したがつて、上記の厚いＶＴＧの下にＰ．Ｂ．が作られ
る。

独立発明４、（クレーム３２）、（３３）独立発明１、
２、３、によつて、高い画素密度を持つ電子カメラまた
は解像度の良いＴＶカメラが開示された。しかし、独立
発明１、２、の好ましい実施例において、複数の水平Ｃ
ＣＤを使用する必要がある。しかし、この事実は２つの
水平ＣＣＤのクロツクノイズまたはＤＣレベルが少し異
なるので大きな固定パタンノイズを発生する欠点があつ
た。本発明はこの問題を解決するために、改良された相
函サンプリング技術を使用する事を特徴とする。複数の
水平ＣＣＤにそれぞれ相函２重サンプリング技術（ＣＤ
Ｓ）を実施する事によつて信号電圧に■まれるリセツト
ノイズ、ＤＣＶベル差、クロツクノイズを改善できる。

しかし、相函２重サンプリング回路はクランプ回路とサ
ンプルホールド回路を必要とするので、回路が複雑、高
価になる。特に、バイポーラトランジスタによるサンプ
ルホールド回路が複雑高価であり、ＦＥＴによるサンプ
ルホールド回路は集積化が難しく、サンプリングノイズ
とそのばらつきが大きい。

そして、サンプルホールド回路において、サンプリング
スイツチがターンオフする瞬間の入力信号電圧が容量に
蓄積されるので、入力信号電圧に含まれる高い周波数の
ノイズ電圧がホールドされて低周波数化され、信号のＳ
Ｎ比を低下する欠点があつた。もちろん、低い周波数の
ノイズ電圧も１部は混入する。その結果、予期したＳＮ
比が得られない欠点があつた。本発明は上記の欠点を改
善するために、サンプルホールド回路の代わりにサンプ
リング回路を使用する事を特徴とする。そして、ＣＣＤ
のフローテイングデイフユージヨンアンプ（ＦＤＡ）の
リセツトスイツチがターンオフした後で、クランプ回路
は結合コンデンサの第２端をクランプし、その後で水平
ＣＣＤのＱｓがＦＤＡに出力され、その後でサンプリン
グ回路は結合コンデンサの第２端の電位変化を一定期間
サンプリングする。他の実施例において、水平ＣＣＤの
クロツクノイズが小さい時に、クランプの後でサンプリ
ング回路はサンプリングを開始する。その結果、サンプ
リング回路の平均出力信号電圧は大きくなる。本発明に
よれば、サンプリング回路がターンオンする期間に信号
電圧と共に信号電圧に含まれる高周波ノイズも出力され
るがこのノイズ電圧は簡単にローパスフイルタでカツト
できる。そして、サンプリング回路はバイポーラ差動増
巾回路によつて非常に簡単に構成できるので回路は簡単
になる。特に単板カラーＣＣＤセンサにおいて、一般に
色分離用にサンプリングスイツチが使用されるので、こ
れと共用する事によつてサンプリングスイツチの設置を
省略する事ができる。

本発明１〜４の他の特徴と効果は以下の実施例によつて
詳しく説明される。

発明を実施するための最良の形態図１は本発明のＥ／Ｂ転送形ＣＣＤセンサのブロツク図
であり、図２は図１の変形実施例である。

図１において、撮像部１に水平方向に配列された垂直走
査線（ＶＣＬ）３はＶＳＲ２Ａ、２Ｂによつて制御され
る。ＶＣＬ３は図では省略されている垂直ＣＣＤの各Ｖ
ＴＧに接続される。１本のＶＣＬは両側のＶＳＲによつ
て制御されるので、ＶＳＲの負荷インピーダンス（抵抗
と容量）は等価的に半減する。ＶＣＬを中央で分割する
事は可能であり、ＶＳＲ２Ａと２Ｂは同じクロツク動作
をする。垂直ＣＣＤは転送電極（ＴＧ）４Ａによつて第
１水平ＣＣＤ５Ａに接続され、５ＡはＴＧ４Ｂによつて
第２水平ＣＣＤ５Ｂに接続される。好ましい実施例にお
いて、４Ｂの省略が実施される。ＦＴセンサにおいて、
垂直ＣＣＤは画素列を兼ね、そして垂直ＣＣＤはフイー
ルドメモリであるバツフアＣＣＤを介して、第１水平Ｃ
ＣＤ５Ａに接続される。電子カメラとして使用されるＦ
Ｔセンサにおいて、上記のバツフアＣＣＤの省略が可能
である。図２において、第１ＶＳＲ２Ａは奇数行のＶＣ
Ｌ３Ａを制御し、第２ＶＳＲ２Ｂは偶数行のＶＣＬ３Ｂ
を制御する。図３において、図１のＶＳＲ構造を持つ１
Ｅ／Ｂ形ＣＣＤセンサの垂直転送動作が説明される。た
だし、本明細書において、１Ｅ／Ｂ形は方向性ＶＴＧを
備えるＶＣＣＤ（垂直ＣＣＤ）を指定し、２Ｅ／Ｂ形は
非方向性ＶＴＧを備えるＶＣＣＤを指定する。図３にお
いて、ＶＳＲ２Ｂは省略されている。４Ｂと５Ｂも省略
されている。ＶＣＣＤ６の各ＶＴＧ３（Ｕ〜Ｚ）は最初
に信号電荷Ｑ１〜Ｑ６を蓄積している。ＶＴＧ３（Ｕ〜
Ｚ）は方向性ＶＴＧである。図３Ａにおいて、３Ｚは浅
い電位ＶＬになり、Ｑ１は３ＺからＴＧ４Ａを通つて水
平ＣＣＤ５Ａに転送される。ただし、ＴＧ４Ａと水平Ｃ
ＣＤ５Ａのクロツク動作は通常のＣＣＤセンサと同じで
あり　詳細な説明は省略される。３Ｚから５Ａに転送す
るのに、４Ａと５Ａに深い電位ＶＨを与え、それから３
Ｚと４Ａを順番にＶＬにすれば良い。５Ａに転送された
電荷は次の水平走査期間に水平転送される。次に、図３
Ｂにおいて、３ＺはＶＨ（深い電位）になり、３ＹはＶ
Ｌ（浅い電位）になる。その結果Ｑ２は３Ｚに転送され
る。

ただし、本明細書において、ＶＨは信号電荷を保持する
電位であり、ＶＬは信号電荷を排出する電位である。次
に、図３Ｃにおいて、３Ｚ、３ＸはＶＬになり、３Ｙと
４ＡはＶＨになり、Ｑ２は５Ａに転送され、Ｑ３は３Ｙ
に転送される。ただし、本明細書において、３（Ｕ〜Ｚ
）と４Ａと５Ａは正確にはＴＧであり、それらへの転送
は実際はＴＧの下に作られるＰ．Ｗ．への転送を意味す
る。そして４ＡはＶＬになり、５ＡのＱ２は水平転送さ
れる。同様にしてＱ３〜Ｑ６は順番に水平ＣＣＤ５Ａに
垂直転送される。図３の１Ｅ／Ｂ形垂直転送において特
に望ましい事は１ビツト（１ＶＴＧ）の垂直転送の実施
前または実施後にＶＬを持つＶＴＧをＶＨに復帰させる
事である。その結果、信号電荷は常にＶＨを持つＶＴＧ
の下に転送できるので、動作は安定となり、ダイナミツ
クレンジは改善される。そのためには１ビツトの垂直転
送の後ですべてのＶＣＬをＶＨにすれば良い。

そのためにはＶＣＬに接続されるインバータの放電形経
路をターンオフレ、充電側経路をターンオンすれば良い
。ただし、上記のプリチヤージ動作によつてＶＳＲの記
憶が破壊されないようにする必要がある。上記のプリチ
ヤージ動作はＶＳＲ２Ａの出力インバータをダイナミツ
ク形にする事によつて解決できる。すなわち、ＶＳＲ２
Ａの出力インバータの出力節点にＶＣＬを接続し、この
出力インバータをダイナミツクレシオまたはレシオレス
形にする。このようにすればこの出力インバータは論理
評価を実施する前に必ずその出力節点をＶＨにプリチヤ
ージするので、ＶＣＬも同時にプリチヤージされてＶＨ
になる。ＶＳＲ２ＡとＶＣＬの間にダイナミツクインバ
ータとして動作する電流増巾用バツフア回路を付加して
も良い。■Ｔセンサにおいて、上記の出力インバータま
たはバツフア回路のダイナミツクインバータを充電（プ
リチヤージ）状態とし、そして充電側経路の電源電圧を
高くすることによつて、ＶＣＬに接続されたＡＴＧにリ
ードパルス電圧を与える事ができる。たとえば図５にお
いて、ＶＣＬ３Ｚはクロツクφ２をＶＬ、クロツクφ１
をＶＨにする事によつてＶＤ＝ＶＨにプリチヤージされ
る。そして、ＶＤを変更する事によつて３Ｚにリードパ
ルス電圧を印加できる。フレーム蓄積モードにおいて、
ＶＣＬ３ＸはＶＣＬ３Ｚと異なる電源線ＶＤに接続され
るかまたは３Ｚを充電するスイツチ８Ａをターンオンし
、３Ｘを充電するスイツチ８Ａをターンオフする必要が
ある。すなわちフレーム蓄積モードにおいて奇数行また
は偶数行のＶＣＬが交互にリードパルス電圧を受け取る
。図４は図２のＶＳＲ構造を持つ１Ｅ／Ｂ形ＶＣＣＤの
垂直転送動作を表わす。ＶＣＣＤ６は図３と同じであり
、Ｑ１〜Ｑ６を持つ。そしてＶＴＧ３（Ｕ〜Ｚ）はＶＳ
Ｒ２Ａ、２Ｂによつて交互に制御される。図４Ａは図３
と同じであり、図４Ｂは図３Ｂと同じであり、同様に図
４（Ｃ〜Ｆ）は図３（Ｃ〜Ｆ）と同じ動作状態を表わす
。図４（Ａ〜Ｆ）の特徴はＶＳＲ２Ａと２Ｂが交互に評
価（Ｅ）動作とプリチヤージ（Ｐ）動作をくりかえす事
である。

その結果、図４のＶＳＲ２（Ａ、Ｂ）は図３のＶＳＲ２
Ａに比べて低いクロツク周波数を持つ。この事はＶＣＬ
の容量が大きく、抵抗が大きい事を考えれば、大きな利
点である。ただし、図４Ａから図４Ｂへの動作を例とし
て説明すると、ＶＳＲ２Ａがプリチヤージされ、ＶＣＬ
３Ｚ、３Ｘ、３ＶがＶＨになつた後で、ＶＳＲ２Ｂが論
理評価（論理放電）を実施し、ＶＣＬ３Ｙ、３Ｗ、３Ｕ
を評価放電する事が好ましい。すなわち、ＶＳＲ２Ａの
プリチヤージ期間がＶＳＲ２Ｂの評価期間に先行する事
が好ましい。同様に図４Ｂから図４Ｃへの動作を例とし
て説明すれば、ＶＳＲ２Ｂのプリチヤージ期間がＶＳＲ
２Ａの評価期間に先行する事が好ましい。図４の２ＳＲ
形式の他の利点はＶＳＲの設計が楽である他に、転送さ
れたＱｓを受けとるＶＴＧは常にスイツチを介してＶＨ
の電位を持つ電源電圧（ＶＳＲの）ＶＤに短絡されてい
るので、Ｑｓが大きくてもＶＣＬの電位変化が小さい事
である。もちろん、図４の実施例において、ＶＣＬとＶ
ＳＲの間にバツフア回路を付加する事は可能である。図
４のＶＳＲ２Ａの１実施例等価回路が図５に、その動作
が図６に説明される。ＶＳＲ２Ａはレシオレスインバー
タ１１Ａと１１Ｂを交互に接続し、クロツク電圧φ１、
φ２を印加する事によつて構成される。そして１１Ａの
出力節点は直接に３Ｚ、３Ｘに接続される。その結果、
出力節点１２ＡとＶＣＬ間のスイツチの省略によつてＶ
ＣＬの高速放電が可能になる。省略されているが図４の
ＶＳＲ２Ｂは基本的に図５の等価回路と同じである。そ
してＶＳＲ２Ｂにはクロツク電圧φ１′、φ２′が印加
される。図６の１４はＶＳＲ２Ａの出力節点１２Ａの動
作を表わす。１４′は省略されているＶＳＲ２Ｂの出力
用レシオレスインバータの出力節点１２Ａ′の動作を表
わす。

クロツクφ１がＶＨ、φ２がＶＬになる時、８Ａがター
ンオンし、１０Ａがターンオフし、１２ＡはＶＤによつ
てＶＨにプリチヤージされる。Ｐはプリチヤージ期間で
あり、Ｈは保持期間であり、Ｅは評価期間である。φ１
φ２がＶＬになる時、インバータ１１Ａ、１１ＢはＨに
なる。φ２がＶＨφ１がＶＬになる時、１１ＡはＥにな
り、１１ＢはＰになる。φ１がＶＨ、φ２がＶＬになる
時、１１ＢはＥになり、１１ＡはＰになる。図６におい
て、ＶＣＬ３（Ｘ、Ｚ）の負荷容量が大きく、その直列
抵抗も高いので、φ２とφ１の間のＨは省略されている
。図６からわかる様に、ＶＳＲ２Ａの出力インバータ１
１ＡのＥはＶＳＲ２Ｂの出力インバータ１１Ａ′のプリ
チヤージ期間Ｐ′より遅れて設計されている。同様に、
ＶＳＲ２Ｂの出力インバータ１１Ａ′の評価期間Ｅ′は
ＶＳＲ２Ａの出力インバータ１１Ａのプリチヤージ期間
Ｐより遅れて設計される。ただし、ＶＳＲ２Ｂは図５の
ＶＳＲ２Ａとまつたく同じ構造を持ち、すべてダツシユ
をつけて区別されている。ただし、ＶＳＲ２ＢはＶＳＲ
２Ａと異なるＶＣＬに接続されている。図７はＶＳＲ２
Ａの出力節点１２ＡとＶＣＬ３Ｚの間にダイナミツクイ
ンバータ１５を付加した実施例である。図８は図７の変
形実施例であり、バツフア回路を充電スイツチ１５Ａと
トランスフアゲートスイツチ１６によつて構成したもの
である。

図７、図８において、ＶＳＲ２Ａはスイツチ１５Ｃと１
６がターンオンする期間に評価期間Ｅまたはその後の保
持期間である必要がある。図９は図１のＶＳＲ構造を持
つ２Ｅ／Ｂ形ＣＣＤセンサのＶＳＲの動作を表わす。Ｖ
ＳＲ２Ａは２つのインバータ１１Ａと１１Ｂによつて構
成される。そして各インバータの出力節点１２Ａ、１２
ＢにＶＣＬ３（Ｚ〜Ｗ）が接続される。図１０（Ａ〜Ｈ
）は図２の回路構成を持つ２Ｅ／Ｂ形ＣＣＤセンサの垂
直転送動作を表わす。ただし、図１０は基本的に図４と
同じ構造を持つがＶＳＲ２Ａと２Ｂは省略（記載を）さ
れている。ＶＳＲ２ＡはＶＴＧ３Ｚ、３Ｘ、３Ｖを制御
し、ＶＳＲ２ＢはＶＴＧ３Ｙ、３Ｗ、３Ｕを制御する。

ＶＳＲ２Ａ、２Ｂを交互にシフトする事によつて、非方
向性ＶＴＧ３（Ｕ〜Ｚ）はＱ１〜Ｑ３を水平ＣＣＤ５Ａ
に垂直転送する。図１１はＶＣＣＤ６が信号電荷Ｑｓ＋
ノイズ電荷ＱＮと、ノイズ電荷ＱＮを交互に、独立に垂
直転送する■Ｔセンサの１実施例平面図である。ＶＣＣ
Ｄ６のＮ形バルクチヤンネル１７はＰ．Ｂ．１７ＡとＰ
．Ｗ．１７Ｂを持ち、ＶＣＣＤ６は１Ｅ／Ｂ形である。

そしてＰ．Ｗ．１７Ｂは画素列１８に対して大体１／２
画素ピツチだけ垂直方向にシフトして配置されるので、
スメアノイズ電荷は信号電荷井戸Ｗｓとノイズ電荷井戸
ＷＮに大体等しく混入する。１９はＡＴＧである。そし
て第１水平ＣＣＤ５Ａと第２水平ＣＣＤ５ＢはＱｓ＋Ｑ
ＮとＱＮを独立に水平転送し、そして両者はアンプ２０
（Ａ、Ｂ）で電流増巾（または電圧増巾された後で減算
器２１で減算される。スメアノイズが小さい時に、また
は高照度時にＶＣＣＤ６に全画素のＱｓがアドレス転送
され、そして５Ａと５Ｂは隣接する２画素行のＱｓを独
立に水平転送する。この場合、減等器２１は使用されな
い。図１２と図１３は本発明の１Ｅ／Ｂ転送形ＣＣＤセ
ンサの色画素配置図である。ただし、各色画素はＶＣＣ
Ｄであり、１画素行ごとに水平方向に１／２画素ピツチ
だけシフトしている。そして１個のＶＣＣＤ上に複数の
色画素Ｙ、Ｒ（Ｂ）またはＧ、Ｒ（Ｂ）が配置されてい
る。このようにすれば水平解像度が改善される。図１２
において、Ｎ−１行の信号電圧とＮ＋１行の信号電圧を
加算して平均信号電圧を作り、第Ｎ行の信号電圧を補間
する。その結果、Ｒ、Ｇ、Ｂ電圧の水平解像度は２倍に
なる。図１３において、同様にＮ−１行とＮ＋１行の信
号電圧から平均信号電圧が作られ、そして第Ｎ行の信号
電圧を補間する。Ｙ信号は上記の平均値信号をローパス
フイルタで帯域制限し、第Ｎ行の欠落するＹ画素を出力
する期間に上記のローパスフイルタ出力をサンプリング
して第Ｎ行のＹ信号に加算する。その結果、Ｙ、Ｒ、Ｂ
電圧の水平解像度は改善される。図１４は独立発明３に
開示されるＣＣＤセンサの１実施例断面図であり、図１
５はその平面図である。Ｎ−基板２０上にＰ形ウエル領
域２１が作られ、その上にＮ形バルクチヤンネル領域２
２が作られる。そしてその上に薄い絶縁膜を介してＭＯ
Ｓ転送電極３Ｗ２、３Ｘ２、３Ｙ２が作られる。３Ｗ２
、３Ｘ２、３Ｙ２は０．１μの厚さを持つポリシリコン
である。そして３Ｗ２、３Ｘ２、３Ｙ２をマスクとして
、Ｐ．Ｂ．領域２３がイオン注入によつて作られる。イ
オンはボロンである。そしてその上に薄い絶縁膜を介し
て第２ＭＯＳ転送電極３Ｘ１、３Ｙ１、３Ｚ１が作られ
る。その前に図１５の２６の領域の薄い絶縁膜が除去さ
れてコンタクトホール２６が作られている。３Ｘ１、３
Ｙ１、３Ｚ１は約０．７μの厚さを持つポリシリコンで
ある。厚いポリシリコンの不純物濃度は高く、薄いポリ
シリコンの不純物濃度は低い。そして図１５からわかる
ように、３Ｘ１と３Ｘ２、３Ｙ１と３Ｙ２、３Ｗ１と３
Ｗ２はチヤンネルストツプ領域２４の上方に作られたコ
ンタクトホール領域２６で接続される。このようにすれ
ば、３Ｘ１を細くでき、画素の光感度は劣化しない。３
Ｘ１、３Ｙ１、３Ｚ１はツールド効果を持つ。２５は電
位井戸領域である。図１４において３Ｘ１を下側に配置
し、３Ｘ２を上側に配置しても良い。この場合、電位井
戸領域２５の表面に３Ｘ１をマスクとしてイオン注入し
てＰ．Ｂ．２３とＰ．Ｗ．２５のポテンシヤル差を確保
しても良い。図１６は図１と図２の第１水平ＣＣＤ５Ａ
と第２水平ＣＣＤ５Ｂの１実施平面図である。ただし、
説明を簡単にするために、転送電極（ＴＧ）は省略され
ており、チヤンネル領域＝Ｐ．Ｂ．領域＋Ｐ．Ｗ．領域
だけが図示されている。Ｐ．Ｂ．３０とＰ．Ｗ．３１の
上にＶＴＧ３Ｚ１が配置される。Ｐ．Ｗ．またはＰ．Ｂ
．である３２上に転送電極４Ａが配置される。

Ｐ．Ｂ．３４、３６とＰ．Ｗ．３５上にクロツクφ２Ｈ
を印加される１ＨＴＧが配置される。Ｐ．Ｂ３７とＰ．
Ｗ．３８上にクロツクφ１Ｈを印加される２ＨＴＧが配
置される。Ｐ．Ｂ．３９、４１とＰ．Ｗ．４０上にクロ
ツクφ２′Ｈを印加される３ＨＴＧが配置される。Ｐ．
Ｂ．４２とＰ．Ｗ．４３上にクロツクφ１Ｈを印加され
る４ＨＴＧが配置される。３Ｚ１と１ＨＴＧと４ＨＴＧ
は上側の第２層ＭＯＳ電極であり、４Ａと２ＨＴＧと３
ＨＴＧは下側の第１層ＭＯＳ電極である。図１７はクレ
ーム２１に開示される振動■Ｔセンサの色画素配置図を
表わす。奇数フイールドにおいて、色画素はＭ、Ｍ＋２
、Ｍ＋４、〜Ｍ＋８列に配置される。そして、偶数フイ
ールドにおいて、色画素はＭ＋１、〜Ｍ＋９列に配置さ
れる。すなわち、垂直帰線期間に水平方向に１／２画素
ビツト、垂直方向に１画素ビツト振動する。図１８は図
１７の信号処理回路である。水平ＣＣＤ５Ａと５Ｂの出
力信号は隣接する２画素行の信号電圧を色分離回路４４
に与える。

たとえばＮ＋１行のＧ信号は４４からマトリツクス回路
４８に入力する。Ｎ＋２行の赤（Ｒ）信号は４４からロ
ーパスフイルタ４５Ａによつて帯域制限されて出力され
る。Ｎ＋２行の青（Ｂ）信号は４４からローパスフイル
タ４５Ｂによつて帯域制限されて出力される。Ｒ信号と
Ｂ信号は４４から１Ｈ遅延器４６Ａ、４６Ｂに入力し、
１Ｈ遅延されたＲＮ信号（第Ｎ行のＲ信号）とＲＮ＋２
信号は加算器４７で加算された後でマトリツクス回路４
８に入力される。同様に１Ｈ遅延器４６Ｂで遅延された
ＢＮ信号とＢＮ＋２信号は加算器４７で加算されてマト
リツクス回路４８に入力される。このようにすれば、Ｙ
＝０．３Ｒ＋０．５９Ｇ＋０．１１Ｂは高い輝度周波数
を持つ。ただし、垂直方向の解像度はすこし低下する。

Ｇ画素（緑）の代わりにＹ画素（輝度）を配置する事に
よつて、垂直解像度は改善される。もちろん、Ｒ．Ｂの
代わりにＹｅ、Ｃｒフイルタを配置する事は周知である
。Ｎ＋２行、Ｎ＋６行を水平方向に１ビツトシフトする
事も可能である。図１９はクレーム２７に開示される色
画素配置を表わす。Ｍ＋１、Ｍ＋３、Ｍ＋５、Ｍ＋７列
はＭ、Ｍ＋２、〜Ｍ＋６列に対して垂直方向に１／２画
素ピツチシフトする。そして１水平走査期間に２画素の
信号電荷が出力される。第Ｍ列、第Ｍ＋２列はＧ画素を
持ち、第Ｍ＋１、第Ｍ＋３列はＧ画素の間にＢ画素とＲ
画素を交互に備える。その結果、１水平走査期間に２画
素行を出力する事によつて画素列のすべてからＧ信号を
出力し、１／４画素列からそれぞれＲ画素信号とＢ画素
信号が得られる。そして２画素行の垂直相函を利用する
にも関らず、画像の歪みは小さい。Ｇの代わりにＹ画素
を使用する事、Ｒ．Ｂ画素の代わりにＹｅ（イエロー）
、シアン（ＣＹ）画素を配置しても良い。Ｙは全緑光を
透過する事が好ましい。図２０はクレーム３２に開示さ
れる本発明の相函２重サンプリング回路の１実施例等価
回路である。５０（Ａ、Ｂ）はリセツトスイツチであり
、出力ダイオード４９（Ａ、Ｂ）の第１接点５５（Ａ、
Ｂ）の電荷を電源Ｖ１に放電する。５５（Ａ、Ｂ）の出
力電圧はアンプ５１（Ａ、Ｂ）を介して結合コンデンサ
５２（Ａ、Ｂ）の第１端に入力する。そして５２（Ａ、
Ｂ）の第２端はクランプ回路５３（Ａ、Ｂ）の第１端に
接続される。そして結合コンデンサ５２（Ａ、Ｂ）の第
２端に直接に、またはアンプを介してサンプリング回路
５４（Ａ、Ｂ）に入力する。図２０の動作が図２１のク
ロツク図によつて説明される。節点５５（Ａ、Ｂ）が５
０（Ａ、Ｂ）がターンオンするＴ１期間の後で、クラン
プ回路５３（Ａ、Ｂ）がターンオンするＴ２期間が終了
する。その後でＣＣＤ５（Ａ、Ｂ）から５５（Ａ、Ｂ）
にＱｓが出力される。その後でサンプリング回路５４（
Ａ、Ｂ）がターンオンする第４期間が設定される。この
ようにすればクロツクノイズφＲ、φＣを除去でき、リ
セツトノイズも低減できる。Ｔ３とＴ４のタイミングを
調節する事によつて、ＣＣＤのクロツクノイズも除去で
きる。サンプリング回路５４（Ａ、Ｂ）の出力電圧Ｖ０
、Ｖ０′はローパスフイルタによつて帯域制限される事
が好ましい。図２２はサンプリング回路の１実施例等価
回路図である。図２３はクレーム２９に開示されるＣＣ
Ｄ構造を表わす１実施例平面図である。画素列を兼ねる
ＶＣＣＤからＱｓを受け取る第１ＴＧ６０にクロツクφ
Ｘが印加される。奇数列の第１ＴＧ６０は第２ＴＧ６１
に隣接し、偶数列の第１ＴＧ６０は共通転送電極６２に
隣接する。そして第２ＴＧ６１と共通転送電極（ＣＴＧ
）６２にクロツク電圧φＹが印加される。第２ＴＧ６１
とＣＴＧ６２の間に第３ＴＧ６３が配置される。上記の
各ＴＧはすべて方向性転送電極であり、ＣＴＧ６２はそ
の下に特に２つのＰ．Ｂ．領域６２Ａ、６２Ｂを持つ。

本実施例において、第３ＴＧは水平ＣＣＤ５Ａの１転送
電極に接続されている。もちろん別々に配線する事は可
能である。水平ＣＣＤ５Ａと５Ｂの構造は基本的に図１
６と同じであるので、その説明は省略される。以下に動
作が説明される。時刻ｔ１にφＸはＶＨになり、第１Ｔ
Ｇ６０は垂直ＣＣＤからＱｓを受け取る。時刻ｔ２にφ
ＹはＶＨ、φＸはＶＬになり、Ｑｓは第１ＴＧ６０の下
から第２ＴＧ６１とＣＴＧ６２の下に転送される。時刻
ｔ３に第２ＴＧとＣＴＧに印加されるクロツク電圧φＹ
はＶＬになり、そして第３ＴＧ６３と水平ＣＣＤの１Ｈ
ＴＧ６４に印加されるクロツク電圧φ２ＨはＶＨになる
。その結果、第２ＴＧ６０の下の電荷ＱＡは第３ＴＧ６
３の下に転送され、そして、ＣＴＧ６２の下の電荷ＱＢ
は１ＨＴＧ６４の下に転送される。時刻ｔ４にクロツク
φＹと第３ＨＴＧ（水平ＣＣＤ５Ｂの）６６に印加され
るクロツクφ２′Ｈは深い電位ＶＨになり、クロツクφ
２ＨはＶＬになる。その結果、第３ＴＧ６３の下のＱＡ
はＣＴＧ６２の下に転送され、第１ＨＴＧ６４の下のＱ
Ｂは水平ＣＣＤ５Ｂの転送電極である第３ＨＴＧ６６の
下に転送される。時刻ｔ５に、クロツクφＹはＶＬにな
り、クロツクφ２ＨはＶＨになり、ＣＴＧ６２の下のＱ
Ａは第１ＨＴＧ６４の下に転送される。そして第１ＨＴ
Ｇ６４の下のＱＡと第３ＨＴＧ６６の下のＱＢは水平転
送される。本発明によれば２画素列の信号電荷ＱＡ、Ｑ
Ｂを交互にＣＴＧ６２を介して、ＨＣＣＤに転送するの
で、第１〜第３ＴＧと水平ＣＣＤの構造は非常に簡単に
なる。そして、第１水平ＣＣＤ５Ａから第２水平ＣＣＤ
５Ｂへの転送も簡単になる。ただし、図２３において、
第２ＨＴＧ６５は下側の第１層ＭＯＳ転送電極であり、
第４ＨＴＧ６７は上側の第２層ＭＯＳ転送電極であるの
で接続する事が好ましい。図２３において第３ＴＧ６３
と第１ＨＴＧ６４を分離する事は可能である。

【図面の簡単な説明】

図１と図２は本発明のＣＣＤセンサのブロツク図である
。図３（Ａ〜Ｆ）と図４（Ａ〜Ｆ）は本発明の１Ｅ／Ｂ
形ＣＣＤセンサの動作図である。図５は図４（Ａ〜Ｆ）
のＶＳＲ２Ａの等価回路図である。図６は図５のＶＳＲ
２Ａの動作図である。図７と図８はバツフア回路の等価回路図である。図９と図１０（Ａ〜Ｈ）は本発明の２Ｅ／Ｂ形ＣＣＤセ
ンサの動作図である。図１１は信号電荷Ｑｓとノイズ電
荷ＱＮを独立に転送する本発明の１Ｅ／Ｂ形ＩＴセンサ
の平面図である。図１２と図１３は本発明の１Ｅ／Ｂ形
ＦＴセンサの平面図である。図１４は独立発明３を説明
するＦＴセンサの断面図である。図１５は図１４の１実
施例平面図である。図１６は隣接する２つの水平ＣＣＤ
を表わす平面図である。図１７は振動する■Ｔセンサの
１実施例色画素配置図である。図１８は図１７の信号を
処理するブロツク回路図である。図１９は本発明のＣＣ
Ｄセンサに好適な１実施例色画素配置図である。図２０
は本発明の２つの水平ＣＣＤを除去する等価回路図であ
る。図２１は図２０のクロツク図である。図２２は図２
０のサンプリング回路の１実施例等価回路図である。図
２３は本発明のＣＣＤセンサの水平ＣＣＤ構造を表わす
１実施例平面図である。特許出願人　田中正一

Claims

【特許請求の範囲】

（１）．画素列を兼ねるか、または画素列の間に配置さ
れる垂直ＣＣＤと、水平ＣＣＤを備える固体イメージセ
ンサにおいて。垂直ＣＣＤは方向性転送電極、または非方向性転送電極
を持ち。すべての方向性転送電極、または奇（偶）数番
目の非方向性電極の下に保持される各電荷群はそれぞれ
独立に垂直転送される事を特徴とする固体イメージセン
サ。
（２）．１個の画素を兼ねるか、または１個の画素に対
応して１個の方向性転送電極が配置される事を特徴とす
る第１項記載の固体イメージセンサ。
（３）．１個の画素を兼ねるか。または１個の画素に対
応して１個の非方向性転送電極が配置される事を特徴と
する第１項記載の固体イメージセンサ。
（４）．１個の画素を兼ねるか、または１個の画素に対
応して２個の非方向性転送電極が配置される事を特徴と
する第１項記載の固体イメージセンサ。
（５）．インタレース方式を採用するＴＶカメラであり
、隣接する２画素行のの信号電荷を独立に、しかも同一
期間に出力する事を特徴とする第１項記載の固体イメー
ジセンサ。
（６）．インタレース方式のＴＶカメラであり、奇フイ
ールドにおいて、垂直ＣＣＤの奇（偶）数番目の非方向
性転送電極の下に蓄積された信号電荷を垂直転送し、偶
数フイールドにおいて、垂直ＣＣＤの偶（奇）数番目の
非方向性転送電極の下に蓄積された信号電荷を垂直転送
する事を特徴とする第３項記載の固体イメージセンサ。
（７）．ノンインタレース方式のＴＶカメラまたは電子
カメラである事を特徴とする第１項記載の固体イメージ
センサ。
（８）．画素列の間に配置された垂直ＣＣＤが１画素行
または混合された２画素行の信号電荷と、ノイズ電荷を
交互に備え。そして上記の信号電荷とノイズ電荷を独立
に出力する事を特徴とする第１項記載の固体イメージセ
ンサ。
（９）．独立に出力された信号電荷信号とノイズ電荷信
号の差信号を検出する事を特徴とする第８項記載の固体
イメージセンサ。
（１０）．独立に転送された複数のノイズ電荷、または
独立に出力された複数のノイズ電荷信号の平均値信号と
信号電荷信号の差信号を検出する事を特徴とする第８項
記載の固体イメージセンサ。
（１１）．ノイズ電荷が小さい時に、１水平走査期間に
２画素行の信号電荷を独立に出力するＴＶカメラである
事を特徴とする第８項記載の固体イメージセンサ。
（１２）．垂直帰線期間に出力される垂直ＣＣＤのノイ
ズ電荷の大きさによつて、２画素行読み出しモードと１
画素行また混合された２画素行＋ノイズ電荷読み出しモ
ードの切替を実施する事を特徴とする第１１項記載の固
体イメージセンサ。
（１３）．画素列の間に配置される垂直ＣＣＤの各電位
井戸は近似的にまたは等価的に各画素に対して垂直方向
に１／２画素ピツチだけシフトする事を特徴とする第９
項記載の固体イメージセンサ。
（１４）．低照度時において、１水平走査期間に１画素
行の信号電荷を出力する事を特徴とする第５項記載の固
体イメージセンサ。
（１５）．垂直ＣＣＤの出力端から注入された空の電位
井戸が２電位井戸ピツチだけ逆方向に垂直転送された後
で、１個の空の電位井戸が垂直ＣＣＤの出力端から再び
注入される事を特徴とする第１項記載の固体イメージセ
ンサ。
（１６）．垂直ＣＣＤの各方向性転送電極は水平方向に
配列されたそれぞれ異なる垂直走査線に接続され、そし
て各垂直走査線は垂直転送用クロツク電圧を発生するシ
フトレジスタのダイナミツクインバータの出力節点によ
つて制御される事を特徴とする第１項記載の固体イメー
ジセンサ。
（１７）．垂直ＣＣＤの各非方向性転送電極は水平方向
に配列されたそれぞれ異なる垂直走査線に接続され、そ
して上記の各垂直走査線は垂直転送用クロツク電圧を発
生するシフトレジスタの半ビツト段である各インバータ
の出力節点によつて制御される事を特徴とする第１項記
載の固体イメージセンサ。
（１８）．複数の、垂直転送用クロツク電圧を発生する
シフトレジスタが配置され、垂直ＣＣＤの奇数番目の転
送電極と偶数番目の転送電極は異なる上記のシフトレジ
スタによつて制御される事を特徴とする第１項記載の固
体イメージセンサ。
（１９）．画素と垂直ＣＣＤの転送電極（ＶＴＧと略称
される。）の間にアドレス転送電極（ＡＴＧと略称され
る。）が配置され、そして垂直ＣＣＤのＶＴＧとＡＴＧ
が水平方向に配列された垂直走査線に接続され、そして
各垂直走査線は垂直転送用クロツク電圧を発生するシフ
トレジスタ（ＶＳＲと略称される。）の出力節点にそれ
ぞれ接続され、そして上記のシフトレジスタに供給する
電圧を変更する事によつて、画素の信号電荷を垂直ＣＣ
Ｄにアドレス転送する事を特徴とする第１項記載の固体
イメージセンサ。
（２０）．画素列の間に垂直ＣＣＤを備えるか、または
画素列を兼ねる垂直ＣＣＤを備えるＴＶカメラまたは電
子カメラであり、すべての画素の信号電荷を垂直ＣＣＤ
によつて垂直転送した後で、光像または固体イメージセ
ンサまたは色フイルタ板を変位し、そして次の撮像を実
施する事を特徴とする第１項記載の固体イメージセンサ
。
（２１）．奇（偶）数画素行は緑系または輝度系画素に
よつて構成され、偶（奇）数画素行は赤系画素と青系画
素を交互に配列して構成され、そして少くとも垂直方向
に関して１画素ピツチ変位する事を特徴とする第２０項
記載の固体イメージセンサ。
（２２）．垂直方向に１画素ピツチ、そして水平方向に
１／２画素ピツチだけ変位する事を特徴とする第２１項
記載の固体イメージセンサ。
（２３）．画素列を兼ねる垂直ＣＣＤを備え、そして垂
直ＣＣＤの信号電荷は１フイールド画像を蓄積するバツ
フアメモリを介さずに水平ＣＣＤに垂直転送される電子
カメラである事を特徴とする第１項記載の固体イメージ
センサ。
（２４）．画素列を兼ねる垂直ＣＣＤを備え、そして垂
直ＣＣＤは異なる複数の色画素を備える事を特徴とする
第１項記載の固体イメージセンサ。
（２５）．画素列を兼ねる垂直ＣＣＤを備え、そして垂
直ＣＣＤの各転送電極は１画素行ごとに水平方向に１／
２画素ピツチだけシフトする事を特徴とする第１項記載
の固体イメージセンサ。
（２６）．画素列を兼ねる、または画素列の間に配置さ
れる垂直ＣＣＤを備え、そして奇（偶）数列の画素は偶
（奇）数列の画素に対して垂直方向に１／２画素ピツチ
だけシフトしている事を特徴とする第１項記載の固体イ
メージセンサ。
（２７）．奇（偶）数列の画素は緑系または輝度系画素
であり、偶（奇）数列の画素は緑系または輝度系画素と
、他の２種類の色画素を交互に配置して構成される事を
特徴とする第２６項記載の固体イメージセンサ。
（２８）．画素列を兼ねる垂直ＣＣＤと、水平ＣＣＤを
備える固体イメージセンサにおいて。奇（偶）数列の垂直ＣＣＤの信号電荷と偶（奇）数列の
垂直ＣＣＤの信号電荷を交互に受け取る共通電位井戸を
備え、上記の共通電位井戸を作る共通転送電極は直接に
または転送電極を介して水平ＣＣＤの特定の転送電極が
作る電位井戸に上記の奇（偶）数列の垂直ＣＣＤの信号
電荷と偶（奇）数列の垂直ＣＣＤの信号電荷を交互に転
送する事を特徴とする固体イメージセンサ。
（２９）．複数の水平ＣＣＤを備え、第１の水平ＣＣＤ
の特定の転送電極が作る電位井戸に転送された奇（偶）
数列の垂直ＣＣＤの信号電荷が第２の水平ＣＣＤに転送
された後で、上記の特定の転送電極が作る電位井戸は偶
（奇）数列の垂直ＣＣＤの信号電荷を受け取る事を特徴
とする第２８項記載の固体イメージセンサ。
（３０）．画素列を兼ねる垂直ＣＣＤと、水平ＣＣＤを
備える固体イメージセンサにおいて。垂直ＣＣＤの隣接する２個の転送電極は同じクロツク電
圧で駆動されて等価的に１個の転送電極を構成し、そし
て上記の２つの転送電極は隣接する２つの垂直ＣＣＤの
間に配置される分離領域の上方で接続される事を特徴と
する第３０項記載の固体イメージセンサ。
（３１）．上記の２つの転送電極の片方は他の転送電極
よりも大きな垂直巾と薄い厚さを持つ事を特徴とする第
３０項記載の固体イメージセンサ。
（３２）．複数の水平ＣＣＤを備える固体イメージセン
サにおいて。水平ＣＣＤの出力端は出力用ダイオードの第１端とリセ
ツトスイツチの第１端と増巾トランジスタのゲート電極
に接続され、そして増巾トランジスタの出力端は電気的
に結合コンデンサの第１端に接続され、そして結合コン
デンサの第２端はクランプ回路の第１端とサンプリング
回路の入力端に電気的に接続され、そして上記のリセツ
トスイツチがターンオフした後で上記のクランプ回路が
ターンオフレ、その後で上記のサンプリングスイツチが
ターンオンする事を特徴とする固体イメージセンサ。
（３３）．水平ＣＣＤの信号電荷が出力用ダイオードの
第１端に転送された後で上記のサンプリング回路はター
ンオンする事を特徴とする第３２項記載の固体イメージ
センサ。