DE4203825C2 - CCD-Bildsensor - Google Patents

CCD-Bildsensor

Info

Publication number
DE4203825C2
DE4203825C2 DE4203825A DE4203825A DE4203825C2 DE 4203825 C2 DE4203825 C2 DE 4203825C2 DE 4203825 A DE4203825 A DE 4203825A DE 4203825 A DE4203825 A DE 4203825A DE 4203825 C2 DE4203825 C2 DE 4203825C2
Authority
DE
Germany
Prior art keywords
vccd
type
areas
odd
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4203825A
Other languages
English (en)
Other versions
DE4203825A1 (de
Inventor
Seo Kyu Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intellectual Ventures II LLC
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4203825A1 publication Critical patent/DE4203825A1/de
Application granted granted Critical
Publication of DE4203825C2 publication Critical patent/DE4203825C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

Die Erfindung betrifft einen CCD-Bildsensor nach dem Oberbegriff des Anspruchs 1. Ein solcher CCD-Bildsensor ist aus der US-PS 4 748 486 bekannt.
Allgemein ist ein CCD (ladungsgekoppeltes Bauelement) ein aktives Bauelement, das unter Steuerung durch Taktimpulse Signalladungen überträgt. CCD's werden typischerweise in Bildverarbeitungseinrichtungen wie etwa einem CCD-Bildsensor eingesetzt.
Die Abtastung eines CCD-Bildsensors erfolgt entweder als Zwischenzeilen- bzw Zeilensprungabtastung oder als Nicht- Zwischenzeilenabtastung.
Bei der Nicht-Zwischenzeilenabtastung ist ein Bild vorgesehen, d. h. ein eine Vielzahl von Feldern enthaltender Rahmen, und die Abtastung auf dem Bildschirm beginnt mit Daten im ersten Eingabefeld, wie Fig. 1A zeigt. In Fig. 1A ist die Anzeige jedes der Felder auf dem Bildschirm in der Eingabereihenfolge mit 1, 2, 3, ... bezeichnet.
Andererseits ist bei der Zwischenzeilenabtastung ein Rahmen vorgesehen, der eine Vielzahl von geraden und eine Vielzahl von ungeraden Feldern enthält, und die Abtastung auf dem Bildschirm beginnt mit Daten im ungeraden Feld, wie Fig. 1B zeigt. In Fig. 1B ist jedes ungerade Feld mit 1 und jedes gerade Feld mit 2 bezeichnet.
Beim Abtasten ohne Zeilensprung ist die Abtastgeschwindigkeit hoch, so daß das tatsächliche Bild eines sich schnell bewegenden Objekts exakt aufgenommen werden kann. Aus diesem Grund kann die Abtastung ohne Zeilensprung bei militärischem Gerät wie etwa einem Flugkörper bzw. Geschoß angewandt werden. Ein Problem, das bei diesem Abtasten ohne Zeilensprung auftritt, ist jedoch, daß das Bild auf dem Bildschirm schwankt.
Bei der Zeilensprung- bzw. Zwischenzeilenabtastung wird der Eindruck von Stabilität des Bildes dadurch erhalten, daß die Abtastgeschwindigkeit niedriger als beim Abtasten ohne Zeilensprung ist, aber ein sich schnell bewegendes Objekt erscheint in Form von zwei Abbildungen. Daher eignet sich die Zwischenzeilenabtastung nicht für militärische Zwecke und wird charakteristisch bei einem Fernsehsendesystem wie dem NTSC- oder dem PAL-System zum Abtasten eines Bildes auf dem Bildschirm eingesetzt.
Ausgehend vom nächstkommenden Stand der Technik nach US 4 748 486 wird der Aufbau eines konventionellen CCD-Bildsensors vom Zwischenzeilenabtast-Typ, der bsp. von der Anmelderin selbst hergestellt und vertrieben wird, unter Bezugnahme auf die Fig. 2A-2D nachstehend beschrieben.
Fig. 2A ist ein Schaltbild des Aufbaus des konventionellen CCD-Bildsensors vom Zwischenzeilenabtast-Typ. Der konven­ tionelle CCD-Bildsensor hat einen n-leitenden horizontalen CCD-Bereich bzw. HCCD-Bereich und eine Vielzahl von n-leiten­ den vertikalen CCD-Bereichen bzw. VCCD-Bereichen, an die jeweils eine Serie von n-leitenden Fotodioden PD gekoppelt ist. Jede der n-leitenden Fotodioden PD ist mit dem n- leitenden VCCD-Bereich so verbunden, daß eine davon ausgegebene Bildsignalladung zum n-leitenden VCCD-Bereich in einer einzigen Richtung übertragen wird. Ferner sind die n- leitenden VCCD-Bereiche mit dem n-leitenden HCCD-Bereich so verbunden, daß die von den Fotodioden PD übertragenen Signalladungen gleichzeitig zum n-leitenden HCCD-Bereich übertragen werden, und zwar aufgrund eines ersten bis vierten VCCD-Taktsignals Vϕ1-Vϕ4, wobei ein Taktsignal jeweils einer Phase entspricht.
Fig. 2B zeigt ein Schaltbild des Aufbaus des konventionellen CCD-Bildsensors von Fig. 2A. Der CCD-Bildsensor umfaßt einen Kanalstoppbereich ST, der zwischen jedem der n-leitenden VCCD- Bereiche und jeder der n-leitenden Fotodioden PD gebildet ist. Ein ungerades Gateelektrodenpaar PG1 ist so gebildet, daß es mit den jeweiligen Transfergates TG1 der n-leitenden Fotodioden PD, die auf einer ungeraden Horizontalzeile liegen, verbunden ist, wobei dem ungeraden Gateelektrodenpaar PG1 das erste und das zweite Taktsignal Vϕ1 und Vϕ2 zugeführt werden. Andererseits ist ein gerades Gateelektrodenpaar PG2 so gebildet, daß es mit jedem der Transfergates TG2 der n- leitenden Fotodioden PD, die auf einer geraden Horizontallinie angeordnet sind, verbunden ist, wobei dem geraden Gateelektro­ denpaar PG2 das dritte und das vierte Taktsignal Vϕ3 und Vϕ4 zugeführt werden.
Die Elektroden der Paare PG1 und PG2 sind durch einen Bereich (nicht gezeigt) eines Isoliermaterials, wie etwa Siliziumoxid, elektrisch voneinander getrennt und können z. B. aus Polysilizium bestehen.
Das ungerade Gateelektrodenpaar PG1 weist eine erste ungerade Gateelektrode PG1a, die unter jeder n-leitenden Fotodiode PD auf der ungeraden Horizontalzeile gebildet ist, und eine zweite ungerade Gateelektrode PG1b auf, die über jeder n- leitenden Fotodiode PD auf der ungeraden Horizontalzeile gebildet ist und mit jedem der Transfergates TG1 der Fotodioden PD auf der ungeraden Horizontalzeile verbunden ist, wobei an die erste ungerade Gateelektrode PG1a das zweite VCCD-Taktsignal Vϕ2 und an die zweite ungerade Gateelektrode PGlb das erste VCCD-Taktsignal Vϕ1 angelegt wird.
Das gerade Gateelektrodenpaar PG2 umfaßt eine erste gerade Gateelektrode PG2a, die unter jeder der n-leitenden Fotodioden PD auf der geraden Horizontalzeile gebildet ist, und eine zweite gerade Gateelektrode PG2b, die über jeder der n- leitenden Fotodioden PD auf der geraden Horizontallinie gebildet und mit jedem der Transfergates TG2 der Fotodioden PD auf der geraden Horizontalzeile verbunden ist, wobei an die erste gerade Gateelektrode PG2a das vierte VCCD-Taktsignal Vϕ4 und an die zweite gerade Gateelektrode PG2b das dritte VCCD- Taktsignal Vϕ3 angelegt wird.
Ferner entsprechen das erste bis vierte VCCD-Taktsignal Vϕ1-Vϕ4 der vier Phasen zwei Feldern, d. h. einem geraden Feld und einem ungeraden Feld. Die Taktsteuerung des n-leitenden VCCD- Bereichs wird nachstehend im einzelnen beschrieben.
Fig. 2C ist ein Schnitt entlang der Linie a-a' von Fig. 2B. Der konventionelle CCD-Bildsensor umfaßt ein n-leitendes Substrat 100 und eine p-leitende Schicht 200, die auf dem n- leitenden Substrat 100 gebildet ist. In der p-leitenden Schicht 200 ist eine Serie von Anordnungen ausgebildet, wobei die n-leitenden Fotodioden PD und die n-leitenden VCCD- Bereiche auf der geraden Horizontalzeile miteinander an einem gewünschten Abstand über den Kanalstoppbereich ST verbunden sind. Jedes der Transfergates TG2 ist zwischen jeweils einer n-leitenden Fotodiode PD und einem n-leitenden VCCD-Bereich gebildet und verbindet beide miteinander. Ferner ist auf der Oberfläche jedes n-leitenden VCCD-Bereichs die zweite gerade Gateelektrode PG2b gebildet, der das dritte VCCD-Taktsignal Vϕ3 zugeführt wird und die mit jedem der Transfergates TG2 der auf der geraden Horizontallinie angeordneten n-leitenden Fotodioden PD verbunden ist.
Dabei besteht die p-leitende Schicht 200 aus zwei verschiedenen Bereichen, und zwar einer flachen p-leitenden Schicht 200a und einer tiefen p-leitenden Schicht 200b, um eine Überlaufdrainspannung zu steuern.
Auf der Oberfläche jeder n-leitenden Fotodiode PD ist allgemein eine p+-leitende Dünnschicht 300 vorgesehen zum Anlegen einer Anfangsvorspannung. In Fig. 2C ist an der Unterseite des Kanalstoppbereichs ST ein Bereich mit p+ bezeichnet.
Fig. 2D zeigt einen Schnitt entlang der Linie b-b' von Fig. 2B. Die p-leitende Schicht 200 ist auf dem n-leitenden Substrat 100 ebenso wie in Fig. 2C geformt. Ebenfalls ist in der p- leitenden Schicht 200 eine Serie von Anordnungen vorgesehen, wobei die n-leitenden Fotodioden PD und die n-leitenden VCCD- Bereiche auf der geraden Horizontalzeile miteinander in einem gewünschten Abstand über den Kanalstoppbereich ST verbunden sind. Ferner ist über der Oberfläche jedes n-leitenden VCCD- Bereichs die erste gerade Gateelektrode PG2a gebildet, an die das vierte VCCD-Taktsignal Vϕ4 angelegt wird.
Ebenso ist auf der Oberfläche jeder n-leitenden Fotodiode PD allgemein die p+-leitende Dünnschicht 300 zum Anlegen einer Anfangsvorspannung gebildet. Dabei besteht die p-leitende Schicht 200 aus der flachen p-leitenden Schicht 200a und der tiefen p-leitenden Schicht 200b zur Steuerung einer Überlaufdrainspannung.
Somit wird das Transfergate TG1 jeder n-leitenden Fotodiode PD, die auf der ungeraden Horizontalzeile angeordnet ist, nur von dem ersten VCCD-Taktsignal Vϕ1 getrieben, das an die zweite ungerade Gateelektrode PG1b angelegt wird, und die Transfergates TG2 der n-leitenden Fotodioden PD auf der geraden Horizontalzeile werden nur von dem dritten VCCD- Taktsignal Vϕ3 getrieben, das an die zweite gerade Gateelektrode PG2b angelegt wird.
Das zweite VCCD-Taktsignal Vϕ2, das an die erste ungerade Gateelektrode PGla angelegt wird, und das vierte VCCD- Taktsignal Vϕ4, das an die erste gerade Gateelektrode PG2a angelegt wird, haben nur die Funktion, Bildsignalladungen in Richtung zum HCCD-Bereich zu übertragen.
Nachstehend wird unter Bezugnahme auf die Fig. 3A-3C der Betrieb des so aufgebauten konventionellen CCD-Bildsensors beschrieben.
Fig. 3A zeigt ein Impulsdiagramm der vier VCCD-Taktsignale Vϕ1-Vϕ4 der vier Phasen, wobei jedes zwei Felder aufweist, und zwar ein gerades und ein ungerades Feld.
Dabei ist in dem ungeraden Feld des ersten VCCD-Taktsignals Vϕ1, das drei Zustandspegel hat und an die zweite ungerade Gateelektrode PG1b angelegt wird, eine Transfergate- Treiberspannung V1 mit hohem Pegel (15 V) enthalten. Ferner enthält das gerade Feld des dritten VCCD-Taktsignals Vϕ3, das an die zweite gerade Gateelektrode PG2b angelegt wird, eine Transfergate-Treiberspannung V2 mit hohem Pegel (15 V).
Wenn die vier VCCD-Taktsignale Vϕ1-Vϕ4 im ungeraden Feld gleichzeitig angelegt werden, werden die Transfergates TG1 der n-leitenden Fotodioden PD auf jeder der ungeraden Horizontalzeilen gleichzeitig von der Transfergate- Treiberspannung V1, die im ersten VCCD-Taktsignal Vϕ1 enthalten ist, eingeschaltet.
Aus diesem Grund werden die von den n-leitenden Fotodioden PD erzeugten Bildsignalladungen zu den n-leitenden VCCD-Bereichen übertragen, und zwar zu Potentialmulden, die unter den zweiten ungeraden Gateelektroden PG1b gebildet sind, wie Fig. 3B zeigt, und dann durch den VCCD-Taktbetrieb in Richtung zum n- leitenden HCCD-Bereich. Die von den n-leitenden Fotodioden PD erzeugten Bildsignalladungen werden vertikal in Richtung zum n-leitenden HCCD-Bereich durch eine Serie von Taktvorgängen übertragen.
Wenn danach die vier VCCD-Taktsignale Vϕ1-Vϕ4 im geraden Feld von Fig. 3A gleichzeitig angelegt werden, werden die Transfergates TG2 der auf jeder der geraden Horizontalzeilen angeordneten n-leitenden Fotodioden PD gleichzeitig von der Transfergate-Treiberspannung V2, die im dritten VCCD- Taktsignal Vϕ3 enthalten ist, eingeschaltet.
Infolgedessen werden die von den n-leitenden Fotodioden PD auf der geraden Horizontalzeile erzeugten Bildsignalladungen zu den n-leitenden VCCD-Bereichen und dann in Richtung des n- leitenden HCCD-Bereichs durch den VCCD-Taktvorgang übertragen, und zwar in gleicher Weise wie im Fall des ungeraden Feldes.
Wie oben ausgeführt, werden daher durch die Vierphasen-VCCD- Taktsignale, d. h. die vier VCCD-Taktsignale Vϕ1-Vϕ4 gemäß Fig. 3A, die Bildsignalladungen von den n-leitenden Fotodioden PD, die in der ungeraden Horizontalzeile angeordnet sind, zuerst sequentiell auf dem Bildschirm durch die n-leitenden VCCD- Bereiche und dann durch den n-leitenden HCCD-Bereich abgetastet, und dann werden die Bildsignalladungen von den n- leitenden Fotodioden PD, die in der geraden Horizontalzeile angeordnet sind, sequentiell auf dem Bildschirm durch die n- leitenden VCCD-Bereiche und dann durch den n-leitenden HCCD- Bereich abgetastet.
Wie eingangs gesagt, wird diese Art der Abtastung des CCD- Bildsensors üblicherweise als Zwischenzeilenabtastung bezeichnet.
Fig. 3C zeigt ein Bildelementformat eines Bildes oder eines Rahmens, wobei das Bild aus Bildelementen besteht, die jeweils mit 1 bzw. 2 bezeichnet sind, wobei jedes Bildelement die Bildsignalladungen von den n-leitenden Fotodioden PD in den ungeraden bzw. geraden Horizontalzeilen gemäß Fig. 2A bezeichnet.
Wie oben gesagt, bietet der konventionelle Bildsensor vom Zwischenzeilenabtast-Typ zwar den Vorteil, daß die Bildsignalladungen durch den Vierphasen-Taktbetrieb mit hoher Geschwindigkeit übertragen werden können.
Der konventionelle CCD-Bildsensor vom Zwischenzeilenabtast-Typ weist jedoch die folgenden Nachteile auf:
Es sind vier Treibertaktsignale für den VCCD-Bereich vorgesehen, wodurch das Treibersystem sehr komplex wird. Ferner sind entsprechend der Zahl der Taktsignale vier Gateelektroden notwendig, um die vier Taktsignale anzulegen, was zu einem komplexen Aufbau des CCD-Bildsensors vom Zwischenzeilenabtast-Typ führt.
Aus der US 4 939 560 ist es bekannt, unterschiedliche Dotierungen im HCCD-Bereich vorzusehen, um Potentialschwellen aufzubauen, die den Ladungstransfer unterstützen.
Es ist daher die Aufgabe der Erfindung, einen CCD-Bildsensor in einer der Zwischenzeilen-Abtasttyp ähnlichen Ausbildung mit einer verbesserten Zeitauflösung bereitzustellen.
Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung wird nachstehend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1A eine schematische Darstellung einer Nicht- Zwischenzeilenabtastung eines CCD-Bildsensors;
Fig. 1B eine schematische Darstellung einer Zwischen­ zeilenabtastung eines CCD-Bildsensors;
Fig. 2A ein Schaltbild, das die Auslegung eines konventionellen CCD-Bildsensors vom Zwischenzeilenabtast-Typ zeigt;
Fig. 2B ein Schaltbild, das den Aufbau des konventionellen CCD-Bildsensors von Fig. 2A zeigt;
Fig. 2C einen Schnitt entlang der Linie a-a' von Fig. 2B;
Fig. 2D einen Schnitt entlang der Linie b-b' von Fig. 2B;
Fig. 3A ein Impulsdiagramm von VCCD-Taktsignalen in dem konventionellen CCD-Bildsensor vom Zwischenzeilenabtast-Typ;
Fig. 3B die Übertragung von Bildsignalladungen entsprechend der Auslegung des konventionellen CCD-Bildsensors von Fig. 2B;
Fig. 3C ein Bildelementformat eines Bildes oder eines Rahmens in dem konventionellen CCD-Bildsensor vom Zwischenzeilenabtast-Typ;
Fig. 4A einen Schaltplan, der den Aufbau eines CCD- Bildsensors vom Zwischenzeilenabtast-Typ gemäß der Erfindung zeigt;
Fig. 4B die Anordnung eines Kanalstoppbereichs in Fig. 4A;
Fig. 4C einen Schnitt entlang der Linie a-a' von Fig. 4A, der außerdem Potentialprofile zeigt;
Fig. 4D einen Schnitt entlang der Linie b-b' von Fig. 4A, der außerdem Potentialprofile zeigt;
Fig. 5A ein Impulsdiagramm eines ersten VCCD-Taktsignals gemäß der Erfindung; und
Fig. 5B ein Impulsdiagramm eines zweiten VCCD-Taktsignals gemäß der Erfindung.
Der Aufbau des CCD-Bildsensors wird zuerst unter Bezugnahme auf die Fig. 4A-4D beschrieben. Der Aufbau des CCD-Bildsensors entspricht teilweise dem Aufbau des bekannten CCD- Bildsensors nach Fig. 2A; gleiche Teile werden somit nicht erneut beschrieben.
Fig. 4A zeigt die Auslegung des Aufbaus des CCD-Bildsensors. Dabei umfaßt der CCD-Bildsensor eine Vielzahl von gleichbeabstandeten n-leitenden Fotodioden PD, die in Vertikal- und Horizontalrichtung in Reihe angeordnet sind, um Signalladungen entsprechend dem einfallenden Licht zu erzeugen. Jede n-leitende Fotodiode PD ist mit einem einer Vielzahl von VCCD-Bereichen verbunden. Jede Gateelektrode PG1 und PG2 ist gleichzeitig mit Transfergateelektroden TG1 und TG2 jeder der Fotodioden PD von ungeraden und geraden Horizontalzeilen verbunden. Ferner sind die n-leitenden VCCD- Bereiche mit einem n-leitenden HCCD-Bereich verbunden, so daß die von den Fotodioden PD übertragenen Signalladungen gleichzeitig zu dem n-leitenden HCCD-Bereich übertragen werden, der dann die Signalladungen von den VCCD-Bereichen zu einer Endstufe überträgt. Andererseits ist eine eine Potentialschwelle bildende "Sperrschicht" BL an einem Teil jedes VCCD-Bereichs, der einer Grenze mit jeder der Gateelektroden PG1 und PG2 entspricht, gebildet.
Ferner hat der CCD-Bildsensor Kanalstoppbereiche ST, um die Fotodioden PD elektrisch voneinander zu trennen.
Jede Gateelektrode PG1 und PG2 ist über dem Kanalstoppbereich ST, den Transfergateelektroden TG1 und TG2 der Fotodiode PD und dem VCCD-Bereich gebildet. Das Material für die Gate­ elektroden PG1 und PG2 sowie die Transfergateelektroden TG1 und TG2 kann Polysilizium sein.
Fig. 4B zeigt die Anordnung des Kanalstoppbereichs ST in Fig. 4A.
Fig. 4C zeigt zusätzlich zu Potentialprofilen einen Schnitt entlang der Linie a-a' in Fig. 4A. Dabei ist auf einem n- leitenden Substrat 300 eine p-leitende Schicht 400 geformt, auf der wiederum der n-leitende VCCD-Bereich 500 und die n- leitende Sperrschicht 600 gebildet sind. Eine Gate- Isolationsschicht 700 ist auf dem n-leitenden VCCD-Bereich 500 und der n-leitenden Sperrschicht 600 gebildet. Auf der Gate- Isolationsschicht 700 sind wiederholt Paare von gleichbeab­ standeten ungeraden Gateelektroden 800a und geraden Gateelektroden 800b jeweils entsprechend einer n-leitenden Sperrschicht 600 bzw. einem n-leitenden VCCD-Bereich 500 gebildet.
Der ungeraden Gateelektrode 800a wird ein erstes VCCD- Taktsignal Vϕ1 zugeführt, und der geraden Gateelektrode 800b wird ein zweites VCCD-Taktsignal Vϕ2 zugeführt. Wenn daher das erste VCCD-Taktsignal Vϕ1 niedrig ist, während gleichzeitig das zweite VCCD-Taktsignal Vϕ2 hoch ist, wird in dem n- leitenden VCCD-Bereich 500 unter der geraden Gateelektrode 800b ein tiefer Potentialbereich gebildet, wie Fig. 4C zeigt. Infolgedessen werden die Signalladungen von den n-leitenden Fotodioden PD in dem tiefen Potentialbereich im VCCD-Bereich 500 unter der geraden Gateelektrode 800b gesammelt.
Andererseits hat die n-leitende Sperrschicht 600 eine niedrigere Konzentration als der n-leitende VCCD-Bereich 500, um eine hohe Potentialschwelle zu bilden. Alternativ kann eine p-leitende Sperrschicht verwendet werden, deren Konzentration höher als die des n-leitenden VCCD-Bereichs 500 ist, um eine hohe Potentialschwelle zu bilden.
Fig. 4D zeigt zusätzlich zu Potentialprofilen einen Schnitt entlang der Linie b-b' von Fig. 4A. Dabei ist auf dem n- leitenden Substrat 300 die p-leitende Schicht 400 gebildet, auf der eine Vielzahl von gleichbeabstandeten n-leitenden Fotodioden 900 gebildet ist. Der n-leitende VCCD-Bereich 500 ist zwischen den n-leitenden Fotodioden 900 gebildet, so daß er mit den n-leitenden Fotodioden 900 über p+-leitende Kanalstoppbereiche 1000 verbunden ist.
Auf der n-leitenden Fotodiode 900 ist eine p+-leitende Dünnschicht 1100 zum Anlegen einer Anfangsvorspannung geformt. Die Gate-Isolationsschicht 700 ist über dem p+-leitenden Kanalstoppbereich 1000, dem n-leitenden VCCD-Bereich 500 und der p+-leitenden Dünnschicht 1100 gebildet. Ferner ist die ungerade Gateelektrode 800a auf Teilen der Gate-Isolations­ schicht 700 über dem p+-Kanalstoppbereich 1000 und dem n- leitenden VCCD-Bereich 500 gebildet.
Wenn daher das erste VCCD-Taktsignal Vϕ1 hoch und gleichzeitig das zweite VCCD-Taktsignal Vϕ2 niedrig ist, wenn also eine Transfergatetreiberspannung mit H-Pegel an die ungerade Gateelektrode 800a angelegt wird, wird im n-leitenden VCCD- Bereich 500 ein tiefes Potential unter der ungeraden Gateelektrode 800a gebildet, wie Fig. 4D zeigt. Infolgedessen werden die Signalladungen von beiden n-leitenden Fotodioden 900 zu dem tiefen Potential im VCCD-Bereich 500 unter der ungeraden Gateelektrode 800a übertragen.
Unter Bezugnahme auf die Fig. 5A und 5B wird nun der Betrieb des so aufgebauten CCD-Bildsensors im einzelnen beschrieben.
Die Fig. 5A und 5B zeigen Impulsdiagramme des ersten bzw. des zweiten VCCD-Taktsignals Vϕ1 bzw. Vϕ2, die jeweils drei Zustände haben können. Wenn in dem ungeraden Feld der Fig. 5A und 5B das erste bzw. das zweite VCCD-Taktsignal Vϕ1 bzw. Vϕ2 an die ungeraden bzw. geraden Gateelektroden 800a und 800b gleichzeitig angelegt werden, werden die Signalladungen, die von den n-leitenden Fotodioden 900 auf einer ungeraden Horizontallinie und einer geraden Horizontallinie unter der ungeraden Gateelektrode 800a erzeugt werden, zum n-leitenden VCCD-Bereich 500 unter der ungeraden Gateelektrode 800a von einer im ersten VCCD-Taktsignal Vϕ1 enthaltenen Treiberspan­ nung V1 für die Transfergateelektroden TG1 bzw. TG2 übertragen.
Beim Anlegen der Treiberspannung V1 für die Transfergate­ elektroden TG1 und TG2 an die ungerade Gateelektrode 800a werden also die Transfergateelektroden TG1 und TG2 eingeschaltet, und dann bildet sich ein tiefes Potential in dem n-leitenden VCCD-Bereich 500 unter der ungeraden Gateelektrode 800a aus, wie Fig. 4D zeigt. Infolgedessen werden die Signalladungen von beiden n-leitenden Fotodioden 900 auf einer ungeraden und einer geraden Horizontalzeile, deren Transfergateelektroden TG1 und TG2 mit der ungeraden Gateelektrode 800a gekoppelt sind, gleichzeitig zu dem tiefen Potential im VCCD-Bereich 500 unter der ungeraden Gateelektrode 800a übertragen.
Wie oben gesagt, können die in dem tiefen Potential im VCCD-Bereich 500 unter der ungeraden Gateelektrode 800a kombinierten Signalladungen sich nicht mit den Signalladungen mischen, die von den verschiedenen Gateelektroden, d. h. den verschiedenen ungeraden Gateelektroden 800a und geraden Gateelektroden 800b, übertragen werden, weil die Sperrschicht 600 an einem Teil jedes der VCCD-Bereiche gebildet ist, der einer Grenze mit jeder der Gateelektroden PG entspricht. Die in dem tiefen Potential im VCCD-Bereich 500 unter der ungeraden Gateelektrode 800a zusammengefaßten Signalladungen werden zum HCCD-Bereich von Fig. 2A von den ersten und zweiten VCCD-Taktsignalen Vϕ1 und Vϕ2 bis zur Beendigung des ungeraden Feldes übertragen.
Wenn dann in dem geraden Feld der Fig. 5A und 5B eine im zweiten VCCD-Taktsignal Vϕ2 enthaltene Treiberspannung V2 für die Transfergateelektroden TG1 und TG2 gleichzeitig an diese Transfergateelektroden über die gerade Gateelektrode 800b angelegt wird, werden die Signalladungen, die von den beiden n-leitenden Fotodioden 900 auf einer ungeraden Horizontalzeile und einer geraden Horizontalzeile unter der geraden Gate­ elektrode 800b erzeugt werden, zum n-leitenden VCCD-Bereich 500 unter der geraden Gateelektrode 800b übertragen.
Beim Anlegen der Treiberspannung V2 für die Transfergate­ elektroden TG1 und TG2 an die gerade Gateelektrode 800b werden also die Transfergateelektroden TG1 und TG2 eingeschaltet, und dann bildet sich ein tiefes Potential in dem n-leitenden VCCD- Bereich 500 unter der geraden Gateelektrode 800b aus, wie Fig. 4C zeigt. Infolgedessen werden die Signalladungen von beiden n-leitenden Fotodioden 900 auf einer ungeraden und einer geraden Horizontallinie, deren Transfergateelektroden TG1 und TG2 mit der geraden Gateelektrode 800b verbunden sind, gleichzeitig zu dem tiefen Potential im VCCD-Bereich 500 unter der geraden Gateelektrode 800b übertragen.
Die in dem tiefen Potential im VCCD-Bereich 500 unter der geraden Gateelektrode 800b kombinierten Signalladungen werden zum HCCD-Bereich gemäß Fig. 2A durch das erste und das zweite VCCD-Taktsignal Vϕ1 und Vϕ2 bei Beendigung des geraden Feldes in gleicher Weise wie im Fall der ungeraden Gateelektrode 800a übertragen. Dabei können sich die in dem tiefen Potential im VCCD-Bereich 500 unter der geraden Gateelektrode 800b kombinierten Signalladungen nicht mit den Signalladungen vermischen, die von den verschiedenen Gateelektroden, d. h. von den verschiedenen geraden Gateelektroden 800b und ungeraden Gateelektroden 800a, übertragen werden, und zwar aufgrund der Potentialschwelle der Sperrschicht 600.
Wie oben beschrieben, bietet der CCD-Bildsensor gemäß der Erfindung die folgenden Vorteile:
Erstens kann die Zahl der Gateelektroden von vier beim Stand der Technik auf zwei verringert werden, was eine Vereinfachung des Schaltungsaufbaus und des Herstellungsverfahrens bedeutet.
Zweitens ermöglicht die Verringerung der Zahl der Gateelektroden eine Vereinfachung des Treibersystems.
Drittens werden in einem Fall, in dem die auf den ungeraden und geraden Horizontalzeilen angeordneten Fotodioden jeweils mit typischen Farbfiltern ausgebildet sind, verschiedene Farbartsignale, die von den Fotodioden auf den ungeraden und geraden Horizontalzeilen ausgegeben werden, gesammelt zur Bildung eines neuen Farbartsignals, und dann wird ein neues Farbartsignal zum HCCD-Bereich übertragen, ohne daß eine zusätzliche Einrichtung zum Mischen der von den Fotodioden ausgegebenen Farbartsignale benötigt wird.

Claims (3)

1. CCD-Bildsensor, mit
in Reihen und Spalten angeordneten fotoempfindlichen Bereichen (PD; 900), wie Fotosensoren,
zwischen den Spalten der fotoempfindlichen Bereiche (PD; 900) angeordneten, spaltenförmig aneinandergereihten VCCD- Bereichen, wobei jede Spalte von VCCD-Bereichen auf der einen Seite von Kanaltrennbereichen (ST; 1000) begrenzt wird und auf der anderen Seite mit Bereichen für den Ladungsübergang von den fotoempfindlichen Bereichen (PD; 900) zu den VCCD- Bereichen in Verbindung steht,
Gateelektroden (PG; 800) für die VCCD-Bereiche, und
zu den Gateelektroden (PG; 800) benachbarte Transfergate­ elektroden (TG) für die Bereiche für den Ladungsübergang,
dadurch gekennzeichnet,
daß jeder VCCD-Bereich aus zwei Teilbereichen (500, 600) besteht, zur Bildung einer in Ladungsverschieberichtung abnehmenden Potentialschwelle, und
daß jede Transfergateelektrode (TG1, TG2) gleichzeitig mit zwei in Spaltenrichtung benachbarten fotoempfindlichen Bereichen (PD1, PD2; 900) zu deren gleichzeitigem Auslesen verbunden ist.
2. CCD-Bildsensor nach Anspruch 1, dadurch gekennzeichnet, daß der erste Teilbereich der VCCD-Bereiche (BL; 600) vom gleichen Leitfähigkeitstyp wie der zweite Teilbereich (500) der VCCD-Bereiche ausgebildet ist und eine geringere Dotierung aufweist.
3. CCD-Bildsensor nach Anspruch 1, dadurch gekennzeichnet, daß der erste Teilbereich der VCCD-Bereiche (BL; 600) mit einem anderen Leitfähigkeitstyp als der zweite Teilbereich (500) der VCCD-Bereiche ausgebildet ist und eine höhere Dotierung aufweist.
DE4203825A 1991-02-12 1992-02-10 CCD-Bildsensor Expired - Lifetime DE4203825C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910002373A KR940004273B1 (ko) 1991-02-12 1991-02-12 이상 수직 ccd 구조

Publications (2)

Publication Number Publication Date
DE4203825A1 DE4203825A1 (de) 1992-08-13
DE4203825C2 true DE4203825C2 (de) 2000-02-24

Family

ID=19311056

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4203825A Expired - Lifetime DE4203825C2 (de) 1991-02-12 1992-02-10 CCD-Bildsensor

Country Status (3)

Country Link
JP (1) JP2592193B2 (de)
KR (1) KR940004273B1 (de)
DE (1) DE4203825C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4329838B4 (de) * 1993-09-03 2005-09-22 Hynix Semiconductor Inc., Ichon Festkörper-Bildsensor
DE4329837B4 (de) * 1993-09-03 2005-12-29 Magnachip Semiconductor, Ltd. Verfahren zum Herstellen eines Silizium-Halbleiterbauelements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748486A (en) * 1984-08-27 1988-05-31 Sharp Kabushiki Kaisha Solid-state image sensor
US4939560A (en) * 1986-11-10 1990-07-03 Sony Corporation Charge transfer device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55163960A (en) * 1979-06-08 1980-12-20 Nec Corp Electric charge transfer pickup unit
JPS58200574A (ja) * 1982-05-18 1983-11-22 Matsushita Electric Ind Co Ltd 固体撮像装置
JPS61114663A (ja) * 1984-11-09 1986-06-02 Sharp Corp 固体撮像装置
JPH01241161A (ja) * 1988-03-23 1989-09-26 Hitachi Ltd 固体撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748486A (en) * 1984-08-27 1988-05-31 Sharp Kabushiki Kaisha Solid-state image sensor
US4939560A (en) * 1986-11-10 1990-07-03 Sony Corporation Charge transfer device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"IEEE Transactions on Electron Devices" 36 (1989) 46-53 *

Also Published As

Publication number Publication date
DE4203825A1 (de) 1992-08-13
KR920017280A (ko) 1992-09-26
KR940004273B1 (ko) 1994-05-19
JP2592193B2 (ja) 1997-03-19
JPH07170459A (ja) 1995-07-04

Similar Documents

Publication Publication Date Title
DE3752305T2 (de) Elektronischer Verschluss für elektronische Kamera
DE2533405C3 (de) Verfahren zum verschachtelten Auslesen einer Ladungsspeicheranordnung
DE3446374C2 (de)
DE69318455T2 (de) Festkörperbildaufnahmevorrichtung
DE69932898T2 (de) Aktiver Pixelsensor mit zwischen benachbarten Pixelreihen gemeinsam genutzten Steuerbussen
DE2533404C3 (de) Verfahren und Einrichtung zum Verschachteln zweier aufeinanderfolgender Teilbilder eines Ladungsmusters
DE60128991T2 (de) Ladungsübertragungsvorrichtung und Ansteuerungsverfahren dazu
DE69115584T2 (de) Selektiver betrieb einer zwischenzeilig übertragenden ccd-bildsensorvorrichtung in verschachtelten und nichtverschachtelten moden
DE68915930T2 (de) CCD-Bildsensor mit vertikaler Überlauf-Senke.
DE2842346C2 (de) CCD und Verfahren zum Betreiben eines solchen im Zwischenspaltenprinzip
DE2602800B2 (de) Festkörper-Bildsensor
DE3530222A1 (de) Ladungsuebertragungs-bildaufnahmevorrichtung des zwischenzeilen-typs
DE4115227B4 (de) CCD-Bildwandler mit vier Taktsignalen
DE3408344C2 (de) Verfahren zur Vorspannung der Gateelektroden eines Ladungsübertragungselementes und Vorrichtung zur Durchführung des Verfahrens
DE4133748A1 (de) Ladungsgekoppelter (ccd) bildsensor
DE3335681C2 (de) Bildaufnahmeeinrichtung mit einem CCD-Bildfühler
DE3506066A1 (de) Festkoerper-abbildungsvorrichtung
DE69119624T2 (de) Festkörperbildabtaster
DE3645044C2 (de)
DE2248423A1 (de) Ladungsuebertragungsschaltung
DE2634312A1 (de) Ladungsuebertragvorrichtung auf halbleiterbasis
DE4203825C2 (de) CCD-Bildsensor
DE69332769T2 (de) Verfahren zur Steuerung eines Festkörper-Bildsensors
DE4226828B4 (de) CCD Bildsensor
DE69226120T2 (de) CCD-Bildsensor mit Zwischenzeilen-Restübertragung (FIT-CCD)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8327 Change in the person/name/address of the patent owner

Owner name: CROSSTEK CAPITAL, LLC, WILMINGTON, DEL., US

R071 Expiry of right
R071 Expiry of right