DE4115227A1

DE4115227A1 - Ccd-bildwandler

Info

Publication number: DE4115227A1
Application number: DE4115227A
Authority: DE
Inventors: Sung Min Lee
Original assignee: Goldstar Electron Co Ltd
Current assignee: Intellectual Ventures II LLC
Priority date: 1990-05-11
Filing date: 1991-05-10
Publication date: 1992-04-30
Anticipated expiration: 2011-05-11
Also published as: FR2662853B1; GB2244863A; FR2662853A1; US5280186A; DE4115227B4; GB9110088D0; GB2244863B; JPH05344425A; KR910021121A; KR930002818B1; JP2524434B2; NL9100826A

Description

Die Erfindung betrifft einen CCD-Bildwandler mit einer ver besserten Bildauflösung.

CCDs, d. h. ladungsgekoppelte Bauelemente, werden hauptsäch lich zur Erzeugung von Festkörper- oder CCD-Bildwandlern verwendet.

Ein Festkörperbildwandler besteht aus einem Halbleiter, wie Silizium, auf dem mehrere Photodetektoren und Bildabtaster angeordnet sind, und der mit einem geeigneten Photodetektor eine Bildwandlung vom sichtbaren bis zum infraroten Bereich ausführen kann.

Grundsätzlich wurden bisher Metall-Oxid-Halbleiter (MOS)- Schalter oder CCD als Abtaster für Festkörperbildwandler verwendet.

Bei einem MOS-Schalter tritt das Problem auf, daß er nicht zum Feststellen schwacher Signale, in denen ein hohes Sig nal/Rausch-Verhältnis erforderlich ist, verwendet werden kann, da die Rauschspitze, die während des Betriebs des MOS- Schalters auftritt, zur Absenkung des Signal/Rauschverhält nisses führt. Daher werden MOS-Schalter jetzt selten verwen det.

Der CCD erlaubt die Verwendung jedes Photoleitertypes genau so wie der MOS-Schalter. Wenn der CCD als Bildabtaster ver wendet wird, wird bevorzugt, den CCD-Teil, insbesondere ver tikale ladungsgekoppelte Bauelemente (VCCD), so zu konstru ieren, daß seine Oberfläche so klein als möglich ist, um mehr effektive Oberfläche für den Photodetektor zur Verfü gung zu haben. Das ist besonders bedeutend, wenn eine Über lappung verwendet wird, bei der das CCD zwischen den Photo detektoren angeordnet ist.

Als Photodetektoren werden gewöhnlich PN-Übergänge, Metall- Isolator-Halbleiter (MIS)-Strukturen, Schottky-Übergänge und ähnliches verwendet.

Die Bildabtastung unter Verwendung eines CCD als Bildabta ster weist überlappende und nicht-überlappende Ausführungs formen auf. In der nicht-überlappenden Ausführungsform be steht ein Rahmen aus mehreren Feldern, und die Daten des Eingangsfelds werden in der Reihenfolge, in der sie eingege ben werden, auf den Bildschirm übertragen, wie in Fig. 3a dargestellt ist.

Die Zahlen 1, 2, 3 ... in Fig. 3a stellen dar, daß die abge tasteten Felder entsprechend ihrer Eingabeordnung abgebildet werden.

In der Überlappungsausführungsform besteht ein Rahmen aus geradzahligen und ungeradzahligen Feldern, und zuerst werden die Daten der ungeradzahligen Felder und dann die Daten der geradzahligen Felder abwechselnd auf den Schirm übertragen.

In Fig. 3b stellen die Zahlen 1 und 2 entsprechende ungerad zahlige und geradzahlige Felder dar.

Die nicht-überlappende Ausführungsform kann infolge einer hohen Bildabtastgeschwindigkeit das genaue aktuelle Bild eines sich bewegenden Objekts erhalten, so daß es für mili tärische Einrichtungen, z. B. für Raketen oder Marschflugkör per verwendet wird. Ihr Nachteil ist das Schwingen des Bil des.

Die Überlappungsausführungsform kann ein stabiles Bild zur Verfügung stellen, da die Bildabtastgeschwindigkeit im Ver gleich zur nicht-überlappenden Ausführungsform niedrig ist. Jedoch wird das sich schnell bewegende Objekt in zwei Bil dern abgebildet. Diese Ausführungsform ist daher für militä rische Zwecke nicht geeignet, sondern wird für das Fernsehen nach dem NTSC- oder PAL-System verwendet.

Im folgenden wird der Aufbau des erwähnten konventionellen CCD-Bildwandlers in der die Überlappungsausführungsform mit Bezug auf die Fig. 4a bis 4e beschrieben.

Im folgenden wird die ungeradzahlige horizontale Zeile, in der die Photodioden PD angeordnet sind, als ungerade hori zontale Zeile und die geradzahlige horizontale Zeile als ge rade horizontale Zeile bezeichnet.

Fig. 4a zeigt ein Blockdiagramm eines CCD-Bildwandlers in der konventionellen Überlappungsausführungsform. Jede Photo diode PD ist aufeinanderfolgend mit dem entsprechenden VCCD- Bereich VCCD verbunden, wobei jede Photodiode PD mit dem VCCD-Bereich auf solche Weise verbunden ist, daß die Aus gangsbildsignalladung zum VCCD nur in einer Richtung über tragen werden kann, während jeder VCCD-Bereich VCCD mit dem HCCD-Bereich HCCD derart verbunden ist, daß die Signalladun gen, die aus jeder Photodiode PD herauskommen, zum HCCD-Be reich HCCD über die ersten bis vierten VCCD-Taktsignale VΦ₁- VΦ₄ übertragen werden können, die aus vier Phasen bestehen.

Fig. 4b zeigt einen Grundriß (Layout) des CCD-Bildwandlers entsprechend der Struktur von Fig. 4a. Zwischen dem VCCD-Be reich VCCD und der Photodiode PD ist ein Kanalstopperbereich ST ausgebildet. Die ungerade Gate-Elektrode PG₁, an die die ersten und zweiten VCCD-Taktsignale VΦ₁, VΦ₂ angelegt wer den, ist über dem VCCD-Bereich VCCD bis zum Kanalstopperbe reich ST ausgebildet, so daß die ungerade Gate-Elektrode PG₁ mit dem entsprechenden Übertragungsgate TG₁ der Photodiode PD verbunden werden kann, die in der ungeraden horizontalen Zeile angeordnet ist, während die gerade Gateelektrode PG₂, an die die dritten und vierten VCCD-Taktsignale VΦ₃, VΦ₄ an gelegt werden, darüber von dem Kanalstopperbereich ST über den VCCD-Bereich VCCD bis zur Photodiode PD ausgebildet ist, so daß die gerade Gateelektrode PG₂ mit dem entsprechenden Übertragungsgate TG₂ der Photodiode PD verbunden werden kann, die in der geraden horizontalen Zeile angeordnet ist.

Eine beliebige Zahl von ungeraden Gates PG₁ und geraden Ga tes PG₂ können auf dieselbe Weise nacheinander ausgebildet werden. Sie werden voneinander durch ein isolierendes Mate rial, das in der Figur nicht dargestellt ist, getrennt. Als Material für die Übertragungsgates TG₁, TG₂ und die ungera den und geraden Gateelektroden PG₁, PG₂ wird Polysilizium verwendet.

Die ungerade Gateelektrode PG₁ besteht aus der ersten unge raden Gateelektrode PG_1a, die unter der Photodiode PD in der ungeraden horizontalen Zeile ausgebildet ist und an die das zweite VCCD-Taktsignal VΦ₂ angelegt wird, und aus der zwei ten ungeraden Gateelektrode PG_1b, die in dem oberen Bereich der Photodiode PD in der ungeraden horizontalen Zeile ausge bildet ist, an die das erste VCCD-Taktsignal VΦ₁ angelegt wird, und die mit dem Übertragungsgate TG₁ der Photodiode PD verbunden ist, die in der ungeraden horizontalen Zeile aus gebildet ist.

Die gerade Gateelektrode PG₂ besteht aus der ersten geraden Gateelektrode PG_2a, die unter der Photodiode PD in der gera den horizontalen Zeile ausgebildet ist und an die das vierte VCCD-Taktsignal VΦ₄ angelegt wird, und aus der zweiten gera den Gateelektrode PG_2b, die in dem oberen Bereich der Photo diode PD in der geraden horizontalen Zeile ausgebildet ist, an die das dritte VCCD-Taktsignal VΦ₃ angelegt wird, und die mit dem Übertragungsgate TG₂ der Photodiode PD verbunden ist, die in der geraden horizontalen Zeile ausgebildet ist.

Die ersten bis vierten VCCD-Taktsignale VΦ₁-VΦ₄, die vier Phasen besitzen, bestehen aus geradzahligen und ungeradzah ligen Feldern. Das Takten des VCCD soll im folgenden näher beschrieben werden.

Fig. 4c zeigt einen Querschnitt längs der Linie a-a′ von Fig. 4b. Eine p-Typ-Wanne 200 ist auf dem n-Typ-Substrat 100 ausgebildet, eine n-Typ-Photodiode PD und ein n-Typ-VCCD-Be reich VCCD, die in der ungeraden horizontalen Zeile ausge bildet sind, sind nacheinander, voneinander durch einen Ab stand des Kanalstopperbereichs ST getrennt, angeordnet, ein Übertragungsgate TG₁ zur Verbindung der Photodiode PD und des VCCD-Bereichs VCCD ist in dem oberen Bereich des Raumes, durch den die Photodiode PD und der VCCD-Bereich VCCD von einander getrennt sind, ausgebildet, und im oberen Bereich der Oberfläche des VCCD-Bereichs VCCD ist die zweite unge rade Gateelektrode PG_1b der ungeraden Gateelektrode PG₁, an die das zweite VCCD-Taktsignal VΦ₂ angelegt wird, mit dem entsprechenden Übertragungsgate TG₁ der Photodiode PD in der ungeraden horizontalen Zeile verbunden.

Die p-Typ-Wanne 200 besteht aus flachen p-Typ-Wannen 200a und tiefen p-Typ-Wannen 200b, um die Überlauf-Drain-Spannung OFD zu steuern.

Auf der Oberfläche der Photodiode PD wird gewöhnlich ein dünner p⁺-Typfilm 300 zum Anlegen der Initialspannung ausge bildet. Die Bezeichnung p⁺ unter dem Kanalstopperbereich ST stellt die Beeinflussung des Leitungstyps durch das Kanal stopperion dar.

Fig. 4d zeigt einen Querschnitt längs der Linie b-b′ in Fig. 4b. In Fig. 4d ist eine p-Typ-Wanne 200 auf einem n-Typ-Sub strat 100 ausgebildet, und eine n-Typ-Photodiode PD und ein n-Typ-VCCD-Bereich VCCD in der ungeraden horizontalen Zeile sind aufeinanderfolgend, voneinander durch einen Abstand des Kanalstopperbereichs getrennt, angeordnet, und die erste un gerade Gateelektrode PG_1a der ungerade Gateelektrode PG₁, an die das vierte VCCD-Taktsignal VΦ₄ angelegt wird, ist in dem oberen Bereich der Oberfläche des VCCD-Bereichs VCCD ausge bildet.

In Fig. 4d ist ähnlich zu Fig. 4c ein konventioneller dünner p⁺-Typ-Film 300 auf der Oberfläche der Photodiode PD ausge bildet, und die Bezeichnung p⁺ unterhalb des Kanalstopperbe reichs ST stellt die Beeinflussung des Leitungstyps durch das Kanalstopperion dar. Die p-Typ-Wanne 200 besteht aus flachen p-Typ-Wannen 200a und tiefen p-Typ-Wannen 200b, um die OFD-Spannung zu steuern.

Dementsprechend kann das Übertragungsgate TG₁ der Photodiode PD, das in der ungeraden horizontalen Zeile ausgebildet ist, nur durch das erste VCCD-Taktsignal VΦ₁ betrieben werden, das an die zweite ungerade Gateelektrode PG_1b der ungeraden Gateelektrode PG₁ angelegt ist. Ferner kann das Übertra gungsgate TG₂ der Photodiode PD, das in der geraden horizon talen Zeile ausgebildet ist, nur durch das dritte VCCD-Takt signal VΦ₃ gesteuert werden, das an die zweite gerade Gate elektrode PG_2b der geraden Gateelektrode PG₂ angelegt wird.

Das zweite VCCD-Taktsignal VΦ₂, das an die erste ungerade Gateelektrode PG_1a der ungeraden Gateelektrode PG₁ angelegt ist, und das vierte VCCD-Taktsignal VΦ₄, das an die erste gerade Gateelektrode PG_2a der geraden Gateelektrode PG₂ an gelegt ist, haben die Funktion, die Bildsignalladungen, die aus den Photodioden PD kommen, die in den ungeraden und ge raden horizontalen Zeilen ausgebildet sind, zu einem HCCD (horizontales ladungsgekoppeltes Bauelement) zu verschieben.

Im folgenden wird der Betrieb des konventionellen CCD-Bild wandlers mit Bezug auf Fig. 5a beschrieben, die ein Zeitdia gramm der ersten bis vierten VCCD-Taktsignale VΦ₁-VΦ₄, die vier Phasen aufweisen, darstellt.

Jedes Taktsignal besteht aus zwei Feldern, d. h. einem unge raden und einem geraden Feld.

In dem ungeraden Feld wird eine Übertragungsgate-Steuerspan nung V₁ mit einem hohen Spannungsniveau (15 V) in das erste VCCD-Taktsignal V_Φ₁ überführt, das an die zweite ungerade Gateelektrode PG_1b der ungeraden Gateelektrode PG₁ angelegt wird.

In dem geraden Feld wird eine Übertragungsgate-Steuerspan nung V₂ mit einem hohen Spannungsniveau (15 V) in das dritte VCCD-Taktsignal VΦ₃ überführt, das an die zweite gerade Elektrode PG_2b der geraden Gateelektrode PG₂ angelegt wird.

Wenn in dem ungeraden Feld die ersten bis vierten VCCD-Takt signale VΦ₁-VΦ₄ gleichzeitig angelegt werden, werden zunächst die Übertragungsgates TG₁ der Photodioden PD, die in jeder ungeraden horizontalen Zeile ausgebildet sind, gleichzeitig durch die Übertragungsgate-Steuerspannung V₁, die in das erste VCCD-Taktsignal VΦ₁ überführt wird, einge schaltet.

Dementsprechend wird eine Bildsignalladung, die in der Pho todiode PD erzeugt wurde, zu dem VCCD-Bereich übertragen, von dem sie wiederum zu dem HCCD-Bereich durch die Taktope ration des VCCD bewegt wird.

Fig. 5b zeigt ein Impulswellenformdiagramm der angelegten ersten bis vierten Taktsignale VΦ₁-VΦ₄ in dem Einheitsab schnitt K von Fig. 5a.

Die Bildsignalladung, die aus der Photodiode PD kommt, wird durch serielle Taktoperationen, wie in Fig. 3(b) dargestellt wird, in einer vertikalen Richtung zu dem HCCD-Bereich HCCD bewegt.

Das zweite VCCD-Taktsignal VΦ₂, das über die erste ungerade Gateelektrode PG_1a der ungeraden Gateelektrode PG₁, die unter der ungeraden horizontalen Zeile ausgebildet ist, an gelegt ist, hat die Funktion, die Bildsignalladung, die aus der Photodiode PD kommt, in der ungeraden horizontalen Zeile mittels des ersten VCCD-Taktsignals VΦ₁ zu dem HCCD-Bereich HCCD zu verschieben.

In dem geraden Feld von Fig. 5a werden, wenn die ersten bis vierten Taktsignale VΦ₁-VΦ₄ gleichzeitig angelegt werden, die Übertragungsgates TG₂ der Photodioden PD, die in jeder geraden horizontalen Zeile ausgebildet sind, durch die Über tragungsgate-Steuerschaltung V₂, die in das dritte VCCD- Taktsignal VΦ₃ überführt wird, eingeschaltet.

Dementsprechend wird eine Bildsignalladung, die in der Pho todiode PD in der geraden horizontalen Zeile erzeugt wurde, in vertikaler Richtung zu dem HCCD-Bereich durch die Takt operation, ähnlich wie in Fig. 5b für das ungerade Feld, be wegt.

Das vierte VCCD-Taktsignal VΦ₄, das durch die erste gerade Gateelektrode PG_2a der geraden Gateelektrode PG₂ die unter der geraden horizontalen Zeile ausgebildet ist, angelegt wurde, hat die Funktion, zusammen mit dem dritten VCCD-Takt signal VΦ₃ die Bildsignalladung, die aus der Photodiode PD in der geraden horizontalen Zeile kommt, mittels des dritten VCCD-Taktsignals VΦ₃ zu verschieben.

Die Verwendung von vierphasigen VCCD-Taktsignalen ermöglicht es, mehr Bildsignalladungen als mit zweiphasigen VCCD-Takt signalen zu übertragen.

Entsprechend dem beschriebenen Betriebsablauf werden zuerst die Bildsignalladungen der Photodioden PD, die in der unge raden horizontalen Linie angeordnet sind, durch Schalten mittels der ersten bis vierten VCCD-Taktsignale VΦ₁-VΦ₄, die vier Phasen aufweisen, über den VCCD-Bereich VCCD und den HCCD-Bereich HCCD in der richtigen Abfolge auf den Bild schirm übertragen. Dann werden die Bildsignalladungen der Photodioden PD, die in der geraden horizontalen Zeile ange ordnet sind, durch Schalten über den VCCD-Bereich VCCD und den HCCD-Bereich HCCD in der richtigen Abfolge zu dem Bild schirm übertragen.

Die beschriebene Bildabtastung wird Überlappungsmethode ge nannt.

Wenn, wie in Fig. 4a dargestellt ist, die Signalladung der Photodiode PD, die in der ungeraden horizontalen Zeile ange ordnet ist, mit 1 bezeichnet wird, und die Signalladung der Photodiode PD, die in der geraden horizontalen Zeile ange ordnet ist, mit 2 bezeichnet wird, sieht ein aus Pixeln bestehender Zustand des Bildschimms (des Rahmens) wie in Fig. 5c gezeigt aus, wobei die Pixel durch die Bildsignal ladungen 1 und 2 abgebildet werden.

Ein derartiger CCD-Bildwandler gemäß dem Stand der Technik weist jedoch folgende Probleme auf: Obwohl der CCD-Bildwand ler in der Überlappungsausführungsform verbreitet für das Fernsehen nach dem NTSC- oder PAL-System verwendet wird, ist der VCCD-Bereich, der nicht am Empfang des Bildsignals teil nimmt, in bezug auf die gesamte Chip-Oberfläche des CCD- Bildwandlers zu breit, da das VCCD zwischen den Photodetek toren angeordnet ist.

Es ist daher schwierig, ein hochauflösendes Bild zu erhal ten, da bei festgelegter Chip-Größe die Vergrößerung der Zahl der Photodetektoren zur Verbesserung der Auflösung ein geschränkt ist.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, einen CCD-Bildwandler zur Verfügung zu stellen, der für Systeme, die eine hohe Auflösung erfordern, verwendet werden kann, wobei der CCD-Bereich verkleinert wird und die Zahl der Pho todetektoren, die das Licht des Bildsignals empfangen, bei gleicher Chip-Größe vergrößert werden und die Nachteile im Stand der Technik überwunden werden.

Diese Aufgabe wird mit den Merkmalen der Patentansprüche ge löst.

Bei der Lösung geht die Erfindung von dem Grundgedanken aus, einen CCD-Bildwandler bzw. Bildsensor zur Verfügung zu stel len, der mehrere Photodetektoren enthält und ein CCD als Bildabtaster zum Lesen des Bildsignals aufweist, wobei die Photodioden aufeinanderfolgend an beide Seiten (links und rechts) des VCCD-Bereichs angeschlossen sind und in den Tei len ohne einen VCCD-Bereich aufeinanderfolgend parallel zu einander und durch den Abstand des Kanalstopperbereichs ge trennt angeordnet sind.

Der erfindungsgemäße CCD-Bildwandler wird durch ein 4-Pha sen-Taktsignal bestehend aus 4 Feldern betrieben.

Der erfindungsgemäße CCD-Bildsensor ist mit vier Gateelek troden versehen, die über dem Kanalstopperbereich, den Pho todetektoren und dem VCCD-Bereich ausgebildet sind, an die das 4-phasige Taktsignal angelegt wird, so daß Übertragungs gates der Photodetektoren, die bezüglich des als Bezugspunkt dienenden Zentrums der ungeraden und geraden horizontalen Zeilen, in denen die Photodetektoren angeordnet sind, in den linken oberen und unteren Bereichen und in den rechten obe ren und unteren Bereichen angeordnet sind, jeweils in unter schiedlichen Feldern mittels des 4-phasigen Taktsignals ein geschaltet werden können.

Die Vorteile der Erfindung liegen in der Verbesserung der Bildauflösung, der Reduzierung der VCCD-Fläche und somit in der Vergrößerung der Photodetektorfläche. Der erfindungsge mäße CCD-Bildwandler verbessert die Bildauflösung, obwohl die Bildabtastgeschwindigkeit niedrig ist.

Die Erfindung wird im folgenden anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1a ein Blockdiagramm des erfindungsgemäßen CCD-Bild wandlers,

Fig. 1b einen Grundriß (Layout) des Blockdiagramms gemäß Fig. 1a,

Fig. 1c einen Querschnitt längs der Linie c-c′ in Fig. 1b,

Fig. 1d einen Querschnitt längs der Linie d-d′ in Fig. 1b,

Fig. 2a ein Zeitdiagramm des erfindungsgemäßen VCCD-Takt signals,

Fig. 2b ein Impulswellenformdiagramm eines Einheitsab schnitt von Fig. 2a,

Fig. 2c ein Pixel-Blockdiagramm eines erfindungsgemäßen Rahmens, und

Fig. 2d ein weiteres Pixel-Blockdiagramm eines erfindungs gemäßen Rahmens,

Fig. 3a ein Diagramm zur Erklärung der nicht-überlappenden Ausführungsform,

Fig. 3b ein Diagramm zur Erklärung der Überlappungs-Aus führungsform,

Fig. 4a ein Blockdiagramm eines konventionellen CCD-Bild wandlers,

Fig. 4b einen Grundriß (Layout) des Diagramms gemäß Fig. 4a,

Fig. 4c einen Querschnitt längs der Linie a-a′ in Fig. 4b Fig. 4d einen Querschnitt längs der Linie b-b′ in Fig. 4b,

Fig. 5a ein Zeitdiagramm des VCCD-Taktsignals in der kon ventionellen Überlappungsausführungsform,

Fig. 5b ein Impulswellenformdiagramm des Einheitsab schnitts von Fig. 5a,

Fig. 5c ein Pixel-Blockdiagramm eines Rahmens gemäß der konventionellen Überlappungsausführungsform.

Fig. 1a zeigt ein Blockdiagramm des erfindungsgemäßen CCD- Bildwandlers. Photodioden PD sind aufeinanderfolgend sowohl mit der linken als auch der rechten Seite des VCCD-Bereichs VCCD verbunden und sind zueinander parallel, getrennt durch den Kanalstopperbereich ST, in den Gebieten ohne einen VCCD- Bereich angeordnet. Der HCCD-Bereich HCCD ist unter dem VCCD-Bereich VDDC ausgebildet.

Fig. 1b zeigt einen Grundriß des erfindungsgemäßen CCD-Bild wandlers. Zwei Photodioden PD, die voneinander durch den Ka nalstopperbereich ST isoliert sind, sind aufeinanderfolgend parallel zueinander zwischen den VCC-Bereichen VCCD angeord net, und in einer ungeraden horizontalen Zeile, in der Pho todioden PD angeordnet sind, ist eine ungerade Gateelektrode PG₁ zum Anlegen der VCCD-Taktsignale VΦ₁, VΦ₂ über der Pho todiode PD, dem Kanalstopperbereich ST und dem VCCD-Bereich VCCD ausgebildet, während in einer geraden horizontalen Zeile, in der Photodioden PD angeordnet sind, eine gerade Gateelektrode PG₂ zum Anlegen der VCCD-Taktsignale VΦ₃, VΦ₄ über der Photodiode PD, dem Kanalstopperbereich ST und dem VCCD-Bereich VCCD ausgebildet ist.

Die ungerade Gateelektrode PG₁ besteht aus einer ersten un geraden Gateelektrode PG_1a, die unter der in der ungeraden horizontalen Zeile angeordneten Photodiode PD ausgebildet ist, die mit einem Übertragungsgate TG₃ der Photodiode PD verbunden ist, die auf der rechten Seite des VCCD-Bereichs VCCD ausgebildet ist, und an die das zweite VCCD-Taktsignal VΦ₂ angelegt wird, und aus einer zweiten ungeraden Gateelek trode PG_1b, die in dem oberen Bereich der in der ungeraden horizontalen Zeile angeordneten Photodiode PD ausgebildet ist, die mit einem Übertragungsgate TG₁ der Photodiode PD verbunden ist, die auf der linken Seite des VCCD-Bereichs VCCD ausgebildet ist, und an die das erste VCCD-Taktsignal VΦ₁ angelegt wird.

Ferner besteht die gerade Gateelektrode PG₂ aus einer ersten geraden Gateelektrode PG_2a, die unter der in der geraden ho rizontalen Zeile angeordneten Photodiode PD ausgebildet ist, die mit dem Übertragungsgate TG₄ der Photodiode PD verbunden ist, die auf der linken Seite des VCCD-Bereich VCCD ausge bildet ist, und an die das vierte VCCD-Taktsignal VΦ₄ ange legt wird, und aus einer zweiten geraden Gateelektrode PG_2b, die in dem oberen Bereich der in der geraden horizontalen Linie angeordneten Photodiode PD ausgebildet ist, die mit dem Übertragungsgate TG₂ der Photodiode PD verbunden ist, die auf der rechten Seite des VCCD-Bereich VCCD ausgebildet ist, und an die das dritte VCCD-Taktsignal VΦ₃ angelegt wird.

Die ungerade Gateelektrode und die gerade Gateelektrode sind voneinander elektrisch durch eine isolierende Membran iso liert, die nicht in Fig. 1b dargestellt ist.

Fig. 1c zeigt einen Querschnitt längs der Linie c-c′ in Fig. 1b. Eine p-Typ-Wanne 200 ist auf einem n-Typ-Substrat 100 ausgebildet, eine n-Typ-Photodiode PD und ein n-Typ-VCCD-Be reich VCCD sind aufeinanderfolgend auf der Oberfläche der p- Typ-Wanne 200, getrennt durch den Kanalstopperbereich ST, ausgebildet, ein Übertragungsgate TG₁ zum Verbinden der auf der linken Seite des VCCD-Bereichs VCCD ausgebildeten Photo diode PD und des VCCD-Bereichs VCCD ist in dem oberen Be reich des Raumes zwischen ihnen ausgebildet, und eine zweite ungerade Gateelektrode PG₁b der ungeraden Gateelektrode PG₁ zum Anlegen des ersten VCCD-Taktsignals VΦ₁ ist in dem obe ren Bereich des VCCD-Bereichs VCCD ausgebildet.

Die p-Typ-Wanne 200 besteht aus einer flachen p-Typ-Wanne 200a und einer tiefen p-Typ-Wanne 200b, um die OFD-Spannung zu steuern.

Fig. 1d zeigt einen Querschnitt längs der Linie d-d′ in Fig. 1b, wobei die Zusammensetzung dieselbe wie in Fig. 1c ist. Ein Übertragungsgate TG₃ zum Verbinden des VCCD-Bereichs VCCD und der auf der rechten Seite des VCCD-Bereich VCCD ausgebildeten Photodiode PD ist im oberen Bereich des Raumes zwischen ihnen ausgebildet, und eine erste ungerade Gate elektrode PG_1a der ungeraden Gateelektrode PG₁, an die das zweite VCCD-Taktsignal VΦ₂ angelegt wird, ist im oberen Be reich des VCCD-Bereichs VCCD anstelle des Übertragungsgates TG₁ und der zweiten ungeraden Gateelektrode PG_1b in Fig. 1c ausgebildet.

Der Betrieb der genannten Struktur soll mit Bezug auf die Fig. 2a und 2b näher beschrieben werden.

Fig. 2a zeigt ein Zeitdiagramm der ersten bis vierten VCCD- Taktsignale VΦ₁-VΦ₄ gemäß der Erfindung, wobei alle Taktsig nale aus 4 Feldern bestehen.

Das erste VCCD-Taktsignal VΦ₁ weist eine Übertragungsgate- Steuerspannung V₁ von 15V im ersten Feld, das zweite VCCD- Taktsignal VΦ₂ eine Übertragungsgate-Steuerspannung V₂ von 15V im dritten Feld und das dritte VCCD-Taktsignal VΦ₃ eine Übertragungsgate-Steuerspannung V₃ von 15 V im zweiten Feld auf, während das vierte VCCD-Taktsignal VΦ₄ eine Übertra gungsgate-Steuerspannung V₄ von 15 V im vierten Feld auf weist.

Fig. 2b zeigt ein Impulswellenform-Diagramm der ersten bis vierten Taktsignale VΦ₁-VΦ₄, die im Einheitsabschnitt K er zeugt werden.

Das Bildsignal, das aus der Photodiode PD mit einer solchen Impulswellenform kommt, wird vertikal zu dem HCCD-Bereich HCCD verschoben, wie in den Fig. 1a und 1b dargestellt ist.

Zuerst wird in dem ersten Feldabschnitt von Fig. 2a, wenn die ersten bis vierten VCCD-Taktsignale VΦ₁-VΦ₄ an die unge rade Gateelektrode PG₁ und die gerade Gateelektrode PG₂ gleichzeitig angelegt werden, das Übertragungsgate TG₁ der Photodiode PD, die in dem linken oberen Bereich von Refe renzpunkt P in Fig. 1b ausgebildet ist, durch die Übertra gungsgate-Steuerspannung V₁ eingeschaltet, die in dem ersten VCCD-Taktsignal VΦ₁ enthalten ist, das über die zweite unge rade Gateelektrode PG_1b der ungeraden Gateelektrode PG₁ an gelegt wird.

Dementsprechend wird eine Bildsignalladung, die in der Pho todiode PD erzeugt wurde, zum VCCD-Bereich VCCD verschoben, wo sie durch die Taktoperation der ersten bis vierten VCCD- Taktsignale VΦ₁-VΦ₄ vertikal zum HCCD-Bereich bewegt wird, wie in Fig. 2b dargestellt ist.

Als nächstes wird in dem zweiten Feldabschnitt von Fig. 2a, wenn die ersten bis vierten VCCD-Taktsignale VΦ₁-VΦ₄ an die ungerade Gateelektrode PG₁ und die gerade Gateelektrode PG₂ gleichzeitig angelegt werden, das Übertragungsgate TG₂ der Photodiode PD, die in dem rechten unteren Bereich des Refe renzpunktes P von Fig. 1b ausgebildet ist, durch die Über tragungsgate-Steuerspannung V₃ eingeschaltet, die in dem dritten VCCD-Taktsignal VΦ₃ enthalten ist, das über die zweite gerade Gateelektrode PG_2b der geraden Gateelektrode PG₂ angelegt wird.

Folglich wird eine Bildsignalladung, die in der Photodiode PD erzeugt wurde, zum VCCD-Bereich VCCD verschoben, wo sie durch die Taktoperation der ersten bis vierten VCCD-Taktsig nale VΦ₁-VΦ₄ vertikal zum HCCD-Bereich bewegt wird, wie in Fig. 2b dargestellt wird.

Dann wird im dritten Feldabschnitt von Fig. 2a, wenn die ersten bis vierten VCCD-Taktsignale VΦ₁-VΦ₄ gleichzeitig an gelegt werden, das Übertragungsgate TG₃ der Photodiode PD, die in dem rechten oberen Bereich des Referenzpunktes P von Fig. 1b ausgebildet ist, durch die Übertragungsgate-Steuer spannung V₂ eingeschaltet, die in dem zweiten VCCD-Taktsig nal VΦ₃ enthalten ist, das über die durch die erste ungerade Gateelektrode PG_1a der ungeraden Gateelektrode PG₁ angelegt wird.

Dementsprechend wird eine Bildsignalladung, die in der Pho todiode PD erzeugt wurde, zum VCCD-Bereich VCCD verschoben, wo sie durch die Taktoperation der ersten bis vierten VCCD- Taktsignale VΦ₁-VΦ₄ zu dem HCCD-Bereich HCCD bewegt wird, wie in Fig. 2b dargestellt ist.

Schließlich wird in dem vierten Feldabschnitt von Fig. 2a, wenn die ersten bis vierten VCCD-Taktsignale VΦ₁-VΦ₄ an die ungerade Gateelektrode PG₁ und die gerade Gateelektrode PG₂ gleichzeitig angelegt werden, das Übertragungsgate TG₄ der Photodiode PD, die im linken unteren Bereich des Referenz punktes P von Fig. 1b ausgebildet ist, durch die Übertra gungsgate-Steuerspannung V₄ eingeschaltet, die in dem vier ten VCCD-Taktsignal VΦ₄ enthalten ist, das über die erste gerade Gateelektrode PG_2a der geraden Gateelektrode PG₂ an gelegt wird.

Dementsprechend wird eine Bildsignalladung, die in der Pho todiode PD erzeugt wurde, zu jedem VCCD-Bereich VCCD ver schoben, wo sie durch die Taktoperation der ersten bis vier ten VCCD-Taktsignale VΦ₁-VΦ₄ vertikal zum HCCD-Bereich HCCD bewegt wird, wie in Fig. 2b dargestellt ist.

Dabei kennzeichnet der Referenzpunkt P von Fig. 1b einen Punkt, der im Zentrum sowohl der ungeraden als auch der ge raden horizontalen Zeilen in dem VCCD-Bereich VCCD angeord net ist.

Fig. 2c stellt einen Zustand auf einem Bildschirm (d. h. einem Rahmen) dar, der durch die genannten Operationen abge bildet wird.

In Fig. 2c stellt die Zahl 1 einen Zustand dar, in dem die in der Photodiode PD, die in dem linken oberen Bereich des Referenzpunktes P in Fig. 1b angeordnet ist, erzeugte Bild signalladung als Pixel dargestellt ist, die Zahl 2 stellt als Pixel dar, daß die Bildsignalladung in der Photodiode PD, die in dem rechten unteren Bereich des Referenzpunktes P in Fig. 1b angeordnet ist, erzeugt wird, und die Zahl 3 stellt als Pixel dar, daß die Bildsignalladung in der Photo diode PD, die in dem rechten oberen Bereich des Referenz punktes in Fig. 1b angeordnet ist, erzeugt wird, während die Zahl 4 als Pixel darstellt, daß die Bildsignalladung in der Photodiode PD, die in dem linken unteren Bereich des Refe renzpunktes P in Fig. 1b angeordnet ist, erzeugt wird.

Fig. 2d zeigt einen auf dem Bildschirm abgebildeten Zustand entsprechend der erwähnten Operation, wobei jeder VCCD-Be reich VCCD als ein imaginärer Photodiodenbereich betrachtet wird. Die Bezeichnung 1+3/2 stellt einen Zustand dar, in dem ein Wert, der durch Addieren der Bildsignalladungen, die in zwei Photodioden PD erzeugt werden, die in den linken oberen und den rechten oberen Bereichen angeordnet sind, und durch Dividieren des erhaltenen Werts durch 2 erhalten wird, als Pixel dargestellt ist. Dabei wird eine Recheneinrichtung verwendet, die hier nicht näher beschrieben wird. Die Be zeichnung 2+4/2 stellt einen Zustand dar, in dem ein Wert, der durch Addieren der Bildsignalladungen, die in zwei Pho todioden PD erzeugt werden, die in den linken unteren und rechten unteren Bereichen angeordnet sind, und Dividieren des erhaltenen Werts durch 2 erhalten wird, als Pixel darge stellt ist.

Der erfindungsgemäße CCD-Bildwandler kann die Bildauflösung durch Reduzieren seiner VCCD-Fläche und dadurch Erhöhen der Fläche für die Photodetektoren verbessern. Dadurch wird der Zahlenwert des Füllfaktors erhöht.

Der erfindungsgemäße CCD-Bildwandler verbessert die Bildauf lösung, obwohl die Bildabtastgeschwindigkeit niedrig ist, da er mit 4-Phasen-Taktsignalen, bestehend aus 4 Feldern, be trieben wird. Daher kann er bei Camcordern oder ruhenden Ka meras verwendet werden, die eine hohe Auflösung verlangen.

Claims

1. CCD-Bildwandler mit mehreren Photodetektoren (PD), die mit einem Übertragungsgate (TG) versehen sind, und mit einem CDD als Bildabtaster für das Lesesignal, dadurch gekennzeichnet, daß die Photodioden (PD) aufeinanderfol gend sowohl mit der linken als auch der rechten Seite eines VCCD-Bereichs (VCCD) verbunden sind und in den Ge bieten ohne VCCD-Bereich (VCCD) aufeinanderfolgend parallel zueinander angeordnet sind, wobei zwischen ihnen ein Zwischenraum durch einen Kanalstopperbereich (ST) ausgebildet wird.

2. CCD-Bildwandler nach Anspruch 1, dadurch gekennzeichnet, daß erste bis vierte Gateelektroden (PG₁, ... PG₄) zum Anlegen eines VCCD-Taktsignals (VΦ₁, ... VΦ₄) aufeinan derfolgend auf den VCCD-Bereichen (VCCD) ausgebildet sind, wobei die Gateelektroden (PG_1., ... PG₄) durch eine isolierende Membran voneinander getrennt sind.

3. CCD-Bildwandler nach Anspruch 2, dadurch gekennzeichnet, daß, wenn die Photodetektoren (PD) in den linken oberen und unteren Bereichen und in den rechten oberen und unteren Bereichen mit Bezug auf den Referenzpunkt (P), der in einem Zentrum sowohl einer ungeradzahligen als auch einer geradzahligen horizontalen Zeile liegt, als erste bis vierte Photodetektoren (PD) bezeichnet werden, die ersten bis vierten Gateelektroden (PG₁, ... PG₄) zum Anlegen der VCCD-Taktsignale (VΦ₁, ... VΦ₄) aufeinander folgend ausgebildet sind und mit dem einen entsprechen den Übertragungsgate (TG) der ersten bis vierten Photo detektoren (PG) verbunden werden, und daß die Übertra gungsgates (TG) mittels der angelegten VCCD-Taktsignale (VΦ₁, ... VΦ₄) in der richtigen Abfolge eingeschaltet werden, so daß eine Signalladung, die einem Pixel ent spricht, zu dem VCCD-Bereich (VCCD) übertragen werden kann.

4. CCD-Bildwandler nach Anspruch 3, dadurch gekennzeichnet, daß die ersten bis vierten Gateelektroden (PG₁, ... PG₄) aufeinanderfolgend über dem VCCD-Bereich (VCCD), dem Photodetektor (PD) und dem Kanalstopperbereich (ST) aus gebildet sind, so daß, wenn das VCD-Taktsignal (VΦ₁, ... VΦ₄) aus ersten bis vierten Feldern besteht, das Über tragungsgate (TG₁) des ersten Photodetektors (PD) durch das Taktsignal (VΦ₁) des ersten Feldes, das Übertra gungsgate (TG₂) des zweiten Photodetektors (PD) durch das Taktsignal (VΦ₂) des zweiten Feldes, das Übertra gungsgate (TG₃) des dritten Photodetektors (PD) durch das Taktsignal (VΦ₃) des dritten Feldes und das Übertra gungsgate (TG₄) des vierten Photodetektors (PD) durch das Taktsignal (VΦ₄) des vierten Feldes eingeschalten werden kann.

5. CCD-Bildwandler nach einem der Ansprüche 2 bis 4, da durch gekennzeichnet, daß die ungerad- und geradzahligen Gateelektroden (PG) aus Polysilizium ausgebildet sind.

6. CCD-Bildwandler nach einem der Ansprüche 1 bis 5, da durch gekennzeichnet, daß die Photodetektoren (PD) als Photodiode unter Verwendung eines PN-Überganges ausge bildet sind.

7. CCD-Bildwandler nach einem der Ansprüche 1 bis 6, da durch gekennzeichnet, daß die Übertragungsgates (TG) der Photodetektoren (PD) aus Polysilicium ausgebildet sind.

8. CCD-Bildwandler nach einem der Ansprüche 1 bis 7, da durch gekennzeichnet, daß die Breite der Photodetektoren (PD) und des VCCD-Bereiches (VCCD) zueinander gleich ist.

9. Verfahren zur Herstellung eines CCD-Bildwandlers nach einem der Ansprüche 1 bis 8.