DE3540089C2 - - Google Patents

Description

Die Erfindung betrifft eine Treiberschaltung nach dem Ober­ begriff des Patentanspruchs 1.

Zweidimensionale CCD-Bildwandler, die in einem Teilbild­ speicherbetrieb arbeiten, werden herkömmlich in Farbfernseh­ kameras verwendet. Beim Teilbildspeicherbetrieb werden für jedes Teilbild Übertragungen für Signalladungen von Foto­ dioden ausgeführt. Es sei angenommen, daß ein zweidimen­ sionaler CCD-Bildwandler mit 490 Pixeln (Bildelementen) in Vertikalrichtung für eine NTSC-Farbfernsehkamera verwendet werde. In einer solchen Fernsehkamera sind für den CCD-Bild­ wandler 245 Sätze von Vertikalübertragungsregistern vorge­ sehen, so daß man ein gleichzeitiges Auslesen der Signal­ ladungen von den 490 Fotodioden für jedes Teilbild erhält. Dabei wird dieses Auslesen so durchgeführt, daß die Signal­ ladungen von zwei in Vertikalrichtung benachbarten Foto­ dioden addiert werden.

Bei einer herkömmlichen Treiberschaltung für einen zwei­ dimensionalen CCD-Bildwandler, der im Teilbildspeicherbe­ trieb arbeitet, ändert sich das Zeitintervall vom Zeitpunkt gerade nach Abschluß der letzten Zeilenverschiebung zum Zeitpunkt, zu dem die nächste Teilbildverschiebung ausge­ führt wird, mit der Änderung des Teilbilds, und die Ampli­ tude der Teilbildschiebeimpulse variiert von Teilbild zu Teilbild. Dies ist Anlaß für das Auftreten von Flackern in dem erhaltenen Fernsehbild.

Das Flackern in dem Fernsehbild tritt aus folgendem Grund auf. Die Vertikalübertragungselektrode eines CCD-Bildwand­ lers bildet verteilte Widerstände und verteilte Kapazi­ täten in bezug auf das Substrat des CCD-Halbleiterchips. Wenn das Zeitintervall von der letzten Zeilenverschiebung zur nächsten Teilbildverschiebung mit jeder Teilbildände­ rung variiert und wenn dieses Zeitintervall nicht ausrei­ chend länger als eine der Zeitkonstante der verteilten Wider­ stände und verteilten Kapazitäten entsprechende Zeit ist, dann ändert sich das Potential des Teilbildschiebeimpulses, der unmittelbar nach Beendigung der letzten Zeilenverschie­ bung erhalten wird, mit jedem Teilbild. Deshalb ändert sich das Potential bestimmter Fotodioden in der CCD etwas mit jedem Teilbild. Da das nachfolgende Auslesen ausgehend vom Anfangspunkt des nächsten Teilbildes beginnt, weicht hierbei das tatsächlich erhaltene Anfangspotential der Fotodiode etwas vom vorgeschriebenen Anfangspotential ab. Solch eine Anfangspotentialabweichung verursacht einen schwerwiegenden Nachteil, das heißt das Auftreten von Flackern, selbst wenn der Wert dieser Potentialabweichung weniger als ¹/₁₀₀ des vorgeschriebenen Anfangspotentials ist.

Genauer gesagt, wenn das Anfangspotential der Fotodiode für ein geradzahliges Teilbild eingestellt wird und die Signalladung in einem ungeradzahligen Teilbild ausgelesen wird, dann werden Gleichstromladungen entsprechend der Anfangspotentialabweichung übermäßig ausgelesen, was zu dem Flackern führt. Wenn dagegen das Anfangspotential der Fotodiode für das ungeradzahlige Teilbild eingestellt wird, und die Signalladung in dem geradzahligen Teilbild ausge­ lesen wird, dann fehlen die Gleichstromladungen entsprechend der Anfangspotentialabweichung in der ausgelesenen Signal­ ladung, so daß ebenfalls ein Flackern hervorgerufen wird.

Die Gefahr, daß ein Flackern auftritt, besteht immer dann, wenn der spezifische Widerstand des CCD-Substrats relativ hoch ist und/oder die von den verteilten Widerständen und den verteilten Kapazitäten der Vertikalübertragungselektro­ de im Hinblick auf das CCD-Substrat gebildete Zeitkonstante relativ groß ist. Daraus leitet sich ab, daß Flackern mit großer Wahrscheinlichkeit auftritt, wenn die CCD einen P- Insel-Aufbau oder einen VOD (Vertikal Overflow Drain)-Auf­ bau besitzt.

Der grundsätzliche Aufbau des Bildwandlers der in Rede ste­ henden Art ist aus den Druckschriften DE-OS 32 26 732, EP- OS 00 73 144 und EP-OS 00 91 120 bekannt. Auch bei den in diesen Druckschriften beschriebenen Bildwandlern werden vertikalen Übertragungsregisteranordnungen Signale zuge­ führt, die sich aus Teilbildschiebeimpulsen und Zeilen­ schiebeimpulsen zusammensetzen. Bei dem Stand der Technik der Druckschriften EP-OS 00 73 144 und EP-OS 00 91 120 (nicht hingegen bei dem Stand der Technik der Druckschrift DE-OS 32 26 732) hören die Zeilenschiebeimpulse in einem gewissen Zeitabstand vor einem Teilbildschiebeimpuls auf.

Die Druckschrift EP-OS 00 73 144 ist die einzige, die sich mit einem Bildflackern befaßt, jedoch mit einem Bild­ flackern, dessen Ursachen gänzlich verschieden sind von denen des Bildflackerns, dessen Beseitigung Ziel der vor­ liegenden Erfindung ist. Der in dieser Druckschrift ledig­ lich aus den Figuren entnehmbare zeilenschiebeimpulsfreie Abschnitt vor einem Teilbildschiebeimpuls steht nicht im Zusammenhang mit der dortigen Lösung des Problems, das auf anderen Ursachen beruhende Bildflackern zu beseitigen. Die in dieser Druckschrift zur Beseitigung angegebenen Maßnah­ men sehen, soweit sie sich auf die Zeilenschiebeimpulse be­ ziehen, unterschiedliche Tastverhältnisse der Zeilenschie­ beimpulse für gerade bzw. ungerade Teilbilder vor.

Die voranstehenden Ausführungen zur Druckschrift EP-OS 00 73 144 gelten in noch stärkerem Maß für die Druck­ schrift EP-OS 00 91 120, der es um die Verbesserung der Auflösung geht, die das Problem des Bildflackerns mit kei­ nem Wort erwähnt und die auch nur in den Zeichnungen einen im übrigen nicht erläuterten zeilenbildschiebeimpulsfreien Abschnitt darstellt.

Die Druckschrift DE-OS 32 26 732 befaßt sich mit dem Prob­ lem einer Verschlechterung der Empfindlichkeit durch eine gestörte Ladungsübertragung. Auch in dieser Druckschrift ist von einem Bildflackern keine Rede.

Aufgabe der Erfindung ist es, eine Treiberschaltung für einen zweidimensionalen Festkörperbildwandler zu schaffen, mit der das Ausgangssignal vom Bildwandler flackerfrei ge­ macht werden kann.

Diese Aufgabe wird erfindungsgemäß durch eine Treiber­ schaltung gemäß Patentanspruch 1 gelöst.

Die Lösung sieht eine Impulsausschlußzeit vor dem Beginn der Teilbildverschiebung vor. Während dieser Ausschlußzeit wird der Betrieb von Übertragungsregistern gestoppt, so daß die Anfangspotentialabweichung der Fotodioden bei jedem Teilbild verhindert wird.

Durch das Vorsehen dieser Ausschlußzeit ist das Ausgangs­ signal des zweidimensionalen Festkörperbildwandlers gemäß der Erfindung flackerfrei.

Die Erfindung wird nachfolgend anhand bevorzugter Ausführungs­ beispiele unter bezug auf die Zeichnungen näher erläutert. Es zeigt

Fig. 1 den typischen Aufbau eines zweidimensionalen CCD-Bildwandlers mit Zwischenzeilenüber­ tragung,

Fig. 2A eine Schnittansicht längs der Linie i-i′ in Fig. 1,

Fig. 2B-2E Potentialzustände im Potentialgraben des CCD-Bildwandlers zur Erläuterung der Teilbildverschiebung in dem CCD-Bild­ wandler von Fig. 1,

Fig. 3A das Vertikalsynchronsignal VS,

Fig. 3B-3E Wellenformen von Vertikaltreibersignalen Φ v 1-Φ v 4, die für den CCD-Bildwandler von Fig. 1 verwendet werden und einem Aus­ führungsbeispiel der Erfindung entsprechen,

Fig. 4A eine Schnittansicht längs der Linie ii-ii′ in Fig. 1,

Fig. 4B Potentialzustände im Potentialgraben des CCD-Bildwandlers zur Erläuterung der Zeilen­ verschiebung im CCD-Bildwandler von Fig. 1,

Fig. 5A ein Horizontalaustastsignal HBL,

Fig. 5B-5E Wellenformen vergrößerter Zeilenschiebe­ impulse, die in den Vertikaltreibersigna­ len Φ v 1-Φ v 4 enthalten sind,

Fig. 5F und 5G Wellenformen vergrößerter Horizontaltrei­ bersignale Φ h 1 und Φ h 2, die zusammen mit den Signalen der Fig. 5B-5E verwendet werden,

Fig. 6A einen Teil des Vertikalübertragungsregisters im CCD-Bildwandler von Fig. 1,

Fig. 6B eine Schnittansicht längs der Linie iii-iii′ in Fig. 6A,

Fig. 6C eine Ersatzschaltung, bei der die verteil­ ten Widerstände und verteilten Kapazitä­ ten durch konzentrierte Schaltelemente dargestellt sind,

Fig. 7A-7D Darstellungen zur Erläuterung wie eine Anfangspotentialabweichung, die Flackern verursacht, auftritt,

Fig. 8 beobachtete Muster von CCD-Ausgangssignalen, die entsprechend den in den Fig. 7A bis 7D gezeigten Signalen unter Verwendung einer Grauskala erhalten werden und bei denen ein Flackern auftritt,

Fig. 9A-9D Darstellungen zur Erläuterung, wie eine Anfangspotentialabweichung, die Flackern verursacht, vermieden wird,

Fig. 10 beobachtete Muster von CCD-Ausgangssignalen, die entsprechend den in den Fig. 9A-9D gezeigten Signalen unter Verwendung einer Grauskala erhalten werden und bei denen kein Flackern auftritt,

Fig. 11A und 11B beispielhafte Abmessungen des CCD-Bild­ wandlers von Fig. 1,

Fig. 11C und 11D andere Aufbauten des CCD-Bildwandlers, an die die erfindungsgemäße Treiberschal­ tung angepaßt werden kann,

Fig. 12A-12D Wellenformen von Vertikaltreibersignalen Φ v 1-Φ v 4, die für einen zweidimensionalen CCD-Bildwandler verwendet werden und einem anderen Ausführungsbeispiel der Erfindung entsprechen,

Fig. 13A-13D Wellenformen von Vertikaltreibersignalen Φ v 1-Φ v 4, die für einen zweidimensionalen CCD-Bildwandler verwendet werden und einem anderen Ausführungsbeispiel der Erfindung entsprechen,

Fig. 14A-14D Wellenformen von Vertikaltreibersignalen Φ v 1-Φ v 4, die für einen zweidimensionalen CCD-Bildwandler verwendet werden und einem anderen Ausführungsbeispiel der Erfindung entsprechen,

Fig. 15A ein Foto-Torsignal Φ pg, das mit dem Verti­ kalsynchronsignal synchronisiert ist,

Fig. 15B-15E Wellenformen von Vertikaltreibersignalen Φ v 1-Φ v 4, die für einen zweidimensionalen CCD-Bildwandler verwendet werden und einem anderen Ausführungsbeispiel der Erfindung entsprechen,

Fig. 16A-16D Wellenformen von Vertikaltreibersignalen Φ v 1-Φ v 4, die für einen zweidimensionalen CCD-Bildwandler verwendet werden und einem anderen Ausführungsbeispiel der Erfindung entsprechen,

Fig. 16E und 16F Wellenformen von Horizontaltreibersigna­ len Φ h 1 und Φ h 2, die zusammen mit den Signalen der Fig. 16A-16D verwendet wer­ den,

Fig. 17A-17O Wellenformen für verschiedene Impulse zur Erläuterung, wie die Vertikaltreiber­ signale Φ v 1-Φ v 4 die in den Fig. 3B-3E gezeigt sind, erhalten werden,

Fig. 18 ein Blockschaltbild eines die in den Fig. 3B-3E gezeigten Signale erzeugenden Signal­ generators,

Fig. 19A-19H die Impulsabstände einiger vom Signal­ generator von Fig. 18 erzeugter Impulse,

Fig. 20A-20O Wellenformen verschiedener vom Signalge­ nerator von Fig. 18 erzeugter Impulse, die während eines geradzahligen Teilbildes erhalten werden,

Fig. 21A-21O Wellenformen verschiedener vom Signalgene­ rator von Fig. 18 erzeugter Impulse, die während eines ungeradzahligen Teilbildes erhalten werden,

Fig. 22 Einzelheiten des im Signalgenerator von Fig. 18 Verwendeten Impulsgenerators 10,

Fig. 23A-23P Wellenformen verschiedener, vom Impulsge­ nerator 10 in Fig. 22 erzeugter Impulse,

Fig. 24A-24P Wellenformen verschiedener Impulse zur Erläuterung, wie die in den Fig. 12A-12D gezeigten Vertikaltreibersignale Φ v 1- Φ v 4 erhalten werden,

Fig. 25 ein Blockschaltbild eines Signalgenerators, der die in den Fig. 12A-12D gezeigten Sig­ nale erzeugt,

Fig. 26A-26O Wellenformen verschiedener Impulse zur Erläuterung, wie die Vertikaltreibersig­ nale, die in den Fig. 13A-13D gezeigt sind, erhalten werden,

Fig. 27 ein Blockschaltbild des Impulsgenerators, der an den Signalgenerator von Fig. 18 angepaßt ist, so daß die in den Fig. 13A- 13D gezeigten Signale erhalten werden,

Fig. 28A-28P Wellenformen verschiedener Impulse zur Erläuterung, wie die Vertikaltreibersig­ nale Φ v 1-Φ v 4, die in den Fig. 14A-14D gezeigt sind, erhalten werden,

Fig. 29A-29P Wellenformen verschiedener Impulse zur Erläuterung, wie das Foto-Torsignal Φ pg und die Vertikaltreibersignale Φ v 1-Φ v 4, die in den Fig. 15A-15E gezeigt sind, erhalten werden,

Fig. 30 ein Blockschaltbild des Signalgenerators, der die in den Fig. 15A-15E gezeigten Signale erzeugt und

Fig. 31 ein Blockschaltbild des Signalgenerators, der die in den Fig. 16A-16F gezeigten Sig­ nale erzeugt.

Fig. 1 zeigt einen Teil eines zweidimensionalen Zwischen­ zeilenübertragungs-CCD-Bildwandlers, wie er für ein NTSC- Farbfernsehsystem verwendet werden kann. Es sei angenommen, daß dieser Bildwandler aus 400 Horizontalpixeln (Bild­ elementen) und 490 Vertikalpixeln gebildet ist. Diese Pixel bestehen beispielsweise aus Fotodioden 901. Solche Foto­ dioden kann man durch Implantieren von N-leitenden Ionen in ein P-leitendes Halbleitersubstrat erhalten. In diesem Substrat sind 245 (= ⁴⁹⁰/₂) Vertikalübertragungsregister (CCD-Schieberegister) 902 in Form von vergrabenen Kanälen durch Implantation von N-leitenden Ionen ausgebildet. In ähnlicher Weise sind durch Implantation von N-leitenden Ionen Horizontalübertragungsregister (CCD-Schieberegister) 903 ausgebildet. Nach Ausbilden der Vertikal/Horizontal­ Register wird das P-leitende Substrat mit einer Isolier­ schicht (SiO₂-Schicht) bedeckt. Dann werden unter Zwischen­ lage dieser Isolierschicht über den Vertikal- und den Horizontalregistern Vertikalübertragungselektroden V 1-V 4 aus Polysilicium und Horizontalübertragungselektroden H 1 und H 2 aus Polysilicium ausgebildet. Die Treiberschaltung der vorliegenden Erfindung kann in Verbindung mit diesem Bildwandler nach Fig. 1 eingesetzt werden.

Die Vertikalübertragungselektroden V 1 und V 3 überlappen teilweise alle Fotodioden 901. Diese teilweise Überlappung zwischen den Elektroden V 1, V 3 und jeder Fotodiode 901 ist zur Erzielung der Teilbildverschiebung notwendig (Ein­ zelheiten werden später beschrieben).

Die Horizontalübertragungselektroden H 1 sind an den jeweili­ gen Enden der Vertikalübertragungsregister 902 angeordnet, so daß die Elektroden der Vertikalübertragungsregister 902 die Horizontalübertragungselektroden H 1 jeweils teilweise überlappen. Die Horizontalübertragungselektroden H 1 und H 2 sind abwechselnd über den Horizontalübertragungsregistern 903 angeordnet. Jede der Elektroden H 1 empfängt Horizontal­ übertragungssignale Φ h 1, und jede der Elektroden H 2 empfängt Horizontalübertragungssignale Φ h 2. Die Signalladungen werden als serielle Daten von einem FET 904 über ein Ausgangstor OG ausgelesen. Das Öffnen/Schließen des Tors OG wird von einem Ausgangstorsignal Vog gesteuert, und das Gate des FET 904 wird mittels eines Rücksetzsignals Φ RS, das an eine Rücksetzelektrode RS angelegt wird, rückgesetzt.

Fig. 2A ist eine Schnittansicht des CCD-Bildwandlers, wie sie sich bei einem Schnitt längs der Linie i-i′ in Fig. 1 ergibt. Die Fig. 2B-2E zeigen die Potentialzustände im Potentialgraben des Bildwandlers und dienen der Erläuterung der Teilbildverschiebung.

Es sei angenommen, daß das Potential des Signals Φ v 1, das an die Vertikalübertragungselektrode V 1, die in Fig. 2A gezeigt ist, angelegt wird, Null sei (Φ v 1 = 0 V). In diesem Fall wird das Potential der Fotodiode 901 unter der Isolier­ schicht (SiO₂) 920 von einem ersten Potential zu einem zweiten Potential verändert. Das erste Potential wird er­ halten, wenn die letzte Signalladung eines bestimmten Teil­ bilds von der Fotodiode 901 zum Vertikalübertragungsregis­ ter 902 übertragen wird. Das zweite Potential ist durch die durch Lichteinfluß bedingte Ansammlung von Elektronen 921 bei der Fotodiode 901 bestimmt. An der Stelle der Fotodiode 901 und des Vertikalübertragungsregisters 902 bestehen zwischen der Elektrode V 1 und der Diode 901 ein Überlappungsbereich 922 und ein überlappungsfreier Bereich 923. Wenn das Potential an der Elektrode V 1 0 V ist, ist der Potentialzustand jeder der Bereiche 922 und 923 nicht invertiert oder unverändert, und der Überlappungsbereich 922 ist elektrisch vom überlappungsfreien Bereich 923 isoliert. Im Bereich der Vertikalübertragungsregister 902 werden gewisse Potentialgräben 9020 ausgebildet, deren Potential je durch das Potential an der Elektrode V 1 be­ stimmt wird.

Wenn das Potential des Signals Φ v 1 von einem niedrigen Pe­ gel (zum Beispiel 0 V) zu einem hohen Pegel (zum Beispiel 9 V) geändert wird, dann werden jeweilige Potentialgräben unter Überlappungsbereichen 922 sowie die Potentialgräben 9020 tiefer als jene, die man bei Φ v 1 = 0 V (Fig. 2C) erhält. In diesem Moment ist das Potential der überlappungsfreien Bereiche 923 im wesentlichen unabhängig vom Potential der Elektrode V 1, und die Potentialgräben unter den Bereich 923 werden in flachen Positionen (0 V Positionen) gehalten.

Wenn das Potential des Signals Φ v 1 zu einem hohen Pegel geändert wird, wird an der Grenze zwischen der SiO₂- Isolierschicht 920 und der Substratoberfläche eine gewisse Potentialinversionsschicht mit einem gegebenen Inversions­ potential gebildet. Der Potentialwert an den Überlappungs­ bereichen 922 ist dann kleiner als der an den Vertikal­ übertragungsregistern 902. Falls dabei Licht auf die Foto­ dioden 901 projiziert würde, wird das Potential im Bereich dieser Fotodioden durch lichterregte Elektronen verstärkt, so daß das Potential dieses Fotodiodenbereichs das Inver­ sionspotential an den Überlappungsbereichen 922 übersteigt. Als Folge davon fließen Elektronen, die einer Signalladung entsprechen, von Fotodioden 901 zu Vertikalübertragungs­ registern 902, bis das Potential der Überlappungsbereiche 922 gleich dem der Dioden 901 wird. Nachfolgend wird das Potential aller Fotodioden 901 gleich dem des Überlappungs­ bereichs 922. Dies ist die Teilbildverschiebung. Dieser Fluß von Signalladungen von Dioden 901 zu Registern 902 wird bei jeder Teilbildverschiebung ausgeführt. Nach Aus­ führung der Teilbildverschiebung und wenn das Potential des Signals Φ v 1 zu 0 V zurückgekehrt ist, ist die Signal­ ladungsübertragung von Fotodioden 901 zu Vertikalübertra­ gungsregistern 902 vollendet (Fig. 2D).

Wenn das Potential des Signals Φ v 1 vom niedrigen Pegel (0 V) zu einem niedrigeren Pegel (zum Beispiel -8 V) geändert wird, dann werden die Potentialgräben unter Überlappungs­ bereichen 922 flacher als jene, die man für Φ v 1 = 0 V er­ hält (Fig. 2E). Daher wird die Potentialdifferenz zwischen Fotodioden 901 und Vertikalübertragungsregistern 902 Null. Wenn nun das hohe Potential (9 V) an die nächste Vertikal­ übertragungselektrode V 2 angelegt wird, werden die Signal­ ladungen von den unter der Elektrode V 1 gelegenen Registern 902 zu anderen Registern 902, die unter der Elektrode V 2 liegen, übertragen.

Betrachtet sei nun der Fall, daß der CCD-Bildwandler von Fig. 1 in einer Teilbildspeicherbetriebsart betrieben wird, bei der die Signalladungsübertragung von den Fotodioden für jedes Teilbild ausgeführt wird.

Wenn ein zweidimensionaler CCD-Bildwandler mit 490 Vertikal­ pixeln für ein NTSC-TV-System verwendet wird, müssen alle Signalladungen von den 490 Fotodioden gleichzeitig für jedes Teilbild in Vertikalrichtung ausgelesen werden. Da die Anzahl der Vertikalübertragungsregister 902 245 ist, werden die Signalladungen, die in zwei in Vertikalrichtung benach­ barten Fotodioden gespeichert sind addiert, so daß das Summensignal ausgelesen wird. Damit man ein solches Auslesen der Signalladungen erzielt, werden Treibersignale Φ v 1-Φ v 4, wie sie in den Fig. 3B-3E gezeigt sind, benutzt.

Die Treibersignale Φ v 1-Φ v 4 (Fig. 3B-3E) besitzen unter­ schiedliche Wellenformen, sie sind aber mit dem Vertikal­ synchronsignal VS (Fig. 3A) synchronisiert. Die Signale Φ v 1-Φ v 4 werden jeweils an die Elektroden V 1-V 4 des in Fig. 1 gezeigten Bildwandlers angelegt. Jedes der Signale Φ v 1 und Φ v 3 enthält Teilbildschiebeimpulse Vp 1 und Vp 2. Die Breite des Impulses Vp 1 kann gleich 1 H (eine Zeilenperiode) sein. Die Breite des Impulses Vp 2 kann ebenfalls 1 H be­ tragen.

Signalladungen, die zu einem Zeitpunkt t 1 aufgrund einer Lichterregung der Fotodioden des Bildwandlers erhalten werden, werden ausgelesen und entsprechend dem Impuls Vp 1 der Signale Φ v 1 und Φ v 3 (Zeitpunkt t 2) zu Vertikalübertra­ gungsregistern 902 übertragen. Diese Signalladungen werden vorübergehend unter den Elektroden V 1 und V 2 gespeichert (Zeitpunkt t 3). Darauf folgend werden die Signalladungen unter der Elektrode V 1 entsprechend den Signalen Φ v 2 und Φ v 3 (Zeitpunkt t 4) über die Elektrode V 2 zu Bereichen unter den Elektroden V 2 und V 3 übertragen. Nachfolgend werden die Signalladungen unter den Elektroden V 2 und V 3 entsprechend den Signalen Φ v 2, Φ v 3 und Φ v 4 (Zeitpunkt t 5) weiter zu Bereichen unter den Elektroden V 3 und V 4 übertragen. Die Signalladungen unter den Elektroden V 3 und V 4 werden ge­ halten, bis zum Zeitpunkt t 6 eine Zeilenverschiebung aus­ geführt wird (wie diese Zeilenverschiebung ausgeführt wird, wird später beschrieben).

Entsprechend der oben beschriebenen Arbeitsweise werden jeweilige Signalladungen, die in 400 Paaren von zwei Foto­ dioden (zum Beispiel jeweilige Paare A und B in Fig. 1), welche in Vertikalrichtung benachbart sind, gespeichert sind, addiert und so die Teilbildverschiebung vollendet.

Beim nachfolgenden Teilbild (Zeitpunkte t 1*-t 6*) wird für die beiden benachbarten Fotodioden eine ähnliche, aber etwas andere Signalladungsaddition ausgeführt. Beim Betriebs­ ablauf während der Zeitpunkte t 1*-t 6* werden nämlich die jeweiligen Signalladungen, die in 400 anderen Paaren von zwei Fotodioden (zum Beispiel jeweilige Paare B und C in Fig. 1), die in Vertikalrichtung benachbart sind, gespeichert sind, addiert, so daß in Verbindung mit dem vorangegangenen Teilbild eine Zeilensprungabtastung ausgeführt wird.

In jedem Vertikalübertragungsregister 902 wird folgende Signalladungsübertragung (Zeilenverschiebung) ausgeführt. Fig. 4A ist eine Schnittansicht des CCD-Bildwandlers, die sich bei einem Schnitt längs der Linie ii-ii′ in Fig. 1 ergibt. Fig. 4B zeigt die Potentialzustände im Potential­ graben des Bildwandlers. Fig. 4B erläutert, wie die Zeilen­ verschiebung im Bildwandler bewirkt wird. Fig. 5A zeigt ein Horizontalaustastsignal HBL. Die Fig. 5B bis 5E zeigen Wellenformen von Zeilenschiebeimpulsen Hp, die an die Elektroden V 1-V 4 angelegt werden. Die Fig. 5F und 5G zeigen Wellenformen von Horizontaltreibersignalen Φ h 1 und Φ h 2, die zusammen mit den Zeilenschiebeimpulsen Hp verwendet werden.

Gemäß der Zeilenverschiebung werden Signalladungen 924 von einer Fotodiode 901 unter Elektroden V 3 und V 4 ge­ speichert (t 11 in Fig. 4B und Fig. 5B-5E). Wenn das Potential aller Signale Φ v 1, Φ v 3 und Φ v 4 0 V ist, während das Potential von Φ v 2 -8 V ist (t 12 in Fig. 5B-5E), dann wird ein Potential­ wall unter den Elektroden V 2 und ein ausgedehnter Poten­ tialgraben unter den Elektroden V 3, V 4 und V 1 ausgebildet (t 12 in Fig. 4B). Die Verteilung der Signalladungen 924 breitet sich dann in Richtung auf den Bereich unter der Elektrode V 1 aus. Darauf folgend wird das Potential jedes der Signale Φ v 2 und Φ v 3 auf -8 V eingestellt, während das Potential jedes der Signale Φ v 1 und Φ v 4 auf 0 V gehalten wird (t 13 in Fig. 5B-5E). Dann bildet sich der Potential­ wall unter den Elektroden V 2 und V 3, und ein schmaler Poten­ tialgraben wird unter den Elektroden V 4 und V 1 erzeugt (t 13 in Fig. 4B). Die Signalladungen 924 werden also vom Bereich unter den Elektroden V 3 und V 4 zum Bereich unter den Elektroden V 4 und V 1 verschoben.

Die erwähnte Potentialänderung für die Signale Φ v 1-Φ v 4 wird während der Zeit von t 14 bis t 19 durchgeführt (Fig. 4B, Fig. 5B-5E), so daß die Signalladungen 924, die im Bereich X (vorhergehende Zeile) unter Elektroden V 3 und V 4 gespeichert waren, zum Bereich Y (gegenwärtige Zeile) unter Elektroden V 3 und V 4 (Fig. 4A) verschoben werden. Das heißt, die Signalladungen werden um eine Zeile verschoben. Dies ist die Zeilenverschiebung.

Wie aus Fig. 1 zu entnehmen, überlappt an der Endstufe jedes Vertikalübertragungsregisters 902 die Vertikalüber­ tragungselektrode V 2 teilweise jede Elektrode H 1 des Horizontalübertragungsregisters 903. Die Zeilenverschie­ bung beginnt, während der letzten Horizontalaustastzeit (diese Zeit ist in der Vertikalaustastzeit enthalten). Wenn das Potential des Signals Φ v 2 0 V wird, ist die Elektro­ de V 2 elektrisch leitend mit den Elektroden H 1 verbunden, so daß die Signalladungen von den Vertikalregistern 902 zu Bereichen unter den Elektroden H 1 des Horizontalregisters 903 übertragen werden. Auf diese Weise wird das Auslesen des Bildwandlers für jedes Teilbild durchgeführt. Jede der Fotodioden des Bildwandlers hält ihre eigene Licht­ signalladung, bis das nächste Auslesen ausgeführt wird.

Durch Wiederholen des obigen Auslesevorgangs des vierpha­ sigen Drei-Übertragungselektrodenaufbaus werden Signale für eine Zeile sequentiell zum Horizontalübertragungs­ register 903 übertragen.

Signalladungen, die zum Horizontalübertragungsregister 903 übertragen wurden, werden unter der Taktsteuerung von den Signalen Φ h 1 und Φ h 2 (Fig. 5F und 5G) zu dem in Fig. 1 gezeigten FET 904 verschoben. Die verschobenen Signal­ ladungen werden dann in Form serieller Daten von einem Ausgangsanschluß 905 des FET 904 ausgegeben.

Fig. 6A zeigt einen Teil des Vertikalübertragungsregisters im CCD-Bildwandler von Fig. 1. Fig. 6B ist eine Schnitt­ ansicht längs der Linie iii-iii′ in Fig. 6A. Fig. 6C zeigt eine Ersatzschaltung, bei der die verteilten Widerstände und verteilten Kapazitäten durch konzentrierte Schaltelemente dargestellt sind. Die Fig. 7A-7D erläutern, wie eine an­ fängliche Potentialabweichung, die ein Flackern verursacht, auftritt.

Die Vertikalübertragungselektrode (V 1 in Fig. 6A und 6B) einer CCD (charge coupled device = ladungsgekoppelte Ein­ richtung) besitzt verteilte Widerstände und verteilte Kapa­ zitäten, die ein Tiefpaßfilter oder eine CR-Verzögerungs­ schaltung bilden (Fig. 6C). Wenn die Zeitkonstante eines solchen Tiefpaßfilters groß ist, ändert sich das Poten­ tial der Fotodiode 901 unter der Elektrode V 1 gemäß Dar­ stellung in Fig. 7B oder 7D in Abhängigkeit von einem Sig­ nal Φ v 1 gemäß Fig. 7A oder 7C. Wenn demgemäß der Zeitab­ stand zwischen dem letzten Zeilenschiebeimpuls Hpx in einem geraden Teilbild und dem nachfolgenden Teilbildschiebe­ impuls Vp 1 nicht gleich demjenigen zwischen dem letzten Zeilenschiebeimpuls Hpy in einem ungeradzahligen Teilbild und dem nachfolgenden Teilbildschiebeimpuls Vp 2 ist, und wenn diese Zeitabstände nicht ausreichend länger sind als die Zeitkonstante des Tiefpaßfilters, dann unterschei­ det sich das Startpunktpotential bei der Verschiebung eines geraden Teilbildes (anfängliches Potential für das gerade Teilbild) EA von dem Startpunktpotential der Verschiebung eines ungeradzahligen Teilbildes (Anfangspotential für das ungeradzahlige Teilbild) EB. Es tritt also eine Poten­ tialdifferenz oder Anfangspotentialabweichung EC (= EA-EB) auf.

Wenn eine Anfangspotentialabweichung EC auftritt, dann be­ obachtet man bei Benutzung einer Grauskala die in Fig. 8 gezeigten Muster. Fig. 8 zeigt, daß in einem geraden Teil­ bild das Auslesen der Signalladungen von der Fotodiode 901 bei einem Potential begonnen wird, das um die Potential­ abweichung EC niedriger als ein vorbestimmter Potential­ wert ist, während in einem ungeraden Teilbild das Auslesen der Signalladungen von der Diode 901 bei einem Potential begonnen wird, das um die Potentialabweichung EC höher als der vorbestimmte Potentialwert ist. Wenn eine solche Abweichung des Startpunktpotentials beim Auslesen für jedes ungerade/gerade Teilbild auftritt, führt dies zu einem Flackern.

Nebenbei bemerkt, wird die oben erwähnte Grauskala von 2 Sätzen monochromer Muster gebildet, von denen jedes eine kontinuierliche Gradation von Weiß zu Schwarz enthält. Die schwarze Seite eines dieser Muster ist links, während die schwarze Seite des anderen Musters rechts liegt, und die Muster sind parallel längs der Vertikalrichtung der Anzeige­ ebene angeordnet.

Die Potentialdifferenz EC, die das Flackern verursacht, wird gemäß einem Ausführungsbeispiel der Erfindung auf fol­ gende Weise ausgeschlossen. Die Fig. 9A-9D dienen der Er­ läuterung, wie die Anfangspotentialabweichung EC vermieden wird. Fig. 10 zeigt die beobachteten Muster von CCD-Aus­ gangssignalen, die entsprechend den in den Fig. 9A-9D ge­ zeigten Signalen unter Verwendung einer Grauskala erhalten werden und bei denen kein Flackern auftritt. Wie die Fig. 9A und 9C zeigen, wird eine gegebene Anzahl von Zeilen­ schiebeimpulsen (z.B. 3 Impulse entsprechend 3 H) unmittel­ bar vor jedem Teilbildschiebeimpuls Vp 1 und Vp 2 unterdrückt. Jede dieser Zeitspannen, während derer die Zeilenschiebe­ impulse eliminiert sind (11 in Fig. 9A bzw. 12 in Fig. 9C) ist so festgelegt, daß sie ausreichend länger ist als eine durch die Zeitkonstante des in Fig. 6C gezeigten Tiefpaß­ filters bestimmte Zeitspanne. Auf diese Weise wird die An­ fangspotentialabweichung (EA-EB) im wesentlichen elimi­ niert, und die Amplitude EV 1 des tatsächlichen Teilbild­ schiebeimpulses Vp 1* des geraden Teilbildes wird im wesent­ lichen gleich der Amplitude EV 2 des tatsächlichen Teilbild­ schiebeimpulses Vp 2* des ungeraden Teilbildes (Fig. 9B und 9D). Auf diese Weise wird eine Potentialdifferenz oder Anfangspotentialabweichung EC, wie sie in Fig. 8 gezeigt ist, ausgeschlossen (Fig. 10), so daß kein Flackern auf­ tritt.

Wenn der CCD-Bildwandler von Fig. 1 mit den speziellen in den Fig. 11A und 11B gezeigten Abmessungen ausgebildet wird, ist die bevorzugte Anzahl von im Signal Φ v 1 zu eliminieren­ den Impulsen 2, 3 oder 4. (Der spezifische Widerstand der Polysiliciumelektroden V 1-V 4 kann 30 Ohm/cm², die N⁺ Kon­ zentration der Fotodioden 901 1 × 10¹⁶ cm⁻³, die P⁺ Konzen­ tration der Kanalstopper CS 1 × 10¹⁶ cm⁻³, die Dotierstoff­ konzentration der P-Insel 1 × 10¹⁵ cm⁻³ und die Dotierstoff­ konzentration des N-Substrats 1 × 10¹⁴ cm⁻³ betragen).

Im übrigen können andere CCD-Gestaltungen wie in den Fig. 11C und 11D gezeigt für den CCD-Bildwandler von Fig. 1 verwendet werden.

Die Fig. 17A-17O zeigen Wellenformen verschiedener Pulse zur Erläuterung wie die Vertikaltreibersignale Φ v 1-Φ v 4, wie sie in den Fig. 3B-3E gezeigt sind, erhalten werden. Fig. 18 zeigt ein Blockschaltbild eines Signalgenerators, der die in den Fig. 17A-17O gezeigten Signale erzeugt.

In Fig. 18 wird das Vertikalsynchronsignal VS (Fig. 17A) von einem Impulsgenerator 10 erzeugt. Der Generator 10 erzeugt außerdem die Zeilenschiebeimpulse Hp, die Impulse P 1-P 4 und die Impulse V 1*-V 4*, die mit dem Signal VS synchronisiert sind (Fig. 17B-17G und 17L-17O). Die An­ stiegsflanke des Signals VS taktet ein JK-Flipflop (JK-FF) 12. Der J- und der K-Eingang des Flipflops 12 sind auf einen dem logischen Pegel "1" entsprechenden Pegel gelegt, so daß das Flipflop 12 als getriggertes Flipflop (TFF) wirkt. Das Flipflop 12 erzeugt alternativ und synchron mit dem Vertikalsynchronsignal VS ein Q-Ausgangssignal zum Zählen Modulo 259 und ein -Ausgangssignal zum Zählen Modulo 260.

Das Q- und das -Ausgangssignal vom Flipflop 12 werden in einen variablen Modulo-259/260-Zähler 14 eingegeben. Der Zähler 14 empfängt außerdem die Zeilenschiebeimpulse Hp vom Generator 10. Wenn Q = "1" und = "0", dient der Zähler 14 als ein Modulo-259-Zähler und beginnt die Impulse Hp zu zählen (t 102 in Fig. 17H), wenn sich der Logikpegel des Q-Ausgangssignals von "0" auf "1" ändert. Solange der Zähler 14 die Impulse Hp zählt, gibt er kein Ausgangssignal ab. Wenn der Zähler 14 259 Impulse Hp bei Q = "1" und = "0" gezählt hat, erzeugt er einen Hochzählimpuls P 5 mit dem Logikpegel "1" (t 200-t 202 in Fig. 17H). Der Impuls P 5 mit dem Logikpegel "1" bleibt stehen, bis das nachfolgende Vertikalsynchronsignal VS das Flipflop 12 triggert, so daß Q = "0" und = "1" werden.

Wenn die Ausgangssignale des Flipflops 12 Q = "0" und = "1" sind, dient der Zähler 14 als ein Modulo-260-Zähler, der mit dem Zählen der Impulse Hp beginnt (t 202 in Fig. 17H), wenn der Logikpegel des -Ausgangssignals von "0" auf "1" wechselt. Während des Zählens der Impulse Hp liefert der Zähler 14 kein Ausgangssignal. Wenn er 260 Impulse Hp unter dem Zustand Q = "0" und = "1" gezählt hat, erzeugt der Zähler 14 einen weiteren Hochzählimpuls P 5 mit dem Logikpegel "1" (t 300-t 302 in Fig. 17H). Der Impuls P 5 des Logikpegels "1" bleibt stehen, bis das nachfolgende Vertikalsynchron­ signal VS das Flipflop 12 triggert, so daß Q = "1" und = "0" werden.

Die Hochzählimpulse P 5 werden in den S-Eingang eines Rück­ setz-Setz-Flipflops (RS-FF) 16 eingegeben. In den R-Eingang des Flipflops 16 werden die Impulse P 4 eingegeben. Das Flipflop 16 wird durch einen Impuls P 5 gesetzt und erzeugt dann an seinem Q-Ausgang einen Impuls P 6 mit dem Logikpegel "1". Das Flipflop 16 wird von einem Impuls P 4 rückgesetzt, woraufhin der Impuls P 6 den Logikpegel "0" annimmt. Die Impulse P 6 vom Q-Ausgang des Flipflops 16 werden in ein ODER-Glied 18 eingegeben, das außerdem die Hochzählimpulse P 5 empfängt. Das ODER-Glied 18 liefert die durch die ODER- Verknüpfung entstandenen Impulse P 7, die einen Abschnitt der Dauer von 5 H mit dem Logikpegel "1" aufweisen (Fig. 17I). Die Impulse P 7 werden in ein ODER-Glied 20 eingegeben, das außerdem die Impulse P 4 empfängt. Das ODER-Glied 20 liefert durch die ODER-Verknüpfung entstandene Impulse P 8 mit einem Abschnitt des Logikpegels "1", der um die Impulsbreite eines Impulses P 4 breiter ist als die Dauer von 5 H (Fig. 17J). Die Impulse P 8 werden mittels eines Inverters 22 zu Impulsen P 9 (Fig. 17K) invertiert.

Die Impulse P 9 werden in UND-Glieder 24, 26 und 30 einge­ geben. Die Impulse P 8 werden einem ODER-Glied 28 eingegeben. Die Verknüpfungsglieder 24, 26, 28 und 30 empfangen Impulse V 1*, V 2*, V 3* bzw. V 4*. Impulse P 3 vom Impulsgenerator 10 werden UND-Gliedern 32 und 34 eingegeben. Die UND-Glieder 32 und 34 empfangen das Q- bzw. das -Ausgangssignal vom Flipflop 12. Das UND-Glied 32 erzeugt Impulse P 3* (Fig. 17E), und das UND-Glied 34 erzeugt Impulse P 3** (Fig. 17F). Die Impulse P 1 vom Impulsgenerator 10 werden in einen mit einer Betriebsspannung von +9 V betriebenen linearen Ver­ stärker 42 eingegeben. Die Impulse P 2 vom Impulsgenerator 10 werden in ein ODER-Glied 36 eingegeben, das außerdem das Ausgangssignal des UND-Glieds 24 empfängt. Die Impulse P 3* vom UND-Glied 32 werden in ein ODER-Glied 38 eingegeben, das außerdem das Ausgangssignal vom UND-Glied 26 empfängt. Die Impulse P 3** vom UND-Glied 34 werden in ein ODER-Glied 40 eingegeben, das außerdem das Ausgangssignal vom UND-Glied 30 empfängt. Die durch ODER-Verknüpfung entstandenen Aus­ gangsimpulse P 10 vom ODER-Glied 36 werden in einen mit einer Betriebsspannung von -8 V betriebenen linearen Ver­ stärker 44 eingegeben. Die durch ODER-Verknüpfung entstan­ denen Ausgangsimpulse vom ODER-Glied 38 werden in einen mit einer Betriebsspannung von -8 V betriebenen linearen Ver­ stärker 46 eingegeben. Die durch ODER-Verknüpfung entstan­ denen Ausgangsimpulse P 12 vom ODER-Glied 28 werden in einen mit einer Betriebsspannung von -8 V betriebenen linearen Verstärker 48 eingegeben. Die durch ODER-Verknüpfung ent­ standenen Ausgangsimpulse P 13 vom ODER-Glied 40 werden in einer mit einer Betriebsspannung von -8 V betriebenen line­ aren Verstärker 50 eingegeben.

Das Ausgangssignal (+9 V) vom Verstärker 42 wird an Analog­ mischschaltungen 52 und 54 geliefert. Das Ausgangssignal (-8 V) vom Verstärker 44 wird an die Mischschaltung 52, das Ausgangssignal (-8 V) vom Verstärker 48 an die Mischschaltung 54 geliefert. Von den Mischschaltungen 52 und 54 werden die Treibersignale Φ v 1 bzw. Φ v 3 (+9 V, -8 V) gewonnen. Die Trei­ bersignale Φ v 2 und Φ v 4 (-8 V) werden von den Verstärkern 46 bzw. 50 gewonnen.

Es sei angemerkt, daß die Anzahl von Impulsen HP, die vom Abschnitt vor dem Impuls Vp 1 oder Vp 2 (Φ v 1) eliminiert werden, frei entsprechend dem Modulo des Zählers 14 bestimmt werden kann.

Die Fig. 19A-19H zeigen ein Beispiel der Impulszeiten der Impulse VS, Hp, V 1*, V 2*, V 3*, V 4*, P 3 und P 4, die von dem Signalgenerator von Fig. 18 erzeugt werden. Die Anstiegs­ flanke des Signals VS fällt mit derjenigen jeder der Impulse HP, V 1* und P 4 zusammen. Die Impulsbreite der Impulse VS, HP, V 1* und P 4 beträgt 2 H, 5 µs, 3,5 µs bzw. 10 µs (Fig. 19A, 19B, 19C und 19H). Die Anstiegsflanke des Impulses V 2* ist gegenüber derjenigen des Impulses VS um 1 µs verzögert. Die Impulsbreite von V 2* beträgt 3,5 µs (Fig. 19D). Die Abfallflanke des Impulses V 3* ist um 0,5 µs gegenüber der Anstiegsflanke des Impulses VS verzögert. Die Impulsbreite des Impulses V 3* beträgt 2,5 µs (Fig. 19E). Die Abfallflanke des Impulses V 4* ist gegenüber der Anstiegsflanke von VS um 1,5 µs verzögert. Die Impulsbreite von V 4* beträgt 2,5 µs (Fig. 19F). Die Anstiegsflanke des Impulses P 3 eilt der­ jenigen des Impulses VS um 5 µs vor. Die Impulsbreite des Impulses P 3 beträgt 20 µs (Fig. 19G).

Die Fig. 20A bis 20O zeigen Wellenformen verschiedener vom Signalgenerator von Fig. 18 erzeugter Impulse, die während eines geradzahligen Teilbildes erhalten werden. Die Anstiegs­ flanke jedes der Impulse Hp und P 4 fällt mit der Abfall­ flanke jedes der Impulse P 2, P 6, P 7 und P 10 zusammen (t 106 in Fig. 20A, 20C, 20F, 20H, 20I und 20L). Die Anstiegsflan­ ke des Impulses P 3* fällt mit derjenigen des Impulses P 11 zusammen (Fig. 20D und 20M). Die Anstiegsflanke jedes der Impulse P 3* und P 11 eilt derjenigen des Impulses Hp um 5 µs vor. Die Impulsbreite jedes der Impulse P 3* und P 11 beträgt 20 µs. Die Abfallflanke jedes der Impulse P 4 und P 8 fällt mit der Anstiegsflanke jedes der Impulse P 9 und P 13 zusammen (Fig. 20F, 20J, 20K und 20O). Die Abfallflanke jedes der Impulse P 4 und P 8 ist gegenüber der Anstiegsflan­ ke des Impulses HP um 10 µs verzögert. Die Abfallflanke jedes der Impulse P 3* und P 11 ist gegenüber derjenigen des Impulses P 4 um 5 µs verzögert.

Die Fig. 21A bis 21O zeigen Wellenformen verschiedener vom Signalgenerator von Fig. 18 erzeugter Impulse, die während eines ungeradzahligen Teilbildes erhalten werden. Die Anstiegsflanke des Impulses P 4 fällt mit der Abfallflanke jedes der Impulse P 2, P 6, P 7 und P 10 zusammen (Fig. 21C, 21F, 21H, 21I und 21L). Die Anstiegsflanke des Impulses P 3** fällt mit derjenigen des Impulses P 13 zusammen (Fig. 21E und 21O). Die Anstiegsflanke jedes der Impulse P 3** und P 13 eilt derjenigen des Impulses P 4 um 5 µs vor. Die Impuls­ breite des Impulses P 3** beträgt 20 µs (Fig. 21E). Die Abfallflanke jedes der Impulse P 4 und P 8 fällt mit der An­ stiegsflanke des Impulses P 9 zusammen (Fig. 21F, 21J und 21K). Die Abfallflanke jedes der Impulse P 4 und P 8 ist gegenüber derjenigen des Impulses P 2 um 10 µs verzögert. Die Abfallflanke des Impulses P 3** ist gegenüber derjenigen des Impulses P 4 um 5 µs verzögert.

Fig. 22 zeigt Einzelheiten des in der Schaltung von Fig. 18 verwendeten Impulsgenerators 10. Die Fig. 23A bis 23P zeigen Wellenformen verschiedener von dem Impulsgenerator 10 nach Fig. 22 erzeugter Impulse. Der Oszillator 100 er­ zeugt einen Puls Φ h mit einer Frequenz von 7 MHz (Fig. 23A). Die Frequenz des Pulses Φ h wird mittels eines Frequenztei­ lers 102 durch 455 geteilt. Der frequenzgeteilte Puls G 1 (Fig. 23B) vom Frequenzteiler 102 triggert ein Monoflop (monostabiler Multivibrator) 104, welcher die Impulse Hp (Fig. 19B) abgibt. Die Zeitkonstante des Monoflops 104 ist so gewählt, daß die Impulsbreite der Impulse Hp 5 µs beträgt.

Der Impuls Hp vom Monoflop 104 triggert einen Monoflop 106, welcher den Impuls V 1* (Fig. 19C) abgibt. Die Zeitkonstante des Monoflops 106 ist so gewählt, daß die Impulsbreite des Impulses V 1* 3,5 µs beträgt. Der Impuls Hp triggert außer­ dem Monoflops 108, 112 und 116. Die Impulsflanke des Impul­ ses Hp wird vom Monoflop 108 um 1 µs verzögert. Der vom Monoflop 108 verzögerte Impuls triggert einen Monoflop 110, welcher den Impuls V 2* (Fig. 19D) abgibt. Die Zeitkonstante des Monoflops 110 ist so gewählt, daß die Impulsbreite des Impulses V 2* 3,5 µs beträgt. Die Impulsflanke des Impulses Hp wird vom Monoflop 112 um 0,5 µs verzögert. Der vom Mono­ flop 112 verzögerte Impuls triggert einen Monoflop 114, welcher den Impuls V 3* (Fig. 19E) abgibt. Die Zeitkonstante des Monoflops 114 ist so gewählt, daß die Impulsbreite des Impulses V 3* 2,5 µs beträgt. Die Impulsflanke des Impulses Hp wird vom Monoflop 116 um 1,5 µs verzögert. Der vom Mono­ flop 116 verzögerte Impuls triggert ein Monoflop 118, welcher den Impuls V 4* (Fig. 19F) abgibt. Die Zeitkonstante des Monoflops 118 ist so gewählt, daß die Impulsbreite des Impulses V 4* 2,5 µs beträgt.

Der Puls G 1 wird an den ersten Eingang je eines UND-Glieds 120 und 122 geliefert. Der durch UND-Verknüpfung gewonnene Ausgangspuls G 2 (Fig. 23C) vom UND-Glied 122 taktet einen Modulo-262-Zähler 126. Der durch UND-Verknüpfung entstan­ dene Ausgangspuls G 3 (Fig. 23D) vom UND-Glied 120 taktet einen Modulo-263-Zähler 124. Der Hochzählimpuls G 4 (Fig. 23E) vom Zähler 126 setzt ein RS-Flipflop 128 zurück. Der Hoch­ zählimpuls G 5 (Fig. 23F) vom Zähler 124 setzt das RS-Flipflop 128. Die Zähler 124 und 126 sind so ausgelegt, daß die Im­ pulsbreite jedes der Impulse G 5 und G 4 2 H beträgt. Impulse G 6 (Fig. 23G) vom nicht-invertierten Ausgang Q des RS- Flipflops 128 sind auf den zweiten Eingang des UND-Glieds 122 zurückgeführt. Impulse G 7 (Fig. 23H) vom invertierten Ausgang des RS-Flipflops 128 sind auf den zweiten Eingang des UND-Glieds 120 zurückgeführt. Die Impulse G 4 und G 5 werden in ein NAND-Glied 130 eingegeben. Die durch die NAND- Verknüpfung entstandenen Impulse G 8 (Fig. 23I) vom NAND- Glied 130 werden als Vertikalsynchronsignal VS (Fig. 17A etc.) verwendet.

Die Impulse G 8 vom NAND-Glied 130 triggern einen Monoflop 132, welcher Impulse G 9 (Fig. 23J) abgibt. Die Zeitkonstante des Monoflops 132 ist so gewählt, daß die Impulsbreite der Impulse G 9 0,5 H beträgt. Die Impulse G 9 vom Monoflop 132 und die Impulse G 6 vom RS-Flipflop 128 werden in ein NAND-Glied 134 eingegeben. Die durch die NAND-Verknüpfung gewonnenen Impulse G 10 (Fig. 23K) vom NAND-Glied 134 und die Impulse G 8 vom NAND-Glied 130 werden in ein UND-Glied 136 einge­ geben. Die von diesem durch UND-Verknüpfung erhaltenen Ausgangsimpulse G 11 (Fig. 23L) triggern einen Monoflop 138, welcher die Impulse P 1 (Fig. 23N) ausgibt. Die Zeitkonstante des Monoflops 138 ist so gewählt, daß die Impulsbreite der Impulse P 1 1 H beträgt.

Die Impulse G 8 vom NAND-Glied 130 werden mittels eines Inverters 140 phaseninvertiert. Die invertierten Impulse vom Inverter 140 setzen ein RS-Flipflop 142 zurück. Das RS- Flipflop 142 wird durch die Impulse P 1 vom Monoflop 138 gesetzt. Das Signal am nicht-invertierten Ausgang Q des RS- Flipflops 142 wird als Impulse P 2 (Fig. 23O) verwendet. Die Impulse P 2 vom RS-Flipflop 142 triggern einen Monoflop 144, welcher die Impulse P 4 (Fig. 19H etc.) ausgibt. Die Zeitkonstante des Monoflops 144 ist so gewählt, daß die Impulsbreite der Impulse P 4 10 µs beträgt. Die Impulse G 8 triggern außerdem einen Monoflop 146. Die Impulsflanke der Impulse G 8 wird vom Monoflop 146 um (2 H-5 µs) verzögert. Die vom Monoflop 146 erhaltenen verzögerten Impulse G 12 triggern einen Monoflop 148, welcher die Impulse P 3 (Fig. 23P) liefert. Die Zeitkonstante des Monoflops 148 ist so gewählt, daß die Impulsbreite der Impulse P 3 20 µs beträgt.

Die Fig. 12A bis 12D zeigen Wellenformen von Vertikal­ treibersignalen Φ v 1 bis Φ v 4 für einen zweidimensionalen CCD-Bildwandler, die für ein anderes Ausführungsbeispiel der Erfindung vorgesehen sind. Bei den Treibersignalen der Fig. 12A bis 12D wird das Potential aller Signale Φ v 1 bis Φ v 4 unmittelbar, bevor jeweils einer der Teilbildschiebe­ impulse Vp 1 und Vp 2 erzeugt wird, vorübergehend auf -8 V gebracht, so daß unnötige Ladungen unter den Elektroden V 1 bis V 4 (Fig. 1) durch Ladungsrekombination verschwinden. Die Wellenform des Signals Φ v 3 in Fig. 12C unterscheidet sich von dem in Fig. 3D.

Die Fig. 24A bis 24P zeigen Wellenformen verschiedener Impulse zur Erläuterung, wie die in Fig. 12A bis 12D ge­ zeigten Vertikaltreibersignale Φ v 1 bis Φ v 4 erhalten werden. Fig. 25 zeigt ein Blockschaltbild des Signalgenerators, der die in den Fig. 24M bis 24P gezeigten Signale erzeugt.

Der Aufbau von Fig. 25 unterscheidet sich von demjenigen von Fig. 18 in bezug auf die Schaltung zur Erzeugung des Signals Φ v 3 (Fig. 24O). Die Impulse P 5 vom Zähler 14 setzen ein RS-Flipflop 41 zurück, das von den Impulsen P 2 vom Im­ pulsgenerator 10 gesetzt wird. Impulse P 41 (Fig. 24L) vom invertierten Ausgang des RS-Flipflops 41 werden in ein UND-Glied 39 eingegeben. Außerdem wird das Ausgangssignal vom ODER-Glied 28 in das UND-Glied 39 eingegeben. Die auf diese Weise vom UND-Glied 39 durch UND-Verknüpfung gewonnenen Ausgangsimpulse P 12* werden anstelle der Impulse P 12 der Schaltung von Fig. 18 verwendet.

Die Fig. 13A bis 13D zeigen Wellenformen von Vertikaltrei­ bersignalen Φ v 1 bis Φ v 4 für einen zweidimensionalen CCD- Bildwandler, die für noch ein anderes Ausführungsbeispiel der Erfindung vorgesehen sind. Bei den Treibersignalen der Fig. 13A bis 13D ist unmittelbar vor jedem der Teilbild­ schiebeimpulse Vp 1 und Vp 2 eine vordere Schulter Fp vor­ gesehen, so daß der Potentialänderungsbereich (0 V → 9 V) jedes der Impulse Vp 1 und Vp 2 im Signal Φ v 1 mit demjenigen der Impulse Vp 1 und Vp 2 im Signal Φ v 3 übereinstimmt. Die Breite der vorderen Schulter Fp und die der Impulse Vp 1 und Vp 2 können gleich 1 H sein. Die Breite dieser vorderen Schulter (vordere Schwarzschulter) kann wahlweise nach Maßgabe der Zeitkonstanten der in Fig. 6C gezeigten Tiefpaßfilterschal­ tung festgelegt werden. Wenn die Treibersignale der Fig. 13A bis 13D verwendet werden, kann ein Weißfehler, der durch Modulation des Potentials des CCD-Substrats mit großer Amplitude hervorgerufen wird, vermieden werden.

Die Fig. 26A bis 26O zeigen Wellenformen verschiedener Impulse zur Erläuterung, wie die Vertikaltreibersignale Φ v 1 bis Φ v 4, die in den Fig. 13A bis 13D gezeigt sind, gewonnen werden. Fig. 27 zeigt ein Blockschaltbild des Impulsgenerators, der an die Schaltung von Fig. 18 ange­ paßt ist, so daß die in den Fig. 26L bis 26O gezeigten Signale erhalten werden.

Der Aufbau von Fig. 27 unterscheidet sich von dem nach Fig. 22 in bezug auf die Schaltung zur Erzeugung der Im­ pulse VS und P 1. Die Zähler 124 und 126 sind so ausgelegt, so daß die Impulsbreite jedes der Impulse G 5 und G 4 3 H beträgt. Vom NAND-Glied 130 kann man dann ein Signal VS mit einer Breite von 3 H erhalten (Fig. 26A). Das Ausgangs­ signal vom Monoflop 138 mit der Breite 1 H wird mittels einer 1 H-Verzögerungsschaltung 139 um 1 H verzögert. Die Schaltung 139 kann aus einem D-Flipflop bestehen. Die Schaltung 139 liefert die Impulse P 1 (Fig. 26C), die dazu verwendet werden, das Signal Φ v 1 von Fig. 13A zu gewinnen.

Die Fig. 14A bis 14D zeigen Wellenformen von Vertikaltrei­ bersignalen Φ v 1 bis Φ v 4 für einen zweidimensionalen CCD- Bildwandler, bei denen es sich um die Kombination der Signale nach den Fig. 12A bis 12D und 13A bis 13D handelt. Bei diesen Treibersignalen der Fig. 14A bis 14D wird daher vor Erzeugen jedes Teilbildschiebeimpulses Vp 1 und Vp 2 das Potential aller Signale Φ v 1 bis Φ v 4 vorübergehend auf -8 V gesetzt, so daß unnötige Ladungen unter den Elektroden V 1 bis V 4 (Fig. 1) durch Ladungsrekombination verschwinden. Außerdem ist unmittelbar vor jedem Teilbildschiebeimpuls Vp 1 und Vp 2 eine vordere Schulter (Schwarzschulter) Fp vorgesehen, so daß der Potentialänderungsbereich (0 V → 9 V) jedes der Impulse Vp 1 und Vp 2 im Signal Φ v 1 an denjenigen der Impulse Vp 1 und Vp 2 im Signal Φ v 3 angepaßt ist.

Die Fig. 28A bis 28P zeigen Wellenformen verschiedener Impulse zur Erläuterung, wie die in den Fig. 14A bis 14D gezeigten Vertikaltreibersignale Φ v 1 bis Φ v 4 erhalten werden. Die Signale R v 1 bis Φ v 4, die in den Fig. 28M bis 28P gezeigt sind, können mittels des Signalsgenerators von Fig. 25 erhalten werden, in den der Impulsgenerator von Fig. 27 eingesetzt ist.

Die Fig. 15A bis 15E zeigen Wellenformen eines Foto-Tor­ signals R Pg und Vertikaltreibersignale Φ v 1 bis Φ v 4, die in noch einem anderen Ausführungsbeispiel der Erfindung vor­ gesehen sind. Die Signale der Fig. 15A bis 15E werden an einen zweidimensionalen CCD-Bildwandler angelegt, der Foto-Torelektroden aufweist, die jeweils zwischen Foto­ dioden 901 und Vertikalübertragungsregistern 902 ausgebildet sind. Jede der Foto-Torelektroden empfängt das Foto-Tor­ signal Φ pg (Fig. 15A), das mit dem Vertikalsynchronsignal VS synchronisiert ist. Die Signalladungsübertragung von Fotodioden 901 auf Vertikalübertragungsregister 902 wird vom Foto-Torsignal Φ pg gesteuert. Die Kombination der Sig­ nalwellenformen in Fig. 15A und 15B entspricht der Signal­ wellenform in Fig. 3B.

Die Fig. 29A bis 29P zeigen Wellenformen verschiedener Impulse zur Erläuterung, wie die Vertikaltreibersignale Φ v 1 bis Φ v 4, die in den Fig. 15A bis 15E gezeigt sind, er­ halten werden. Fig. 30 zeigt ein Blockschaltbild eines Signalgenerators, der die in den Fig. 15A bis 15E gezeigten Signale erzeugt.

Fig. 30 unterscheidet sich von Fig. 18 in bezug auf die Schaltung zur Erzeugung der Signale Φ pg, Φ v 1 und Φ v 3 (Fig. 29L, 29M und 29O). Der Aufbau von Fig. 30 unterschei­ det sich von dem in Fig. 18 dadurch, daß das Ausgangssig­ nal vom Verstärker 42 direkt als Signal Φpg verwendet wird, daß das Ausgangssignal vom Verstärker 44 direkt als Signal Φ v 1 verwendet wird und das Ausgangssignal vom Verstärker 48 direkt als Signal Φ v 3 verwendet wird.

Übrigens kann wie im Fall der Fig. 12C oder 14C ein Abschnitt mit niedrigem Potential (0 V für Fig. 15D, -8 V für Fig. 12C oder 14C) im Signal Φ v 3 von Fig. 15D an jedem dem Teilbild­ schiebeimpuls vorangehenden Abschnitt vorgesehen werden, so daß unnötige Ladungen unter den Elektroden V 1 bis V 4 (Fig. 1) durch Ladungsrekombination verschwinden.

Fig. 31 zeigt ein Blockschaltbild des Signalgenerators, der die in den Fig. 16A bis 16F gezeigten Signale erzeugt. Der Impulsgenerator von Fig. 33 kann als Impulsgenerator 10 in Fig. 31 verwendet werden. Impulse Hp vom Impulsgene­ rator 10 und Impulse P 8 vom ODER-Glied 20 werden in ein NOR-Glied 60 eingegeben. Das durch NOR-Verknüpfung gewon­ nene Ausgangssignal vom NOR-Glied 60 wird an ein UND-Glied 62 geliefert. Das UND-Glied 62 empfängt außerdem den Puls Φ h vom Oszillator 100 (Fig. 22), der im Impulsgenerator 10 enthalten ist. Das durch UND-Verknüpfung gewonnene Aus­ gangssignal vom UND-Glied 62 wird mittels eines linearen Verstärkers 66, der an +9 V betrieben wird, in einen Puls Φ h 1 (Fig. 16E) umgesetzt. Das Ausgangssignal vom UND-Glied 62 wird über einen Inverter 64 und einen linearen, an +9 V betriebenen Verstärker 68 in einen Puls Φ h 2 umgesetzt.

Beim Ausführungsbeispiel von Fig. 18 etc. ist nur vor dem Beginn jeder Teilbildverschiebung eine Zeilenschiebeimpuls­ ausschlußzeit (z. B. 11 in Fig. 3B) vorgesehen. Wenn jedoch der Betrieb der Vertikalübertragungsregister 902 eine Ab­ weichung im Anfangspotential der Fotodioden 901 selbst dann hervorruft, wenn die Zeilenschiebeimpulsausschluß­ zeit vorgesehen ist, wie in den Fig. 16A bis 16D gezeigt, könnte ein Flackern auftreten. Die Ursache für das Ent­ stehen einer solchen Anfangspotentialabweichung liegt in der Tatsache, daß an dem Endteil eines fotoempfindlichen Bereichs im CCD-Bildwandler bestimmte Vertikalübertragungs­ register 902 kapazitiv mit dem Horizontalübertragungsre­ gister 903 gekoppelt sind. Zur Verhinderung des Flackerns aufgrund dieser kapazitiven Kopplung werden die Horizontal­ übertragungspulse Φ h 1 und Φ h 2 teilweise eliminiert, wie in den Fig. 16E und 16F gezeigt, so daß das Horizontal­ übertragungsregister 903 gestoppt wird, wenn die Teilbild­ verschiebung ausgeführt wird.

Die vorliegende Erfindung ist nicht auf die hier beschriebe­ nen Ausführungsbeispiele beschränkt. Die Erfindung kann in verschiedenster Weise verkörpert werden, ohne das bean­ spruchte Prinzip zu verlassen. Zum Beispiel kann die Analog­ schaltung der Elemente 42-54 in Fig. 8 etc. durch eine her­ kömmliche Schalterschaltung zum Gewinnen der Signale Φ v 1 bis Φ v 4 ersetzt werden. Die Erfindung kann auf einen zweidimensionalen Zwischenzeilenübertragungs-CCD-Bildwandler mit Fototoren und/oder Schiebetoren angewendet werden.

Claims (7)

1. Treiberschaltung für einen Bildwandler mit einem zweidimensionalen optischen Bereich, der von lichtempfind­ lichen Elementen (901) gebildet wird, die Signalladungen entsprechend dem vom optischen Bereich aufgenommenen Bild liefern,
mit einer nach dem Interline-Prinzip angeordneten Registeranordnung (902) zur Aufnahme der Signalladungen von den lichtempfindlichen Elementen (901) unter der Steuerung durch Teilbildschiebeimpulse (Vp 1, Vp 2) und zur Übertragung der Signalladungen an eine Ausgangs­ schaltung (903-905) unter der Steuerung durch Zeilen­ schiebeimpulse (Hp), wobei die Teilbildschiebeimpulse ab­ wechselnd die Verschiebung eines geraden und eines ungera­ den Teilbildes bewirken und sowohl mit Teilbildschiebeim­ pulsen als auch Zeilenschiebeimpulsen beaufschlagte Steuer­ elektroden der Registeranordnung (902) ein Tiefpaßverhalten mit einer Tiefpaßzeitkonstante aufweisen, und
mit einer Schaltungsanordnung (12-30) zur Unterbre­ chung der Zufuhr von Zeilenschiebeimpulsen (Hp) an die Steuerelektroden (V 1, V 3) vor dem Auftreten eines Teilbild­ schiebeimpulses (Vp 1, Vp 2),
dadurch gekennzeichnet, daß die Zu­ fuhr der Zeilenschiebeimpulse während einer vorgegebenen Zeitspanne (11, 12) unterbrochen wird, die größer ist als die Tiefpaßzeitkonstante.

2. Treiberschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Teilbildschiebeimpulse (Vp 1, Vp 2) und die Zeilenschiebeimpulse (Hp) in einem er­ sten und einem zweiten Vertikaltreibersignal (Φ v 1, Φ v 2) enthalten sind, mit denen erste und zweite Steuerelektroden (V 1, V 3) der Registeranordnung (902) beaufschlagt sind, und daß eine Potentialeinstellanordnung (39, 41 in Fig. 25) vorgesehen ist, durch welche das Potential des zweiten Ver­ tikaltreibersignals (Φ v 3) eine feste Zeit (3 H oder 3,5 H in den Fig. 24M, 24O) innerhalb der vorgegebenen Zeitspanne (11, 12) im wesentlichen gleich dem Potential des ersten Vertikaltreibersignals (Φ v 1) gemacht wird.

3. Treiberschaltung nach Anspruch 1, dadurch ge­ kennzeichnet,daß die Teilbildschiebeimpulse (Vp 1, Vp 2) und die Zeilenschiebeimpulse (Hp) in einem er­ sten und einem zweiten Vertikaltreibersignal (Φ v 1, Φ v 2) enthalten sind, mit denen erste und zweite Steuerelektroden (V 1, V 3) der Registeranordnung (902) beaufschlagt sind, und daß eine Potentialeinstellanordnung (Fig. 27) vorgesehen ist, durch welche das Potential des ersten Vertikaltreiber­ signals (Φ v 1) für eine feste Zeit (3 H Perioden von VS in Fig. 26A), in welcher ein Teilbildschiebeimpuls (Vp 1 oder Vp 2) enthalten ist, im wesentlichen gleich dem Potential des zweiten Vertikaltreibersignals (Φ v 3) gemacht wird.

4. Treiberschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Teilbildschiebeimpulse (Vp 1, Vp 2) und die Zeilenschiebeimpulse (Hp) in einem er­ sten und einem zweiten Vertikaltreibersignal (Φ v 1, Φ v 3) enthalten sind, mit denen erste und zweite Steuerelektroden (V 1, V 3) der Registeranordnung (902) beaufschlagt sind, und
daß eine Potentialeinstellanordnung (Fig. 27) vorgesehen ist, durch welche das Potential des ersten Vertikaltreiber­ signals (Φ v 1) für eine feste Zeit (1 H von Fp in Fig. 13A) nach einem Teilbildschiebeimpuls (Vp 1 oder Vp 2) im wesent­ lichen gleich dem Potential des zweiten Vertikaltreibersig­ nals (Φ v 3) gemacht wird, und
daß eine zweite Potentialeinstellanordnung (39, 41 in Fig. 25) vorgesehen ist, durch welche das Potential des zweiten Vertikaltreibersignals (Φ v 3) für eine andere feste Zeit (3 H) innerhalb der vorgegebenen Zeitspanne (11, 12) im wesentlichen gleich dem Potential des ersten Vertikaltrei­ bersignals (Φ v 1) gemacht wird.

5. Treiberschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß Vertikaltreibersignale (Φ v 1 bis Φ v 4) zur Steuerung der Registeranordnung (902) ein Foto-Torsignal (Φ pg in Fig. 29L) zur Steuerung der Signal­ ladungsübertragung, ein an erste Steuerelektroden der Regi­ steranordnung (902) angelegtes erstes Vertikaltreibersignal (Φ v 1) und ein an zweite Steuerelektroden der Registeranord­ nung (902) angelegtes zweites Vertikaltreibersignal (Φ v 3) umfassen.

6. Treiberschaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Registeranordnung eine Horizontalübertragungsregisteranord­ nung (903) zur Durchführung der Signalladungsübertragung längs der Horizontalrichtung des zweidimensionalen opti­ schen Bereichs umfaßt,
daß an die Horizontalübertragungsregisteranordnung (903) horizontale Übertragungssignale (Φ h 1 bis Φ h 2) angelegt werden, um die Signalladungsübertragung längs der Ho­ rizontalrichtung für jede der Teilbildverschiebungen durch­ zuführen, und
daß eine Einrichtung (60, 62 in Fig. 31) zum Stoppen der Erzeugung der Horizontalübertragungssignale (Φ vh 1 bis Φ vh 2) während der Zeit der Teilbildverschiebung vorgesehen ist.

7. Treiberschaltung nach einem der vorhergehenden An­ sprüche, gekennzeichnet durch eine Einrich­ tung (20-30, 60-62 in Fig. 31) zum Sperren der Erzeugung aller Steuersignale (Φ v 1 bis Φ v 4, Φ h 1 bis Φ h 2) für die Re­ gisteranordnung.