JP2749700B2

JP2749700B2 - リニアイメージセンサ

Info

Publication number: JP2749700B2
Application number: JP2100353A
Authority: JP
Inventors: 匡白石
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-04-18
Filing date: 1990-04-18
Publication date: 1998-05-13
Anticipated expiration: 2013-05-13
Also published as: JPH04763A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、リニアイメージセンサに関するものであ
り、特に、その構成及び信号読み出し方法に特徴のある
リニアイメージセンサに関するものである。

［従来の技術］第６図は従来の２相CCD形リニアイメージセンサを示
す平面図である。この第６図において、（１）は走査方
向に配置された画素、（２）はこれら画素（１）で発生
した信号電荷の読み出しを制御するトランスファゲー
ト、（３）は第１の電極（４）と第２の電極（５）とか
ら成って画素（１）から転送された信号電荷を蓄積する
２相CCD、（６）はこの２相CCD（３）から転送された信
号電荷を検出しぃて増幅する出力部である。

次に、従来のリニアイメージセンサの動作を説明す
る。

トランスファゲート（２）にクロックパルスφ_０が印
加されると、各画素（１）に発生した信号電荷は２相CC
D（３）の第１の電極（４）下に転送される。続いて、
２相CCD（３）の第１の電極（４）及び第２の電極
（５）にそれぞれクロックパルスφ_１及びφ_２が印加さ
れることにより、２相CCD（３）から信号電荷が出力部
（６）に転送される。そして、信号電荷は出力部（６）
で検出され、増幅された後に外部に出力される。

［発明が解決しようとする課題］従来のリニアイメージセンサでは、チップサイズを変
えずに画素数を増やそうとすると、画素の配置ピッチを
小さくする必要があった。これに従って２相CCDの電極
ピッチも小さくしなければならないが、このことは設計
基準上困難であるため、チップサイズを変えずに容易に
画素数を増やすことができないという問題点があった。

この発明は上記のような問題点を解決するためになさ
れたものであり、チップサイズを変えずに、画素数の多
いリニアイメージセンサを得ることを目的とする。

［課題を解決するための手段］この発明に係るリニアイメージセンサは、走査方向に
一次元に配置された複数の画素と、第１のクロックパル
スが印加される第１の電極と第２のクロックパルスが印
加される第２の電極とが一組として連続した複数の組か
ら成り、前記複数の画素の各々と前記複数の第１及び第
２の電極の各々とが一対一に連結され、各画素に発生し
た信号電荷を対応する各電極に蓄積する２相CCDと、第
３のクロックパルスの印加に基づき、前記第１の電極に
連結された複数の画素に発生した信号電荷の各画素から
各第１の電極への転送を制御する第１のトランスファゲ
ートと、第４のクロックパルスの印加に基づき、前記第
２の電極に連結された複数の画素に発生した信号電荷の
各画素から各第２の電極への転送を制御する第２のトラ
スファゲートと、前記２相CCDに蓄積された信号電荷を
検出し、増幅して出力する出力部とを備えたものであ
る。

この発明に係るリニアイメージセンサの信号読み出し
方法は、第１及び第２のクロックパルスを２相CCDの複
数の第１及び第２の電極へ印加して、前記第１の電極と
この第１の電極の信号転送方向に隣り合う第２の電極と
に蓄積された信号電荷を前記第２の電極で混合し、前記
第２及び第１のクロックパルスを前記２相CCDの複数の
第２及び第１の電極へ印加して、前記第２の電極に蓄積
された混合信号電荷を出力部へ転送するステップと、前
記第２及び第１のクロックパルスを前記２相CCDの複数
の第２及び第１の電極へ印加して、前記第２の電極とこ
の第２の電極の信号転送方向に隣り合う第１の電極とに
蓄積された信号電荷を前記第１の電極で混合し、前記第
１及び第２のクロックパルスを前記２相CCDの複数の第
１及び第２の電極へ印加して、前記第１の電極に蓄積さ
れた混合信号電荷を前記出力部へ転送するステップとを
含むものである。

また、この発明に係るリニアイメージセンサの信号読
み出し方法は、第１のトランスファゲートを開いて、複
数の第１の画素に発生した信号電荷を２相CCDの前記第
１の画素に対応する複数の第１の電極に蓄積し、第１及
び第２のクロックパルスを前記２相CCDの前記第１及び
第２の電極へ印加して、前記第１の電極に蓄積された信
号電荷を出力部へ転送するステップと、第２のトランス
ファゲートを開いて、複数の第２の画素に発生した信号
電荷を前記２相CCDの前記第２の画素に対応する複数の
第２の電極に蓄積し、前記第２及び第１のクロックパル
スを前記２相CCDの前記第２及び第１の電極へ印加し
て、前記第２の電極に蓄積された信号電荷を前記出力部
へ転送するステップとを含むものである。

［作用］この発明に係るリニアイメージセンサにおいては、複
数の画素が走査方向に一次元に配置され、第１のクロッ
クパルスが印加される第１の電極と第２のクロックパル
スが印加される第２の電極とが一組として連続した複数
の組から成り、前記複数の画素の各々と前記複数の第１
及び第２の電極の各々が一対一に連結された２相CCDに
よって、各画素に発生した信号電荷が対応する各電極に
蓄積される。また、第１のトランスファゲートによっ
て、第３のクロックパルスの印加に基づき、前記第１の
電極に連結された複数の画素に発生した信号電荷の各画
素から各第１の電極への転送が制御され、第２のトラン
スファゲートによって、第４のクロックパルスの印加に
基づき、前記第２の電極に連結された複数の画素に発生
した信号電荷の各画素から各第２の電極への転送が制御
される。さらに、出力部によって、前記２相CCDに蓄積
された信号電各が検出され、増幅されて出力される。

この発明に係るリニアイメージセンサの信号読み出し
方法においては、最初のステップによって、第１及び第
２のクロックパルスが２相CCDの複数の第１及び第２の
電極へ印加されて、前記第１の電極とこの第１の電極の
信号転送方向に隣り合う第２の電極とに蓄積された信号
電荷が前記第２の電極で混合され、前記第２及び第１の
クロックパルスが前記２相CCDの複数の第２及び第１の
電極へ印加されて、前記第２の電極に蓄積された混合信
号電荷が出力部へ転送される。また、次のステップによ
って、前記第２及び第１のクロックパルスが前記２相CC
Dの複数の第２及び第１の電極へ印加されて、前記第２
の電極とこの第２の電極の信号転送方向に隣り合う第１
の電極とに蓄積された信号電荷が前記第１の電極で混合
され、前記第１及び第２のクロックパルスが前記２相CC
Dの複数の第１及び第２の電極へ印加されて、前記第１
の電極に蓄積された混合信号電荷が前記出力部へ転送さ
れる。

また、この発明に係るリニアイメージセンサの信号読
み出し方法は、最初のステップによって、第１のトラン
スファゲートが開かれ、複数の第１の画素に発生した信
号電荷が２相CCDの前記第１の画素に対応する複数の第
１の電極に蓄積され、第１及び第２のクロックパルスが
前記２相CCDの前記第１及び第２の電極へ印加されて、
前記第１の電極に蓄積された信号電荷が出力部へ転送さ
れる。また、次のステップによって、第２のトランスフ
ァゲートが開かれ、複数の第２の画素に発生した信号電
荷が前記２相CCDの前記第２の画素に対応する複数の第
２の電極に蓄積され、前記第２及び第１のクロックパル
スが前記２相CCDの前記第２及び第１の電極へ印加され
て、前記第２の電極に蓄積された信号電荷が前記出力部
へ転送される。

［実施例］第１図は、この発明の第１の実施例を示す平面図であ
る。第１図において、（２）〜（６）は第６図に示され
たものと同様なものであり、（1a、1b、1c、…）は２相
CCD（３）の第１の電極（例えば、奇数番目の電極）及
び第２の電極（例えば、偶数番目の電極）に１対１に対
応させて、走査方向に配置された画素である。

第３図は、第１の実施例の画素（1a、1b、1c、…）に
発生した信号電荷の第１の読み出しを説明するための図
であり、同図（ａ）は第１図に示されたものの主要部断
面図、同図（ｂ）は時刻t₁において第１の電極（４）及
び第２の電極（５）に蓄積されたポテンシャルの状態を
示す図、同図（ｃ）は時刻t₂において第１の電極（４）
及び第２の電極（５）に蓄積されたポテンシャルの状態
を示す図、同図（ｄ）は、トランスファゲート（２）に
印加されるクロックパルスφ_０、２相CCD（３）の第１
の電極（４）に印加されるクロックパルスφ_１及び第２
の電極（５）に印加されるクロックパルスφ_２を示すタ
イミングチャートである。なお、同図（ａ）の（７）
は、２相CCD（３）のバリア部であり、信号電荷の転送
方向をきめるものである。

また、第４図は、第１の実施例の画素（1a、1b、1c、
…）に発生した信号電荷の第２の読み出しを説明するた
めの図であり、同図（ａ）は上記第１図に示されたもの
の主要部断面図、同図（ｂ）は時刻t₁において第１の電
極（４）及び第２の電極（５）に蓄積されたポテンシャ
ルの状態を示す図、同図（ｃ）は時刻t₂において第１の
電極（４）及び第２の電極（５）に蓄積されたポテンシ
ャルの状態を示す図、同図（ｄ）はトランスファゲート
（２）に印加されるクロックパルスφ_０、２相CCD
（３）の第１の電極（４）に印加されるクロックパルス
φ_１及び第２の電極（５）に印加されるクロックパルス
φ_２を示すタイミングチャートである。

次に、第１の実施例の動作を説明する。

画素（1a、1b、1c、…）に発生した信号電荷は、以下
に説明するように第１の読み出し及び第２の読み出しに
よって、第１の電極及び第２の電極に転送される。

まず、第１の読み出しを第３図に基づいて説明する。
第３図（ｄ）に示すクロックパルスφ_０がトランスファ
ゲート（２）に印加されてゲートが開かれ、画素（1a、
1b、1c、…）に発生した信号電荷（4a、5a、4b、…）
が、第３図（ｂ）に示すように第１の電極（４）及び第
２の電極（５）に蓄積される。このとき、第１の電極
（４）に供給されているクロックパルスΦ_１及び第２の
電極（５）に供給されているクロックパルスΦ_２は高レ
ベル状態である。

時刻t₁から時刻t₂の間に、クロックパルスφ_１がクロ
ックパルスφ_２よりも先に低レベルになり、第１の電極
（４）に蓄積された信号電荷（4a、4b、4c、…）は第２
の電極（５）へ移動して、もともと第２の電極（５）に
蓄積されていた信号電荷（5a、5b、5c、…）と混合され
て、第３図（ｃ）に示すように、第２の電極に混合信号
電荷（a1、a2、a3、…）が蓄積する。

これら混合信号電荷（a1、a2、a3、…）は出力部
（６）へ転送され、出力部（６）は、これらを検出し、
増幅して、出力を発生する。すなわち、出力部（６）
は、第５図（ａ）に示すように、画素（1a）と（1b）と
の混合出力（A1）、画素（1c）と（1d）との混合出力
（A2）、画素（1e）と（1f）との混合出力（A3）を発生
する。

このように、第１の読み出しでは、１番目に配置され
ている画素（1a）から２画素ずつを対にして、２画素分
の信号電荷が順次読み出される。

次に、第２の読み出しについて説明する。第４図
（ｄ）に示すクロックパルスφ_０がトランスファゲート
（３）に印加されてゲートが開かれ、第４図（ｂ）に示
すように、画素（1a、1b、1c、…）に発生した信号電荷
（4a、5a、4b、…）が第１の電極（４）及び第２の電極
（５）に蓄積される。このとき、第１の電極（４）及び
第２の電極（５）に印加されているクロックパルスφ_１
及びφ_２はともに高レベル状態である。

時刻t₁から時刻t₂の間に、クロックパルスφ_２がクロ
ックパルスφ_１よりも先に低レベルになり、第２の電極
（５）に蓄積された信号電荷（5a、5b、5c、…）は第１
の電極（５）へ移動して、もともと第１の電極（５）に
蓄積されていた信号電荷（4b、4c、…）と混合されて、
第４図（ｃ）に示すように第１の電極に信号電荷（b1、
b2、b3、…）が蓄積する。なお、このとき、信号電荷4a
は混合されずにそのまま信号電荷b1となる。

これら信号電荷（b1、b2、b3…）は出力部（６）へ転
送され、出力部（６）は、これらを検出し、増幅して、
出力を発生する。すなわち、出力部（６）は、第５図
（ｂ）に示すように、画素（1a）のみの出力（B1）、画
素（1b）と画素（1c）との混合出力（B2）、画素（1d）
と（1e）との混合出力（B3）及び画素（1f）の出力（B
4）を発生する。

このように、第２の読み出しでは、２番目の配置され
ている画素（1b）から２画素ずつを対にして、２画素分
の信号電荷が順次読み出される。

そして、画素（1a）の出力は既に得られているので、
画素（1b）のみの出力は混合出力（A1）から出力（B1）
が差し引かれることによって得られ、この画素（1b）の
出力から画素（1c）の出力も同様にして得られる。以
下、同様にして順次繰り返されることによってすべての
画素（1a、1b、1c、…）の出力を得ることができる。

なお、第１の読み出し及び第２の読み出しは、どちら
が先に行われてもよい。

第２図は、この発明の第２の実施例を示す平面図であ
る。第２図において、（1a、1b、1c、…）、３〜６は第
１図に示されたものと同様のものであり、（12）は奇数
番目に配置されている画素（1a、1c、…）に対応するト
ランスファゲート、（13）は偶数番目に配置されている
画素（1b、1d、…）に対応するトランスファゲートであ
る。

次に、第２の実施例の動作について説明する。

トランスファゲート（12）が開かれると、画素（1a、
1c、1e、…）の信号電荷が２相CCD（３）の第１の電極
（４）に読み出される。次に、２相CCD（３）にクロッ
クパルスφ_１が印加され、第１の電極（４）に蓄積され
た信号電荷は出力部（６）に転送される。

奇数番目に配置されている画素（1a、1c、…）のすべ
ての信号電荷が出力部（６）に転送されたら、今度はト
ランスファゲート（13）が開かれ、偶数番目に配置され
ている画素（1b、1d、1f、…）の信号電荷が２相CCD
（３）の第２の電極（５）に読み出される。そして、２
相CCD（３）にクロックパルスφ_２が印加され、第２の
電極（５）に蓄積された信号電荷は出力部（６）に転送
される。

これで全画素の情報が読み出されたことになる。

［発明の効果］この発明に係るリニアイメージセンサは、以上説明し
たとおり、走査方向に一次元に配置された複数の画素
と、第１のクロックパルスが印加される第１の電極と第
２のクロクパルスが印加される第２の電極とが一組とし
て連続した複数の組から成り、前記複数の画素の各々と
前記複数の第１及び第２の電極の各々とが一対一に連結
され、各画素に発生した信号電荷を対応する各電極に蓄
積する２相CCDと、第３のクロックパルスの印加に基づ
き、前記第１の電極に連結された複数の画素に発生した
信号電荷の各画素から各第１の電極への転送を制御する
第１のトランスファゲートと、第４のクロックパルスの
印加に基づき、前記第２の電極に連結された複数の画素
に発生した信号電荷の各画素から各第２の電極への転送
を制御する第２のトランスファゲートと、前記２相CCD
に蓄積された信号電荷を検出し、増幅して出力する出力
部とを備えたので、チップサイズを変えずに画素を多数
配置したリニアイメージセンサを得ることができるとい
う効果を奏する。

この発明に係るリニアイメージセンサの信号読み出し
方法は、以上説明したとおり、第１及び第２のクロック
パルスを２相CCDの複数の第１及び第２の電極へ印加し
て、前記第１の電極とこの第１の電極の信号転送方向に
隣り合う第２の電極とに蓄積された信号電荷を前記第２
の電極で混合し、前記第２及び第１のクロックパルスを
前記２相CCDの複数の第２及び第１の電極へ印加して、
前記第２の電極に蓄積された混合信号電荷を出力部へ転
送するステップと、前記第２及び第１のクロックパルス
を前記２相CCDの複数の第２及び第１の電極へ印加し
て、前記第２の電極とこの第２の電極の信号転送方向に
隣り合う第１の電極とに蓄積された信号電荷を前記第１
の電極で混合し、前記第１及び第２のクロックパルスを
前記２相CCDの複数の第１及び第２の電極へ印加して、
前記第１の電極に蓄積された混合信号電荷を前記出力部
へ転送するステップとを含むので、解像度を低下させる
ことなく各画素の信号を読み出すことができるという効
果を奏する。

また、この発明に係るリニアイメージセンサの信号読
み出し方法は、以上説明したとおり、第１のトランスフ
ァゲートを開いて、複数の第１の画素に発生した信号電
荷を２相CCDの前記第１の画素に対応する複数の第１の
電極に蓄積し、第１及び第２のクロックパルスを前記２
相CCDの前記第１及び第２の電極へ印加して、前記第１
の電極に蓄積された信号電荷を出力部へ転送するステッ
プと、第２のトランスファゲートを開いて、複数の第２
の画素に発生した信号電荷を前記２相CCDの前記第２の
画素に対応する複数の第２の電極に蓄積し、前記第２及
び第１のクロックパルスを前記２相CCDの前記第２及び
第１の電極へ印加して、前記第２の電極に蓄積された信
号電荷を前記出力部へ転送するステップとを含むので、
解像度を低下させることなく各画素の信号を読み出すこ
とができるという効果を奏する。

【図面の簡単な説明】

第１図はこの発明の第１の実施例を示す平面図、第２図はこの発明の第２の実施例を示す平面図、第３図
はこの発明の第１の実施例における第１の読み出しを説
明するための図、第４図はこの発明の第１の実施例にお
ける第２の読み出しを説明するための図、第５図はこの
発明の第１の実施例の第１及び第２の読み出しによる各
画素の出力を説明するための模試図、第６図は従来のリ
ニアイメージセンサを示す平面図である。図中で、（1a、1b、1c、…）は画素、（２）、（12）及び（13）はトランスファゲート、（３）は２相CCD、（４）は２相CCD（３）の第１の電極、（５）は２相CCD（３）の第２の電極、（６）は出力部、（φ_１）、（φ_２）はクロックパルスである。尚、図中の同一符号は同一または相当部分を示す。

Claims

(57)【特許請求の範囲】

【請求項１】走査方向に一次元に配置された複数の画素
と、第１のクロックパルスが印加される第１の電極と第２の
クロックパルスが印加される第２の電極とが一組として
連続した複数の組から成り、前記複数の画素の各々と前
記複数の第１及び第２の電極の各々とが一対一に連結さ
れ、各画素に発生した信号電荷を対応する各電極に蓄積
する２組CCDと、第３のクロックパルスの印加に基づき、前記第１の電極
に連結された複数の画素に発生した信号電荷の各画素か
ら各第１の電極への転送を制御する第１のトランスファ
ゲートと、第４のクロックパルスの印加に基づき、前記第２の電極
に連結された複数の画素に発生した信号電荷の各画素か
ら各第２の電極への転送を制御する第２のトランスファ
ゲートと、前記２相CCDに蓄積された信号電荷を検出し、増幅して
出力する出力部とを備えたことを特徴とするリニアイメージセンサ。
【請求項２】第１及び第２のクロックパルスを２相CCD
の複数の第１及び第２の電極へ印加して、前記第１の電
極とこの第１の電極の信号転送方向に隣り合う第２の電
極とに蓄積された信号電荷を前記第２の電極で混合し、
前記第２及び第１のクロックパルスを前記２相CCDの複
数の第２及び第１の電極へ印加して、前記第２の電極に
蓄積された混合信号電荷を出力部へ転送するステップ
と、前記第２及び第１のクロックパルスを前記２相CCDの複
数の第２及び第１の電極へ印加して、前記第２の電極と
この第２の電極の信号転送方向に隣り合う第１の電極と
に蓄積された信号電荷を前記第１の電極で混合し、前記
第１及び第２のクロックパルスを前記２相CCDの複数の
第１及び第２の電極へ印加して、前記第１の電極に蓄積
された混合信号電荷を前記出力部へ転送するステップとを含むことを特徴とするリニアイメージセンサの信号読
み出し方法。
【請求項３】第１のトランスファゲートを開いて、複数
の第１の画素に発生した信号電荷を２相CCDの前記第１
の画素に対応する複数の第１の電極に蓄積し、第１及び
第２のクロックパルスを前記２相CCDの前記第１及び第
２の電極へ印加して、前記第１の電極に蓄積された信号
電荷を出力部へ転送するステップと、第２のトランスファゲートを開いて、複数の第２の画素
に発生した信号電荷を前記２相CCDの前記第２の画素に
対応する複数の第２の電極に蓄積し、前記第２及び第１
のクロックパルスを前記２相CCDの前記第２及び第１の
電極へ印加して、前記第２の電極に蓄積された信号電荷
を前記出力部へ転送するステップとを含むことを特徴とするリニアイメージセンサの信号読
み出し方法。