DE3621680C2 - Mehrfrequenzcodeempfänger und damit ausgerüstete Einrichtung zum Übertragen von Signalen - Google Patents
Mehrfrequenzcodeempfänger und damit ausgerüstete Einrichtung zum Übertragen von SignalenInfo
- Publication number
- DE3621680C2 DE3621680C2 DE19863621680 DE3621680A DE3621680C2 DE 3621680 C2 DE3621680 C2 DE 3621680C2 DE 19863621680 DE19863621680 DE 19863621680 DE 3621680 A DE3621680 A DE 3621680A DE 3621680 C2 DE3621680 C2 DE 3621680C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- signals
- partial
- code receiver
- frequency code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
Description
Die Erfindung betrifft einen Mehrfrequenzcodeempfänger
nach dem Oberbegriff des Anspruchs 1 und eine Einrichtung
mit einer Mehrzahl von Signalgeneratoren und diesen
zugeordneten Erkennungsschaltungen nach dem Oberbegriff
von Anspruch 10.
Ein solcher Mehrfrequenzcodeempfänger und eine solche
Einrichtung sind aus der DE-OS 24 36 691 bekannt. Diese
Schrift beschreibt eine "Vielfach-Programmierschaltung",
durch die "verschiedene miteinander in Beziehung stehende
Vorrichtungen . . . gleichzeitig, in einer bestimmten Reihenfolge,
abwechselnd oder in anderer Weise betrieben
werden" sollen. Die Steuersignale hierzu werden als Tonsignale
mit unterschiedlicher Tonhöhe (Frequenz) auf
einem Magnetbandgerät aufgezeichnet. Jedem Steuerkanal
ist ein Tonkanal zugeordnet. Es können auch mehrere
Steuersignale gleichzeitig auftreten, womit entweder
mehrere Vorrichtungen gleichzeitig gesteuert werden
können oder, wie auf Seite 3 unten angedeutet, durch
binäre Kodierung über n Kanäle 2n Vorrichtungen, dann
aber nicht gleichzeitig. Zum Programmablauf wird das
Ausgangssignal des Magnetbandgerätes dieser Schaltung
zugeführt, die dann als Mehrfrequenzcodeempfänger arbeitet.
Dieser Mehrfrequenzcodeempfänger besteht pro
Steuerkanal aus einem analogen Tonfrequenzfilter mit
zugeordnetem Schwellwertdetektor, die als Erkennungsschaltung
dienen. Zur Programmierung, d. h. beim Bespielen des
Magnetbandes, wird derselbe Mehrfrequenzcodeempfänger eingesetzt,
wobei nun die einzelnen Tonfrequenzfilter mittels
je eines von Hand zuschaltbaren Rückkopplungszweiges zum
Schwingen gebracht werden, wodurch sie zu Signalgeneratoren
werden.
Diese bekannten Anordnungen beruhen auf dem Prinzip des
Frequenzmultiplex. Dabei werden mehrere Signale auf verschiedenen
Frequenzen über dasselbe Medium übertragen.
Die Frequenzen werden durch frequenzbestimmende Bauelemente
festgelegt, die Sender und Empfänger dieser Signale
können deshalb völlig voneinander unabhängig sein. Auch
dort, wo die Frequenzen weit auseinander liegen, ist dennoch
ein nicht unerheblicher schaltungstechnischer Aufwand
erforderlich, was vor allem auf den analogen Aufbau
zurückzuführen ist.
Ein anderes weitverbreitetes Prinzip zur Übertragung
mehrerer Signale über dasselbe Medium ist das Prinzip
des Zeitmultiplex, bei dem sich die Signale das Medium
zeitlich aufteilen. Da die Zeit aber nicht durch Gerätekonstanten
bestimmt werden kann, muß eine Koordination
der verschiedenen Sender und Empfänger untereinander erfolgen.
Dies kann beispielsweise durch Synchronisation
oder durch Schiedsrichterverfahren erfolgen. Zeitmultiplexeinrichtungen
haben zwar den Vorteil, durch Digitalschaltungen
realisiert werden zu können, was einen ziemlich
problemlosen Aufbau ergibt, dafür muß aber der
Nachteil in Kauf genommen werden, daß zusätzlicher Aufwand
für die zeitliche Koordinierung erforderlich ist.
Der Erfindung liegt die Aufgabe zugrunde, einen Mehrfrequenzcodeempfänger
und eine Einrichtung zum Übertragen
von Signalen mit einer Mehrzahl von Signalgeneratoren
und Erkennungsschaltungen mit digitaler Signalerzeugung
und -verarbeitung zu schaffen.
Diese Aufgabe wird gelöst durch einen Mehrfrequenzcodeempfänger
nach der Lehre des Anspruchs 1 und eine Einrichtung
nach der Lehre des Anspruchs 10. Weitere Ausgestaltungen
der Erfindung sind den Unteransprüchen zu
entnehmen.
Die Erfindung nutzt die Tatsache, daß beim Zusammenfassen
einer beliebigen Auswahl aus einer endlichen Anzahl
von digitalen Teilsignalen mit jeweils fest vorgegebener
Signalform sich auch nur eine endliche Anzahl
möglicher Signalformen für das Summensignal ergeben
kann und daß die Teilsignale so ausgewählt werden können,
daß das Summensignal auf jeden Fall erkennen läßt,
welche der Teilsignale gerade im Summensignal enthalten
sind und welche nicht.
Die Erfindung gibt einen Mehrfrequenzcodeempfänger an,
der diese Erkenntnis ausnützt. Als Anwendungsbeispiel
wird eine Einrichtung zum Übertragen von Signalen angegeben.
Geeignet ausgewählte Sätze von Teilsignalen werden
beispielhaft angegeben.
Im folgenden wird die Erfindung anhand von Ausführungs-
und Anwendungsbeispielen unter Zuhilfenahme der beiliegenden
Zeichnung weiter erläutert.
Fig. 1 zeigt einfache Signalformen (Fig. 1a) und
dafür geeignete einfache Mehrfrequenzcodeemp
fänger (Fig. 1b . . . 1f);
Fig. 2 zeigt einen Mehrfrequenzcodeempfänger zum
Erkennen einer Mehrzahl von Teilsignalen,
deren Frequenzen jeweils um eine Oktave
auseinanderliegen;
Fig. 3 zeigt eine Einrichtung zum Übertragen von
Signalen, die mehrere Ausführungsformen
aufweist;
Fig. 4 zeigt eine Baugruppe der Einrichtung
nach Fig. 3, und
Fig. 5 zeigt eine an sich bekannte wired-or-
Schaltung.
Fig. 1a zeigt digitale Teilsignale Sa und Sb sowie das
durch ODER-Verknüpfung daraus resultierende Summensignal
S = Sa V Sb. Die Signale Sa und Sb bestehen aus regelmäßigen
Impulsfolgen mit den Periodendauern Ta bzw. Tb,
wobei im gezeigten Beispiel Ta : Tb = 1 : 8 ist. Das Summensignal
S = Sa V Sb weist in diesem Beispiel ebenfalls
die Periodendauer Tb auf. Es weist Einzelimpulse der
Länge (Ta + Tb)/2 und Ta/2 auf. Bei beliebiger Phasenverschiebung
der Teilsignale Sa und Sb gegeneinander kann
sich der längere Einzelimpuls in zwei Teile mit den
Längen Ta/2 und Tb/2 auflösen. Wenn das Summensignal mit
dem Takt Ta/2 abgetastet wird, dann ist diese Auflösung
überhaupt nicht mehr erkennbar. Je nachdem, welches der
Teilsignale im Summensignal mit enthalten ist, ergeben
sich verschiedene Signalformen des Summensignals, wobei
jedoch die Zahl der möglichen Signalformen sehr begrenzt
ist.
Es ist leicht einzusehen, daß sich auch dann eine sehr
begrenzte Zahl möglicher Signalformen ergibt, wenn die
Teilsignale nicht ODER-verknüpft, sondern additiv überlagert
werden, wenn sich also die Amplituden addieren.
Auch in diesem Fall kann die Auswertung des Summensignals
in gleicher oder ähnlicher Weise erfolgen, wie dies im
folgenden für ODER-verknüpfte und damit digitale Signale
gezeigt wird.
Ist aufgrund des konkreten Anwendungsfalls damit zu
rechnen, daß die Abtastzeitpunkte (Takt Ta/2) mit Flanken
des Summensignals zusammentreffen und sich dadurch Fehler
ergeben können, so kann eine eindeutige Auswertung beispielsweise
durch eine feinere Auflösung (z. B. Takt Ta/4
statt Ta/2) erreicht werden.
Die Auswertung entsprechend der Fig. 1b bis 1e erfolgt
so, daß das Summensignal S mit dem Takt Ta/2 seriell in
ein Schieberegister eingegeben wird und daß eine an die
parallelen Ausgänge des Schieberegisters angeschlossene
Decodiereinrichtung die im Schieberegister jeweils enthaltene
Signalform auswertet. Das Schieberegister selbst
ist in den Figuren nicht eingezeichnet. Dies ist für den
Fachmann ohne weiteres realisierbar. Der Inhalt des Schieberegisters
gibt den Verlauf der in Fig. 1a gezeigten
Signalform des Summensignals S wieder. Die Eingänge der
in den Fig. 1b bis 1e gezeigten Decodierschaltungen
sind deshalb hier nicht an ein Schieberegister geführt,
sondern weisen durch Pfeile auf die entsprechenden Abschnitte
des Summensignals S in Fig. 1a.
Ein Signal a, das angibt, ob das Teilsignal Sa vorhanden
ist oder nicht, läßt sich entsprechend der Schaltung in
Fig. 1b durch Auswertung zweier um Tb/2 voneinander
entfernter Signalwerte bilden (1 und 9 in Fig. 1b).
Diese beiden Punkte können nur dann gleichzeitig auf logisch
1 sein, wenn das Teilsignal Sa im Summensignal S
enthalten ist, das Teilsignal Sb ist hier ohne Einfluß.
Diese Bedingung ist mit Sicherheit während der Periodendauer
Ta einmal erfüllt, wenn Sa vorhanden ist. Ein UND-
Gatter GUa mit nachfolgendem Monoflop MF1 reicht zur
Decodierung des Teilsignals Sa aus.
Ebenfalls in Fig. 1b gezeigt ist eine einfache Schaltung
zur Decodierung des Teilsignals Sb und zur Abgabe eines
Signals b. Hier genügt es, zwei aufeinanderfolgende Zellen
des Schieberegisters (1 und 2) auszuwerten, was durch
ein UND-Gatter GUb mit nachfolgendem Monoflop MF2 möglich
ist. Die Standzeit des Monoflops MF2 muß etwas größer als
die Periodendauer Tb sein.
Die beiden Decodierschaltungen in Fig. 1b bilden dann
zusammen mit dem Schieberegister und gegebenenfalls einem
Schaltkreis zum Bilden oder Regenerieren des Takts Ta/2
für das Schieberegister einen kompletten Mehrfrequenzcode
empfänger.
Im Vergleich zur Decodierung des Signals b ist für die
Decodierung des Signals a ein verhältnismäßig langes
Schieberegister erforderlich. Eine Abwandlung zur Decodierung
des Signals a, die ebenfalls mit einem kürzeren
Schieberegister auskommt, ist in Fig. 1c gezeigt. Mit
einem UND-Gatter GUc, dessen einem Eingang ein Inverter
zugeordnet ist, und einem Monoflop MF3 wird festgestellt,
ob in einem Zeitraum der Länge Tb wenigstens einmal die
logische Folge 101 auftritt, was nur dann möglich ist,
wenn das Teilsignal Sa im Summensignal S enthalten ist.
Eine weitere Abwandlung zeigt Fig. 1d, in der eine
Schaltung gezeigt wird, die die Verwendung von Monoflops
vermeidet und ausschließlich Gatter verwendet. Damit ist
einerseits die Abhängigkeit vom Absolutwert der Periodendauer
nicht mehr gegeben; es ist nur noch das Verhältnis
der Periodendauern ausschlaggebend. Andererseits können
die Gatter auch durch programmierbare logische Felder
realisiert werden. Ähnlich wie beim Beispiel nach Fig.
1b wird durch die UND-Gatter GUda 1 und GUda 2 festgestellt,
ob das Teilsignal Sa vorhanden ist. Ist das
Teilsignal Sa vorhanden, so wird dies abwechselnd immer
von einem der beiden UND-Gatter GUda 1 und GUda 2 festgestellt,
ihre Ausgänge werden deshalb durch ein ODER-
Gatter GOa zusammengefaßt, an dessen Ausgang dann das
Signal a abgreifbar ist. Entsprechend wird das Teilsignal
Sb durch vier UND-Gatter GUdb 1, GUdb 2, GUdb 3
und GUdb 4 sowie ein ODER-Gatter GOb festgestellt und
durch das Signal b angezeigt.
Die Decodiereinrichtungen nach Fig. 1d weisen insgesamt
vier Eingänge (Abgriffe 1, 2, 9 und 10) und zwei
Ausgänge für die Signale a und b auf. Jeder beliebigen
Kombination logischer Signale an diesen vier Eingängen
ist jeweils genau ein Wertepaar am Ausgang zugeordnet.
Diese Zuordnung kann, wie Fig. 1e zeigt,
auch durch einen Festwertspeicher M mit vier Adreßeingängen
A0, A1, A2, A3 und einem Speicherumfang von
zwei Bit pro Adresse und damit zwei Datenausgängen D0,
D1 erfolgen.
Eine ganz andere Art der Decodierung zeigt das Beispiel
nach Fig. 1f. Mit dieser Schaltung werden die
Längen der im Summensignal S enthaltenen Einzelimpulse
ausgezählt und daraus die beteiligten Teilsignale
bestimmt. Ein Schieberegister wird hier nicht
benötigt. Eingangssignal dieser Schaltung ist das
Summensignal S selbst, das über ein Verzögerungsglied
V auf den Löscheingang Cl (Clear) eines Zählers Z
gegeben wird. Am Takteingang Ck (Clock) des Zählers,
der bei Clear = 1 freigegeben ist, liegt ein Takt mit
der Periodendauer Ta/2. Werden durch den Zähler Z
überhaupt keine Einzelimpulse festgestellt, dann ist
im Summensignal S keines der beiden Teilsignale enthalten.
Immer wenn der Zähler Z bereits bei 1 zurückgestellt
wird, dann ist das Teilsignal Sa im Summensignal
S enthalten. Immer wenn der Zähler Z mindestens
bis 2 zählt, dann ist das Teilsignal Sb vorhanden.
Es genügt deshalb ein Zähler, der die Zählerstände
0, 1 und 2 unterscheiden kann; im Beispiel ist ein
zweistufiger Binärzähler gezeigt, der von 0 bis 3
zählen kann.
Wird beim Erreichen des Zählerstands 2 über dessen Datenausgang
D1 ein Monoflop MF5 gesetzt und beträgt die Standzeit
des Monoflops MF5 etwas mehr als eine Periodendauer
Tb, dann ist an dessen Ausgang Q das Signal b abgreifbar,
das zeigt, wenn das Teilsignal Sb im Summensignal S enthalten
ist. Damit das Monoflop MF5 wie gewünscht als
Speicher wirken kann, dessen Speicherinhalt solange auf
1 ist, wie das Teilsignal Sb anliegt, muß es nachtriggerbar
sein, d. h., ein Eingangsimpuls an seinem Takteingang
muß sich auch dann auswirken, wenn seine Standzeit
noch nicht abgelaufen ist. Dies gilt im übrigen auch für
die bereits oben genannten Monoflops MF1, MF2 und MF3.
Daß der Zähler Z nicht die volle Länge des Impulses zählt,
sondern beim Zählerstand 3 zurückgesetzt wird und wieder
von vorn beginnt, wobei dann wiederum beim Zählerstand 2
das Monoflop MF5 getriggert wird, stört dabei nicht, da
hier nur festgestellt werden muß, ob der Zählerstand 2
überhaupt erreicht wird, nicht, ob er überschritten wird.
Bezüglich des Teilsignals Sa dagegen ist ausschließlich
der Endstand des Zählers Z von Bedeutung, wobei es aber
ausreicht, festzustellen, ob der Zählerstand am Ende gerade
oder ungerade ist. Das Vorhandensein des Teilsignals
Sa führt dazu, daß ungerade Zählerstände auftreten. Das
Summensignal S wird deshalb auf den Takteingang Ck eines
Monoflops MF4 geführt, das einen weiteren Eingang aufweist,
der mit dem Datenausgang D0 des Zählers Z verbunden
ist. Der weitere Eingang ist ein Vorbereitungseingang,
d. h., das Monoflop MF4 wird dann gesetzt oder nachgetriggert,
wenn am Takteingang Ck ein Übergang von 1 nach
0 erscheint (negative Flanke, ausgefüllter Pfeil) und
gleichzeitig am weiteren Eingang eine 1 anliegt. Am Ende
eines jeden Einzelimpulses, der zu einem ungeraden Zählerstand
führt, wird damit das Monoflop MF4 getriggert
oder nachgetriggert. An dessen Ausgang Q liegt dann das
Signal a an. Unmittelbar nach dem Ende eines Einzelimpulses
wird der Zähler Z über das Verzögerungsglied V
wieder gelöscht und solange angehalten, bis der nächste
Einzelimpuls beginnt.
Anhand des in Fig. 1 gezeigten einfachen Beispiels wurde
gezeigt, daß und wie mit wenig Aufbau eine Trennung
zweier geeignet gewählter und einander überlagerter Teilsignale
möglich ist. Dieses Prinzip ist auch auf mehr als
zwei Teilsignale und auch auf solche übertragbar, deren
Frequenzen nicht so weit auseinanderliegen wie im gezeigten
Beispiel. Es ist ohne weiteres erkennbar, daß auch
eine Recheneinheit nach diesem Prinzip die Funktion des
Mehrfrequenzcodeempfängers übernehmen oder mitübernehmen
kann.
Ein solcher Mehrfrequenzcodeempfänger kann auch leicht
so ergänzt werden, daß er auch dann noch zufriedenstellend
arbeitet, wenn im zu empfangenden Signal gelegentliche
Störungen auftreten. Er muß dazu für jedes Teilsignal
mit einer Zusatzeinrichtung versehen sein, die
das jeweilige Teilsignal nur dann als erkannt anzeigt,
wenn es während einer vorgegebenen Zeit mit einer vorgegebenen
Mindesthäufigkeit erkannt wurde. Der Ausgang des
UND-Gatters GUa in Fig. 1b beispielsweise wechselt bei
vorhandenen Teilsignalen Sa während einer Periodendauer
Tb achtmal zwischen 1 und 0. Das Signal Sa könnte dann
beispielsweise als erkannt gelten, wenn während dieser
Zeit mindestens viermal eine 1 auftritt. Dies könnte
beispielsweise durch zwei Zähler festgestellt werden,
wovon der eine die Periodendauer bestimmt (aus dem Takt,
mit dem auch das Schieberegister getaktet wird), während
der zweite Zähler zählt, wie oft eine 1 auftritt.
Anhand der Fig. 2 wird nun ein Mehrfrequenzcodeempfänger
beschrieben, der für solche Teilsignale geeignet ist,
deren Frequenzen im Verhältnis 1 : 2 zueinander stehen und
die ein Impuls-Pause-Verhältnis von 1 : 1 aufweisen.
Solche Teilsignale lassen sich leicht durch fortgesetzte
Halbierung aus einem Grundtakt ableiten. Dieser Mehrfrequenzcodeempfänger
weist einen Binärzähler mit einem
Takteingang Ck, einem Löscheingang Cl und mehreren Datenausgängen
auf. Gezeigt ist ein achtstufiger Zähler Z
mit acht Datenausgängen D0 bis D7. An dessen Takteingang
Ck liegt ein Taktsignal T0/2 an, dessen Frequenz doppelt
so hoch ist, wie die des Teilsignals T0 mit der höchsten
Frequenz. Am Löscheingang Cl des Zählers Z liegt über ein
Verzögerungsglied V das Summensignal S als Eingangssignal
an. Jeder Stufe des Zählers Z ist eine Speicherzelle Sp 0
bis Sp 7 mit je einem Takteingang Ck, einem Dateneingang
D und einem Ausgang Q zugeordnet. Die Dateneingänge D der
Speicherzellen Sp 0 bis Sp 7 sind mit den Datenausgängen D0
bis D7 des Zählers Z verbunden. Das Summensignal S ist
an alle Takteingänge Ck der Speicherzellen Sp 0 bis Sp 7
angelegt, so daß am Ende eines jeden Einzelimpulses der
Zählerstand des Zählers Z in die Speicherzellen übernommen
wird. Anschließend wird der Zähler Z über das Verzögerungsglied
V angehalten und zurückgesetzt. Jeder
Stufe des Zählers und der zugehörigen Speicherzelle entspricht
eines der Teilsignale, die hier mit "T0" bis
"T7" bezeichnet sind, wobei die Bezeichnung die jeweilige
Periodendauer widerspiegelt. Die Speicherzellen Sp 0
bis Sp 7 könnten, wie im Beispiel nach Fig. 1f, Monoflops
sein. Hier ist jedoch eine Alternative mit D-Flip-
Flops dargestellt. Die Ausgänge Q der D-Flip-Flops sind
über ODER-Gatter G0 bis G7 mit den Dateneingängen D
verbunden, wobei die anderen Eingänge der ODER-Gatter
G0 bis G7 mit den Datenausgängen D0 bis D7 des Zählers Z
verbunden sind. Im Gegensatz zu Monoflops müssen die D-Flip-Flops
nach jeder Abfrage wieder zurückgesetzt werden. Sie weisen hierzu
Löscheingänge Cl auf, die untereinander und mit dem Ausgang eines
Teilers T verbunden sind. Der Teiler T ist ein Binärzähler wie der
Zähler Z und weist ebenso viele Stufen auf wie dieser. An seinem
Takteingang Ck ist auch derselbe Takt T0/2 angelegt. Er wird jedoch
nicht zurückgesetzt. Wenn die Periodendauer T7 des Teilsignals mit
der niedrigsten Frequenz vergangen ist, dann ist das Summensignal
komplett ausgewertet, weil das Summensignal ebenfalls die
Periodendauer T7 aufweist. Jetzt können durch das Ausgangssignal des
Teilers T die D-Flip-Flops zurückgesetzt werden. Außerdem kann bei
Bedarf durch dieses Signal eine Abfrage ausgelöst werden. Den
D-Flip-Flops könnte nun beispielsweise noch je ein weiteres
D-Flip-Flop nachgeschaltet werden, deren Takteingänge mit dem
Ausgang des Teilers T verbunden sind und deren Dateneingänge mit den
Datenausgängen Q der D-Flip-Flops Sp0 bis Sp7 verbunden sind. Damit
stünde dann das Abfrageergebnis ständig, und nicht nur kurzfristig
am Ende einer Abfrageperiode, zur Verfügung.
Der Mehrfrequenzcodeempfänger nach Fig. 2 ist in der Stufenzahl
beliebig variabel, dies insbesondere auch deshalb, weil Zähler Z und
Teiler T auch so aufgebaut sein können, daß sie pro Stufe je ein
D-Flip-Flop aufweisen.
Anhand der Fig. 3 wird nun eine Einrichtung zur Übertragung von
Signalen beschrieben, die vorzugsweise mit Mehrfrequenzcode
empfängern der oben beschriebenen Art betrieben werden kann. Diese
Einrichtungen sind vorzugsweise zur Abgabe von Störungsmeldungen von
dezentral angeordneten Baugruppen zu zentralen Einrichtungen
geeignet. Das Beispiel in Fig. 3 ist so gewählt, daß anhand dieses
Beispiels mehrere Ausführungsformen beschrieben werden
können. Das Beispiel enthält insgesamt vier erfindungsgemäße
Einrichtungen, die miteinander, zum Teil durch
Überlagerung, verbunden sind.
Die erste derartige Einrichtung besteht aus einer Mehrzahl
von Signalgeneratoren SG11 bis SG18, einem Empfänger
E4 und einem Signalbus B4. Die Signalgeneratoren sind Digitalschaltungen,
die Digitalsignale abgeben, die sich
durch ihre Frequenz voneinander unterscheiden und die
durch elektrische Signale ein- und ausschaltbar sind.
Solche Signalgeneratoren sind dem Fachmann geläufig, es
können beispielsweise Frequenzteiler sein, die aus einem
gemeinsamen Grundtakt Impulsfolgen unterschiedlicher Frequenzen
ableiten. Der Empfänger E4 enthält pro Signalgenerator
eine Erkennungsschaltung, die in der Lage ist,
das vom zugehörigen Signalgenerator kommende Teilsignal
von anderen im Summensignal enthaltenen Teilsignalen zu
unterscheiden. Vorzugsweise sind die Erkennungsschaltungen
zu einem Mehrfrequenzcodeempfänger wie oben beschrieben
zusammengefaßt. Die Ausgänge aller Signalgeneratoren
SG11 bis SG18 und die Eingänge der Erkennungsschaltungen
sind untereinander durch den Signalbus B4
verbunden. Die Ausgänge der Signalgeneratoren sind bevorzugt
durch eine wired-or-Schaltung mit dem Signalbus
B4 verbunden, wodurch sich eine ODER-Verknüpfung
der Ausgangssignale und damit ein digitales Summensignal
ergibt.
Die Form des Signalbusses (Linie, Stern, Baum, Netz oder
Kombination daraus) ist unerheblich, auch die Verbindung
einzelner Signalgeneratoren, Erkennungsschaltungen oder
etwa eines zusätzlichen Empfängers mit dem Signalbus an
wechselnden Punkten ist möglich.
Vorzugsweise wird diese Einrichtung nun dazu verwendet,
verschiedene Einheiten eines größeren Systems zu überwachen.
Die Signalgeneratoren sind hierzu jeweils einer
zu überwachenden Einheit zugeordnet und räumlich mit
dieser verbunden. Die Signalgeneratoren sind durch Einrichtungen
zur Fehlermeldung oder Alarmgabe ein- und ausschaltbar.
Während des fehlerfreien Betriebs sind die
Signalgeneratoren eingeschaltet, andernfalls sind sie
ausgeschaltet oder fallen aus. Der Empfänger E4 kann damit
auf einfache Weise einen Alarm auslösen. Außer den
zu überwachenden Einheiten wird damit auch die Funktion
der Überwachungseinrichtung selbst einschließlich des
Signalbusses überwacht. Nur der Empfänger E4 ist von
dieser Überwachung ausgeschlossen. Es ist aber ohne
weiteres möglich, einen weiteren gleichartigen Empfänger
an den Signalbus B4 anzuschließen, wodurch sowohl die
Überwachungsmöglichkeit als auch die Sicherheit verbessert
wird.
Eine zweite in Fig. 3 dargestellte erfindungsgemäße
Einrichtung weist eine Mehrzahl von Signalgeneratoren
SG2, SG4 und SG5 bis SG8, zwei Empfänger E2 und E5 und
einen Signalbus B1 auf. Dieser Einrichtung ist eine weitere
(dritte) im Prinzip gleichartige Einrichtung mit
einem Signalbus B2 überlagert. Jedem der Signalgeneratoren
SG2, SG4 und SG5 bis SG8 ist dabei eine Mehrzahl
weiterer Signalgeneratoren zugeordnet, deren Ausgänge
mit dem Signalbus B2 verbunden sind. Die weiteren Signalgeneratoren
sind in Fig. 3 nicht getrennt eingezeichnet;
sie sind als mit den Signalgeneratoren SG2, SG4 und SG5
bis SG8 vereinigt anzusehen. Jeder dieser Signalgeneratoren
SG2, SG4 und SG5 bis SG8 ist also so aufgebaut,
daß er eine Frequenz auf den Signalbus B1 und mehrere
Frequenzen auf den Signalbus B2 abgeben kann. Auf den
Signalbus B1 muß dabei von jedem Signalgenerator
eine andere Frequenz kommen, während auf den Signalbus
B2 auch von verschiedenen Signalgeneratoren dieselbe
Frequenz kommen kann. Die Signalgeneratoren sind nun so
geschaltet, daß bei störungsfreiem Betrieb auf dem Signalbus
B1 alle möglichen Frequenzen vorhanden sind und
daß auf dem Signalbus B2 kein Signal auftritt. Beim Auftreten
einer Störung wird dann die entsprechende Frequenz
auf dem Signalbus B1 unterbrochen und auf dem Signalbus
B2 die Art der Störung näher gekennzeichnet.
Dies kann sowohl dadurch erfolgen, daß jeder Störungsart
eine einzige Frequenz zugeordnet ist als auch dadurch,
daß jeder Frequenz ein Binärwert zugeordnet ist,
wodurch ein Mehrfrequenzcode entsteht und daß jeder
Störungsart ein Mehrfrequenzcodewort zugeordnet ist.
Auch Totalausfälle einer Einheit sind so erkennbar, wobei
im Falle des Mehrfrequenzcodes eine Fehlerhäufung
wie ein Totalausfall behandelt werden kann.
Eine vierte in Fig. 3 dargestellte erfindungsgemäße
Einrichtung weist eine Mehrzahl von Signalgeneratoren
SG31 bis SG34, einen Signalbus B3 und einen Empfänger
E3 auf. Der Empfänger E3 ist Teil einer Überleiteinheit
ESG3, die außerdem noch Signalgeneratoren enthält, die
Störungsmeldungen an die Signalbusse B1 und B2 abgeben
können. Die Abgabe eines Signals an den Signalbus B1
sagt dann aus, daß keine Störungsmeldung vorliegt, die
Abgabe eines Signales an den Signalbus B2 gibt im Falle
einer Störung an, welche durch einen der Signalgeneratoren
SG31 bis SG34 überwachte Untereinheit gestört ist.
Die Überleiteinheit ESG3 wird unten anhand der Fig. 4
noch näher beschrieben.
In gleicher Weise wie die zuletzt beschriebene vierte
Einrichtung ist auch die zuerst beschriebene erste
Einrichtung, die durch den Empfänger E4 an sich schon
funktionsfähig ist, durch eine Überleiteinheit ESG1 an
die Signalbusse B1 und B2 angeschlossen und damit auch
durch die Empfänger E2 und E3 überwachbar. Die Überleiteinheit
ESG1 entspricht der Überleiteinheit ESG3.
Anhand der Fig. 4 wird nun die Überleiteinheit ESG3 der
Anordnung nach Fig. 3 beschrieben. Sie enthält den bereits
genannten Empfänger E3, dessen Eingang mit dem
Signalbus B3 verbunden ist, einen Signalgenerator SG3,
dessen Ausgang mit dem Signalbus B1 verbunden ist, vier
Signalgeneratoren SG 301 bis SG 304, deren Ausgänge mit
dem Signalbus B2 verbunden sind, ein UND-Gatter U30 und
vier Inverter I31 bis I34. Der Empfänger E3 wertet das
am Signalbus B3 anliegende Signal S3 aus und gibt an
seinen Ausgängen die Signale S31 bis S34 ab. Solange
alle vier Signale S31 bis S34 auf 1 sind, ist der Signalgenerator
SG3 über das UND-Gatter U30 eingeschaltet und
zeigt damit auf dem Signalbus B1 an, daß alle durch die
Signalgeneratoren SG31 bis SG34 überwachten Untereinheiten
wie auch die Überleiteinrichtung ESG3 keine Störung
erkennen lassen. Wird durch Ausfall eines der Signale
S31 bis S34 eine Störung angezeigt, dann wird der
Signalgenerator SG3 ausgeschaltet und einer der Signalgeneratoren
SG301 bis SG304 über den zugehörigen Inverter
I31 bis I34 eingeschaltet.
Anhand der Fig. 5 wird noch kurz erklärt, was in der
vorliegenden Anmeldung als wired-or-Schaltung verstanden
wird. Gezeigt sind die Ausgänge der Signalgeneratoren
SG11 bis SG12 und der Signalbus B4. Jeder Ausgang weist
einen Widerstand R1 bzw. R2 und einen Transistor T1 bzw.
T2 auf. Der Widerstand ist jeweils mit dem positiven
Pegel H verbunden, der Transistor mit Masse. Der gemein
same Verbindungspunkt von Widerstand und Transistor ist
mit dem Signalbus B4 verbunden. Ist in irgendeinem der
angeschlossenen Signalgeneratoren der Transistor leitend,
dann liegt der Signalbus B4 auf Masse, andernfalls
auf dem positiven Pegel H. Weitverbreitet ist auch die
Alternative, die einzelnen Widerstände R1 und R2 wegzulassen
und den Verknüpfungspunkt, hier den Signalbus B4,
über einen Widerstand R mit dem positiven Pegel H zu
verbinden. Die einzelnen Ausgänge weisen dann einen offenen
Kollektor auf.
Eine solche Einrichtung kann auch für eine, wenn auch
nicht allzu schnelle, Datenübertragung verwendet werden.
Eine allen Teilsignalen gemeinsame Periodendauer, vorzugsweise
die kleinste gemeinsame Vielfache der Periodendauern
der Teilsignale, gibt dabei den Takt an, der
beispielsweise durch Aus- und Einschalten eines der Teilsignale
im Summensignal enthalten sein kann.
Es wurde bereits darauf hingewiesen, daß eine Phasenverschiebung
der Teilsignale gegeneinander ohne Einfluß auf
die Auswertbarkeit ist. Auch Abweichungen vom Sollwert
der Frequenzen der Teilsignale und des bei der Auswertung
verwendeten Takts sind solange ohne Einfluß, solange
die sich daraus ergebende Phasenverschiebung innerhalb
eines Auswerteintervalls geringer als eine Taktperiode
bleibt. Ein Auswerteintervall ist dabei in der
Regel gleich der allen Teilsignalen gemeinsamen Periodendauer,
meist ist dies die Periodendauer des Teilsignales
mit der niedrigsten Frequenz. Sofern die Frequenzen
in diesem Rahmen gehalten werden können, ist
keine gegenseitige Synchronisation erforderlich.
Claims (17)
1. Mehrfrequenzcodeempfänger zum Feststellen der in einem
Eingangssignal (S, S3) enthaltenen Teilsignale (T0, . . ., T7, Sa, Sb,
S31, . . ., S34), die sich jeweils durch eine bestimmte Frequenz aus
einer begrenzten Anzahl von Einzelfrequenzen auszeichnen,
dadurch gekennzeichnet,
daß der Mehrfrequenzcodeempfänger im Eingangssignal (S, S3)
enthaltende Einzelimpulse (Rechteckimpulse) bestimmter Längen
erkennen und jeweils einem als Rechteckschwingung bestimmter Periode
ausgebildeten Teilsignal zuordnen kann.
2. Mehrfrequenzcodeempfänger nach Anspruch 1, für ein Eingangssignal
(S, S3), das aus den Teilsignalen (T0, . . ., T7, Sa,
Sb, S31, . . ., S34) durch ODER-Verknüpfung entstanden und damit
selbst digital ist, dadurch gekennzeichnet, daß die Längen der
Einzelimpulse ausgezählt und daraus die beteiligten Teilsignale
bestimmt werden.
3. Mehrfrequenzcodeempfänger nach dem Oberbegriff von Anspruch
2, dadurch gekennzeichnet, daß ein Schieberegister
und eine Decodiereinrichtung (Fig. 1b . . . Fig. 1e) vorhanden
sind, daß das Eingangssignal seriell in das Schieberegister
eingegeben wird und daß die Eingänge der Decodiereinrichtung
an die parallelen Ausgänge des Schieberegisters angeschlossen
sind.
4. Mehrfrequenzcodeempfänger nach Anspruch 2, für Teilsignale,
deren Frequenzen im Verhältnis 1 : 2 zueinander
stehen und die ein Impuls-Pause-Verhältnis von 1 : 1 aufweisen,
dadurch gekennzeichnet, daß ein k-stufiger Binärzähler
(Z) mit einem Takteingang (Ck), einem Löscheingang (Cl)
und k Datenausgängen (D0, D1, . . ., D7) vorhanden ist, an
dessen Takteingang (Ck) ein Taktsignal (Ta/2, T0/2) anliegt,
dessen Frequenz doppelt so hoch wie die des Teilsignales (Sa,
T0) mit der höchsten Frequenz ist und an dessen Löscheingang
(Cl) das Eingangssignal (S) über ein Verzögerungsglied (V)
angelegt ist, daß k Speicherzellen (Sp0, Sp1, . . ., Sp7) mit
je einem Takteingang (Ck), einem Dateneingang (D) und einem
Datenausgang (Q) vorhanden sind, daß die Dateneingänge (D)
der Speicherzellen (Sp0, Sp1, . . ., Sp7) mit den Datenausgängen
(D0, D1, . . ., D7) des Binärzählers (Z) verbunden sind und daß
das Eingangssignal (S) an alle Takteingänge (Ck) der Speicherzellen
(Sp0, Sp1, . . ., Sp7) angelegt ist, so daß die Speicherzellen
(Sp0, Sp1, . . ., Sp7) den Zählerstand des Binärzählers
(Z) übernehmen bevor dieser zurückgesetzt wird.
5. Mehrfrequenzcodeempfänger nach Anspruch 4, dadurch
gekennzeichnet, daß die Speicherzellen monostabile Kippstufen
(Sp1) sind, deren Standzeiten etwa gleich der Periodendauer
des Teilsignals (Sb) mit der niedrigsten Frequenz
sind.
6. Mehrfrequenzcodeempfänger nach Anspruch 4, dadurch
gekennzeichnet, daß die Speicherzellen D-Flip-Flops
(Sp0, . . ., Sp7) mit Löscheingängen (Cl) sind, daß deren
Datenausgänge (Q) über ODER-Gatter (G0, . . ., G7) mit den
Dateneingängen (D) verbunden sind, wobei die anderen Eingänge
der ODER-Gatter (G0, . . ., G7) mit den Datenausgängen
(D0, . . ., D7) des Binärzählers (Z) verbunden sind
und daß deren Löscheingänge (Cl) untereinander verbunden
und so beschaltet sind, daß sie nach jeder Abfrage rück
gesetzt werden.
7. Mehrfrequenzcodeempfänger nach Anspruch 3, dadurch
gekennzeichnet, daß die Decodiereinrichtung ein
mehrstelliger adressierbarer Speicher (M), vorzugsweise
ein Festwertspeicher ist und daß die Stellenzahl gleich
der Zahl der zu decodierenden Teilsignale ist (Fig. 1e).
8. Mehrfrequenzcodeempfänger nach Anspruch 3, dadurch
gekennzeichnet, daß die Decodiereinrichtung logische
Bausteine (Gatter) enthält (Fig. 1b . . . 1d).
9. Mehrfrequenzcodeempfänger nach einem der Ansprüche
1 bis 8, dadurch gekennzeichnet, daß Mittel vorhanden
sind, die ein Ausgangssignal (a, b, "T0", . . ., "T7"),
das die Feststellung eines Teilsignales (Sa, Sb, T0, . . ., T7) anzeigt,
so lange verzögern, bis das Teilsignal mehrmals
oder über eine bestimmte Zeit festgestellt wurde.
10. Einrichtung mit einer Mehrzahl von Signalgeneratoren
(SGx) und einer Mehrzahl von den Signalgeneratoren
(SGx) zugeordneten Erkennungsschaltungen (Ey), bei der
die Ausgänge aller Signalgeneratoren (SGx) und die Eingänge
aller Erkennungsschaltungen (Ey) jeweils miteinander
verbunden sind und bei der sich die Ausgangssignale
der Signalgeneratoren (SGx) durch ihre Frequenz voneinander
unterscheiden, dadurch gekennzeichnet,
daß die Signalgeneratoren (SGx) und
die Erkennungsschaltungen (Ey) Digitalschaltungen sind,
die Digitalsignale abgeben bzw. empfangen, daß die Signalgeneratoren
(SGx) durch digitale elektrische Signale
ein- und ausschaltbar sind, daß die Ausgänge der Signalgeneratoren
(SGx) und die Eingänge der Erkennungsschaltungen
(Ey) untereinander durch einen Signalbus (B1, B3,
B4) verbunden sind und daß die Erkennungsschaltungen (Ey)
als Mehrfrequenzcodeempfänger nach einem der Ansprüche
1 bis 9 ausgebildet sind.
11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet,
daß die Ausgänge der Signalgeneratoren (SGx)
so mit dem Signalbus (B1, B3, B4) verbunden sind, daß
sich für die Signale eine ODER-Verknüpfung ergibt.
12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet,
daß eine wired-or-Schaltung zur Realisierung
der ODER-Verknüpfung vorhanden ist (Fig. 5).
13. Einrichtung nach einem der Ansprüche 10 bis 12,
dadurch gekennzeichnet, daß jeder Signalgenerator einer
zu überwachenden Einheit eines größeren Systems zugeordnet
und räumlich mit dieser verbunden ist, daß die Erkennungsschaltungen
mit Einrichtungen zur Fehlermeldung
oder Alarmgabe verbunden sind, daß jeder Signalgenerator
eingeschaltet ist, solange die von ihm zu überwachende
Einheit keine Störungen erkennen läßt und daß jeder Signalgenerator
ausgeschaltet ist oder ausfällt, wenn die
von ihm zu überwachende Einheit gestört ist.
14. Einrichtung nach Anspruch 13, dadurch gekennzeichnet,
daß dieser Einrichtung eine weitere Einrichtung
nach einem der Ansprüche 9 bis 11 mit einem weiteren Signalbus
(B2) überlagert ist, daß jede zu überwachende
Einheit eine Mehrzahl weiterer Signalgeneratoren (SG301,
. . ., SG304) enthält, deren Ausgänge mit dem weiteren Signalbus
(B2) verbunden sind, daß die weiteren Signalgeneratoren
(SG301, . . ., SG304) ausgeschaltet sind, solange
die zu überwachende Einheit keine Störung erkennen
läßt und daß beim Auftreten einer Störung in der zu überwachenden
Einheit eine Störungsmeldung durch die weiteren
Signalgeneratoren (SG301, . . ., SG304) erfolgt, durch die
die Art der Störung näher gekennzeichnet wird.
15. Einrichtung nach Anspruch 14, dadurch gekennzeichnet,
daß mindestens eine zu überwachende Einheit
eine weitere Einrichtung (B3, SG31, . . ., SG34, E3) nach
Anspruch 12 enthält, die zur Überwachung von Untereinheiten
bestimmt ist und daß die Störungsmeldung eine
Aussage darüber enthält, welche Untereinheit gestört
ist.
16. Einrichtung nach einem der Ansprüche 10 bis 12,
dadurch gekennzeichnet, daß ein Teilsignal im Rhythmus
einer allen Teilsignalen gemeinsamen Periodendauer aus-
und eingeschaltet wird und als Takt für eine Datenübertragung
mittels der anderen Teilsignale dient.
17. Einrichtung nach einem der Ansprüche 10 bis 16,
dadurch gekennzeichnet, daß weitere gleichartige Erkennungsschaltungen
(E2, E5) zur Erkennung des gleichen
Signals an anderen Stellen des Signalbusses (B1, B2)
angeschlossen sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863621680 DE3621680C2 (de) | 1986-06-27 | 1986-06-27 | Mehrfrequenzcodeempfänger und damit ausgerüstete Einrichtung zum Übertragen von Signalen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863621680 DE3621680C2 (de) | 1986-06-27 | 1986-06-27 | Mehrfrequenzcodeempfänger und damit ausgerüstete Einrichtung zum Übertragen von Signalen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3621680A1 DE3621680A1 (de) | 1988-01-14 |
DE3621680C2 true DE3621680C2 (de) | 1994-04-28 |
Family
ID=6303899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863621680 Expired - Fee Related DE3621680C2 (de) | 1986-06-27 | 1986-06-27 | Mehrfrequenzcodeempfänger und damit ausgerüstete Einrichtung zum Übertragen von Signalen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3621680C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19716323A1 (de) * | 1997-04-18 | 1998-10-22 | Alsthom Cge Alcatel | Modulationseinrichtung zur Modulation digitaler Signale |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3881185A (en) * | 1973-07-30 | 1975-04-29 | Columbia Scient Ind | Electronic multi-media programmer |
-
1986
- 1986-06-27 DE DE19863621680 patent/DE3621680C2/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19716323A1 (de) * | 1997-04-18 | 1998-10-22 | Alsthom Cge Alcatel | Modulationseinrichtung zur Modulation digitaler Signale |
Also Published As
Publication number | Publication date |
---|---|
DE3621680A1 (de) | 1988-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3317567C2 (de) | Rechnergesteuertes Zeitmultiplex-System | |
DE3317545C2 (de) | ||
DE2726277A1 (de) | Abtastsignaldetektor | |
DE2736967C3 (de) | Fernwirkanordnung | |
DE2228290C3 (de) | Verfahren und Vorrichtung zum Identifizieren eines elektrischen Trägersignals | |
DE2746337B1 (de) | Verfahren und Schaltungsanordnung zur Pruefung einer Datenuebertragungsanlage unter Verwendung einer Pruefschleife | |
DE2750155A1 (de) | Monitor zur bestimmung des operationsstatus eines digitalen systems | |
DE3621680C2 (de) | Mehrfrequenzcodeempfänger und damit ausgerüstete Einrichtung zum Übertragen von Signalen | |
DE2228320B2 (de) | Rundsteuerempfänger | |
DE3128796C2 (de) | ||
DE2161169A1 (de) | Schaltungsanordnung zum Erzeugen von Abfragemustern für die Fernüberwachung der Verstärkerstellen von PCM-Übertragungsleitungen | |
DE2719309B2 (de) | Serielle Datenempfangsvorrichtung | |
DE3621682A1 (de) | Einrichtung zum uebertragen von signalen und dafuer geeigneter mehrfrequenzcodeempfaenger | |
EP0098554B1 (de) | Verfahren und Einrichtung zur automatischen Abfrage des Meldermesswerts und der Melderkennung in einer Gefahrenmeldeanlage | |
EP0727897B1 (de) | Schaltungsanordnung für den Empfang eines in Form einer Spannungspegeländerung über einen Bus übertragenen Signals | |
DE2949806C2 (de) | Digitales Ausfiltern von Störimpulsen | |
DE2911674C2 (de) | Schaltung zum Erzeugen von Ausblendimpulsen und diese Schaltung verwendender Dekodierer | |
DE3426047C2 (de) | ||
DE2326873B2 (de) | Anordnung zum Erfassen von Fehlern | |
DE3240490A1 (de) | Verfahren zur erzeugung von codeworten fuer ein mit erhoehter sicherheit zu betreibendes meldesystem | |
DE1499262C (de) | Einrichtung zur Auswahl der richtigen von zwei parallel betriebenen Datenverarbei tungsanlagen | |
DE2203414B2 (de) | Verfahren und Schaltungsanordnung zum Herstellen des Gleichlaufs von Sende- und Empfangseinrichtungen bei der Übertragung von Datenblöcken | |
DE2845385A1 (de) | Schaltungsanordnung zur einphasung eines codesicherungssystems | |
DE19624192A1 (de) | Verfahren und Schaltungsanordnung zum Übertragen von digitalen Steuerdaten | |
DE2339026C2 (de) | Verfahren und Schaltungsanordnung zum Entfernen von Paritätsbits aus Binärwörtern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |