DE2917449C2 - - Google Patents
Info
- Publication number
- DE2917449C2 DE2917449C2 DE2917449A DE2917449A DE2917449C2 DE 2917449 C2 DE2917449 C2 DE 2917449C2 DE 2917449 A DE2917449 A DE 2917449A DE 2917449 A DE2917449 A DE 2917449A DE 2917449 C2 DE2917449 C2 DE 2917449C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- der
- memory
- circuit
- line interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/88—Signal drop-out compensation
- H04N9/882—Signal drop-out compensation the signal being a composite colour television signal
- H04N9/885—Signal drop-out compensation the signal being a composite colour television signal using a digital intermediate memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/94—Signal drop-out compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung
zur Korrektur von Zeitbasisfehlern in einem Bildsignal
nach dem Oberbegriff des Anspruchs 1.
Wenn Bildsignale auf einem magnetischen Aufzeichnungs
träger, wie einem Magnetband, mittels eines Bildband
aufzeichnungsgerätes aufgezeichnet werden, können Zeit
basis- oder Frequenz- und/oder Phasenfehler in die Bild
signale während der Wiedergabe aufgrund verschiedener
Faktoren eingeführt werden. So kann sich der Aufzeichnungs
träger beispielsweise ausdehnen oder zusammenziehen, nachdem
die Bildsignale auf dem betreffenden Aufzeichnungs
träger aufgezeichnet worden sind. Außerdem kann die
Geschwindigkeit, mit der der Aufzeichnungsträger in der
Wiedergabeeinrichtung transportiert wird, ein wenig
abweichen von Transportgeschwindigkeit während der
Aufzeichnung. In entsprechender Weise kann eine gering
fügige Änderung zwischen der Drehzahl, mit der die Köpfe
den Aufzeichnungsträger während einer Signalaufzeichnungs
operation erfassen, und der Drehzahl der betreffenden
Köpfe während einer Signalwiedergabeoperation vorhanden
sein. Alle diese möglichen Änderungen führen zu Zeit
basisfehlern, die als unerwünschte Auswirkungen in dem
schließlich wiedergegebenen Videobild erscheinen. Diese
sichtbaren Auswirkungen werden als Zittern, als Hellig
keitsverschiebung bzw. -verzerrung, als unrichtige
Farbwiedergabe und dgl. wahrgenommen. Wenn das Bild
signal, das beispielsweise von einem Bildbandauf
zeichnungsgerät wiedergegeben wird, in Verbindung mit
der Übertragung einer Fernsehsendung zu verwenden ist
oder wenn das betreffende Bildsignal mit einer "Live"-
Sendeinformation verbunden wird, dann ist es wichtig,
daß die Zeitbasisfehler korrigiert werden bzw. sind.
Ein Beispiel einer Zeitbasis-Korrekturschaltung für die
Verwendung in Verbindung mit Bildsignalen ist in der
US-PS 38 60 952 beschrieben. Bei dieser Zeitbasis-
Korrekturschaltung werden die eintreffenden Bildsignale
von einer Analog-Form in eine Digital-Form umgesetzt
und kurzzeitig in einem Digital-Speicher gespeichert.
Die digitalisierten Bildsignale werden in den Speicher
mit einer Einschreib-Taktfrequenz eingeschrieben, die
sich in Abhängigkeit von den ermittelten Zeitbasis
fehlern ändert. Die gespeicherten digitalisierten Bild
signale werden mit einer festliegenden Standard-Auslese-
Taktfrequenz ausgelesen, wobei die ausgelesenen Bild
signale im allgemeinen von bedeutenden Zeitbasisfehlern
frei sind. Sodann werden die ausgelesenen digitalisierten
Bildsignale wieder in eine Analog-Form zurückgewandelt.
Bei den Zeitbasis-Korrekturschaltungen des zuvor erwähnten
Typs wird bei Ermittlung eines Aussetzzustands in
dem Bildsignal, welches in den Speicher eingeschrieben
wird, der Aussetzteil durch einen entsprechenden Teil
ersetzt, der im Bildsignal zwei Zeilenintervalle vor
dem Zeilenintervall vorhanden gewesen ist, welches den
betreffenden Aussetzzustand zeigt. Diese Zwei-Zeilen-
Intervall-Verzögerung (im folgenden als 2H-Verzögerung
bezeichnet, wobei H gleich einem Horizontal-Zeilen
intervall ist) ist mit Rücksicht auf die dem NTSC-Farb
bildsignal anhaftenden Eigenschaften als notwendig ange
sehen worden. Diese bedeutet, daß die Phasenlage des
Chrominanz- bzw. Farbhilfsträgers während jedes ungerad
zahligen Zeilenintervalls entgegengerichtet ist zur
Phasenlage des Farbhilfsträgers während jedes geradzahligen
Zeilenintervalls. Um eine richtige Phasenbeziehung
in dem Fall aufrechtzuerhalten, daß ein Aussetzteil eines
Zeilenintervalls durch einen vorhergehenden, nicht aus
gefallenen Teil ersetzt wird, sollte der Ersatzteil dieselbe
Hilfsträgerphasenlage wie der ersetzte bzw. zu
ersetzende Teil besitzen. Daher war der Ersatzteil aus
dem Zeilenintervall genommen worden, welches zu dem um
2H verzögerten Zeitpunkt auftrat. Leider kann jedoch die
in dem Ersatzteil bzw. -bereich zu dem um 2H früheren
Zeitpunkt enthaltene Information einen vollständig
anderen Bildinhalt wiedergeben, als durch den Teil darge
stellt ist, der ersetzt wird. Dies kann zu einer
Verschlechterung bzw. Beeinträchtigung des Bildsignales
führen, welches schließlich aus diesem hinsichtlich des
Aussetzers kompensierten Bildsignals wiedergegeben wird.
Ein weiterer Nachteil der Zeitbasis-Korrekturschaltungen
des zuvor erwähnten Typs besteht darin, daß sie nicht
notwendigerweise Geschwindigkeitsfehler berücksichtigen.
Der Geschwindigkeitsfehler eines Bildsignals ist der
jenige Zeitbasisfehler, der über einen nennenswerten
Bereich eines Horizontal-Zeitintervalls auftreten kann
und der bis zur Beendigung des betreffenden Zeilen
intervalls nicht ermittelt wird und der somit während
des betreffenden Zeilenintervalls nicht berücksichtigt
oder korrigiert werden kann. Dies bedeutet, daß in
typischen Zeitbasis-Fehlerkorrektursystemen das Ein
schreib-Taktsignal hinsichtlich seiner Frequenz durch
bzw. mit dem eigentlich Horizontal-Synchronisierimpuls
synchronisiert ist, der in dem wiedergegebenen Bild
signal enthalten ist und dessen Phase mit der Phase
des als Burst-Signal bezeichneten Farbsynchronsignals
synchronisiert ist, welches ebenfalls in dem wiederge
gebenen Bildsignal enthalten ist. Gemäß der NTSC-Norm
für Fernsehsignale sind sowohl der Horizontal-Synchroni
sierimpuls als auch das Burst-Signal am Anfang eines
Horizontal-Zeilenintervalls vorhanden. Demgemäß wird
die Synchronisierung der Einschreib-Taktsignale auf
die eintreffenden Horizontal-Synchronisier- und Burst
signale notwendigerweise zu Beginn des Horizontal-
Zeilenintervalls erzielt. Wenn ein Zeitbasisfehler oder
ein Geschwindigkeitsfehler in dem Bildinformationsteil
des Horizontal-Zeilenintervalls vorhanden ist, dann tritt
selbstverständlich eine Phasenverschiebung zwischen den
Einschreib-Taktsignalen und den Bildsignalen auf. Da die
digitalisierten Bildsignale aus dem Speicher in der Zeit
basis-Korrekturschaltung mit einer festliegenden Standard-
Auslesetaktfrequenz ausgelesen werden, wird die zuvor
erwähnte Phasenverschiebung während der Einschreiboperation
im Zuge der Ausleseoperation nicht kompensiert, und
zwar aufgrund der Verwendung einer derart festliegenden
Auslese-Taktfrequenz bzw. -Taktrate. Demgemäß kann das
erzielte Bildsignal, welches aus dem Speicher in der Zeit
basis-Korrekturschaltung ausgelesen wird, Geschwindig
keitsfehler enthalten, die nicht kompensiert sind.
Obwohl bereits Vorschläge existieren, Geschwindigkeits
fehler in Zeitbasis-Korrekturschaltungen zu ermitteln
und zu korrigieren, wird durch derartige Vorschläge
jedoch eine Aussetzer-Kompensation noch auf der Grund
lage des Ersatzes eines Teiles des Bildsignals, welches
um 2H von dem den Aussetzer enthaltenden Zeilenintervall entfernt ist,
durchgeführt. So werden gemäß einem Vorschlag für
eine Zeitbasis-Korrekturschaltung ein Geschwindigkeitsfehler-Detektor und
eine Geschwindigkeitsfehler-Korrekturschaltung verwendet.
Der Geschwindigkeitsfehler wird dadurch ermittelt, daß
die Phase der Schreibtaktimpulse, d. h. der Taktimpulse,
die zum Einschreiben des digitalisierten Bildsignals in
den Speicher der Zeitbasis-Korrekturschaltung verwendet
werden, mit der Phase der Burst-Signale verglichen, die
von dem Bildbandaufzeichnungsgerät wiedergegeben werden.
Jegliche Phasendifferenz zwischen den betreffenden Phasen
kennzeichnet die Verschiebung in der Phase während eines
Horizontal-Zeilenintervalls des wiedergegebenen Bild
signals. Diese die Phasenschiebung angebende Größe stellt
den Geschwindigkeitsfehler dar; die betreffende Größe
wird in einer Geschwindigkeitsfehler-Speichereinrichtung
an einer Speicherstelle gespeichert, die derjenigen
Speicherstelle in dem Speicher entspricht, in der die Zeile
der Bildsignale gespeichert ist, die den betreffenden
Geschwindigkeitsfehler enthält. Wenn die gespeicherte
Zeile der Bildsignale aus dem Speicher mit einer konstanten
Ausleserate bzw. -frequenz ausgelesen wird, dann wird
auch der Geschwindigkeitsfehler, der der betreffenden
Zeile von Bildsignalen zugehörig ist, aus dem Geschwindig
keitsfehler-Speicher ausgelesen. Dieses ausgelesene
Geschwindigkeitsfehlersignal wird über ein Zeilenintervall
integriert, so daß es einen linear sich ändernden
Geschwindigkeitsfehler über das betreffende Zeilenintervall
darstellt. Das integrierte Geschwindigkeitsfehler
signal wird dann dazu herangezogen, die Auslese-Takt
impulse in der Phase zu modulieren, wodurch die Zeile
der Bildsignale aus dem Speicher mit einer in der Phase
modulierten Geschwindigkeit ausgelesen wird. Es wird
angenommen, daß diese Phasenmodulation der Auslese-Takt
impulse eine nahe Approximation des Geschwindigkeits
fehlers darstellt, der in der betreffenden Zeile von
Bildsignalen ursprünglich enthalten gewesen ist. Deshalb
wird dieser Geschwindigkeitsfehler kompensiert.
Ein weiteres Beispiel einer Zeitbasis-Korrekturschaltung,
die eine Geschwindigkeitsfehler-Kompensations
schaltung enthält, ist in der US-PS 40 65 787 angegeben.
Bei dieser bekannten Schaltungsanordnung wird
das Geschwindigkeitsfehlersignal dadurch bestimmt, daß
die Differenz zwischen der Steuerspannung - die einem
spannungsgesteuerten Oszillator in einem einen Einschreib-
Taktgenerator enthaltenden Phasenregelkreis zugeführt
wird, wenn eine Zeile der Bildsignale empfangen ist - und
bzw. von der Steuerspannung - die an den spannungsge
steuerten Oszillator angelegt worden ist, als die vor
hergehende Zeile aufgenommen worden ist - gebildet bzw.
subtrahiert wird. Diese Differenz wird in einem
Geschwindigkeitsfehler-Speicherplatz gespeichert, der
der Stelle des Speichers entspricht, an der die gerade
aufgenommene Zeile der Bildsignale gespeichert wird.
Das Auslesen der betreffenden Differenz erfolgt dann,
wenn die betreffende Zeile der Bildsignale ebenfalls
ausgelesen wird. Auch hier wird das ausgelesene
Geschwindigkeitsfehlersignal derart integriert, daß es
sich an den tatsächlichen Geschwindigkeitsfehler als
lineare Funktion approximiert. Eine ähnliche
Geschwindigkeitsfehler-Kompensationsanordnung ist in
der Druckschrift "Digital Time Base Correction" von
Kitson, Fletcher und Spencer in "International
Broadcasting Convention Technical Paper", September 1974,
beschrieben worden.
Gemäß einem weiteren Vorschlag wird zur Kompensation von
Geschwindigkeitsfehlern davon ausgegangen, daß
der Geschwindigkeitsfehler ein sich
nichtlinear über ein Zeilenintervall ändernder Fehler
ist. Diese nichtlineare Änderung wird dadurch
approximiert, daß die Geschwindigkeitsfehler inter
poliert werden, die für die vorliegende, unmittelbar
vorangehende und unmittelbar nachfolgenden Zeileninter
valle ermittelt worden sind.
Da bei den zuvor erwähnten Geschwindigkeitsfehler-
Kompensationsschaltungen die Geschwindigkeitsfehler
ermittlung auf der Grundlage der Ermittelung der Burst-
Signale erfolgt, die in jedem Zeilenintervall enthalten
sind, kann diese Ermittelung dann nicht zum Tragen kommen,
wenn eine Bandfehlstelle bzw. ein Aussetzer während des
Horizontal-Austastintervalls auftritt, d. h. während des
Synchronisierinformationsteiles eines Zeilenintervalls.
Demgemäß kann der Geschwindigkeitsfehler zweier auf
einanderfolgender Zeilenintervalle nicht korrigiert werden,
wenn der Geschwindigkeitsfehler des Zeilenintervalls,
welches dem Auftreten des Aussetzers vorangeht, ebenso
wie der Geschwindigkeitsfehler des Zeilenintervalls,
welches dem auftretenden Aussetzer folgt, nicht ermittelt
werden kann. Wenn überdies ein Zeilenintervall, dessen
Geschwindigkeitsfehler nicht korrigiert werden kann,
ebenfalls einen Aussetzer in dem Bildinformationsteil
enthält, kann daher die Aussetzerkompensation weniger als
zufriedenstellend sein, da nämlich die Geschwindigkeits
fehlerkompensation, die für den Ersatzteil unternommen
wird, auf den Geschwindigkeitsfehler des ersetzten Teiles
basieren wird, der im allgemeinen verschieden ist von dem
Geschwindigkeitsfehler des Ersatzteiles (d. h. desjenigen
Teiles, der zu einem um 2H verzögerten Zeitpunkt zuvor
vorhanden war).
Es ist ferner eine Anordnung zur Korrektur der Zeit
basis von Informationen in Form periodischer Signale,
insbesondere von Videosignalen bekannt (DE-OS 26 31 276),
bei der zwar ein Hauptspeicher mit einer Mehrzahl von
Speichereinheiten vorgesehen ist, deren jede eine für
die Speicherung einer vorbestimmten ganzen Anzahl von
Perioden, z. B. von Zeilenintervallen, periodischer
Signale, wie beispielsweise von Videosignalen, dient.
Die bekannte Anordnung weist ferner einen Aussetzspeicher
auf, der zur Speicherung von Aussetzinformationen dient,
auf die hin ein Ersatz von fehlerhaften Signalen durch
fehlerfreie Signale bewirkt wird. Die betreffende Anordnung
ist dabei jedoch so ausgebildet, daß im Falle der Verar
beitung von Videosignalen als fehlerhaft ermittelte
Zeilen vollständig durch Zeilen ersetzt werden, die zuvor
gelesen wurden. Eine solche Vorgehensweise ist jedoch
zuweilen zu grob, da sie zu einer unerwünschten Beein
trächtigung wiedergegebener Bildsignale führen kann.
Es ist schließlich auch schon eine Schaltungsanordnung
bekannt (DE-AS 22 32 361), bei der die von einem Magnet
kopf gelieferten Signale in einem Verstärker verstärkt
und einem ersten Kanal bzw. einem zweiten Kanal zugeführt
werden. Der erste Kanal enthält einen Demodulator, dessen
Ausgangssignal normalerweise über einen Schalter einem
Ausgangsanschluß zugeführt wird. Der zweite Kanal enthält
einen ähnlichen Demodulator sowie eine Verzögerungs
schaltung, deren Verzögerungszeit der Dauer einer horizontalen
Zeile des Videosignals entspricht. Eine Aussetz
fehler-Detektorschaltung erfaßt das Auftreten von Aus
setzfehlern und betätigt dann den Schalter derart, daß
im Falle des Auftretens eines Aussetzfehlers das
verzögerte Signal an den genannten einen Ausgangsanschluß
abgegeben wird und bestimmte mit Aussetzfehlern behaftete
Abschnitte des Videosignals durch entsprechende Abschnitte
der vorangehenden Zeile ersetzt werden. Im Prinzip
arbeitet die betreffende bekannte Schaltungsanordnung
somit ähnlich wie die zuvor betrachtete bekannte
Anordnung. Damit treten auch im Zusammenhang mit dieser
bekannten Schaltungsanordnung die Probleme auf, die im
Zusammenhang mit der zuvor betrachteten bekannten
Anordnung angesprochen worden sind.
Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine
Schaltungsanordnung der eingangs genannten Art so weiter
zubilden, daß mit insgesamt relativ geringem schaltungs
technischen Aufwand und ohne Beeinträchtigung der
Bildqualität eine einwandfreie Korrektur von Zeitbasis
fehlern in einem Bildsignal ermöglicht ist.
Gelöst wird die vorstehend aufgezeigte Aufgabe durch die
im Anspruch 1 gekennzeichneten Maßnahmen.
Die Erfindung zeichnet sich durch den Vorteil eines
besonders geringen schaltungstechnischen Aufwands im
Hinblick auf die vorzunehmende Korrektur von Zeitbasis
fehlern in einem Bildsignal aus. Dabei wird die
betreffende Korrektur ohne Beeinträchtigung der Bildqualität
erzielt.
Zweckmäßige Weiterbildungen der Erfindung ergeben sich
aus den Unteransprüchen.
Anhand von Zeichnungen wird die Erfindung nachstehend
beispielsweise näher erläutert.
Fig. 1 zeigt in einem Blockdiagramm eine Schaltungs
anordnung gemäß der Erfindung zur Zeitbasis
fehlerkorrektur.
Fig. 2 zeigt in einem Blockdiagramm die Eingangsstufe
der dargestellten Schaltungsanordnung zur Zeitbasis
fehlerkorrektur.
Fig. 3 zeigt ein Verknüpfungsdiagramm des Hauptspeichers,
der in Verbindung mit der dargestellten Schaltungsan
ordnung zur Zeitbasisfehlerkorrektur verwendet wird.
Fig. 4 zeigt in einem Blockdiagramm eine in Verbindung
mit der dargestellten Schaltungsanordnung zur Zeit
basisfehlerkorrektur verwendeten Aussetz-Kompensations
schaltung.
Fig. 5 zeigt in einem Blockdiagramm einen Digital-Analog-
Wandler, der in Verbindung mit der dargestellten
Schaltungsanordnung zur Zeitbasisfehlerkorrektur verwendet
wird.
Fig. 6A bis 6E zeigen den Verlauf von Signalen, die zum
Verständnis der Arbeitsweise des in Fig. 5 dargestellten
Digital-Analog-Wandlers von Nutzen sind.
Fig. 7 zeigt in einem Blockdiagramm eine in Verbindung
mit der dargestellten Schaltungsanordnung zur Zeitbasis
fehlerkorrektur verwendete Ausgangs-Verarbeitungsstufe.
Fig. 8 zeigt in einem Blockdiagramm eine in Verbindung
mit der dargestellten Schaltungsanordnung zur Zeitbasis
fehlerkorrektur verwendete Synchronisiersignal-Abtrenn
schaltung.
Fig. 9 zeigt in einem Blockdiagramm eine automatische
Frequenzsteuerschaltung, die in einem in Verbindung mit
der dargestellten Schaltungsanordnung zur Zeitbasisfehler
korrektur verwendeten Schreibtaktgenerator enthalten ist.
Fig. 10A bis 10B zeigen den Verlauf von Signalen, die
für das Verständnis der Arbeitsweise eines Teiles der
in Fig. 9 dargestellten Schaltungsanordnung von Nutzen
sind.
Fig. 11A bis 11I zeigen den zeitlichen Verlauf von
Signalen bzw. Impulsen, die für das Verständnis der
Arbeitsweise der in Fig. 9 dargestellten Schaltungsan
ordnung von Nutzen sind.
Fig. 12A bis 12H zeigen den zeitlichen Verlauf von
Signalen bzw. Impulsen, die für das Verständnis einer
Art der Arbeitsweise der in Fig. 9 dargestellten
Schaltungsanordnung von Nutzen sind.
Fig. 13A bis 13I zeigen den zeitlichen Verlauf von
Signalen bzw. Impulsen, die für das Verständnis einer
anderen Betriebsart der in Fig. 9 dargestellten
Schaltungsanordnung von Nutzen sind.
Fig. 14 zeigt in einem Blockdiagramm eine automatische
Phasensteuerschaltung, die in einem in Verbindung mit
der dargestellten Schaltungsanordnung zur Zeitbasis
fehlerkorrektur verwendeten Schreibtaktgenerator enthalten
ist.
Fig. 15A bis 15K zeigen den zeitlichen Verlauf von
Signalen bzw. Impulsen, die für das Verständnis der
Arbeitsweise der in Fig. 14 dargestellten Schaltungsan
ordnung von Nutzen sind.
Fig. 16A bis 16E zeigen den Verlauf von Signalen bzw.
Impulsen, die für das Verständnis der Geschwindigkeits
fehler-Detektoroperation der in Fig. 14 dargestellten
Schaltungsanordnung bei Vorhandensein eines Aussetzers
während des Synchronisierinformationsteiles eines Bild
signals von Nutzen sind.
Fig. 17 zeigt in einem Blockdiagramm einen Geschwindig
keitsfehlerspeicher, eine Schaltungsanordnung zur
Geschwindigkeitsfehlerkompensation und einen Lesetakt
generator für die Verwendung in Verbindung mit der darge
stellten Schaltungsanordnung zur Zeitbasisfehlerkorrektur.
Fig. 18A bis 18D zeigen den Verlauf von Signalen, die
für ein Verständnis des Geschwindigkeitsfehler-Kompensations
betriebs im Falle eines Aussetzers in dem Synchroni
sierinformationsteil des Bildsignals gemäß der vorliegenden
Erfindung von Nutzen sind.
Fig. 19 zeigt in einem Blockdiagramm die in Verbindung
mit der dargestellten Schaltungsanordnung zur Zeitbasis
fehlerkorrektur verwendete Steuerschaltung.
Fig. 20A bis 20F zeigen den zeitlichen Verlauf von
Signalen bzw. Impulsen, die für ein Verständnis der
Arbeitsweise eines Teiles der dargestellten Steuer
schaltung von Nutzen sind.
Im folgenden wird auf die Zeichnungen und insbesondere
auf Fig. 1 näher eingegangen, in der in einem Blockdia
gramm eine Ausführungsform einer Schaltungsanordnung
gemäß der Erfindung zur Zeitbasisfehlerkorrektur darge
stellt ist. Diese Fehlerkorrekturschaltung wird in Ver
bindung mit der Verwendung bei eineer Bildaufzeichnungs-/
Bildwiedergabeeinrichtung, wie einem Bildbandaufzeichnungs
gerät, beschrieben werden. Es dürfte jedoch einzusehen sein,
daß andere periodisch auftretende Signale mit Signalwieder
holungsintervallen analog den Zeilen- und Bildintervallen
hinsichtlich der Zeitbasis gemäß der Erfindung korrigiert
werden können und daß überdies die Erfindung nicht nur
allein auf die Verwendung in Bildsignal-Wiedergabeein
richtungen beschränkt zu sein braucht. In Fig. 1 sind
lediglich Teile der Wiedergabeschaltung eines Bildband
aufzeichnungs- bzw. Bildbandwiedergabegerätes dargestellt.
Außerdem ist ein Magnetband 51 dargestellt, welches durch
einen von zwei rotierenden Köpfen 52 abgetastet wird, die
abwechselnd Schrägspuren auf dem Band 51 abtasten. Die
Köpfe 51, die die Bildsignale wiedergeben, welche auf
dem Band 51 aufgezeichnet worden sind, sind über einen
Verstärker 53 an einem Demodulator 54 angeschlossen.
Das Bildbandgerät, mit dem die Fehlerkorrekturschaltung
zur Schaltbasisfehlerkorrektur verwendet wird, ist vor
zugsweise vom Rundfunkqualitätstyp. Demgemäß kann es
sich bei dem betreffenden Bildgerät um das sogenannte
FM-Direktaufzeichnungsgerät oder um das sogenannte Über
lagerungs-Aufzeichnungsgerät handeln. Bei dem FM-Direkt
aufzeichnungsgerät wird ein Farbsignalgemisch, beispiels
weise vom NTSC-Typ, in einem Frequenzmodulationsformat
aufgezeichnet. Um dieses frequenzmodulierte Farbbildsignal
wiederzugewinnen, ist der Demodulator 54 ein kompatibler
FM-Demodulator. Das Ausgangssignal dieses Demodulators
wäre ein herkömmliches NTSC-Farbbildsignal S v.
Bei dem Überlagerungs-Aufzeichnungsgerät wird ein
ursprüngliches Farbbildsignalgemisch in seine Leuchtdichte-
und Farbkomponenten getrennt, und während der Aufzeichnung
wird die Leuchtdichtekomponente dazu herangezogen,
einen Träger in der Frequenz zu modulieren, während die
Farbkomponente in der Frequenz auf einen niedrigen Wert
in einem viel niedrigeren Frequenzbereich umgesetzt wird.
Das FM-Leuchtdichtesignal und das in der Frequenz umge
setzte Farbsignal werden dann verknüpft bzw. kombiniert
und aufgezeichnet. Damit enthält bei einem Bildbandgerät
vom Überlagerungstyp der Demodulator 54 kompatible Leucht
dichte- und Farbkanäle, wobei das FM-Leuchtdichtesignal
demoduliert wird und wobei die Chrominanz- bzw. Farb
komponente in der Frequenz in ihr ursprüngliches Frequenz
band wieder umgesetzt wird. Sodann werden die demodulierte
Leuchtdichte-Komponente und die wiedergewonnene Farb
komponente unter Zurückbildung des NTSC-Farbbildsignals S v
zusammengefaßt bzw. kombiniert.
Der Verstärker 53 des Bildbandgerätes ist zusätzlich zu
der Verbindung mit dem Demodulator 54 mit einem Aussetz-
Detektor 55 verbunden. Der Aussetz-Detektor ist eine her
kömmliche Schaltungsanordnung, die Aussetzer in dem Signal
festzustellen gestattet, die von dem Band 51 wiedergegeben
werden. Wie bekannt, ist ein Aussetzer das Fehlen eines
Signals, was auf eine Unzulänglichkeit des Bandes oder
auf eine gewisse Störung zurückgehen kann, die während
der Signalwiedergabe vorhanden ist, wie Staub, Kratzer oder
dergleichen. In jedem Falle vermag der Aussetz-Detektor
55 ein geeignetes Signal zu erzeugen, welches das Vor
handensein eines Aussetzers bzw. Aussetzens in dem
wiedergegebenen Bildsignal kennzeichnet.
Obwohl die Wiedergabeschaltung des Bildbandgerätes als
eine Schaltung beschrieben worden ist, die ein Farb
bildsignalgemisch wiederzugeben vermag, welches auf
dem Band 51 aufgezeichnet gewesen ist, sei darauf
hingewiesen, daß diese Schaltungsanordnung auch ohne
weiteres zur Wiedergabe eines monochromen oder Schwarz-
Weiß-Bildsignals von dem Band geeignet ist.
Der Demodulator 54 und der Aussetz-Detektor 55 in dem
Bildbandgerät sind mit der Schaltungsanordnung zur
Zeitbasisfehlerkorrektur verbunden. Bei der dargestellten
Ausführungsform enthält die betreffende Fehlerkorrektur
schaltung eine Eingangsstufe 56, einen Analog-Digital-
(A/D)-Wandler 57, einen Hauptspeicher 59, einen Aussetz
zustandsspeicher 58, einen Digital-Analog-(D/A)-Wandler 61
und eine ausgangsseitige Verarbeitungseinrichtung bzw.
Verarbeitungsstufe 62. Darüber hinaus enthält die darge
stellte Schaltungsanordnung eine Synchronisiersignal-
Abtrennschaltung 72, eine Schreibtaktschaltung bzw. einen
Schreibtaktgenerators 63, eine Lesetaktschaltung bzw. einen
Lesetaktgenerator 65 und einen Synchronisiersignalgenerator
66. Darüber hinaus ist die Schaltungsanordnung zur
Zeitbasisfehlerkorrektur mit einer Steuereinheit bzw.
Steuereinrichtung 67 und mit einem Geschwindigkeitsfehler
speicher 64 versehen. Die Eingangsschaltung bzw. Eingangs
stufe 56 ist mit dem Demodulator 54 verbunden; sie vermag
einen geeigneten Amplitudenpegel für das Bildsignal S v zu
liefern, das ihr zugeführt wird, und darüber hinaus vermag
die betreffende Stufe eine Zeit- oder Phaseneinstellung
in dem Bildsignal vorzunehmen, um gewisse, der zu
beschreibenden Steuersignalschaltung anhaftende Phasenver
zögerungen zu berücksichtigen. Darüber hinaus dient die
Eingangsstufe 56 dazu, das Frequenzband der durchgelassenen
Bildsignale zu begrenzen, um Signale unerwünschter höherer
Frequenzen auszuschalten und dadurch eine Störung zu
beseitigen. Das Ausgangssignal der Eingangsstufe wird der
Synchronisiersignal-Abtrennschaltung 72 zugeführt, und
ein weiteres Ausgangssignal der Eingangsstufe wird dem
A/D-Wandler 57 zugeführt.
Der A/D-Wandler vermag das analoge Bildsignal zu digitalisieren,
welches durch die Eingangsschaltung bzw. Ein
gangsstufe 56 hindurchgelangt. Zu diesem Zweck enthält
der A/D-Wandler 57 eine Abtast- und Halteschaltung, um
das Analog-Bildsignal unter Bildung einer Reihe von
aufeinanderfolgender Abtastproben oder Bildelemente
abzutasten. Ferner ist eine Digitalisierungsschaltung vor
gesehen, welche jede Abtastprobe in ein digitales Mehrbit-
Wort umsetzt. So wird beispielsweise jedes Zeilenintervall
oder jede Horizontal-Zeile, die nachstehend lediglich als
Zeile von Bildsignalen bezeichnet werden wird, 640mal
abgetastet, wobei jede Abtastprobe oder jedes Bildelement
in ein digitalisiertes Bildelement in Form eines 8-Bit-
Wortes umgesetzt wird. Demgemäß werden 640×8 Bits während
jeder Zeile erzeugt. Wie dargestellt, ist der Schreibtakt
generator 63 an dem A/D-Wandler 57 angeschlossen, um an
diesen Wandler Abtast- und Digitalisierungs-Taktsignale
abzugeben. Der Hauptspeicher besteht aus einer Vielzahl
von Speichereinheiten, deren jede zumindest eine Zeile der
digitalisierten Bildsignale zu speichern imstande ist.
Die Speichereinheiten werden aufeinanderfolgend adressiert,
so daß aufeinanderfolgende Zeilen der Bildsignale in die
betreffenden Speichereinheiten eingeschrieben werden
können. Gleichzeitig werden die Speichereinheiten auch
aufeinanderfolgend adressiert, so daß die gespeicherten
Zeilen von Bildsignalen ausgelesen werden. Der Haupt
speicher 59 ist mit dem Schreibtaktgenerator 63 und mit
dem Lesetaktgenerator 65 verbunden, um von diesen Generatoren
Schreibtakt- bzw. Lesetaktsignale aufzunehemn. Der
Ausgang des Hauptspeichers ist mit der Aussetz-Kompensations
schaltung 60 verbunden. Während eine Zeile von Bild
signalen in eine Speichereinheit von dem A/D-Wandler bzw.
-Zähler 57 her eingeschrieben wird, wird die Zeile der
Bildsignale, die in einer anderen Speichereinheit
gespeichert sind, aus dieser Speichereinheit ausgelesen
und der Aussetz-Kompensationsschaltung 60 zugeführt.
Obwohl Bildsignale gleichzeitig in den Hauptspeicher einge
schrieben und aus dem Hauptspeicher ausgelesen werden,
wird ein und dieselbe Speichereinheit nicht zugleich
adressiert, um gleichzeitig Bildsignals einzuschreiben
und Bildsignale auszulesen. Zu diesem Zweck überwacht
die Steuereinheit 67 die Einschreib- und Leseoperationen,
um sicherzustellen, daß ein und dieselbe Speichereinheit
nicht adressiert wird für das Einschreiben von Bild
signalen und für das Auslesen von Bildsignalen. Auf
diese Weise ist ein Löschen einer der Zeilen von Bildsignalen
vermieden.
Es dürfte einzusehen sein, daß dann, wenn die Bildsignale
in den Hauptspeicher 59 mit einer Schreibtaktfrequenz bzw.
-rate eingeschrieben werden, die mit den Zeitbasisfehlern
synchronisiert ist, welche in den von dem Bildbandgerät
wiedergegebenen Bildsignalen vorhanden sein können,
derartige Zeitbasisfehler aus den Bildsignalen weitgehend
beseitigt werden. Dies bedeutet, daß die Frequenz und/oder
Phasenverschiebungen - die in dem eintreffenden Bildsignal
vorhanden sein können - berücksichtigt werden, wenn
derartige Bildsignale in den Hauptspeicher eingeschrieben
werden. Wenn die gespeicherten, digitalisierten Bildsignale
aus dem Hauptspeicher mit einer weitgehend konstanten,
festliegenden Lesetaktfrequenz bzw. -rate ausgelesen werden,
dann werden diese ausgelesenen Bildsignale weitgehend
frei von Zeitbasisfehlern sein. Demgemäß dient der Haupt
speicher 59 als Pufferspeicher, durch den eine zeitliche
Neuordnung der wiedergegebenen Bildsignale erfolgt. Diese
zeitliche Neuordnung dient dazu, die Zeitbaisfehler aus
den Bildsignalen zu beseitigen.
Die Aussetz-Kompensationsschaltung 60, welche die
digitalisierten Bildelemente in jeder aus dem Hauptspeicher 59
ausgelesenen Zeile aufnimmt, vermag diejenigen Bild
elemente, die ausgefallen sind, durch entsprechende
Bildelemente zu ersetzen, die sich in derselben relativen
Lage des unmittelbar vorangehenden Zeilenintervalls
befinden. Demgemäß wird das durch die Aussetz-Kompensations
schaltung übertragene Bildsignal frei von Aussetzern
sein. Die Aussetz-Kompensationsschaltung 60 arbeitet in
Synchronismus mit der Auslesefrequenz, mit der der Haupt
speicher betrieben ist. Die betreffende Kompensations
schaltung ist mit dem Lesetaktgenerator 65 verbunden, um
von diesem die Lesetaktsignale aufzunehmen. Die Aussetz-
Kompensationsschaltung ist außerdem mit dem Aussetzzu
standsspeicher 58 verbunden, um Anzeigen darüber zu
erhalten, daß ein von dem Hauptspeicher 59 zugeführtes
bestimmtes Wort tatsächlich eine Aussetz-Darstellung
enthält und daher ersetzt oder kompensiert werden sollte.
Der Aussetzzustandsspeicher 58 enthält eine Vielzahl
von Speichereinheiten, deren Anzahl gleich der Anzahl
der Speichereinheiten des Hauptspeichers 59 ist. Die
Speichereinheiten des Aussetzzustandsspeichers werden
zugleich mit der Adressierung des Hauptspeichers adressiert,
so daß die Einschreib- und Leseoperationen bezüglich
entsprechender Speichereinheiten in beiden Speicher
einrichtungen ausgeführt werden.
Aus diesem Grunde werden dieselben Steuersignale, Schreib
taktsignale und Lesetaktsignale, die dem Hauptspeicher
zugeführt werden, dem Aussetzzustandsspeicher 58 zuge
führt. Außerdem ist der Ausgang des Aussetz-Detektors 55
mit dem Aussetzzustandsspeicher verbunden, um entsprechende
Aussetzanzeigen an diesen Speicher abzugeben und in
der für eine Einschreiboperation adressierten Speicher
einheit einzuspeichern. Damit speichert der Aussetzzu
standsspeicher in jeder Speichereinheit Aussetzanzeigen,
die beispielsweise durch ein Binärzeichen "1" gekenn
zeichnet sein können. Derartige Anzeigen werden an
denjenigen Speicherstellen gespeichert, die den Stellen
in der Zeile entsprechen, in der der Aussetzer aufgetreten
ist. Wenn der Inhalt der Speichereinheit synchron mit dem
Auslesen des Inhalts der entsprechenden Speichereinheit
in dem Hauptspeicher 59 ausgelesen wird, veranlaßt das
Vorhandensein einer Aussetzanzeige die Aussetz-Kompen
sationsschaltung 60 dazu, ein digitalisiertes Bildelement
in der aus dem Hauptspeicher ausgelesenen unmittelbar vor
angehenden Zeile an die Stelle des ausgelesenen digitali
sierten (ausgefallenen) Bildelementes zu setzen.
Der Aussetzzustandsspeicher speichert ferner Anzeigen über
Aussetzzustände, die während des Synchronisierinformations
teiles der jeweiligen Zeile vorhanden sind. Zu diesem
Zweck kann jede Speichereinheit, die in dem Aussetz
zustandsspeicher enthalten ist, mit einem gesonderten
Bereich versehen sein, um derartige Aussetzanzeigen zu
speichern. Wie noch beschrieben werden wird, kann ein
Geschwindigkeitsfehler für eine Zeile dann nicht
ermittelt werden, wenn ein Aussetzer während des Synchroni
sierinformationsteiles und insbesondere während des
Burstsignalintervalles der betreffende Zeile oder
der nächstfolgenden Zeile auftritt. Gemäß der vorliegenden
Erfindung wird eine approximierte Geschwindigkeits
fehlerkompensation im Falle des Auftretens dieses Aus
setztyps vorgenommen. Die in den gesonderten Bereichen
der Speichereinheiten in dem Aussetzzustandsspeicher
gespeicherten Aussetzanzeigen werden für diese approximierte
Geschwindigkeitsfehlerkompensation herangezogen. Das
Ausgangssignal der Aussetz-Kompensationsschaltung 60
wird dem A/D-Wandler 61 zugeführt, der in der Weise wirkt,
daß er die digitalisierte Bildsignale in ein Analog-Signal
wieder umsetzt. Der A/D-Wandler ist ferner imstande,
einen geeigneten Schwarzwert- und Synchronisiersignal
pegel für das wieder umgesetzte analoge Bildsignal
bereitzustellen. Demgemäß ist der A/D-Wandler 61 mit der
Lesetaktschaltung 65 und darüber hinaus mit dem
Synchronisiersignalgenerator 66 verbunden, um mit
den Lesetaktsignalen synchronisiert zu werden, die
dazu herangezogen werden, die digitalisierten Bildsignale
aus dem Hauptspeicher 59 und aus der Aussetz-Kompensations
schaltung auszulesen. Dieser Vorgang erfolgt mit
der Bereitstellung der Austastsignale, die in das wieder
umgesetzte analoge Bildsignal eingefügt werden. Der Aus
gang des A/D-Wandlers 60 ist mit der ausgangsseitigen
Verarbeitungseinrichtung bzw. Verarbeitungsstufe 62
verbunden, die ferner an dem Synchronisiersignalgenerator 66
und an dem Aussetzzustandsspeicher 58 angeschlossen ist.
Der Zweck der ausgangsseitigen Verarbeitungseinrichtung
bzw. -stufe besteht darin, ein richtiges bzw. geeignetes
Burstsignal in das wieder umgesetzte Bildsignal einzu
fügen. Außerdem besteht der Zweck der betreffenden
Verarbeitungseinrichtung darin, die üblichen Horizontal-
und Vertikal-Synchronisiersignale sowie die Ausgleichs
signale in dieses Bildsignal einzufügen. In dem Fall,
daß das Bildbandgerät - mit dem die Schaltungsanordnung
zur Schaltbasisfehlerkorrektur verwendet wird, in einer
speziellen Betriebsart betrieben wird, wie beispielsweise
in einem Zeitlupenbetrieb, im Stillstandsbereich oder im
Schnellaufbetrieb, vermag die ausgangsseitige Verarbei
tungsstufe 62 sicherzustellen, daß das wiedergegebene
Bildsignal und insbesondere die Farbkomponente dieses
Bildsignals und das eingefügte Burstsignal in geeigneter
Phasenbeziehung stehen, und zwar auch dann, wenn während
dieses speziellen Betriebs ein Aussetzer ermittelt wird.
Eine Ausführungsform der ausgangsseitigen Verarbeitungs
stufe 11 wird weiter unten noch im einzelnen beschrieben
werden.
Die Synchronisiersignal-Abtrennschaltung 72, die an der
Eingangsschaltung bzw. Eingangsstufe 56 und an dem
Aussetz-Detektor 55 angeschlossen ist, vermag das
Horizontal-Synchronisiersignal, das Burstsignal und das
Vertikal-Synchronisiersignal aus dem eintreffenden Bild
signal zu trennen, welches von dem Bildbandgerät zugeführt
wird. Zu diesem Zweck vermag die Synchronisier
signal-Abtrennschaltung das eintreffende Bildsignal auf
einen bestimmten Klemmpegel festzuklemmen und dann, nachdem
das Bildsignal derart festgeklemmt ist, das Horizontal-
Synchronisiersignal zu ermitteln. Dieses ermittelte
Horizontal-Synchronisiersignal wird sodann dem Schreib
taktgenerator 63 und überdies einem Burstsignaldetektor
zugeführt, der in der Synchronisiersignal-Abtrennschaltung
72 enthalten ist. Der Burstsignaldetektor vermag
das in dem eintreffenden Bildsignal enthaltene Burst
signal zu ermitteln und dieses Burstsignal an dem Schreib
taktgenerator abzugeben.
Der weiter unten noch im einzelnen beschriebene Schreib
taktgenerator 63 vermag ein Schreibtaktsignal zu
erzeugen, welches mit dem Horizontal-Synchronisiersignal
und mit dem Burstsignal synchronisiert ist, welches mit
dem betreffenden Horizontal-Synchronisiersignal mittels
der Synchronisiersignal-Abtrennschaltung 72 aus dem
eintreffenden Bildsignal abgetrennt worden ist. Zu diesem
Zweck enthält der Schreibtaktgenerator eine Schaltung
zur automatischen Frequenzregelung (AFC) und eine Schaltung
zur automatischen Phasenregelung (APC). Die Schaltung
zur automatischen Frequenzregelung wirkt in der Weise,
daß sie ein Schreibtaktsignal mit einer relativ hohen
Wiederholungsfrequenz bzw. Wiederholungsrate erzeugt,
die mit dem eintreffenden Horizontal-Synchronisiersignal
synchronisiert ist. Die Schaltung zur automatischen
Phasenregelung wirkt in der Weise, daß sie die Phase des
Schreibtaktsignals mit dem eintreffenden Burstsignal
synchronisiert. Mit dieser Frequenz- und Phasenregelung
bezüglich des Schreibtaktsignals wird das digitalisierte
eintreffende Bildsignal in den Hauptspeicher 59 mit der
geeigneten Einschreibrate eingeschrieben, wobei Zeitbasis
fehler in dem eintreffenden Bildsignal beseitigt sind.
Der Schreibtaktgenerator 63 vermag ferner, den
Geschwindigkeitsfehler V E zu ermitteln, der im dem
eintreffenden Bildsignal enthalten ist. Der Geschwindig
keitsfehler stellt die Größe des Phasenfehlers dar, die
zwischen dem Schreibtaktsignal und dem Bildsignal am
Ende eines Zeilenintervalls vorhanden ist. Dies bedeutet -
wie dies weiter unten noch näher beschrieben werden
wird -, daß mit Rücksicht darauf, daß das Schreibtakt
signal in der Frequenz und Phase mit in Horizontal- und
Burst-Signalen synchronisiert ist, und mit Rücksicht
darauf, daß die Horizontal- und Burstsignale lediglich zu
Beginn eines Zeilenintervalls auftreten, die Möglichkeit
gegeben ist, daß bei Vorhandensein eines Zeitbasisfehlers
über ein gesamtes Zeilenintervall die Phase des Bild
signals am Ende des betreffenden Zeilenintervalls nicht
mit der Phase des betreffenden Signals zu Beginn des
betreffenden Zeilenintervalls übereinzustimmen braucht.
Da die Phase des Bildsignals wandern oder abweichen kann
von dem Burst-Signal, welches zu Beginn des betreffenden
Zeilenintervalls geliefert wird, folgt somit, daß die
Phase des Bildsignals am Ende des Zeilenintervalls von
dem Schreibtaktsignal abweichen kann, welches mit dem
Burstsignal synchronisiert gewesen ist. Der Geschwindig
keitsfehler V E stellt eine Anzeige bezüglich dieser
Phasendifferenz dar. Dieser Geschwindigkeitsfehler V E wird
dem Geschwindigkeitsfehlerspeicher 64 zugeführt und dort
gespeichert.
Der Lesetaktgenerator bzw. die Lesetaktschaltung 65 ist
mit dem Synchronisiersignalgenerator 66 verbunden; sie
vermag Lesetaktsignale mit einer weitgehend konstanten
Taktrate zu erzeugen. Diese Lesetaktsignale werden
selbstverständlich dazu herangezogen, die digitalisierten
Bildsignale aus dem Hauptspeicher 59 und aus der Aussetz-
Kompensationsschaltung 60 auszulesen und den D/A-Wandler
61 zu steuern, um die ausgelesenen digitalisierten
Bildsignale in einer Analog-Form wieder umzusetzen.
Darüber hinaus wird das Geschwindigkeitsfehlersignal V E,
welches in dem Geschwindigkeitsfehlerspeicher 64
gespeichert ist, an den Lesetaktgenerator 65 abgegeben,
um die Phase der Lesetaktsignale als Funktion des
Geschwindigkeitsfehlers zu modulieren. Auf diese Weise
werden Geschwindigkeitsfehler, die in den ausgelesenen
digitalisierten Bildsignalen enthalten sein können, durch
die in der Phase modulierten Lesetaktsignale kompensiert,
die zum Auslesen der gespeicherten digitalisierten Bild
signale herangezogen werden. Dies bedeutet, daß die
Geschwindigkeitsfehler - die in den in den Hauptspeicher ein
geschriebenen Bildsignalen vorhanden sein können - dadurch
kompensiert werden, daß derartige Bildsignale aus dem
Hauptspeicher entsprechend derartigen Geschwindigkeits
fehlern ausgelesen werden. Wie weiter unten noch im
einzelnen noch beschrieben werden wird, wird im Falle des
Auftretens eines Aussetzers in dem Synchronisierinforma
tionsteil einer Zeile von Bildsignalen, die eine
Geschwindigkeitsfehlerermittlung verhindern würden, ein
Geschwindigkeitsfehlersignal dennoch erzeugt, da dies
eine nahe Approximation des tatsächlichen Geschwindigkeits
fehlers darstellt. Das Geschwindigkeitsfehlersignal wird
außerdem dazu herangezogen, das Hilfsträgersignal der
ausgelesenen und wieder umgesetzten Bildsignale zu
steuern.
Der Synchronisiersignalgenerator 66 kann mit einem Bezugs
taktsignal gespeist werden, welches beispielsweise von
einer (nicht dargestellten) Systemtaktschaltung erzeugt
werden mag. Typische Horizontal-, Vertikal-, Ausgleichs-
und Burstsignale werden aus diesem Bezugssignal abge
leitet, um in das wieder umgesetzte Analog-Bildsignal
eingefügt zu werden, so daß ein richtiges Farbbildsignal
gemisch, wie ein NTSC-Bildsignal, wieder gebildet wird.
Die Steuereinrichtung bzw. Steuereinheit 67 ist an
dem Schreibtaktgenerator 63, an dem Lesetaktgenerator 65,
an dem Synchronisiersignalgenerator 66 und an einem Ein
gangsanschluß 76 angeschlossen, um ein Zeilendiskriminator
signal, beispielsweise von dem Bildbandgerät, aufzu
nehmen. Wie weiter unten noch näher erläutert werden wird,
vermag die Steuereinrichtung 67, ein Schreibspeicherfrei
gabesignal und ein Lesespeicherfreigabesignal abzugeben,
um den Hauptspeicher 59 und den Aussetzzustandsspeicher 58
für Einschreiboperationen bzw. für Ausleseoperationen
selektiv zu steuern. Darüber hinaus erzeugt die Steuer
einheit 67 Schreib- und Leseadressen, die dazu herange
zogen werden, die betreffenden Speichereinheiten inner
halb des Hauptspeichers und innerhalb des Aussetzzustands
speichers auszuwählen, in die die digitalisierten Bild
signale bzw. Aussetzanzeigen eingeschrieben werden und
aus denen die digitalisierten Bildsignale bzw. Aussetz
anzeigen ausgelesen werden. Die Steuereinheit bzw. Steuer
einrichtung stellt ferner fest, wann sich eine Einschreib-
und Ausleseoperation überlappen kann, d. h., daß die
betreffende Einheit eine Anzeige dann liefert, wenn ein
und dieselbe Speichereinheit ausgewählt werden kann, um
ein Bildsignal einzuschreiben und um aus ihr ein Bild
signal auszulesen. Die Steuereinheit 67 ist darüber hinaus
mit dem Geschwindigkeitsfehlerspeicher 64 verbunden, um
das Einschreiben und Auslesen von Geschwindigkeitsfehler
signalen zu steuern. Wie weiter unten noch näher ersicht
lich werden wird, wird das Geschwindigkeitsfehlersignal -
welches einer bestimmten Zeile von Bildsignalen zugehörig
ist - in einem Speicherbereich gespeichert, der der
Speichereinheit entspricht, in der die zugehörige Zeile
von Bildsignalen innerhalb des Hauptspeichers 59 gespeichert
ist. Demgemäß wird unter der Steuerung durch die Steuer
einheit 67 in dem Fall, daß die betreffende Zeile von
Bildsignalen aus der Speichereinheit ausgelesen wird,
das zugehörige Geschwindigkeitsfehlersignal, welches in
einem entsprechenden Speicherbereich gespeichert ist,
ebenfalls ausgelesen. Auf diese Art und Weise wird
der Geschwindigkeitsfehler einer bestimmten Zeile von
Bildsignalen in geeigneter Weise korrigiert.
Die Arbeitsweise der in Fig. 1 dargestellten Schaltungs
anordnung wird wie folgt zusammengefaßt. Bildsignale,
die auf dem Band 51 aufgezeichnet gewesen sind, werden
durch die Wiedergabeköpfe 52 von dem betreffenden Band
wiedergegeben, durch den Verstärker 53 verstärkt und
mittels des Demodulators 54 demoduliert. Wenn die wieder
gegebenen Bildsignale von einem Aussetzer begleitet sind,
wird ein derartiger Aussetzer mittels des Aussetz-Detektors
55 ermittelt. Die erzielten wiedergegebenen Bild
signale, die von Zeitbasisfehlern begleitet sind, werden
der Eingangseinrichtung bzw. Eingangsstufe 56 zugeführt,
in der die zeitliche Steuerung oder Verschachtelung der
Farb- und Leuchtdichtekomponenten in dem Fall einge
stellt wird, daß die Bildsignale von einem Bildbandgerät
des Überlagerungstyps wiedergegeben werden. Das einge
stellte Bildsignal wird dem A/A-Wandler 57 und außerdem
der Synchronisiersignal-Abtrennschaltung 72 zugeführt.
Die Synchronisiersignal-Abtrennschaltung trennt den
Horizontal-Synchronisierimpuls S h und das Burstsignal S b
aus dem eintreffenden Bildsignal ab. Der Synchronisier
signal-Abtrennschaltung 72 wird ferner eine Aussetzanzeige
von dem Aussetz-Detektor 55 zugeführt. Im Falle des Auf
tretens eines Aussetzers ist die Synchronisiersignal-
Abtrennschaltung 72 an einer fehlerhaften Auswertung einer
Störung als Horizontal-Synchronisierimpuls gehindert. Der
Horizontal-Synchronisierimpuls S h und das Burstsignal S B
werden dem Schreibtaktgenerator 63 zugeführt, in welchem
ein Schreibtaktsignal WCK in der Frequenz und Phase mit
dem Horizontal-Synchronisierimpuls und dem Burstsignal
synchronisiert wird, welches mit dem betreffenden
Horizontal-Synchronisierimpuls aus dem eintreffenden
Bildsignal abgetrennt wird. Demgemäß sperren die Schreib
taktimpulse WCK dieselben Zeitbasisfehler, wie sie in
dem abgetrennten Horizontal-Synchronisierimpuls und in
dem abgetrennten Burstsignal enthalten sind.
Die Schreibtaktimpulse WCK werden der Steuereinheit 67
zugeführt, und überdies werden sie als Taktimpuls dem
A/D-Wandler 57, dem Aussetzzustandsspeicher 58 und dem
Hauptspeicher 59 zugeführt. Der A/D-Wandler 57 tastet
das eintreffende Bildsignal in Abhängigkeit von Schreib
taktimpulsen WCK ab und gibt ein 8-Bit-Signal an den Haupt
speicher 59 ab, welches Signal kennzeichnend ist für die
jeweilige Bildabtastprobe. Wenn die jeweilige Bildabtast
probe dem Hauptspeicher zugeführt wird, wird eine Anzeige
darüber, ob die betreffende Abtastprobe ein Videobild
element oder ein ausgefallenes Signal darstellt, an den
Aussetzzustandsspeicher 58 abgegeben. Demgemäß speichert
der Aussetzzustandsspeicher Anzeige darüber, ob die
entsprechenden, in dem Hauptspeicher gespeicherten Bild
elemente Aussetzsignale sind. Da jede digitalisierte
Abtastprobe aus dem Hauptspeicher ausgelesen wird, wird
eine zugehörige Aussetzanzeige ausgelesen und der Aussetz-
Kompensationsschaltung 60 zugeführt, die ein ausgefallenes
Bildelement durch ein gespeichertes Bildelement ent
sprechender Position in der unmittelbar vorangehenden
Zeile in dem Fall ersetzt, daß ein Aussetzzustand vorliegt.
Demgemäß wird eine fehlerhafte Aussetz-Abtastprobe - obwohl
sie in dem Hauptspeicher 59 gespeichert ist - durch eine
nahe Approximation ersetzt, d. h. durch eine entsprechende
Abtastprobe aus der vorangehenden Zeile, bevor eine Über
tragung zu dem D/A-Wandler 61 hin erfolgt.
Ein Bezugstaktsignal von einer geeigneten Systemtakt
quelle (nicht dargestellt) wird einem Bezugseingang 69
zugeführt und von diesem Ausgang dem Synchronisiersignal
generator 66 zugeleitet. Der Synchronisiersignalgenerator
erzeugt die üblichen Horizontal- und Vertikal-Synchroni
sierimpulse, die Ausgleichsimpulse und ein Burstsignal.
Alle diese Signale treten mit nahezu konstanten Signal-
bzw. Impulsraten auf. Der Sychronisiersignalgenerator 66
steuert ferner den Lesetaktgenerator 65 derart an, daß
Lesetaktimpulse erzeugt werden, die an den Hauptspeicher 59,
an die Aussetz-Kompensationsschaltung 60 und an den D/A-
Wandler 10 abgegeben werden.
Die Steuereinheit 67 spricht auf die verschiedenen
Synchronisiersignale an, die ihr von der Synchronisier
signal-Abtrennschaltung 72 und von dem Synchronisier
signalgenerator 66 her zugeführt werden. Die Steuereinheit
spricht überdies auf die Schreibtaktimpulse und die Lese
taktimpulse an, die von dem Schreibtaktgenerator 63 bzw.
von dem Lesetaktgenerator 65 erzeugt werden. Auf das Auf
treten dieser Signale hin erzeugt die Steuereinheit 67
Schreib- und Lesespeicherfreigabesignale, die an den
Hauptspeicher 59 bzw. an den Aussetzzustandsspeicher 58
abgegeben werden, um selektiv die Schreib- und Leseoperationen
freizugeben, wodurch digitalisierte Bildsignale
in den Hauptspeicher eingeschrieben, gespeichert und
dann aus diesem Speicher ausgelesen werden, während
zugleich Aussetzanzeigen in den Aussetzzustandsspeicher
eingeschrieben, gespeichert und sodann aus diesem Speicher
ausgelesen werden. Die Steuereinheit 67 spricht ferner
auf die ihr von der Synchronisiersignal-Abtrennschaltung 72
her zugeführten Horizontal-Synchronisierimpulse an, um
Schreibspeicheradressen zur Adressierung aufeinanderfolgender
Speichereinheiten des Hauptspeichers 59 zu erzeugen,
in die die entsprechenden Zeilen von Bildsignalen
eingeschrieben werden. In entsprechender Weise spricht
die Steuereinheit auf die Horizontal-Synchronisierimpulse
an, die von dem Synchronisiersignalgenerator 66 abgegeben
werden, um Lesespeicheradressen zu erzeugen, mit deren
Hilfe andere Speichereinheiten in dem Hauptspeicher
adressiert werden, aus denen entsprechende Zeilen von
gespeicherten Bildsignalen ausgelesen werden. Die
Steuereinheit 67 überwacht darüber hinaus die betreffenden
Einschreib- und Lese-Adressierungsoperationen, um
sicherzustellen, daß eine gemeinsame Speichereinheit
nicht gleichzeitig adressiert wird, um in diese Einheit
Bildsignale einzuschreiben und aus dieser Bildsignale
auszulesen.
Gemäß einer Ausführungsform enthält der Hauptspeicher 59
eine Vielzahl von Speichereinheiten, beispielsweise eine
minimale Anzahl von drei Speichereinheiten und vorzugs
weise von vier Speichereinheiten, deren jede zwei Zeilen
von Bildsignalen zu speichern vermag. Während eine
Speichereinheit zum Zwecke des Einschreibens von digitalisierten
Bildsignalen adressiert wird, wird eine andere
Speichereinheit adressiert, um aus ihr Bildsignale auszu
lesen, die in ihr gespeichert worden sind. Demgemäß kann
die Einschreiboperation gleichzeitig mit einer Auslese
operation ausgeführt werden. Die Steuereinheit 67 ver
hindert jedoch, daß ein und dieselbe Speichereinheit
gleichzeitig adressiert wird, um sowohl eine Einschreib
operation als auch eine Ausleseoperation auszuführen.
Jede digitalisierte Abtastprobe wird in den Hauptspeicher
59 unter der Steuerung eines Schreibtaktimpulses WCK
eingeschrieben, der - was zu beachten ist - mit dem in
dem eintreffenden Bildsignal enthaltenen Horizontal-
Synchronisierimpuls und dem ebenfalls in dem betreffenden
Bildsignal enthaltenen Burstsignal synchronisiert ist.
Demgemäß werden die digitalisierten Bildabtastproben in
den Hauptspeicher synchron mit den Zeitbasisfehlern ein
geschrieben, die in den Bildsignalen vorhanden sein
können, welche von dem Band 51 wiedergegeben werden. Im
Anschluß an die Einspeicherung von zwei vollständigen
Bildsignalzeilen in dem Hauptspeicher 59 wird die
Speichereinheit, in der derartige Zeilen gespeichert
sind, adressiert, und die gespeicherten digitalisierten
Bildabtastproben werden mit der Lesetaktrate ausgelesen.
Da die Bildsignale in den Hauptspeicher synchron mit
den Zeitbasisfehlern eingeschrieben werden, jedoch mit
einer weitgehend konstanten, festliegenden Leserate
ausgelesen werden, sind die ausgelesenen Bildsignale
frei von Zeitbasisfehlern.
Die ausgelesenen digitalisierten Bildsignale werden,
nachdem sie durch die Aussetz-Kompensationsschaltung 60
hindurchgeleitet sind, mittels des D/A-Wandlers 61 wieder
in eine Analog-Form umgesetzt. Die wieder umgesetzten
analogen Bildsignale werden der ausgangsseitigen Ver
arbeitungsstufe bzw. Verarbeitungseinrichtung 62
zugeführt, in der die üblichen Horizontal- und Vertikal-
Synchronisierimpulse, die Ausgleichsimpulse und Burst
signale wieder eingefügt werden. Demgemäß wird an dem
Ausgangsanschluß 68 das wieder gebildete Bildsignale
abgegeben, welches nunmehr frei von Zeitbasisfehlern ist.
Obwohl die Schreibtaktimpulse WCK mit dem getrennten
Horizontal-Synchronisierimpuls S h und dem abgetrennten
Burstsignal S B synchronisiert sind, kann noch ein
Geschwindigkeitsfehler in den digitalisierten Bildsignalen
enthalten sein, die in den Hauptspeicher 59 eingeschrieben
werden. Es sei daran erinnert, daß dieser Geschwindig
keitsfehler gleich der Phasenverschiebung der Bildsignale
am Ende eines Zeilenintervalls in bezug auf die Phase der
Bildsignale zu Beginn des Zeilenintervalls ist. Da der
Horizontal-Synchronisierimpuls und das Burstsignal zu
Beginn eines Zeilenintervalls auftreten, sind die Schreib
taktimpulse WCK mit den Bildsignalen lediglich zu Beginn
des betreffenden Zeilenintervalls genau synchronisiert.
Die Phase der Bildsignale kann sich über den übrigen Teil
des Zeilenintervalls ändern, wobei jedoch die Phase
der Schreibtaktimpulse WCK festliegen wird. Selbstver
ständlich wird die Größe der Phasenänderung, die über
ein vollständiges Zeilenintervall auftritt, dadurch fest
gestellt, daß die Phase der Schreibtaktimpulse WCK mit
der Phase des Burstsignals S B zu Beginn des nächsten
Zeilenintervalls verglichen wird. Diese Phasendifferenz
stellt eine Größe dar, um die die Phase der Bildsignale
vom Beginn des vorangehenden Zeilenintervalls sich
geändert hat. Diese Phasendifferenz stellt dabei jene Größe
dar, die als eine Anzeigegröße des Geschwindigkeitsfehlers
verwendet wird. Der Schreibtaktgenerator 63 erzeugt ein
Geschwindigkeitsfehlersignal V E, welches eine Funktion
dieser Phasendifferenz bzw. dieses Phasendifferentials
ist. Nachdem eine Bildsignalzeile in dem Hauptspeicher 59
gespeichert ist, wird das der betreffende Zeile
zugehörige Geschwindigkeitsfehlersignal V E bestimmt und in
einem Speicherbereich des Geschwindigkeitsfehlerspeichers
64 gespeichert, welcher Bereich demjenigen Speicherbereich
des Hauptspeichers entspricht, in dem die zugehörige Bild
signalzeile eingeschrieben worden ist. Die Steuereinheit 67
bestimmt die richtige Speicherstelle innerhalb des
Geschwindigkeitsfeherspeichers, und außerdem bestimmt sie,
wann das Geschwindigkeitsfehlersignal V E dort einge
schrieben werden sollte.
Wenn eine Bildsignalzeile aus dem Hauptspeicher 59 aus
gelesen wird, wird das zugehörige Geschwindigkeitsfehler
signal V E aus dem entsprechenden Speicherplatz des
Geschwindigkeitsfehlerspeichers 64 ausgelesen. Dieses
Geschwindigkeitsfehlersignal wird in dem Lesetaktgenerator
65 dazu herangezogen, die Phasenlage der Lesetaktimpulse
in einer solchen Weise zu modulieren, daß die ursprünglichen
Geschwindigkeitsfehler kompensiert sind, mit denen
die eintreffenden Bildsignale begleitet waren. Demgemäß
werden die in dem Hauptspeicher 59 gespeicherten Bild
signale aus diesem Hauptspeicher mit einer Ausleserate
ausgelesen, die in der Phase entsprechend einer nahen
Approximation des Geschwindigkeitsfehlers moduliert ist,
der in der betreffenden Zeile der Bildsignale enthalten
war, die in den Hauptspeicher eingeschrieben worden sind.
Dadurch sind die Auswirkungen der Geschwindigkeitsfehler
in den ursprünglichen eintreffenden Bildsignalen
beseitigt. Im Falle des Auftretens eines Aussetzers in
dem Synchronisierteil eines Zeilenintervalls kann die
Geschwindigkeitsfehler-Ermittelung nicht zum Erfolg
führen. Dennoch wird das Geschwindigkeitsfehlersignal,
welches für das vorangehende Zeilenintervall verwendet
worden ist, ebenfalls für die folgenden zwei aufeinander
folgenden Zeilenintervalle herangezogen, das ist die
minimale Zeitspanne, ab der der nächste Geschwindigkeits
fehler ermittelt werden kann. Es dürfte einzusehen sein,
daß in dem zweiten Intervall dieser folgenden Zeilen
intervalle bei Auftreten eines Aussetzers in den Bild
informationsteil die Größe der Geschwindigkeitsfehler
kompensation für den ausgefallenen Signalteil verschieden
ist von der Geschwindigkeitsfehlerkompensation des Ersatz
teiles. Dieser wird aus dem vorhergehenden Zeilenintervall
erhalten (d. h. aus dem ersten dieser folgenden Zeilen
intervalle). Demgemäß bewirkt der Geschwindigkeits
fehlerspeicher 64 eine solche Einstellung der Geschwindig
keitsfehlerkompensation, daß die Aussetz-Kompensations
dauer gleich der Geschwindigkeitsfehlerkompensation des
vorangehenden (ersten folgenden) Zeilenintervalles ist.
Nachstehend werden verschiedene Elemente der in Fig. 1
in Blockform dargestellten Elemente im einzelnen beschrieben
werden.
In Fig. 2 ist in einem Blockdiagramm die Eingangsschaltung
bzw. Eingangsstufe 56 als einen Eingangsverstärker
102, einen Schaltkreis 103, ein Tiefpaßfilter 104
und eine Verzögerungsschaltung 105 enthaltend darge
stellt. Darüber hinaus ist eine Farbsignal-Verarbeitungs
schaltung 109 an dem Schaltkreis 103 angeschlossen.
Der Verstärker 102 ist an einem Eingangsanschluß 101
angeschlossen; er vermag das den betreffenden Eingangsan
schluß von der Wiedergabeschaltung des Bildbandgerätes
zugeführte Bildsignale aufzunehmen. Der Verstärker 102
ist vorzugsweise ein in der Verstärkung einstellbarer
Verstärker; er ist als Verstärker dargestellt, der zu
diesem Zweck mit einem einstellbaren Widerstand 102 a
verbunden ist. Der Ausgang des Verstärkers 102 ist mit
dem Schaltkreis 103 verbunden, der Umschalter 103 a und
103 b umfaßt, die selektiv betätigbar sind, und zwar
entsprechend dem Typ des Bildbandgerätes, mit dem die
Schaltungsanordnung zur Zeitbasisfehlerkorrektur verwendet
wird. Dies bedeutet, daß dann, wenn das Bildbandgerät
vom sogenannten FM-Aufzeichnungstyp ist, die Schalter 103 a
und 103 b ihre dargestellten Stellungen einnehmen, so daß
der Verstärker 102 direkt mit dem Tiefpaßfilter 104
verbunden ist. Wenn jedoch das Bildbandgerät vom sogenannten
Überlagerungstyp ist, dann werden die Schalter 103 a und
103 b umgeschaltet, so daß der Verstärker 102 mit dem
Tiefpaßfilter 104 über die Farbsignal-Verarbeitungs
schaltung 109 verbunden ist.
Das Tiefpaßfilter 104 vermag Frequenzen des Bildsignales
zu begrenzen und damit ein unerwünschtes höher frequentes
Band zu beseitigen. Das Tiefpaßfilter bewirkt somit
in der Weise, daß höher frequente Störkomponenten aus
dem Bildsignal ausgefiltert werden. Das Ausgangssignal
des Tiefpaßfilters wird über die Verzögerungsschaltung 105
dem Ausgangsverstärker 106 und damit dem Ausgangsan
schluß 107 zugeführt. Die Verzögerungsschaltung vermag
das zeitliche Auftreten des Bildsignales S v, welches von
dem Verstärker 106 an den A/D-Wandler 57 abgegeben wird,
mit den Schreibtaktimpulsen WCK auszugleichen, die durch
den Schreibtaktgenerator 63 erzeugt werden. Dies
bedeutet, daß die Synchronisiersignal-Abtrennschaltung 72
und der Schreibtaktgenerator 63 eine ihnen eigene Zeit
verzögerung mit sich bringen, die dann, wenn sie nicht
kompensiert wird, zu einer Phasennacheilbeziehung der
Schreibtaktimpulse in bezug auf das Bildsignal führen
würde. Diese Phasennacheilbeziehung wird dadurch
beseitigt, daß das Bildsignal S v mittels der Verzögerungs
schaltung 105 um einen Zeitbetrag verzögert wird, der
gleich der anhaftenden Zeitverzögerung der Synchroni
siersignal-Abtrennschaltung und des Schreibtaktgenerators
ist und damit die betreffende Zeitverzögerung
kompensiert. Somit wird das am Ausgangsanschluß 107
auftretende Bildsignal S v in richtiger Phasenbeziehung
zu den Schreibtaktimpulsen WCK sein.
Das Ausgangssignal des Schaltkreises 103 wird ferner
einem Ausgangsanschluß 108 zugeführt, um das Bildsignal
an die Synchronisiersignal-Abtrennschaltung 72 abzugeben.
Wenn das gesamte Farbbildsignalgemisch als frequenzmodu
liertes Signal aufgezeichnet wird, wie mittels eines
Bildbandgerätes vom FM-Aufzeichnungstyp, dann sind die
in der Farbsignalkomponente enthaltenen Zeitbasisfehler
im allgemeinen gleich den Zeitbasisfehlern, die in der
Leuchtdichtekomponente enthalten sind. Wenn das Farbbild
signalgemisch mittels eines Bildbandgerätes vom Über
lagerungstyp aufgezeichnet wird, dann können die Zeit
basisfehler in der Leuchtdichtekomponente jedoch nicht
gleich den Zeitbasisfehlern in der Farbsignalkomponente
sein. Die in dem Bildbandgerät vom Überlagerungstyp
enthaltende Wiedergabeschaltung ist im allgemeinen mit
einem Regelkreis zur automatischen Frequenzregelung
und mit einem Regelkreis zur automatischen Phasenregelung
versehen, um einen örtlichen Hilfsträger auf die wieder
gegebenen Horizontal-Synchronisierimpulse zu synchronisieren,
d. h. auf den Zeitbasisfehler der Leuchtdichte
komponente. Obwohl der Zeitbasisfehler der Leuchtdichte
komponente in die Farbsignalkomponente eingefügt ist,
bedeutet dies, daß der nunmehr in die Farbsignalkomponente
eingefügte Zeitbasisfehler der Leuchtdichtekomponente
um ein Horizontal-Zeilenintervall nacheilt. Dadurch wird
die Verschachtelungsbeziehung zwischen den Leuchtdichte-
und Farbsignalkomponenten verzerrt. Der Zweck der Farb
signal-Verarbeitungsschaltung 109 besteht darin, die
richtige Verschachtelungsbeziehung zwischen den Leucht
dichte- und Farbsignalkomponenten in dem Fall wieder
herzustellen, daß das eintreffende Bildsignal von einem
Bildbandgerät des Überlagerungstyps wiedergegeben wird.
Die Farbsignal-Verarbeitungsschaltung kann beispielsweise
eine Schaltung eines an anderer Stelle näher beschriebenen
Typs sein (siehe US-PS 41 00 567).
Somit dürfte ersichtlich sein, daß das am Ausgangsan
schluß 107 abgegebene Bildsignal S v ein zeitlich einge
stelltes Bildsignal ist, welches mit den Schreibtakt
impulsen WCK synchronisiert ist. Überdies enthält das am
Ausgangsanschluß 108 abgegebene Bildsignal Horizontal-
Synchronisierimpulse S h und Burstsignale S B, die eine
richtige Verschachtelungsbeziehung zeigen.
In Fig. 3 ist ein Verknüpfungsschaltplan einer bevorzugten
Ausführungsform des Hauptspeichers 59 dargestellt.
Der Hauptspeicher besteht aus vier Speichereinheiten M₀,
M₁, M₂ und M₃, deren jede Speichereinheit eine Kapazität
zur Speicherung von zwei Zeilen digitalisierter Tast
proben von Bildsignalen aufweist. Jede digitalisierte
Abtastprobe besteht aus acht Bits, und 640 Abtastproben
werden pro Zeile erhalten. Eine gegebene Speichereinheit
kann entweder für eine Einschreiboperation oder für
eine Ausleseoperation adressiert werden. Beide
Operationen können jedoch nicht gleichzeitig bezüglich
derselben Speichereinheit ausgeführt werden. Selbstverständ
lich können aber verschiedene Speichereinheiten zum Ein
schreiben bzw. Auslesen von Daten adressiert werden. Ein
Eingangsanschluß 201 ist über Schalter 228, 230, 232
und 234 mit den Speichereinheiten M₀, M₁, M₂ bzw. M₃
verbunden. Der Eingangsanschluß 201 ist mit dem Ausgang des
A/D-Wandlers 57 verbunden, um von diesem Wandler die
digitalisierten Abtastproben aufzunehmen. Die Ausgänge
der Speichereinheiten M₀, M₁, M₂ und M₃ sind über
Schalter 229, 231, 233 bzw. 235 mit dem Ausgangsanschluß 202
verbunden.
An den Eingangsanschlüssen 205 und 205′ ist ein auch als
Schreibdecoder bezeichneter Schreibadressendecoder 203
angeschlossen, der zur Aufnahme einer 2-Bit-Schreibadresse
dient, die beim betreffenden Decoder von der Steuerein
heit 67 her zugeführt wird. Es dürfte einzusehen sein,
daß aus zwei Bits vier gesonderte Kombinationen gebildet
werden können. Demgemäß stellen die beiden den Eingangs
anschlüssen 205 und 205′ zugeführten Bits eine 1-aus-4-
Adresse dar. Diese Adresse wird durch den Schreibadressen
decoder 203 decodiert. Der Schreibadressendecoder enthält
vier gesonderte Ausgänge, die mit den UND-Gliedern 212,
213, 214 bzw. 215 verbunden sind. Diese UND-Glieder sind
mit ihrem jeweils übrigen Eingang gemeinsam am Ausgang
eines UND-Gliedes 211 angeschlossen, welches eingangs
seitig an den Eingangsanschlüssen 207 und 209 angeschlossen
ist, um von diesen Eingangsanschlüssen Schreibtakt
impulse WCK bzw. das Schreibfreigabesignal aufzunehmen.
Die Schreibtaktimpulse werden dem Eingangsanschluß 207
von dem Schreibtaktgenerator 63 her zugeführt; das
Schreibfreigabesignal wird dem Eingangsanschluß 209 von
der Steuereinheit 67 her zugeführt. Es dürfte einzusehen
sein, daß in Abhängigkeit von der den Eingangsanschlüssen
205 und 205′ zugeführten Adressen der Schreibadressen
decoder 203 lediglich eines der UND-Glieder 212 bis 215
in den Stand versetzt, Schreibtaktimpulse WCK von dem
UND-Glied 211 her abzugeben.
Ein dem Schreibadressendecoder 203 entsprechender, auch
als Lesedecoder bezeichneter Leseadressendecoder 204 ist
an den Eingangsanschlüssen 206 und 206′ angeschlossen, um
eine 2-Bit-Leseadresse aufzunehmen, die von der Steuereinheit
67 her erzeugt wird. Der Leseadressendecoder enthält
vier gesonderte Ausgänge, die mit UND-Gliedern 220, 221,
222 bzw. 223 verbunden sind. Mit ihrem jeweils übrigen
Eingang sind diese UND-Glieder gemeinsam an einem Ein
gangsanschluß 210 angeschlossen, um ein Lesefreigabe
signal aufzunehmen, welches von der Steuereinheit 67
erzeugt wird. Die UND-Glieder 220 bis 223 sind an einem ent
sprechenden Eingang jedes der UND-Glieder 216 bis 219
angeschlossen, und außerdem an den Ausgangsanschlüssen 240
bis 243. Mit ihrem jeweils übrigen Eingängen sind diese
UND-Glieder 216 bis 219 gemeinsam an einem Eingangsan
schluß 208 angeschlossen, um von diesem Lesetaktimpulse
aufzunehmen, die von dem Lesetaktgenerator 65 erzeugt
werden.
Die UND-Glieder 212 und 216 sind beide der Speichereinheit
M₀ zugeordnet; sie sind über ein ODER-Glied 224 mit
einem Takteingang dieser Speichereinheit verbunden. In
entsprechender Weise sind die beiden UND-Glieder 213 und
217 der Speichereinheit M₁ zugeordnet und mit dem Takt
eingang dieser Speichereinheit über ein ODER-Glied 225
verbunden. Ferner sind die UND-Glieder 214 und 218 beide
der Speichereinheit M₂ zugeordnet und mit dem Taktein
gang dieser Speichereinheit über ein ODER-Glied 226
verbunden. Schließlich sind die beiden UND-Glieder 215 und
219 der Speichereinheit M₃ zugeordnet und mit dem Takt
eingang dieser Speichereinheit über ein ODER-Glied 227
verbunden. Die ODER-Glieder 224 bis 227 sind ferner mit
den Ausgangsanschlüssen 244 bis 247 verbunden.
Das UND-Glied 220 ist ferner der Speichereinheit M₀ zuge
ordnet, und der Ausgang dieses UND-Gliedes ist mit den
Schaltern 228 und 229 verbunden, um selektiv die
Zustände dieser Schalter zu steuern. Wenn beispielsweise
ein Binärsignal "1" von dem UND-Glied 220 geliefert wird,
dann unterbricht der Schalter 228 die normale Verbindung
des Eingangsanschlusses 201 zu der Speichereinheit M₀ und
koppelt das Ausgangssignal dieser Speichereinheit zu deren
Eingang zurück. Außerdem ist der Schalter 229 nunmehr
geschlossen, der normalerweise geöffnet ist. In entsprechender
Weise ist das UND-Glied 221 der Speichereinheit M₁
zugeordnet und mit den Schaltern 230 und 231 gekoppelt,
um deren Zustände zu steuern. Das UND-Glied 222 ist der
Speichereinheit M₂ zugeordnet und mit den Schaltern 232
und 233 verbunden, um deren Zustände zu steuern. Schließlich
ist das UND-Glied 223 der Speichereinheit M₃ zuge
ordnet und mit den Schaltern 234 und 235 verbunden, um
deren Zustände zu steuern.
Im Betrieb sei angenommen, daß die den Eingangsanschlüssen
205 und 205′ zugeführte 2-Bit-Adresse die Adresse
der Speichereinheit M₂ sei und daß die den Eingangsan
schlüssen 206 und 206′ zugeführte 2-Bit-Adresse die
Adresse der Speichereinheit M₀ sei. Demgemäß decodiert
der Schreibadressendecoder 203 diese 2-Bit-Adresse zur
Ansteuerung des UND-Gliedes 214. Die Schreibtaktimpulse WCK
werden dem UND-Glied 211 über den Eingangsanschluß 207
zugeführt. Wenn die Steuereinheit 67 festlegt, daß eine
Einschreiboperation ausgeführt werden kann, dann wird
das Schreibfreigabesignal dem Eingangsanschluß 209 zuge
führt, um das UND-Glied 211 zu veranlassen, die Schreib
taktimpulse an das UND-Glied 214 abzugeben. Demgemäß werden
die Schreibtaktimpulse über das UND-Glied 214 und
das ODER-Glied 226 an den Takteingang der Speicherein
heit M₂ abgegeben. Diese Schreibtaktimpulse werden
außerdem dem Ausgangsanschluß 246 zugeführt, um eine
entsprechende Speichereinheit in dem Aussetzzustands
speicher 58 anzusteuern, wie dies noch näher beschrieben
werden wird. Somit werden digitalisierte Abtast
proben, die dem Eingangsanschluß 201 von dem A/D-Wandler
her zugeführt werden, durch Taktsteuerung in die Speicher
einheit M₂ eingeführt. Da bezüglich der Kapazität jeder
Speichereinheit angenommen ist, daß sie gleich zwei
Zeilenintervallen ist, wird die Speichereinheit M₂
adressiert, um zwei aufeinanderfolgende Zeilenintervalle zu
speichern.
Zur gleichen Zeit, zu der die Speichereinheit M₂ in den
Zustand für eine Einschreiboperation gebracht ist,
decodiert der Leseadressendecoder 204 die den Eingangsan
schlüssen 206 und 206′ von der Steuereinheit 67 zuge
führte 2-Bit-Adresse, um das UND-Glied 220 in einen
entsprechenden Zustand zu steuern. Die Steuereinheit 67
legt fest, daß - da eine andere Speichereinheit für eine
Ausleseoperation adressiert ist als die für eine Ein
schreiboperation adressierte Speichereinheit - die Aus
leseoperation ablaufen kann. Damit wird das Lesefrei
gabesignal dem Eingangsanschluß 210 zugeführt, wodurch
das UND-Glied 220 derart gespeist wird, daß der Schalter
229 geschlossen und der Schalter 228 umgeschaltet
werden. Dadurch wird die Verbindung von dem Eingangs
anschluß 301 zu der Speichereinheit M₀ unterbrochen, und
das Ausgangssignal dieser Speichereinheit wird zu
deren Eingang zurückgekoppelt. Wenn das UND-Glied 220
gespeist wird, wird überdies ein Ausgangssignal am
Ausgangsanschluß 240 abgegeben, und zwar zum Zwecke
des Auslesens des Inhalts einer entsprechenden Speicher
einheit innerhalb des Aussetzzustandsspeichers 58,
worauf weiter unten noch näher eingegangen werden wird.
Durch das angesteuerte bzw. gespeiste UND-Glied 220
wird ferner das UND-Glied 216 veranlaßt, die ihm vom
Eingangsanschluß 208 über das ODER-Glied 224 zugeführten
Lesetaktimpulse an den Takteingang der Speichereinheit
M₀ und außerdem an den Takteingang einer ent
sprechenden Speichereinheit in dem Aussetzzustands
speicher abzugeben. Da der Speichereinheit M₀
Taktimpulse zugeführt werden, wird der Inhalt dieser Speicherein
heit verschoben. Somit wird eine Zeile digitalisierter
Bildsignale aus dieser Speichereinheit ausgelesen und
über den Schalter 229 an den Ausgangsanschluß 202 abge
geben. Die ausgelesene Zeile der Bildsignale wird außer
dem über den Schalter 228 zurückgekoppelt und somit in
die Speichereinheit M₀ wieder eingeschrieben. Zur gleichen
Zeit wird die Zeile der digitalisierten Bildsignale, die
dem Eingangsanschluß 201 zugeführt werden, in die
Speichereinheit M₂ auf das Auftreten der Schreibtaktimpulse
hin eingeschrieben, die dem Takteingang der betreffenden
Speichereinheit über das ODER-Glied 226 und das UND-
Glied 214 zugeführt werden.
Nachdem der Inhalt der Speichereinheit M₀ aus dieser
Speichereinheit ausgelesen ist, gibt die Speichereinheit 67
die nächstfolgende Leseadresse an den Leseadressendecoder
204 ab. Demgemäß wird nunmehr die vorangehende Leseoperation
bezüglich der Speichereinheit M₁ ausgeführt.
Nachdem zwei Zeilen digitalisierter Bildsignale in der
Speichereinheit M₂ gespeichert sind, gibt die Steuerein
heit 67 in entsprechender Weise eine andere Schreib
adresse an den Schreibadressendecoder 203 ab. Demgemäß
wird die vorangehende Einschreiboperation anschließend
bezüglich der nächstfolgenden Speichereinheit M₃ ausge
führt.
Da unterschiedliche Speichereinheiten für die Ein
schreib- und Ausleseoperationen ausgewählt sind, dürfte
einzusehen sein, daß beide Operationen gleichzeitig
ausgeführt werden können. Die Steuereinheit überwacht
die Adressen der Speichereinheiten, die für die
Einschreib- und Ausleseoperationen ausgewählt sind. Außer
dem verhindert sie die Möglichkeit der gleichzeitigen
Adressierung ein und derselben Speichereinheit sowohl
für eine Einschreiboperation als auch für eine Auslese
operation. In dem Fall, daß eine für eine Einschreib
operation adressierte Speichereinheit für eine Lese
operation adressiert werden soll, wird die Leseadresse
nicht geändert. Dadurch ist die gleichzeitige Adressierung
ein und derselben Speichereinheit verhindert. Viel
mehr wird jedoch die gerade adressierte Speichereinheit
erneut adressiert, um den Inhalt wieder zu lesen. Dies
ist der Grund dafür, daß das Ausgangssignal der jeweiligen
Speichereinheit während einer Ausleseoperation der
betreffenden Speichereinheit zurückgekoppelt wird. Damit
dürfte einzusehen sein, daß der Hauptspeicher mit zumindest
drei Speichereinheiten versehen sein sollte, um die
Möglichkeit der gleichzeitigen Adressierung derselben
Speichereinheit sowohl für eine Einschreiboperation als auch
für eine Ausleseoperation zu vermeiden. Vorzugsweise sind
vier derartige Speichereinheiten vorgesehen, wie dies
hier dargestellt ist.
Der Aussetzzustandsspeicher 58 und die Aussetz-Kompen
sationsschaltung 60 sind in Fig. 4 zum Teil in Blockform
und zum Teil in einem Verknüpfungsschaltbild dargestellt.
Wie oben erwähnt, vermag der Aussetzzustandsspeicher 58,
Aussetzanzeigen zu speichern, die kennzeichnend sind für
solche Bildelemente in den aufgenommenen Zeilen von Bild
signalen, die ausgefallen sind. Zu diesem Zweck besteht
der Aussetzzustandsspeicher aus Speichereinheiten, MD₀,
MD₁, MD₂ und MD₃. Dabei dürfte ersichtlich sein, daß in
dem Aussetzzustandsspeicher 58 dieselbe Anzahl von
Speichereinheiten vorgesehen ist wie in dem Hauptspeicher 59.
Darüber hinaus weist jede der Speichereinheiten MD₀ bis MD₃
eine Speicherkapazität auf, die gleich der Kapazität von
zwei Zeilen ist. Dies bedeutet, daß die Kapazität so
gewählt ist, daß Aussetzanzeigen gespeichert werden können,
die bei irgendeinem Bildelement für jeweils zwei auf
einanderfolgende Zeilen auftreten können. Jede der
Speichereinheiten MD₀ bis MD₃ vermag eine Anzeige darüber zu
speichern, daß in dem Bildinformationsteils eines Zeilen
intervalls ein Aussetzer aufgetreten ist. Ferner vermag
jede der betreffenden Speichereinheiten eine Anzeige
darüber zu speichern, daß ein Aussetzer in dem Synchronisier
informationsteil des betreffenden Zeilenintervalles
aufgetreten ist. Wenn beispielsweise kein Aussetzer in
einem Bildelement aufgetreten ist, kann ein Binärsignal "0"
in der Speicherstelle der Speichereinheit gespeichert werden,
welche Speicherstelle dem betreffenden Bildelement
entspricht. Ein Binärsignal "1" kann hingegen in der
betreffenden Speicherstelle dann gespeichert werden, wenn
ein Aussetzzustand vermittelt worden ist. Bei der bevor
zugten Ausführungsform besteht jede der Speichereinheiten
MD₀ bis MD₃ aus zwei gesonderten Speicherbereichen
für die Einspeicherung von Aussetzanzeigen, die während
des Bildinformationsteils bzw. während des Synchroni
sierinformationsteiles auftreten. Jeder Speicherteil bzw.
Speicherbereich kann als mehrstufiges Schieberegister aus
gebildet sein, dessen Stufenzahl gleich der Anzahl der
Abtastproben ist, die während zweier aufeinanderfolgender
Zeilenintervalle abgeleitet werden. Demgemäß kann jedes
Schieberegister 640×2 Stufen enthalten.
Alternativ kann der Bereich der jeweiligen Speicherein
heit - der die Anzeige darüber speichert, daß ein Aussetzer
in dem Synchronisierinformationsteil eines Zeilenintervalles
aufgetreten ist - eine Speicherkapazität zur Speicherung
lediglich zweier Bits aufweisen, wobei das eine Bit das
Auftreten (oder Nichtauftreten) eines Aussetzers in dem
Synchronisierinformationsteil eines Zeilenintervalles und
das andere Bit das Auftreten (oder Nichtauftreten) eines
Aussetzers in dem Synchronisierinformationsteil des
folgenden Zeilenintervalles kennzeichnet. Zur Vereinfachung
der gesamten Einschreib- und Ausleseoperationen der
Speichereinheiten MD 99999 00070 552 001000280000000200012000285919988800040 0002002917449 00004 99880₀ bis MD₃ wird jede Speichereinheit jedoch
vorzugsweise durch zwei Mehrfach-Bit-Schieberegister
gebildet, wie dies oben erwähnt worden ist.
Jede Speichereinheit MD₀ bis MD₃ ist eingangsseitig an
einem Einschreib-Schaltkreis und ausgangsseitig an einem
Auslese-Schaltkreis angeschlossen. Diese Schaltkreise sind
schematisch als bewegliche Kontakte enthaltende Einrichtungen
dargestellt. Die Eingänge der Speichereinheiten MD₀
bis MD₃ sind insbesondere mit den Einschreib-Schaltkreisen
312 bis 315 verbunden, und die Ausgänge der Speicherein
heiten MD₀ bis MD₃ sind mit den Auslese-Schaltkreisen 316
bis 319 verbunden. Jeder Schaltkreis besitzt einen a-Kontakt
und einen b-Kontakt. Die a-Kontakte der Einschreib-
Schaltkreise sind im geschlossenen Zustand mit den
Bereichen der betreffenden Speichereinheiten verbunden,
in denen Anzeigen bezüglich des Ausfalls des Bildin
formationsteiles der Zeilenintervalle gespeichert sind.
Die Kontakte a des Auslese-Schaltkreises sind mit den
Ausgängen dieser Bereiche verbunden. Die Kontakte b der
Einschreib-Schaltkreise sind im geschlossenen Zustand mit
solchen Bereichen der Speichereinheit verbunden, in denen
Anzeigen darüber gespeichert sind, daß ein Ausfall bzw.
Aussetzer in dem Synchronisierinformationsteil der Zeilen
intervalle aufgetreten ist. Die Kontakte b der Auslese
schaltkreise sind mit den Ausgängen dieser Bereiche ver
bunden. Die Kontakte a der Einschreib-Schaltkreise 312
bis 315 sind gemeinsam an einem Eingangsanschluß 320 ange
schlossen, um ein Signal DOP aufzunehmen, welches kenn
zeichnend ist für das Auftreten eines Aussetzzustands in
einem abgetasteten Bildelement der eintreffenden Zeile
von Bildsignalen. Dieser Aussetzzustand wird durch den
Aussetz-Detektor 55 ermittelt. Die Kontakte b der Ein
schreib-Schaltkreise 312 bis 315 sind gemeinsam an einem
Eingangsanschluß 321 angeschlossen, um das Signal
aufzunehmen, welches - wie noch beschrieben werden wird -
durch den Regelbereich zur automatischen Phasenregelung
des Schreibtaktgenerators 63 in dem Fall erzeugt wird, daß
der Ausfall bzw. Aussetzer während des Synchronisierinfor
mationsteiles der eintreffenden Zeile von Bildsignalen auf
getreten ist.
Die Kontakte a der Auslese-Schaltkreise 316 bis 319 sind
gemeinsam an dem Aussetz-Kompensator bzw. der Aussetz-
Kompensationschaltung 60 angeschlossen, um eine Auslese-
Aussetzanzeige abzugeben, die nachstehend als M-DOP-Signal
bezeichnet wird. Die Kontakte b der Auslese-Schaltkreise
sind gemeinsam an einem Ausgangsanschluß 322 angeschlossen,
um das Auslesesignal M- abzugeben, welches - wie dies
weiter unten noch näher erläutert werden wird - an den
Geschwindigkeitsfehlerspeicher 64 abgegeben wird.
Die Eingangsanschlüsse 322 bis 326 des Aussetzzustands
speichers 58 sind an den Ausgangsanschlüssen 240 bis 243
des Hauptspeichers 59 angeschlossen, um die decodierten
2-Bit-Leseadressen aufzunehmen, die von den UND-Gliedern
220 bis 223 erzeugt werden, wie dies oben beschrieben
worden ist. Demgemäß wird dann, wenn die Leseadresse die
Hauptspeichereinheit M
₀ ausgewählt, ein entsprechendes
Adressensignal, wie ein Binärsignal "0" am Eingangsan
schluß 323 aufgenommen. In entsprechender Weise wird
dann, wenn irgendeine der Hauptspeichereinheiten M₁, M₂
oder M₃ für eine Ausleseoperation adressiert wird, ein
Binärsignal "1" an einen entsprechenden Eingangsanschluß
der Eingangsanschlüsse 324, 325 bzw. 326 abgegeben. Die
Eingangsanschlüsse 323 bis 326 sind direkt mit den Steuer
eingängen der Auslese-Schaltkreise 316 bis 319 verbunden,
und außerdem sind sie über Inverter 327 bis 330 an den
Steuereingängen von Einschreib-Schaltkreisen 312 bis 315
angeschlossen. In jedem der Einschreib- und Auslese-
Schaltkreise sind die Kontakte a und b geschlossen, wenn
ein Binärsignal "1" an den Steuereingang abgegeben wird.
Diese Kontakte sind geöffnet, wenn ein Binärsignal "0"
entsprechend zugeführt wird. Normalerweise wird lediglich
eine Hauptspeichereinheit für eine Ausleseoperation
ausgewählt, weshalb ein Binärsignal "1" an lediglich einen
der Eingangsanschlüsse 323 bis 326 abgegeben wird. Den
übrigen Eingangsanschlüssen wird ein Binärsignal "0"
zugeführt. Dies bedeutet, daß die Kontakte a und b lediglich
eines der Auslese-Schaltkreise 316 bis 319 geschlossen
sind und daß die übrigen Auslese-Schaltkreise offene
Kontakte aufweisen. Demgegenüber ist lediglich eine der
Einschreib-Schaltkreise 312 bis 315 mit geöffneten
Kontakten a und b versehen. Die übrigen dieser Einschreib-
Schaltkreise sind mit geschlossenen Kontakten versehen.
Wenn die Hauptspeichereinheit M₀ für eine Ausleseoperation
adressiert wird, wird somit ein Binärsignal "1" an den
Eingangsanschluß 323 abgegeben, was dazu führt, daß die
Kontakte a und b des Auslese-Schaltkreises 316 schließen
und daß gleichzeitig die Kontakte a und b des Einschreib-
Schaltkreises 312 öffnen. Wenn die Hauptspeichereinheit M₁
für eine Ausleseoperation adressiert wird, wird in ent
sprechender Weise ein Binärsignal "1" an den Eingangsan
schluß 324 abgegeben, was zum Schließen der Kontakte a
und b des Auslese-Schaltkreises 317 und zum Öffnen der
Schaltkontakte a und b des Einschreib-Schaltkreises 313
führt. Eine entsprechende Operation tritt in dem Fall
auf, daß die Hauptspeichereinheit M₂ oder M₃ für eine
Ausleseoperation adressiert sind.
Jede der Speichereinheiten MD₀ bis MD₃ ist mit einem
Takteingang versehen, und zwar entsprechend den Takt
eingängen der zuvor beschriebenen Hauptspeichereinheiten
M₀ bis M₃. Die Eingangsanschlüsse 331 bis 334 sind
an den Takteingängen der Speichereinheiten MD₀ bis MD₃
entsprechend angeschlossen. Diese Eingangsanschlüsse sind
außerdem mit den Ausgangsanschlüssen 244 bis 247 der
Hauptspeichereinheit 59 entsprechend verbunden, um
Schreibtaktimpulse und Lesetaktimpulse aufzunehmen, die
durch die zuvor beschriebenen ODER-Glieder 224 bis 227
erzeugt sein können. Somit wird in Abhängigkeit davon,
welcher der Speichereinheiten MD₀ bis MD₃ Taktimpulse
zugeführt werden, der Inhalt der betreffenden Speicher
einheiten in diesen verschoben, wodurch das Einschreiben
und Auslesen von Aussetz-Anzeigen in die bzw. aus den
betreffenden Speichereinheiten freigegeben ist.
Die Arbeitsweise des Aussetzzustands-Speichers 58 wird
am besten dadurch verstanden, daß sie in Verbindung mit
der Arbeitsweise der Aussetz-Kompensationsschaltung 60
beschrieben wird. Bevor diese Arbeitsweise beschrieben
wird, wird die dargestellte Ausführungsform der Aussetz-
Kompensationsschaltung beschrieben werden.
Wie bekannt, weicht beim NTSC-System die Phase des Farb
signal-Hilfsträgers in den ungradzahligen Zeileninter
vallen ab von der Phase des Farbsignal-Hilfsträgers in
den geradzahligen Zeilenintervallen. So kann beispiels
weise während eines Bildintervalles die Phasenlage des
Farbsignal-Hilfsträgers in den ungeradzahligen Zeilen
intervallen eine 0°-Phase besitzen, während die Phasen
lage des Farbsignal-Hilfsträgers in den geradzahligen
Zeilenintervallen eine 180°-Phase besitzen kann. Während
des nächsten Bildintervalls kann die Phase des Farbsignal-
Hilfsträgers in den ungeradzahligen Zeilenintervallen
180° betragen, während die Phase des Farbsignal-Hilfsträgers
in den geradzahligen Zeilenintervallen 0° betragen
kann. Gemäß einer vorteilhaften Eigenschaft der vorliegenden
Erfindung wird im Falle eines Ausfalles bzw. Aussetzers
in einem Bildelement einer Zeile anstelle dieses Bild
elementes das Bildelement gesetzt, welches in derselben
relativen Lage der unmittelbar vorangehenden Zeile
positioniert ist. Wie jedoch aus der vorstehenden
Erläuterung ersichtlich sein dürfte, besitzt der Farbsignal-
Hilfsträger in der betreffenden vorangehenden Zeile
eine andere Phase, so daß der betreffende Signalersatz
zu nicht miteinander übereinstimmenden Phasen führt, was
zur Herabsetzung der Qualität des Videobildes führt, welches
schließlich wiedergegeben wird. Dieses Problem wird
durch die in Fig. 4 dargestellte Aussetz-Kompensations
schaltung 60 vermieden.
Die dargestellte Aussetz-Kompensationsschaltung besteht
aus einer Speichereinheit DMO für ungeradzahlige Zeilen
und aus einer Speichereinheit DME für geradzahlige Zeilen.
Diese Speichereinheiten sind über Umschalter 301 bzw. 302
selektiv mit einem Eingangsanschluß 300 verbunden. Jede
der Speichereinheiten DMO und DME vermag eine Zeile von
Bildelementen (640×8 Bits) zu speichern, die aus dem
Hauptspeicher 59 ausgelesen werden. Demgemäß ist der
Eingangsanschluß 300 mit dem Ausgangsanschluß 202 (Fig. 3)
des Hauptspeichers 59 verbunden. Die Umschalter 301 und 302
sind auf ihren entsprechenden Steuereingängen zugeführte
Schaltersteuersignale hin derart betätigbar, daß beim
Auslesen einer ungeradzahligen Zeile von Bildsignalen
aus dem Hauptspeicher der Umschalter 301 den Eingangsan
schluß 300 mit der Speichereinheit DMO verbindet, so daß
diese ungeradzahlige Zeile in der Speichereinheit für
ungeradzahlige Zeilen gespeichert wird. Wenn eine gerad
zahlige Zeile von Bildsignalen aus dem Hauptspeicher
ausgelesen wird, verbindet der Umschalter 302 den Ein
gangsanschluß 300 mit der Speichereinheit DME, so daß
diese geradzahlige Zeile in der Speichereinheit für
geradzahlige Zeilen gespeichert wird. Wenn eine der
Speichereinheiten über ihren zugehörigen Umschalter mit
dem Eingangsanschluß 300 verbunden ist, dann arbeitet der
andere Umschalter in der Weise, daß der das Ausgangssignal
der anderen Speichereinheit zu deren Eingang zurückgekoppelt.
Der Steuereingang des Umschalters 301 ist mit einem ODER-
Glied 310 verbunden und der Steuereingang des Umschalters
302 ist an einem ODER-Glied 311 angeschlossen. Diese ODER-
Glieder nehmen an einem Eingang gemeinsam das Signal M-DOP
auf, welches aus irgendeiner der Speichereinheiten MD₀
bis MD₃ des Aussetzzustandsspeichers 58 ausgelesen wird.
Der andere Eingang des ODER-Gliedes 310 ist über einen
Inverter 309 an einem Eingangsanschluß 340 angeschlossen,
um ein Zeilendiskriminierungssignal aufzunehmen. Der
andere Eingang des ODER-Gliedes 311 ist direkt an dem
Eingangsanschluß 340 angeschlossen. Das Zeilendiskriminierungs
signal wird von der Steuereinheit 67 abgegeben; es
ändert sich beispielweise zwischen einem Binärsignal "0"
und einem Binärsignal "1", wenn ungeradzahlige bzw. gerad
zahlige Zeilen aus dem Hauptspeicher 59 ausgelesen werden.
Die Ausgangssignale der Speichereinheiten DMO und DME
werden zusätzlich zu der Rückkopplung über die Umschalter
301 bzw. 302 einem Umschalter 303 zugeführt. Dieser
Umschalter enthält einen Steuereingang, der direkt mit dem
Eingangsanschluß 340 verbunden ist, um das Zeilen
diskriminierungssignal aufzunehmen. Der betreffende
Schalter arbeitet in entgegengerichteter Weise zur
Arbeitsweise der Umschalter 301 und 302. Dies bedeutet,
daß dann, wenn der Umschalter 301 sich in dem Zustand
befindet, daß die Speichereinheit DMO mit dem Eingangs
anschluß 300 verbunden ist, um die ungeradzahlige aus
gelesene Zeile aus dem Hauptspeicher 59 aufzunehmen, der
Umschalter 303 den Ausgang der Speichereinheit DME mit
der weiteren Anordnung verbindet, so daß die vorangehende
geradzahlige Zeile von Bildsignalen der betreffenden
Anordnung zugeführt wird. Wenn die Umschalter 301 und 302
umgeschaltet werden, so daß eine eintreffende geradzahlige
Zeile von Bildsignalen - die aus dem Hauptspeicher
ausgelesen ist - an die Speichereinheit DME abgegeben wird,
dann wird die vorangehende ungeradzahlige Zeile der Bild
signale über den Umschalter 303 aus der Speichereinheit DMO
ausgelesen.
Der Ausgang des Umschalters 303 ist mit dem Ausgangsan
schluß 305 und damit mit dem D/A-Wandler 61 über einen
noch weiteren Umschalter 304 verbunden. Dieser Umschalter
ist außerdem mit dem Eingangsanschluß 300 verbunden. In
seinem normalen Zustand überträgt der betreffende Schalter
die aus dem Hauptspeicher ausgelesenen aufeinanderfolgenden
Bildelemente zu dem Ausgangsanschluß 305 hin. Der Umschalter
304 enthält ferner einen Steuereingang, der so
beschaltet ist, daß er das Signal M-DOP aufnimmt, welches
aus irgendeiner der Speichereinheiten MD₀ bis MD₃ ausge
lesen ist. Daraufhin ändert dieser Umschalter seinen
Zustand, so daß er das Bildelement oder die Bildelemente
überträgt, die aus der einen oder der anderen Speichereinheit
DMO bzw. DME ausgelesen werden. Dieses Bildelement
bzw. diese Bildelemente werden über den Umschalter 303
zugeführt.
Die Speichereinheiten DMO und DME weisen jeweils einen
Takteingang auf, der an dem Eingangsanschluß 307 ange
schlossen ist, um die Lesetaktimpulse aufzunehmen, die
diesem Eingangsanschluß von dem Hauptspeicher 59 her
(Fig. 3) zugeführt werden, wenn die ungeradzahligen
und geradzahligen Zeilenintervalle aus der Hauptspeicher
einheit ausgelesen werden. Diese Lesetaktimpulse werden
mittels des UND-Gliedes 248 übertragen (Fig. 3), wenn
eine Ausleseoperation der Hauptspeichereinheit ausge
führt wird. Demgemäß werden dieselben Lesetaktimpulse
dem Hauptspeicher zugeführt, wie sie den in der Aussetz-
Kompensationsschaltung 60 enthaltenen Speichereinheiten
für ungeradzahlige und geradzahlige Zeilen zugeführt werden.
Wenn ein ungeradzahliges Zeilenintervall aus dem
Hauptspeicher ausgelesen wird, wird ein sogenanntes
ungeradzahliges Zeilentaktimpulssignal abgegeben, um
die ausgelesenen Bildelemente in die Speichereinheit DMO
für ungeradzahlige Zeilen einzuschreiben. Wenn ein
geradzahliges Zeilenintervall aus dem Hauptspeicher ausge
lesen wird, wird ein sogenanntes geradzahliges Zeilen
taktimpulssignal abgegeben, um die ausgelesenen Bild
elemente in die Speichereinheit DME für geradzahlige
Zeilen einzuschreiben.
Die Verzögerungsschaltungen 306 und 308 sind dabei vor
gesehen um sicherzustellen, daß im Falle einer Aussetz
kompensation, d. h. in dem Fall, daß ein in der Speicher
einheit DMO oder in der Speichereinheit DME gespeichertes
Bildelement anstelle eines ausgefallenen Bildelementes
in der Zeile von Bildsignalen gesetzt wird, die sodann
aus dem Hauptspeicher 59 ausgelesen wird, die Phase des
ersetzten Bildelementes mit der Phase des ausgefallenen
Bildelementes übereinstimmt (das ist die Phase der Zeile,
die dann aus dem Hauptspeicher ausgelesen wird). Die
Verzögerungsschaltung 308 ist mit dem Takteingang der
Speichereinheit DMO für ungeradzahlige Zeilen verbunden,
so daß die Lesetaktimpulse - die zum Auslesen des
Inhalts der Speichereinheit für ungeradzahlige Zeilen
verwendet werden - um eine bestimmte Zeitspanne von
beispielsweise drei Taktimpulsintervallen oder 280 ns
verzögert werden. Dies bedeutet, daß dann, wenn eine
geradzahlige Zeile von Bildsignalen aus dem Haupt
speicher 59 ausgelesen wird, die geradzahlige Zeile
von Taktimpulsen derart verzögert wird, daß das Auslesen
der unmittelbar vorangehenden ungeradzahligen Zeile von
Bildsignalen aus der Speichereinheit DMO für ungeradzahlige
Zeilen entsprechend verzögert ist.
Die Verzögerungsschaltung 306 ist für einen entsprechenden
Zweck vorgesehen und - wie in Fig. 4 dargestellt -
zwischen einem Eingangsanschluß 300 und dem Umschalter 304
angeschlossen, so daß eine Verzögerung von beispielsweise
drei Taktimpulsintervallen oder 280 ns bezüglich der
Bildelemente erfolgt, die aus dem Hauptspeicher ausge
lesen werden.
Nunmehr wird die Arbeitsweise des dargestellten Aussetz
zustandsspeichers und der dargestellten Aussetz-Kompensations
schaltung beschrieben. Es sei daran erinnert, daß
bei Wiedergabe von Bildsignalen von dem Bildbandgerät,
mit dem die Zeitbasis-Korrekturschaltung gemäß der
Erfindung verwendet wird - der Aussetz-Detektor 55 jene
Bereiche des wiedergegebenen Bildsignales ermittelt, die
ausgefallen sind. Diese ermittelten Aussetzzustände, die
während des Bildinformationsteiles des Bildsignales auf
treten, sind durch das Aussetzsignal DOP gekennzeichnet,
welches dem Eingangsanschluß 320 in Synchronismus mit
dem Einschreiben der abgetasteten Bildelemente in den
Hauptspeicher 59 abgegeben wird. Wenn beispielsweise die
Abtastprobe Nr. 10 innerhalb eines Zeilenintervalles aus
gefallen ist, dann wird zu dem Zeitpunkt, zu dem ein
Binärwort, beispielsweise Nr. 10, in den Hauptspeicher
eingeschrieben wird, das Aussetzsignal DOP (welches als
Binärsignal "1" angenommen worden ist) in eine der
Speichereinheiten MD₀ bis MD₃ eingeschrieben. Wenn die
Abtastprobe Nr. 25 innerhalb des Zeilenintervalles,
welches sodann in den Hauptspeicher eingeschrieben wird,
ausfällt, wird in entsprechender Weise das Ausfallsignal
bzw. Aussetzsignal DOP in eine entsprechende Speicherein
heit der Aussetzzustandsspeichereinheiten eingeschrieben.
Somit werden Aussetzsignale DOP in solchen Speicherplätzen
der betreffenden Speichereinheiten MD₀ bis MD₃ gespeichert,
die den Stellen in zugehörigen Zeilen von Bildsignalen
entsprechen, in denen die Bildelemente ausgefallen sind.
In Übereinstimmung mit dem zuvor im Hinblick auf den in
Fig. 3 dargestellten Hauptspeicher erläuterten Ausführungs
beispiel sei angenommen, daß die Speichereinheit M₂ für
eine Einschreiboperation adressiert wird. Es sei daran
erinnert, daß die Schreibtaktimpulse dem Schreibtakteingang
der Speichereinheit M₂ über das ODER-Glied 226
zugeführt werden. Diese Schreibtaktimpulse werden an dem
Ausgangsanschluß 246 (Fig. 3) abgegeben, um an dem Ein
gangsanschluß 333 (Fig. 4) aufgenommen und dem Taktein
gang der Speichereinheit MD₂ zugeführt zu werden. Wenn
irgendwelche Aussetzanzeigen vorhanden sind, währenddessen
Bildelemente in die Speichereinheit M₂ eingeschrieben
werden, werden demgemäß diese Aussetzanzeigen in die Speicher
einheit MD₂ als Aussetzsignale DOP eingeschrieben. Diese
Aussetzsignale werden in Speicherstellen der Speicherein
heit DM₂ gespeichert, die den Speicherstellen in der
Speichereinheit M₂ entsprechen, welche ausgefallene Bild
elemente aufweisen.
Zugleich mit der Einschreiboperation in dem Hauptspeicher
und in dem Aussetzzustandsspeicher werden Ausleseoperationen
ausgeführt. Dabei ist oben angenommen worden, daß
die in der Speichereinheit M₀ gespeicherten Bildelemente
aus dieser Speichereinheit ausgelesen werden. In diesem
Zusammenhang werden die Umschalter 228 und 229 (Fig. 3)
durch das UND-Glied 220 derart gesteuert, daß die in
der Speichereinheit M₀ gespeicherten Bildelemente aus
dieser Speichereinheit ausgelesen werden können. Wenn
somit das UND-Glied 220 die Speichereinheit M₀ für eine
Ausleseoperation adressiert, wird ein Binärsignal "1"
am Ausgangsanschluß 220 abgegeben und von diesem Ausgangs
anschluß dem Eingangsanschluß 323 (Fig. 4) zugeführt. Durch
diese Binärsignal "1" werden die Kontakte a und b des Aus
lese-Schaltkreises 316 geschlossen, und über den Inverter
327 werden die Kontakte a und b des Einschreib-Schalt
kreises 312 geöffnet. Die Kontakte der übrigen Einschreib-
Schaltkreise bleiben geschlossen, und die Kontakte der
übrigen Auslese-Schaltkreise bleiben geöffnet, wie dies
dargestellt ist. Darüber hinaus werden die Lesetaktimpulse,
die über das UND-Glied 216 und das ODER-Glied 224 an den
Takteingang der Speichereinheit M₀ (Fig. 3) abgegeben
worden sind, über den Ausgangsanschluß 224 an den Ein
gangsanschluß 331 (Fig. 4) abgegeben und damit dem Takt
eingang der Speichereinheit MD₀ zugeführt. Wenn somit die
in der Speichereinheit M₀ gespeicherten Bildelemente aus
dieser Speichereinheit ausgelesen werden, werden in ent
sprechender Weise die in der Speichereinheit MD₀
gespeicherten Aussetzsignale DOP synchron damit ausgelesen.
Die Bildelemente, die aus der Speichereinheit M₀ ausge
lesen werden, werden dem Eingangsanschluß 300 der Aus
setz-Kompensationsschaltung 60 zugeführt. Dabei sei
angenommen, daß das sodann aus dem Hauptspeicher ausgelesene
Zeilenintervall einer ungeradzahligen Zeile entspricht.
Das Vorhandensein dieser ungeradzahligen Zeile ist durch
ein binäres "0"-Leitungsdiskriminierungssignal gekenn
zeichnet, welches dem Eingangsanschluß 340 von der
Steuereinheit 67 her zugeführt wird. Diese Binärsignal "0"
wird mittels des Inverters 309 invertiert und als Binär
signal "1" dem Steuereingang des Umschalters 301 zugeführt.
Dadurch wird die Speichereinheit DMO für ungeradzahlige
Zeilen mit dem Eingangsanschluß 300 verbunden. Die sodann
aus dem Hauptspeicher ausgelesenen Bildsignale der unge
radzahligen Zeilen werden in die Speichereinheit DMO durch
die ungeradzahligen Zeilen-Lesetaktimpulse ausgelesen, die
dem Eingangsanschluß 307 über das UND-Glied 248 (Fig. 3)
zugeführt werden. Diese Lesetaktimpulse für die ungerad
zahlige Zeile werden um drei Taktimpulse oder um 280 ns
mittels der Verzögerungsschaltung 308 verzögert, so daß
die Phase der in die Speichereinheit DMO für ungeradzahlige
Zeilen eingeschriebenen Bildelemente in bezug auf die Bild
elemente verschoben wird, die sodann an den Eingangsan
schluß 300 abgegeben werden. Die Abtastrate mit der Bild
elemente von dem A/D-Wandler 57 erzeugt werden, ist gleich
dem Dreifachen des Chrominanz- bzw. Farbhilfsträgers
(3 fsc), und die zum Auslesen der ungeradzahligen Zeile
von Bildsignalen aus dem Hauptspeicher verwendeten Lese
taktimpulse für die ungeradzahligen Zeilen besitzen eben
falls eine Wiederholungsrate von 3 fsc.
Das binäre "0"-Zeilendiskriminierungssignal, welches dem
Eingangsanschluß 340 zugeführt wird, versetzt den
Umschalter 302 in einen solchen Zustand, daß das Ausgangs
signal der Speichereinheit DME für geradzahlige Zeilen
dem Eingang der betreffenden Speichereinheit zurückge
koppelt wird. Wenn somit die ungeradzahlige Zeile von
Bildsignalen in die Speichereinheit DMO durch die Lese
taktimpulse für ungeradzahlige Zeilen eingeschrieben
wird, dann wird der Inhalt der Speichereinheit DME für
geradzahlige Zeilen, der die unmittelbar vorangehende
geradzahlige Zeile von Bildsignalen enthält, durch diese
ungeradzahligen Zeilen-Lesetaktimpulse wieder in einen
Umlauf versetzt. Zur gleichen Zeit veranlaßt das Zeilen
diskriminierungssignal den Umschalter 303, den Ausgang
der Speichereinheit DME mit dem Umschalter 304 zu verbinden.
Demgemäß wird das unmittelbar vorangehende geradzahlige
Zeilenintervall, welches aus der Speichereinheit DME
ausgelesen wird, dem Umschalter 304 zugeführt.
Da die geradzahligen Zeilen der Bildsignale außer Phase
mit den ungeradzahligen Zeilen der Bildsignale sind und
mit Rücksicht auf die Tatsache, daß die Abtastrate des
A/D-Wandlers das Dreifache der Farbsignal-Hilfsträger
frequenz beträgt, ist jede Abtastprobe oder jedes Bild
element eines geradzahligen Zeilenintervalls in der Phase
verschoben in bezug auf eine entsprechende Abtastprobe
oder ein entsprechendes Bildelement eines ungeradzahligen
Zeilenintervalles. Diese Phasenverschiebung ist gleich
etwa 140 ns. Es sei angenommen, daß die Bildelemente
eines geradzahligen Zeilenintervalles den entsprechenden
Bildelementen eines ungeradzahligen Zeilenintervalles vor
eilen. Demgemäß eilen die geradzahligen Zeilenbildelemente
in der Phase um 140 ns den ungeradzahligen Zeilenbild
elementen voraus. Demgemäß werden die geradzahligen
Zeilen-Lesetaktimpulse in der Phase um 140 ns bezogen auf
die ungeradzahligen Zeilen-Lesetaktimpulse vorverschoben.
Durch Auslesen der geradzahligen Zeile der Bildsignale
aus der Speichereinheit DME für geradzahlige Zeilen mit
Hilfe der ungeradzahligen Zeilenlesetaktimpulse wird das
Ausgangssignal von der Speichereinheit DME um 140 nsec
verzögert. Die ungeradzahlige Zeile der Bildsignale, die
aus dem Hauptspeicher ausgelesen wird, wird in der Ver
zögerungsschaltung 306 jedoch um drei Taktimpulse oder
um 280 nsec verzögert. Demgemäß werden die Bildsignale,
die aus der Speichereinheit DME für geradzahlige Zeilen
ausgelesen und dem Umschalter 304 zugeführt werden, in
der Phase um 140 nsec bezogen auf die ungeradzahlige
Zeile der Bildsignale voreilen, die aus dem Hauptspeicher
ausgelesen und an diesen Umschalter abgegeben werden. Wenn
ein aus der Speichereinheit DME ausgelesenes Bildelement
in diese ungeradzahlige Zeile von Bildsignalen eingefügt
wird, dann wird die Phase in bezug auf diese Bildsignale
voreilen. Dieser Phasenzustand wird im Falle einer Aus
setzkompensation durch die Ausgangs-Verarbeitungsstufe 62
korrigiert, worauf noch näher eingegangen werden wird.
Wie oben erwähnt, werden die Inhalte der Speichereinheit MD₀
in dem Aussetzzustandsspeicher 58 synchron mit dem Auslesen
von Bildelementen aus dem Hauptspeicher 59 ausgelesen.
Wenn ein gespeichertes Aussetzsignal DOP aus der Speicher
einheit MD₀ ausgelesen wird, dann wird dieses Aussetzsignal
an den Steuereingang des Umschalters 304 und über die
ODER-Glieder 310 und 311 an die Steuereingänge der
Umschalter 301 und 302 abgegeben. Der Umschalter 304 spricht
auf dieses Aussetzsignal M-DOP in der Weise an, daß der
Umschalter 303 mit dem Ausgangsanschluß 315 verbunden wird.
Demgemäß wird das ausgefallene Bildelement, welches sodann
aus dem Hauptspeicher 59 ausgelesen wird, nicht an den
Ausgangsanschluß 305 abgegeben. Vielmehr wird statt dessen
dieses ausgefallene Bildelement durch das Bildelement
ersetzt, welches dann aus der Speichereinheit DME für gerad
zahlige Zeilen ausgelesen wird, das ist dasjenige Bild
element, welches dieselbe relative Lage in dem unmittelbar
vorangehenden geradzahligen Zeilenintervall einnimmt.
Außerdem betätigt das ausgelesene Aussetzsignal M-DOP die
Umschalter 301 und 302 derart, daß die dann ausgelesenen
Bildelemente zurückgekoppelt werden, so daß ein Einschreiben
eines ausgefallenen Bildelementes aus der Haupt
speichereinheit verhindert ist. Am Ende eines ausge
lesenen Aussetzsignals M-DOP kehrt der Umschalter 304 in
seine normale Schalterstellung zurück, wie sie darge
stellt ist, und der Umschalter 301 verbindet wieder den
Eingangsanschluß 300 mit der Speichereinheit DMO für
ungerade Zeilen.
Wenn ein geradzahliges Zeilenintervall aus dem Haupt
speicher ausgelesen wird, dann bewirkt das als Binär
signal "1" auftretende Diskriminierungssignal eine solche
Steuerung des Umschalters 302, daß der Eingangsan
schluß 300 mit der Speichereinheit DME für geradzahlige
Zeilen verbunden ist. Der Umschalter 303 wird dabei
derart betätigt, daß der Ausgang der Speichereinheit DMO
für ungeradzahlige Zeilen mit dem Umschalter 304 verbunden
ist. Darüber hinaus wird dieses Zeilendiskriminierungs
signal mittels des Inverters 309 invertiert, um den
Umschalter 301 derart zu steuern, daß der Ausgang der
Speichereinheit DMO mit deren Eingang verbunden ist.
Damit werden die in der geradzahligen Zeile von Bild
signalen enthaltenen Bildelemente in die Speichereinheit
DME für geradzahlige Zeilen mit der Lesetaktrate für
geradzahlige Zeilen eingeschrieben. Die vorangehende unge
radzahlige Zeile der Bildsignale, die in der Speichereinheit
DMO für ungeradzahlige Zeilen gespeichert gewesen
ist, wird nunmehr aus dieser Speichereinheit mit der
Lesetaktrate für geradzahlige Zeilen ausgelesen und an
den Umschalter 304 abgegeben.
Wie zuvor erwähnt, eilen die Lesetaktimpulse für gerad
zahlige Zeilen bzw. die geradzahligen Zeilenlesetaktimpulse
in der Phase um 140 nsec bezogen auf die Lesetaktimpulse
für ungeradzahlige Zeilen bzw. in bezug auf die ungerad
zahligen Zeilenlesetaktimpulse voraus. Diese geradzahligen
Zeilentaktimpulse werden der Speichereinheit DMO für unge
radzahlige Zeilen über die Verzögerungsschaltung 308 zuge
führt, welche diese Taktimpulse um 280 nsec verzögern.
Damit beträgt die effektive Verzögerung, mit der die unge
radzahlige Zeile der Bildsignale aus der Speichereinheit
DMO ausgelesen wird, 280 nsec (die Verzögerungsdauer der
Verzögerungsschaltung 308) abzüglich von 140 nsec (das ist
die Voreilung der geradzahligen Zeilenlesetaktimpulse) oder
140 nsec in bezug auf die geradzahlige Zeile der aus dem
Hauptspeicher ausgelesenen Bildsignale. Diese ungeradzahlige
Zeile der Bildsignale wird jedoch in der Ver
zögerungsschaltung 306 um 280 nsec verzögert. Demgemäß
eilen die Bildsignale, die aus der ungeradzahligen
Zeilenspeichereinheit DMO ausgelesen und an den Umschalter
304 abgegeben werden, in der Phase um 140 nsec
bezogen auf die geradzahlige Zeile der Bildsignale voraus,
welche diesem Umschalter von dem Hauptspeicher her zuge
führt werden. Wenn ein aus der Speichereinheit DMO ausge
lesenes Bildelement in diese geradzahlige Zeile der
Bildsignale eingefügt wird, eilt sie diesen Bildsignalen
gegenüber in der Phase voraus. Dieser Phasenzustand
wird im Falle einer Aussetzkompensation durch die Aus
gangs-Verarbeitungsstufe 62 korrigiert, wie dies noch
beschrieben werden wird.
Wenn ein sodann aus dem Hauptspeicher ausgelesenes Bild
element ausgefallen ist, wird das für dafür kennzeichnende
Aussetzsignal M-DOP aus der Speichereinheit MD₀ ausge
lesen und an den Umschalter 304 abgegeben. Daraufhin
wird das ausgefallene Bildelement durch das entsprechende
Bildelement ersetzt, welches in dem unmittelbar vor
angehenden Zeilenintervall vorhanden gewesen ist. Außerdem
sprechen, wie dies zuvor beschrieben worden ist, die
Umsprechschalter 301 und 302 auf dieses ausgelesene Aussetzsignal
M-DOP an, um den Eingangsanschluß 300 sowohl von
der ungeradzahligen Zeilenspeichereinheit als auch von
der geradzahligen Zeilenspeichereinheit abzutrennen.
Dadurch ist verhindert, daß das ausgefallene Bildelement
in eine dieser Speichereinheiten eingeschrieben wird.
Damit dürfte ersichtlich sein, daß der Aussetzkompensator
bzw. die Aussetz-Kompensationsschaltung 60 in der
Weise wirkt, daß ein ausgefallenes Bildelement durch ein
Bildelement ersetzt wird, welches sich in derselben relativen
Position in dem unmittelbar vorangehenden Zeilen
intervall befindet. Darüber hinaus wird in Zusammenwirken
mit der Ausgangs-Verarbeitungsstufe diese Substitution
oder Aussetz-Kompensation bewirkt, ohne daß die Phasen
beziehung der Zeile der Bildsignale zerstört wird, und
zwar obwohl die Phase der unmittelbar vorangehenden
Zeile verschoben ist in bezug auf die Phase der Zeile,
die dann bzw. gerade aus dem Hauptspeicher ausgelesen
wird.
In dem Fall, daß ein Aussetzzustand während des Synchroni
sierinformationsteiles eines eintreffenden Bildsignals
ermittelt wird, wird das -Signal in die eine Speicher
einheit MD₀-MD₃ eingeschrieben, die dann für eine Ein
schreiboperation adressiert wird. Wenn die diesem Aus
setzzustand enthaltende Zeile der Bildsignale aus dem
Hauptspeicher ausgelesen wird, wird diese Anzeige aus
dem Aussetzzustandsspeicher 58 als Signal M- aus
gelesen. Wie weiter unten noch beschrieben werden wird,
wird dieses Signal M- bei der Geschwindigkeitfehler-
Kompensationsoperation ausgenutzt.
D/A-Wandler 10
Nunmehr sei auf Fig. 5 eingegangen, in der in einem Block
diagramm der D/A-Wandler 61 dargestellt ist. Dieser Wandler
61 enthält einen Umschalter 402, einen D/A-Wandler
403, einen Codegenerator 404, eine Horizontal-Aus
tastschaltung 407, eine Addierschaltung 410 und eine
Abtast- und Halteschaltung 417. Der Umschalter 402 ist
schematisch als mechanischer Schalter mit einem fest
stehenden Kontakt dargestellt, der mit einem Eingangs
anschluß 401 verbunden ist, welchem die ausgelesenen digitalisierten
Austastproben von dem Aussetzkompensator 60
(Fig. 1) her zugeführt werden. Ein weiterer feststehender
Kontakt des Umschalters 402 ist mit dem Codegenerator 404
verbunden, der einen konstanten Digital-Code zu erzeugen
vermag, welcher kennzeichnend ist für die Schwarzwert
pegel des Bildsignals. Der bewegliche Kontakt des
Umschalters ist mit dem D/A-Wandler 403 verbunden und
selektiv mit jeweils einem der feststehenden Kontakte
in Anlage bringbar, so daß entweder das aus dem Aus
setzkompensator ausgelesene Bildsignal oder der von
dem Codegenerator gelieferte Schwarzwertpegelcode an
den D/A-Wandler abgegeben wird. Der Schalterzustand des
Schalters 402 - der normalerweise den Eingangsanschluß 401
mit dem D/A-Wandler 403 verbindet - wird durch die
Horizontal-Austastschaltung 407 geändert, um den Codegenerator
404 mit dem D/A-Wandler bei Vorhandensein eines
Horizontal-Austastsignals zu verbinden. Demgemäß kann die
Horizontal-Austastschaltung 407 eine Torschaltung auf
weisen, die mit einem Eingang an einem Eingangsanschluß 405
angeschlossen ist, um das Horizontal-Austastsignal aufzu
nehmen, welches von dem Synchronisiersignalgenerator 66
(Fig. 1) erzeugt wird. Mit einem weiteren Eingang kann
die betreffende Torschaltung an einem Eingangsanschluß 406
angeschlossen sein, um einen Lesetaktimpuls aufzunehmen.
Der Lesetaktimpuls wird dazu herangezogen, die zeitliche
Steuerung des Horizontal-Austastsignals in der Horizontal-
Austastschaltung 407 zu synchronisieren.
Der A/D-Wandler 403, der irgendeinen herkömmlichen
Digital-Analog-Wandler umfassen kann, ist an einem Ein
gang der Addiererschaltung 410 angeschlossen. Der andere
Eingang der Addiererschaltung ist über einen Schalter 408
an einem Konstantstromgenerator 409 angeschlossen. Der
hier schematisch als elektromechanischer Schalter darge
stellte Schalter 408 enthält einen Schaltersteuereingang,
der mit der Horizontal-Austastschaltung 407 verbunden ist.
Der betreffende Schalter ist imstande, auf das von der
betreffenden Austastschaltung erzeugte Horizontal-Aus
tastsignal hin zu schließen. Wenn der Schalter 408
geschlossen ist, gibt er den von dem Konstantstromgenerator
409 erzeugten Konstantstrom an die Addiererschaltung
410 ab. Der von dem Konstantstromgenerator 409
erzeugte konstante Strompegel wird durch ein manuell ein
stellbares Stromsteuersignal festgelegt, welches dem
betreffenden Konstantstromgenerator 409 von einem Ein
gangsanschluß 418 her zugeführt wird. Wenn der Schalter
408 geschlossen ist, dient die Größe des Konstant
stromes - der von dem Konstantstromgenerator 409 her
an die Addiererschaltung 410 abgegeben wird - dazu, den
Schwarzwertpegel einzustellen, der ursprünglich durch
den Codegenerator 404 und den D/A-Wandler 403 festgelegt
wird.
Das Ausgangssignal der Addiererschaltung 410, welches an
dem Widerstand 419 auftritt, wird mittels des Verstärkers
411 verstärkt und an die Abtast- und Halteschaltung
417 abgegeben. Die Abtast- und Halteschaltung ist
als einen Schalter 412 enthaltend dargestellt, der selektiv
geschlossen wird, um das von dem Verstärker 411 zuge
führte Bildsignal auf das Auftreten eines verzögerten
Lesetaktimpulses hin abzutasten. Zu diesem Zweck ist
eine Verzögerungsschaltung 416 zwischen dem Eingangs
anschluß 406 und dem Abtaststeuereingang des Abtast
schalters 412 angeschlossen. Ein Kondensator 413 ist
dabei am Ausgang des Schalters 412 vorgesehen, um das
abgetastete Bildsignal zu speichern. Das auf dem Konden
sator 413 gespeicherte Bildsignal wird dann über einen
Verstärker 414 an einen Ausgangsanschluß 415 abgegeben.
Nunmehr sei die Arbeitsweise des dargestellten D/A-Wandlers
61 unter Bezugnahme auf die Fig. 6A bis 6E näher
erläutert, in denen der Verlauf von Signalen dargestellt
ist, welche die Arbeitsweise von Teilen der in Fig. 5
dargestellten Elemente wiedergeben. In Fig. 6A ist ein
wieder gebildetes Farbbildsignalgemisch mit einem Bild
informationsteil S
v und einem Synchronisierinformations
teil dargestellt, der einen Horizontal-Synchronisier
impuls S h und ein Burstsignal S b enthält. Dieses Farb
bildsignal, welches dem eintreffenden Farbbildsignal
entspricht bzw. ähnlich ist, welches der Schaltungsan
ordnung zur Zeitbasisfehlerkorrektur von dem Bildband
gerät her zugeführt wird, wird digitalisiert und in
dem Hauptspeicher 59 gespeichert. Während der Einschreib
operation in dem Hauptspeicher erzeugt die Steuereinheit
67 ein Schreibfreigabesignal mit dem in Fig. 6B darge
stellten Signalverlauf. Es dürfte einzusehen sein, daß
der relativ niedrige Pegelteil des Schreibfreigabesignals
einen Teil des Horizontal-Synchronisierimpulses S h und
des Burstsignals S b bezüglich des Einschreibens in den
Hauptspeicher sperrt. Die gesamte in dem Farbbildsignal
gemisch enthaltende Bildinformation zuzüglich eines Teiles
des Horizontal-Synchronisierimpulses wird jedoch in den
Hauptspeicher 59 eingeschrieben. Damit wird während einer
Leseoperation lediglich derjenige Teil, der in den Haupt
speicher eingeschrieben worden war, aus diesem Haupt
speicher ausgelesen. In Fig. 6C ist in analoger Form das
Bildsignal veranschaulicht, welches aus dem Hauptspeicher
ausgelesen wird und welches bei Fehlen eines Ausfalles
bzw. Aussetzers dem Eingangsanschluß 401 und über den
Schalter 402 dem D/A-Wandler 403 zugeführt wird. Es dürfte
einzusehen sein, daß der in Fig. 6C durch volle Linien
dargestellte Signalverlauf von dem D/A-Wandler 403
erzeugt und an die Addiererschaltung 410 abgegeben wird.
Der Synchronisiersignalgenerator 66 erzeugt eine Horizontal-
Austastimpulsfolge, die ähnlich der in Fig. 6D dar
gestellten Impulsfolge ist. Die zeitliche Lage dieser
Horizontal-Austastimpulsfolge wird in der Horizontal-
Austastschaltung 407 mit den Lesetaktimpulsen synchronisiert,
die von dem Lesetaktgenerator 65 erzeugt werden,
so daß die Signalform mit der in Fig. 6D dargestellten
Signalform übereinstimmt. Dies bedeutet, daß die in
Fig. 6D dargestellte Signalform die zeitlich wieder
hergestellten Horizontal-Austastimpulse darstellt. Es dürfte
einzusehen sein, daß die in Fig. 6D dargestellten
Horizontal-Austastimpulse außerdem mit dem Bildsignal
synchronisiert sind, welches durch die Lesetaktimpulse
aus dem Hauptspeicher 59 ausgelesen und dann wieder
mittels des D/A-Wandlers 403 in eine Analogform zurück
gewandelt wird. Während jedes Horizontal-Austastintervalls
am Ausgang der Horitzontal-Austastschaltung 407, d. h.
während desjenigen Intervalles, währenddessen das in
Fig. 6D dargestellte Signal mit relativ niedrigem Pegel
auftritt, gibt der Umschalter 402 den bestimmten Schwarz
wertpegelcode von dem Codegenerator 404 an den D/A-Wandler
403 ab. Demgemäß besitzt das an die Addiererschaltung
410 abgegebene, wieder zurückgewandelte Analog-
Bildsignal den in Fig. 6 dargestellten Signalverlauf auf,
wobei die Bildinformationsteile voneinander durch das
Horizontal-Austastintervall getrennt sind.
Zu dem Zeitpunkt, zu dem das Horizontal-Austastintervall
in dem in Fig. 6E dargestellten Bildsignal an die Addierer
schaltung 410 abgegeben wird, ist der Schalter 408
geschlossen, wodurch der konstante Strom von einstellbarer
Größe an die Addiererschaltung abgegeben wird. Dieser
konstante Strom dient dazu, den Schwarzwertpegel zu
verschieben, d. h. das Austastintervall, welches zwischen
aufeinanderfolgenden Bildinformationsteilen in dem in
Fig. 6E dargestellten Signalverlauf vorhanden ist. Die
Verschiebung erfolgt dabei entweder nach oben oder nach
unten, und zwar in Abhängigkeit von dem dem Eingangsan
schluß 418 zugeführten Stromeinstellungssignal. Somit
enthält das Ausgangssignal der Addiererschaltung 410 -
welches den aus Fig. 6E ersichtlichen Signalverlauf
besitzt - einen richtig eingestellten Schwarzwertpegel.
Dieser Schwarzwertpegel ist relativ zu dem Bildsignal
informationspegel einstellbar.
In vielen Fällen enthält das durch den D/A-Wandler 403
erzeugte wieder zurückgewandelte Analog-Bildsignal
Einschalt- bzw. Einschwingimpulse. Der Zweck der Abtast-
und Halteschaltung 417 besteht darin, diese Einschwing-
bzw. Übergangsimpulse aus dem wieder zurückgewandelten
Bildsignal zu eliminieren. Die Verzögerungsschaltung 416
verschiebt den Abtastzeitpunkt der Abtast- und Halteschaltung
um einen geringen Betrag, der geringer ist als ein
Lesetaktintervall. Dadurch werden die in dem wieder
gebildeten Analog-Bildsignal enthaltenen Einschwing-
bzw. Übergangsimpulse nicht abgetastet. Demgemäß ist
das auf dem Kondensator 413 gespeicherte Analog-Bild
signal weitgehend frei von unerwünschter Störung. Der
Verstärker 414 wirkt dann als Pufferverstärker, der dieses
wieder gebildete Analog-Bildsignal an den Ausgangsan
schluß 415 abgibt.
In Fig. 7 ist in einem Blockdiagramm eine Ausführungsform
der Ausgangs-Verarbeitungseinrichtung bzw. Verarbeitungs
stufe 62 dargestellt. Diese Verarbeitungsstufe enthält
ein Tiefpaßfilter 507, einen Umschalter 508, einen Burst
signal-Addierer 503, einen Synchronisiersignal-Addierer
510 und eine Aussetz-Verarbeitungsschaltung 535. Der Zweck
der Ausgangs-Verarbeitungsstufe 62 besteht darin, das
übliche Burstsignal und die üblichen Horizontal- und
Vertikal-Synchronisierimpulse sowie Ausgleichsimpulse
in das Bildsignal einzufügen, welches mittels des in
Fig. 5 dargestellten D/A-Wandlers wieder in eine Analog-
Form zurück umgesetzt wird. Demgemäß ist das Tiefpaßfilter
507, welches eine höher frequente Störung auszufiltern
vermag, über einen Verstärker 502 und den Burstsignal-
Addierer 503 an dem Eingangsanschluß 501 angeschlossen.
Das betreffende Filter vermag, das wieder umgesetzte
Analog-Bildsignal aufzunehmen, welches beispielsweise
an dem Ausgangsanschluß 415 gemäß Fig. 5 erzeugt wird.
Der Burstsignal-Addierer 503 vermag das übliche Burst
signal in das Horizontal-Austastintervall des wieder
umgesetzten Analog-Bildsignales einzufügen; er ist,
wie dargestellt, an einem Burst-Tor 506 angeschlossen.
Das betreffende Burst-Tor ist mit einem Eingang an
einem Eingangsanschluß 504 angeschlossen, um ein von
dem Lesetaktgenerator 65 erzeugte Hilfsträgersignal
aufzunehmen. Mit einem weiteren Eingang ist das
betreffende Burst-Tor an dem Eingangsanschluß 505 ange
schlossen, um ein von dem Synchronisiersignalgenerator 66
erzeugtes Burst-Flagsignal bzw. -Kennzeichnungssignal auf
zunehmen, mit dessen Hilfe das während des Intervalls des
Burst-Flagsignals abgegebene Hilfsträgersignal getastet
wird.
Das von dem Burstsignal-Addierer 503 abgegebene Aus
gangssignal, welches als das wieder umgesetzte Analog-
Bildsignal mit dem hinzuaddierten Burstsignal auftritt,
wird über das Tiefpaßfilter 507 und die Umschalter 508
und 509 an den Synchronisiersignaladdierer 510 abgegeben.
Der Synchronisiersignaladdierer vermag die üblichen
Horizontal- und Vertikal-Synchronisierimpulse und Aus
gleichsimpulse in das wieder umgesetzte Analog-Bildsignal
einzufügen. Zu diesem Zweck werden dem betreffenden Bild
signal diese üblichen Synchronisiersignale von einem Ein
gangsanschluß 511 her über einen Pufferverstärker 512 zuge
führt. Die Synchronisiersignale, die dem Eingangsan
schluß 511 zugeführt werden, werden durch den Synchroni
siersignalgenerator 66 erzeugt.
An dem Ausgang des Burstsignaladdierers 503 ist eine
Verzweigungsschaltung angeschlossen, die das wieder
umgesetzte Analog-Bildsignal mit dem darin eingefügten
Burstsignal dem Synchronisiersignaladdierer 510 über
den Umschalter 508 in dem Fall zuzuführen vermag, daß
das Bildbandgerät, mit dem die Zeitbasisfehlerkorrektur
schaltung verwendet wird, in ihrem Spezialbetrieb
betrieben ist. Wenn das Bildbandgerät beispielsweise in
seinem Zeitlupenbetrieb, im Stopbetrieb oder im Zeit
rafferbetrieb bei der Wiedergabe arbeitet, existiert
die Möglichkeit, daß die Phase des Hilfsträgers - der
dem Burstsignaladdierer 503 über das Burst-Tor 506 zuge
führt wird - in bezug auf die Phase des Farbhilfsträgers
in dem wiedergegebenen Bildsignal nicht stimmt. Die
Abzweigschaltung arbeitet daher in der Weise, daß die
richtige Phasenkoinzidenz gewährleistet ist. Sie enthält
eine Signalabtrennschaltung 517, welche die Leuchtdichte-
und Farbkomponenten aus dem Farbbildsignalgemisch abzu
trennen gestattet, einen Inverter 518, einen Umschalter
519 und einen Addierer 520. Der Inverter 518 ist so
geschaltet, daß er die abgetrennte Farbkomponente von der
Signalabtrennschaltung 517 her aufnimmt und eine invertierte
oder mit entgegengesetzter Phasenlage auftretende
Chrominanz- bzw. Farbkomponente ausgangsseitig abgibt.
Der Umschalter 519, der hier schematisch als elektro
mechanischer Schalter dargestellt ist, wird durch ein
dem Eingangsanschluß 521 von einer geeigneten Anordnung
(nicht dargestellt) zugeführtes Phasenbefehlssignal
gesteuert, so daß entweder die in Phase befindliche oder
mit positiven Polaritäten auftretende Farbkomponente
direkt von der Signalabtrennschaltung 517 oder die außer
Phase befindliche oder negativen Polaritäten der Farb
komponente von dem Inverter 518 her dem Addierer 520
zugeführt werden. Wenn das Bildbandgerät, mit dem die
vorliegende Zeitbasiskorrekturschaltung verwendet wird,
beispielsweise in ihrem Stopbetrieb arbeitet, dann wird
dasselbe Halbbild der Bildsignale in einer aufeinander
folgenden Anzahl abgetastet. Dies bedeutet, daß innerhalb
jedes Bildintervalls die Phase des Farbhilfsträgers bei
sämtlichen ungeradzahligen Zeilenintervallen Null Grad
und bei sämtlichen geradzahligen Zeilenintervallen 180°
betragen kann. Die NTSC-Norm fordert jedoch, daß dieser
Phasenzustand sich in jedem Bildintervall ändert. Der
Umschalter 519 wird durch das dem Eingangsanschluß 521
zugeführte Phasenbefehlssignal gesteuert, um diese
Änderung zur Erzielung einer Kompatibilität mit der
NTSC-Norm vorzunehmen. Der Addierer 520 dient dabei dazu,
die Leuchtdichtekomponente und die mit richtiger Phase auf
tretende Farbkomponente zusammenzufassen und diese wieder
kombinierten Komponenten über den Umschalter 508 und den
Umschalter 509 an den Synchronisiersignaladdierer 510
abzugeben.
Normalerweise verbindet der Umschalter 508 das Tiefpaß
filter 507 mit dem Synchronisiersignaladdierer. Wenn
jedoch das Bildbandgerät in einer seiner speziellen Wieder
gabebetriebsarten betrieben ist, verbindet der Umschalter
508 die Abzweigschaltung mit dem Synchronisiersignal
addierer. Die Steuerung des Umschalters 508 wird durch
ein UND-Glied 514 bewirkt, welches mit einem Eingang an
einem Eingangsanschluß 513 und mit einem weiteren Eingang
über einen Inverter 516 an einem Eingangsanschluß 515
angeschlossen ist. Der Eingangsanschluß 513 vermag ein
Spezialsignal in dem Fall aufzunehmen, daß das Bildband
gerät in dem Zeitlupenbetrieb, im Stopbetrieb oder im
Zeitrafferbetrieb betrieben ist. Wenn das wiedergegebene
Bildsignal ein Farbbildsignalgemisch ist, dann wird ein
Binärsignal "0" an den Eingangsanschluß 515 abgegeben.
Dieses Binärsignal "0" wird in ein Binärsignal "1"
invertiert, um das UND-Glied 514 entsprechend anzusteuern.
Dieses in den übertragungsfähigen Zustand gesteuerte UND-
Glied schaltet den Umschalter 508 von der Verbindung des
Tiefpaßfilters 507 zu dem Synchronisiersignaladdierer 510
in die Schalterstellung um, in der der Abzweigkreis mit
dem Synchronisiersignaladdierer verbunden ist. Dies
erfolgt in dem Fall, daß das Spezialsignal dem Eingangsan
schluß 513 zugeführt wird. Dieser Umschaltvorgang wird
jedoch in dem Fall nicht gebraucht, daß das wiedergegebene
Bildsignal ein Einfarbensignal bzw. ein monochromes Signal
ist. Wenn ein derartiges monochromes Signal wiedergegeben
ist, wird demgemäß ein Binärsignal "1" dem Eingangsan
schluß 515 zugeführt. Dieses Binärsignal "1" wird
invertiert, so daß das UND-Glied 514 gesperrt ist. Dies
bedeutet, daß sogar bei Auswahl eines Spezielbetriebs
des Bildbandgerätes und Wiedergabe eines Bildsignals als
Schwarz-Weiß-Fernsehsignal der Umschalter 508 seinen
normalen Schalterzustand einnimmt, wodurch das Tiefpaß
filter 507 somit mit dem Synchronisiersignaladdierer 510
verbunden ist. Das Spezialsignal wird durch den Schreib
taktgenerator 63 erzeugt, und das monochrome Signal wird
von der Synchronisiersignal-Abtrennschaltung 72 erzeugt,
wie dies noch beschrieben werden wird.
Der Ausgang des Synchronisiersignaladdierers 510 ist mit
einem Ausgangsanschluß 68 verbunden, so daß ein in der
Zeitbasis korrigiertes Bildsignal entsprechend den NTSC-
Normen erhalten wird.
Der Umschalter 509 ist in seiner normalen Schalterstellung
derart wirksam, daß der Ausgang des Umschalters 508 mit
dem Synchronisiersignaladdierer 510 verbunden ist. In
seinem gesteuerten Zustand verbindet der betreffende
Umschalter den Ausgang der Aussetz-Verarbeitungsschaltung
535 mit dem Synchronisiersignaladdierer. Der Umschalter
509 enthält einen Steuereingang, der an einem Ein
gangsanschluß 522 angeschlossen ist, um als ein Steuer
signal ein Ausgangssignal M-DOP von dem Aussetzzustands
speicher 58 her aufzunehmen. Durch dieses Steuersignal
wird der Umschalter 509 aus seiner normalen Schalter
stellung in seine gesteuerte Schalterstellung in dem
Fall umgeschaltet, daß das aus dem Hauptspeicher ausge
lesene Bildsignal einen Aussetzer enthält.
Die Aussetz-Verarbeitungsschaltung 535 besteht aus einer
Signal-Abtrennschaltung 523, die ähnlich der zuvor
erwähnten Signal-Abtrennschaltung 517 ist und die die
Farb- und Leuchtdichtekomponenten aus dem dem Burstsignal-
Addierer 503 zugeführten Farbbildsignalgemisch heraus
zutrennen vermag. Ferner ist eine Phasenschieberschaltung
529 vorgesehen, die die durch die Signal-Abtrenn
schaltung 523 abgetrennte Farbkomponente aufnimmt und
die die Phase des Farbhilfsträgers einzustellen gestattet.
Darüber hinaus sind ein Addierer 527, ein Umschalter 528
und ein Addierer 525 vorgesehen. Ein Verstärker 526
leitet das in der Phase verschobene Farbsignal von der
Phasenschieberschaltung 524 zu dem Inverter 524 und zu
dem Umschalter 528 hin. Diese zuletzt beschriebenen
Schaltungen führen weitgehend dieselbe Operation aus wie der
zuvor beschriebene Inverter 518 und der Umschalter 519.
Der Kürze halber ist eine weitere Beschreibung dieser
Schaltungen nicht vorgesehen. Es dürfte genügen darauf
hinzuweisen, daß das Ausgangssignal des Addierers 515 -
der dazu dient, die Leuchtdichte- und Farbkomponenten
wieder zusammenzufassen - mit geeigneter Phasenlage auf
tretende Farbkomponenten in dem Fall enthält, daß das
Bildbandgerät in seinem Spezialbetrieb (z. B. Standbild
betrieb) arbeitet. Wenn somit das durch das Bildband
gerät wiedergegebene Bildsignal ein NTSC-Farbsignal ist
und wenn in diesem Signal ein Aussetzer auftritt, dann
wird die Phase der in diesem Signal enthaltenen
Chrominanzkomponente während des speziellen Wiedergabe
betriebs dennoch an die NTSC-Norm angepaßt sein. Dieses
in der Phase angepaßte Bildsignal, welches von dem
Addierer 525 geliefert wird, wird an den Umschalter 509
über eine Verzögerungsschaltung 529 abgegeben, und zwar
zum Zwecke des Ausgleichs der zeitlichen Lage dieses
Bildsignals in bezug auf das Bildsignal, welches normaler
weise über das Tiefpaßfilter 507 zugeführt wird. Dies
bedeutet, daß die Verzögerungsschaltung 529 die dem System
anhaftende Systemzeitverzögerung dieses Bildsignals in
bezug auf das Bildsignal berücksichtigt, welches normaler
weise über das Tiefpaßfilter 507 zugeführt wird.
Darüber hinaus erteilt die Verzögerungsschaltung 529 eine
Verzögerung von 140 nsec jenen Bildelementen, die anstelle
ausgefallener Bildelemente in dem Aussetzkompensator 60
gesetzt worden sind. Es sei daran erinnert, daß derartige
substituierte Bildelemente um 140 nsec bezogen auf das
Zeilenintervall voreilen, in das sie eingefügt werden.
Im Falle eines Aussetzers wird somit der Umschalter 509
betätigt, um ein mit richtiger Phasenlage und richtiger
zeitlichen Lage auftretendes Bildsignal von der Aussetz-
Verarbeitungsschaltung 535 an den Synchronisiersignal
addierer 510 abzugeben.
Der Zweck der Phasenschieberschaltung 524 besteht darin,
sicherzustellen, daß die Phasenlage des von der Aussetz-
Verarbeitungsschaltung 535 abgegebenen Farbhilfsträgers
gleich der Phasenlage des Farbhilfsträgers ist, der über
den Umschalter 508 an den Synchronisiersignal-Addierer 510
abgegeben wird. Dies bedeutet, daß die Phasenschieber
schaltung 524 in der Weise wirkt, daß sie die verschiedenen
Verzögerungen ausgleicht, die in den beiden Schaltungen
vorhanden sein könnte, mit denen die Eingänge des
Umschalters 509 verbunden sind. Erreicht wird dies durch
eine Phasensteuerschaltung, die aus Burst-Toren 530 und 531
und aus einem Phasenvergleicher 532 besteht. Die Burst-
Tore 530 und 531 erhalten beide das am Eingangsanschluß 505
aufgenommene Burst-Kennzeichensignal bzw. -Flagsignal zuge
führt. Das Burst-Tor 530 ist am Ausgang des Umschalters 508
angeschlossen, um das über diesen Umschalter entweder von
dem Tiefpaßfilter 507 (während eines normalen Wiedergabe
betriebs) oder von dem Addierer 520 (während eines
speziellen Wiedergabebetriebs) übertragene Farbbild
signal aufzunehmen. Das Burst-Tor 531 ist am Ausgang des
Addierers 525 angeschlossen, um das von der Aussetz-
Verarbeitungsschaltung 535 abgegebene Farbbildsignal auf
zunehmen. Die Ausgänge der Burst-Tore 530 und 531 sind
an dem Phasenvergleicher 532 angeschlossen, der in der
Weise betrieben ist, daß er die Phasen der durch diese
Burst-Tore gewonnenen Burst-Signale vergleicht. Jegliche
Phasendifferenz zwischen diesen miteinander verglichenen
Signalen wird als Phasenschiebersignal an die Phasen
schieberschaltung 524 abgegeben, welche die Phase des
Farbhilfsträgers in dem Bildsignal verschiebt, welches
von der Aussetz-Verarbeitungsschaltung geliefert wird.
Somit wird die Phase des von der Aussetz-Verarbeitungs
schaltung 535 gelieferten Farbhilfsträgers gleich der
Phase des Farbbildträgers gemacht, der entweder von
dem Tiefpaßfilter 507 oder von dem Addierer 520 abgegeben
wird. Dadurch wird eine gute Farbtreue in dem Videobild
aufrechterhalten, welches schließlich aus den Bild
signalen am Ausgangsanschluß 68 wiedergegeben wird, und
zwar trotz Auftretens eines Ausfalles bzw. eines Aus
setzers.
Die Synchronisiersignal-Abtrennschaltung ist in Fig. 8
als eine Schaltung dargestellt, die eine Signale-Abtrenn
schaltung 603, ein Geräuschfilter oder eine Geräuschbe
seitigungsschaltung 630, eine Schwarzpegelklemmschaltung
614, eine Synchronisiersignal-Abtrennschaltung 615, einen
Umschalter 616, einen Burstsignal-Kennzeichengenerator 625
und ein Burst-Tor 605 enthält. Die Signal-Abtrennschaltung
603 ist an dem Eingangsanschluß 601 angeschlossen;
sie vermag das diesem Eingangsanschluß über die Eingangs
stufe 56 (Fig. 1) zugeführte Bildsignalgemisch aufzunehmen
und dieses Bildsignal in seine Leuchtdichte- und Farbkomponenten
zu zerlegen. Das Geräuschfilter 630 ist so angeschlossen,
daß es die Leuchtdichtekomponente von der Signal-Abtrenn
schaltung 603 her aufnimmt. Das betreffende Geräuschfilter
enthält eine Verzögerungsschaltung 612 und einen Addierer
613. Die Verzögerungsschaltung vermag die Leuchtdichte
komponente zu verzögern und die verzögerte Leuchtdichte
komponente dem Addierer 613 zuzuführen, in welchem die
verzögerte Komponente der gerade aufgenommenen Leucht
dichtekomponente hinzuaddiert wird. Dies hat zur Folge,
daß der Leuchtdichtekomponente ein höheres Nutzsignal-
Störsignal-Verhältnis gegeben wird.
Die Addiererschaltung 613 ist an der Schwarzpegel
klemmschaltung 614 und darüber hinaus an der Vertikal-
Synchronisiersignal-Abtrennschaltung 628 angeschlossen.
Diese Vertikal-Synchronisiersignal-Abtrennschaltung ver
mag die üblichen Vertikal-Synchronisiersignale von der
Leuchtdichtekomponente zu trennen und diese Vertikal-
Synchronisiersignale an einen Ausgangsanschluß 627
abzugeben.
Die Schwarzpegel- bzw. Schwarzabhebungsklemmschaltung 614
wirkt in der Weise, daß sie die von dem Geräuschfilter 630
her zugeführte aufgenommene Leuchtdichtekomponente auf
den Schwarzwertpegel festklemmt, so daß die Abtrennung des
Horizontal-Synchronisierimpulses S h aus dem festgeklemmten
Leuchtdichtesignal erleichtert ist. Die Synchronisier
signal-Abtrennschaltung 615, die eine Begrenzungsschaltung
oder dergleichen enthalten kann, ist an der Schwarz
wertpegelklemmschaltung 614 angeschlossen; sie trennt
den Horizontal-Synchronisierimpuls S h von dem Leuchtdichte
signal ab. Das Ausgangssignal der Synchronisiersignal-
Abtrennschaltung 615 wird über den Umschalter 616 einem
Ausgangsanschluß 617 zugeführt, um den abgetrennten
Horizontal-Synchronisierimpuls S h dem Schreibtaktgenerator
63 und überdies der Steuereinheit 67 zuzuführen.
Der am Ausgang des Umschalters 616 auftretende abge
trennte Horizontal-Synchronisierimpuls S h wird ferner
dem Burstsignal-Kennzeichengenerator 625 zugeführt,
wodurch der übliche Burstsignal-Kennzeichenimpuls bzw.
Flagimpuls erzeugt wird. Das Ausgangssignal des Burst
signals-Kennzeichengenerators 625 wird dem Burst-Tor 605
zugeführt, welches an einem weiteren Eingang die abge
trennte Farbkomponente von der Signalabtrennschaltung 603
über den zur automatischen Verstärkungsregelung dienenden
Regelkreis 604 aufnimmt. Demgemäß vermag das von dem
Burstsignal-Kennzeichengenerator 625 an das Burst-Tor
605 abgegebene Burstsignal-Kennzeichen das Burstsignal
S B von der Farbkomponente zu trennen.
Das Ausgangssignal des Burst-Tores 605 wird über ein
Bandpaßfilter 606 und einen Verstärker 607 an einen Aus
gangsanschluß 611 abgegeben, an dem das abgetrennte
Burstsignal S B zur Verfügung steht. Dieses abgetrennte
Burstsignal wird dem Schreibtaktgenerator zugeführt, um
die Speicher-Einschreibtaktimpulse in der Phase mitzu
ziehen bzw. einzurasten. Diese abgetrennten Burstsignale
werden darüber hinaus einem Pegeldetektor 608 und sodann
einem Schwarz- und Weiß-Detektor 609 zugeführt. Der
Pegeldetektor 608 vermag den Pegel der abgetrennten Burst
signale zu ermitteln und eine Anzeige dieses ermittelten
Burstsignalpegels an die Schaltung 104 zur automatischen
Verstärkungsregelung zurückzukoppeln, und zwar als
Verstärkungsregelsignal für diese Schaltung. Somit wirkt
die Kombination der Schaltung 604 zur automatischen Ver
stärkungsregelung, das Burst-Tor 605 und der Pegeldetektor
608 als Regelkreis zur automatischen Verstärkungs
regelung, durch den eine nahezu konstante Verstärkung
und damit ein nahezu konstanter Signalpegel für das Burst
signal aufrecht erhalten wird. Der Schwarz- und Weiß-
Detektor 609 vermag das Fehlen eines Burstsignales fest
zustellen und daraufhin an seinem Ausgangsanschluß eine
Anzeige bereitzustellen, die erkennen läßt, daß das
empfangene Bildsignal bei Fehlen des Burstsignals ein
Schwarz-Weiß-Signal ist. Diese Schwarz-Weiß-Anzeige kann
beispielsweise der Steuereinheit 67 zugeführt werden,
wodurch das dem Eingangsanschluß 515 (Fig. 7) zugeführte
Schwarz-Weiß-Signal in der oben beschriebenen Weise abge
leitet wird.
Die Schwarzpegelklemmschaltung 614 wird durch ein
UND-Glied 621 gesteuert. Dieses UND-Glied enthält an
einem Eingang normalerweise ein Binärsignal "1" von
einem NOR-Glied 623 zugeführt, und einen weiteren Ein
gang des betreffenden UND-Gliedes wird ein von dem
Klemmimpulsgenerator 620 erzeugter Klemmimpuls zuge
führt. Der Klemmimpulsgenerator wird von einer Synchron
boden-Klemmschaltung 618 gesteuert, die an einem Eingang
das Leuchtdichtesignal von dem Geräuschfilter bzw. Stör
filter 630 aufnimmt. Eine Synchronisiersignal-Abtrenn
schaltung 619 ist mit einem Eingang an der Synchron
boden-Klemmschaltung 618 angeschlossen, und mit einem
Ausgang ist die betreffende Abtrennschaltung 619 mit
dem Klemmimpulsgenerator 620 verbunden. Die Synchron
boden-Klemmschaltung 618 vermag das in dem Leuchtdichte
signal erhaltene Synchronisiersignal zu ermitteln und
auf dem ermittelten Synchronisiersignal festzuklemmen.
Von dem festgeklemmten Signal, welches von der Synchron
boden-Klemmschaltung 618 abgegeben wird, ist der
Horizontal-Synchronisierimpuls durch die Synchroni
siersignal-Abtrennschaltung 619 abgetrennt. Der Klemm
impulsgenerator 620 vermag ein Impulssignal auf das
Auftreten des Horizontal-Synchronisierimpulses hin abzu
geben, der durch die Sychronisiersignal-Abtrennschaltung
619 abgetrennt ist. Der durch den Klemmimpulsgenerator
620 erzeugte Impuls wird über das UND-Glied 621 an
die Schwarzpegelklemmschaltung 614 abgegeben, um diese
Schaltung derart zu speisen, daß das aufgenommene Leucht
dichtesignal auf dem richtigen Schwarzwertpegel festge
klemmt wird. Es dürfte einzusehen sein, daß die Schwarz
wertpegelklemmschaltung 614 somit während des Horizontal-
Austastintervalles gespeist wird, so daß das Leuchtdichte
signal zum geeigneten Zeitpunkt auf dem Schwarzwertpegel
festgeklemmt ist. Dadurch ist die Synchronisiersignal-
Abtrennschaltung 615 freigegeben, um den Horizontal-
Synchronisierimpuls S h abzutrennen.
Das Ausgangssignal der Synchronboden-Klemmschaltung 618
wird ferner einem Aussetzdetektor 622 zugeführt, der ein
Binärsignal "1" dann abgibt, wenn ein Aussetzer in dem
am Ausgang der Synchronboden-Klemmschaltung erzeugten
festgeklemmten Signal festgestellt wird. Das Ausgangs
signal des Aussetzdetektors 622 wird dem einen Eingang
des NOR-Gliedes 623 zugeführt, welches mit einem weiteren
Eingang an einem Eingangsanschluß 602 angeschlossen ist,
um über diesen Eingang einen Aussetzimpuls aufzunehmen,
beispielsweise von dem Aussetzdetektor 55 (Fig. 1).
Das Ausgangssignal der Synchronisiersignal-Abtrenn
schaltung 619 wird ferner zu der Synchronboden-Klemm
schaltung 618 zurückgekoppelt, und zwar über einen
Falsch-Klemmdetektor 624. Der Falsch-Klemmdetektor enthält
beispielsweise eine nachtriggerbare monostabile
Kippschaltung, deren Zeitkonstante gleich etwa 1,5 H
beträgt (das ist 1,5mal einem Horizontal-Zeilen
intervall). Die Synchronboden-Klemmschaltung 618 ent
hält eine einstellbare Zeitkonstante, die durch den
Falsch-Klemm-Detektor 624 gesteuert wird. In dem Fall,
daß die Synchronisiersignal-Abtrennschaltung 619 aus
fällt, um einen Horizontal-Synchronisierimpuls aus dem
zugeführten geklemmten Signal abzutrennen, vermindert
der Falsch-Klemm-Detektor 624 die Zeitkonstante der
Synchronboden-Klemmschaltung auf etwa 1 bis mehrere H,
so daß die Erholzeit der betreffenden Klemmschaltung
erhöht ist.
Im Betrieb wird das eintreffende Bildsignal - welches
von dem Bildbandgerät wiedergegeben wird und welches
über die Eingangsstufe 56 geleitet wird - dem Eingangs
anschluß 601 zugeführt. Die Signal-Abtrennschaltung 603
zerlegt dieses Bildsignal in seine Leuchtdichtekomponente
Y und in seine Farbkomponente C. Die Leuchtdichte
komponente Y gelangt durch das Geräusch- bzw. Stör
filter 630, und die Vertikal-Synchronisiersignal-Abtrenn
schaltung 628 trennt aus der Leuchtdichtekomponente Y
die üblichen Vertikal-Synchronisierimpulse ab.
Die Leuchtdichtekomponente wird darüber hinaus der
Schwarzwertpegel-Klemmschaltung 614 und der Synchron
boden-Klemmschaltung 618 zugeführt. Die Synchronboden-
Klemmschaltung klemmt normalerweise den in der Leucht
dichtekomponente Y enthaltenen Horizontal-Synchronisier
impuls fest, und das festgeklemmte Signal wird an die
Synchronisiersignal-Abtrennschaltung 619 abgegeben.
Demgemäß wird der Horizontal-Synchronisierimpuls S h von
dem festgeklemmten Signal abgetrennt, und dieser abge
trennte Horizontal-Synchronisierimpuls wird an den Klemm
impulsgenerator 620 abgegeben, der seinerseits einen
Klemmimpuls auf das Auftreten des Horizontal-Synchroni
sierimpulses hin abgibt, d. h. während des Horizontal-
Austastintervalles. Das UND-Glied 621 ist normalerweise
übertragungsfähig gesteuert, um diesen Klemmimpuls zu
der Schwarzwertpegel-Klemmschaltung 614 zu übertragen.
Dadurch wird die Leuchtdichtekomponente Y in richtiger
Weise auf dem Schwarzwertpegel während des Horizontal-
Austastintervalles festgeklemmt. Damit ist die Synchroni
siersignal-Abtrennschaltung 615 in den Stand versetzt,
den Horizontal-Synchronisierimpuls S h ohne weiteres aus
der im Schwarzwertpegel festgeklemmten Leuchtdichte
komponente abzutrennen. Dieser abgetrennte Horizontal-
Synchronisierimpuls S h wird von der Synchronisiersignal-
Abtrennschaltung 615 an den Ausgangsanschluß 617 abgegeben.
Darüber hinaus wird der abgetrennte Horizontal-Synchroni
sierimpuls S h an den Burstsignal-Kennzeichengenerator 625
abgegeben, der einen Burstsignal-Kennzeichenimpuls
erzeugt, welcher dem Burst-Tor 605 zugeführt wird. Aus der
abgetrennten Farbkomponente C ist nach geeignet einge
stellter Verstärkung durch die Schaltung 604 zur
automatischen Verstärkungsregelung das darin enthaltene
Burstsignal S B mittels des Burst-Tores 605 abgetrennt.
Das abgetrennte Burstsignal S B wird dann gefiltert und
verstärkt und an dem Ausgangsanschluß 611 abgegeben. Das
betreffende Burstsignal wird ferner im Pegel überwacht,
um die Verstärkung der Schaltung 604 zu steuern. Bei
Fehlen eines Burstsignals, beispielsweise bei Wiedergabe
eines Schwarz-Weiß-Bildsignals von dem Bildbandgerät,
gibt der Detektor 609 ein Schwarz-Weiß-Signal an dem
Ausgangsanschluß 610 ab.
In dem Fall, daß der in dem eintreffenden Bildsignal ent
haltene Horizontal-Synchronisierimpuls ausgefallen ist,
wird die Synchronboden-Klemmschaltung 618 versuchen, bei
Fehlen des Horizontal-Synchronisierimpulses ein Fest
klemmen auf einem Störsignal vorzunehmen. Demgemäß wird
ein Synchronisiersignal S h von der Synchronisiersignal-
Abtrennschaltung 619 nicht erzeugt. Dies bedeutet, daß
der Klemmimpulsgenerator 620 einen Klemmimpuls nicht
erzeugen wird, und daß die Schwarzwertpegel-Klemmschaltung
614 nicht richtig aktiviert wird. Demgemäß wird
ein Horizontal-Synchronisierimpuls S h von der Synchroni
siersignal-Abtrennschaltung 615 nicht ermittelt. Da die
Synchronboden-Klemmschaltung 618 versucht, ein Fest
klemmen auf einem Störsignal vorzunehmen, wird der Aus
setzdetektor 622 überdies feststellen, daß der Horizontal-
Synchronisierimpuls ausgefallen ist. Dadurch wird ein
Binärsignal "1" an das NOR-Glied 623 abgegeben. Dieses
Binärsignal "1" wird durch das NOR-Glied invertiert,
wodurch das UND-Glied 621 gesperrt bzw. ohne Speisung sein
wird.
Es sei daran erinnert, daß der Falsch-Klemm-Detektor 624
aus einer nachtriggerbaren monostabilen Kippschaltung
besteht. Wenn ein Horizontal-Synchronisierimpuls S h von
der Synchronisiersignal-Abtrennschaltung 619 erzeugt wird,
dann wird diese monostabile Kippschaltung getriggert,
so daß ein Binärsignal "1" an die Synchronboden-Klemm
schaltung 618 abgegeben wird. Wenn demgemäß ein Horizontal-
Synchronisierimpuls während jedes Horizontal-Austast
intervalles festgestellt wird, wird ein konstantes Binär
signal "1" an die Synchronboden-Klemmschaltung abgegeben.
Wenn ein Horizontal-Synchronisierimpuls von der Synchroni
siersignal-Abtrennschaltung 619 nicht festgestellt wird,
dann kehrt nunmehr die in dem Falsch-Klemm-Detektor 624
enthaltene monostabile Kippschaltung in ihren Binärzu
stand "0" zurück. Dieses Signal führt bei Zuführung zu
der Synchronboden-Klemmschaltung 618 dazu, daß die Rück
kehrzeit bzw. Erholungszeit eine Beschleunigung erfährt,
so daß ein Festklemmen genau auf dem nächsten Horizontal-
Synchronisierimpuls erfolgt, der von der Signalabtrenn
schaltung 603 zugeführt wird. Dies bedeutet, daß im Falle
eines Aussetzers in dem Horizontal-Synchronisierimpuls
die Synchronboden-Klemmschaltung 618 schnell für eine
weitere Klemmoperation vorbereitet wird, so daß ein
Festklemmen auf den diesem Aussetzer folgenden nächsten
Horizontal-Synchronisierimpuls schnell und genau erfolgt.
Darüber hinaus wird in dem Fall, daß der Aussetzdetektor
55 einen Aussetzzustand feststellt, ein Binärsignal "1"
von dem Eingangsanschluß 602 an das NOR-Glied 623 abge
geben, woraufhin das NOR-Glied das UND-Glied 621 sperrt.
Wenn somit der Aussetzdetektor 55 diesen Ausfall- bzw.
Aussetzzustand ermittelt, sind die Schwarzwertpegel-Klemm
schaltung 614 und die Synchronisiersignal-Abtrennschaltung
615 daran gehindert, auf eine Störung hin in fehler
hafter Weise zu arbeiten. Deshalb ist die Abgabe eines
fehlerhaften Horizontal-Synchronisierimpulses an dem
Ausgangsanschluß 617 verhindert. Demgemäß dürfte einzu
sehen sein, daß das UND-Glied 621 in der Weise wirkt, daß
eine Schwarzwertpegel-Klemmoperation bei Vorhandensein
eines Aussetzzustands verhindert ist.
Der Umschalter 616 enthält einen Schaltersteuereingang,
der mit einem Eingangsanschluß 626 verbunden ist, um
ein Spezial-Steuersignal in dem Fall aufzunehmen, daß
das Bildbandgerät in einem seiner speziellen Wiedergabe
betriebsarten betrieben ist, wie beispielsweise im Zeit
lupenbetrieb, im Stillstandbetrieb oder im Zeitraffer
betrieb. Wenn ein derartiger spezieller Wiedergabebetrieb
ausgewählt ist, verbindet der Umschalter 616 den Ausgang
der Synchronisiersignal-Abtrennschaltung 619 mit dem Aus
gangsanschluß 617, wodurch die Verbindung der Schwarzwert
pegel-Klemmschaltung 614 und der Synchronisiersignal-
Abtrennschaltung 615 mit dem Ausgangsanschluß unterbrochen
ist. Auf diese Weise ist eine genauere Anzeige des
Horizontal-Synchronisierimpulses während dieser Spezial-
Betriebsart sichergestellt.
Der Schreibtaktgenerator 63 besteht aus einem Regelteil 63 A
zur automatischen Frequenzregelung und aus einem Regel
teil 63 B zur automatischen Phasenregelung. Der Regelteil
zur automatischen Frequenzregelung ist in Fig. 9 in Block
diagrammform dargestellt, während der Regelteil zur auto
matischen Phasenregelung in Blockdiagrammform in Fig. 14
dargestellt ist. Der Zweck des zur automatischen Frequenz
regelung dienenden Schaltungsteiles besteht darin, ein
hochfrequentes Zeitsteuersignal zu erzeugen, welches in
der Frequenz mit dem Eintreffen des Horizontal-Synchroni
sierimpuls S h synchronisiert ist, der dem Ausgangsan
schluß 617 von der in Fig. 8 dargestellten Synchronisier
signal-Abtrennschaltung zugeführt wird.
Der zur automatischen Frequenzregelung dienende Schaltungs
teil, der in Fig. 9 dargestellt ist, enthält eine mono
stabile Kippschaltung 703, eine Flipflopschaltung 705,
einen Phasendetektor 706, einen Integrator 707, einen
spannungsgesteuerten Oszillator (VCO) 710, einen Zähler
714, einen Fenstergenerator 716, einen Diskriminator
717 und eine Flipflopschaltung 719. Das monostabile
Kippglied 703 ist mit ihrem Eingangsanschluß an einem
UND-Glied 702 angeschlossen, welches mit einem Eingang
an einem Eingangsanschluß 701 angeschlossen ist, um über
diesen den abgetrennten Horizontal-Synchronisierimpuls S h
aufzunehmen. Mit seinem anderen Eingang ist das betreffende
UND-Glied an dem -Ausgang des monostabilen Kippgliedes
angeschlossen. Der Zweck dieser Verbindung zwischen dem
UND-Glied 702 und dem monostabilen Kippglied 703 besteht
darin, Impulse zu erzeugen, die lediglich auf das Auf
treten der Horizontal-Synchronisierimpulse ausgelöst bzw.
getriggert werden, nicht aber auf das Auftreten von Aus
gleichsimpulsen bzw. Hilfssynchronisierimpulsen. Dies
bedeutet, daß die Verbindung des UND-Gliedes 702 mit dem
monostabilen Kippglied 703 dazu dient, die Ausgleichs
impulse zu beseitigen oder auszuflippen, die in dem ein
treffenden Bildsignal enthalten sind.
Der Ausgang des monostabilen Kippgliedes 703 ist mit
einem monostabilen Kippglied 704 verbunden, dessen Q-Aus
gang seinerseits mit dem Rücksetzeingang R der Flipflop
schaltung 705 verbunden ist. Das monostabile Kippglied 704
vermag ein Impulssignal f H bestimmter Dauer in Synchronismus
mit den empfangenen Horizontal-Synchronisierimpulsen
S h zu erzeugen. Die Flipflopschaltung 705, die auf das
Auftreten eines zu negativen Werten hin sich ändernden
Signalsprungs an ihrem Rücksetzeingang R bzw. an ihrem
Setzeingang S zurückgesetzt bzw. gesetzt wird, ist mit
ihrem Q-Ausgang an dem Eingang a des Phasendetektors 706
angeschlossen.
Der spannungsgesteuerte Oszillator 710, dessen Mitten
frequenz gleich etwa das Zwölffache der Farbhilfsträger
frequenz beträgt, erzeugt einen hochfrequenten Zeit
steuerimpuls 12 f sc, dessen Frequenz durch eine dem
spannungsgesteuerten Oszillator zugeführte Steuer
spannung gesteuert wird. Das Ausgangssignal des
spannungsgesteuerten Oszillators 710 wird einem
Frequenzteiler 712 zugeführt, der dazu dient, die
Frequenz der Zeitsteuerimpulse um einen Faktor von 6
zu teilen. Demgemäß erzeugt der Teiler 712 einen unter
setzten Zeitsteuerimpuls 2 f sc. Der Ausgang diese Teilers
ist mit dem Setzeingang S der Flipflopschaltung 705 ver
bunden. Außerdem ist der Ausgang des Teilers 712 mit dem
Zähler 714 verbunden, in welchem die untersetzten Zeit
steuerimpulse 2 f sc gezählt werden. Ferner ist der Aus
gang des Teilers mit der Synchronisierschaltung 715
verbunden, die dazu dient, einen synchronisierten
Horizontal-Synchronisierimpuls f HS zu erzeugen. Außerdem
sind die untersetzten Zeitsteuerimpulse 2 f sc dem Setz
eingang S der Flipflopschaltung 713 zugeführt, deren
Rücksetzeingang R an einem Ausgang des Zählers 714
angeschlossen ist.
Am Q-Ausgang der Flipflopschaltung 713 wird ein Impuls
signal f b erzeugt, welches dem Eingang b des Phasen
detektors 706 zugeführt wird, in welchem dieses Signal in
der Phase mit dem Impulssignal f a verglichen wird, welches
dem Eingang a des Phasendetektors von der Flipflopschaltung
705 her zugeführt wird. Der Phasendetektor 706 weist
zwei Ausgänge x, y auf. Ein Signal, dessen Impulsbreite
der Phasendifferenz zwischen den Impulsen f a und f b
proportional ist, wird am Ausgang x in dem Fall erzeugt, daß
die Frequenz der Impulse f a höher ist als die Frequenz
der Impulse f b. In entsprechender Weise wird ein Signal,
dessen Impulsbreite proportional der Phasendifferenz
zwischen den Impulsen f a und f b ist, am Ausgang y in dem
Fall erzeugt, daß die Frequenz der Impulse f a niedriger
ist als die Frequenz der Impulse f b. Die Ausgänge x und y
sind mit den Eingängen a bzw. b eines Integrators 707
verbunden, der mit einem Integrationskondensator 708
versehen ist. Der Integrator vermag eine Ausgangs
spannung zu erzeugen, die der Impulsbreite des Signales
proportional ist, welches entweder seinem Eingang a oder
seinem Eingang b zugeführt wird. Dies bedeutet, daß das
Ausgangssignal des Integrators 707 eine Spannung dar
stellt, die proportional der Phasendifferenz zwischen
den Impulsen f a und f b ist.
Eine einstellbare Zeitkonstantenschaltung 709 ist mit
ihrem Eingang am Ausgang des Integrators 707 angeschlossen,
um die von dem Integrator erzeugte Phasendifferenz
spannung aufzunehmen. Die einstellbare Zeitkonstanten
schaltung enthält einen Steuereingang, der an einem
monostabilen Kippglied 722 angeschlossen ist, welches in
der Weise wirkt, daß die Zeitkonstante der einstellbaren
Zeitkonstantenschaltung in dem Fall geändert wird, daß der
spannungsgesteuerte Oszillator 710 in der Frequenz nicht
auf den eintreffenden Horizontal-Synchronisierimpuls S h
synchronisiert ist. Das Ausgangssignal der einstellbaren
Zeitkonstantenschaltung 709 wird dem spannungsgesteuerten
Oszillator 710 als Steuerspannung zugeführt. Dies bedeutet,
daß die von dem Integrator 707 erzeugten Phasendifferenz
spannung über die einstellbare Zeitkonstantenschaltung als
die Steuerspannung abgegeben wird. Es dürfte einzusehen
sein, daß in Abhängigkeit von der Zeitkonstante der ein
stellbaren Zeitkonstantenschaltung die Schwingfrequenz
des spannungsgesteuerten Oszillators 710 sich ändern wird,
wenn sich das von dem Integrator 707 erzeugte Phasen
differenzsignal ändert. Diese Änderung in der Schwing
frequenz des spannungsgesteuerten Oszillators wird jedoch
der Änderung der Phasendifferenzspannung um eine Ver
zögerungszeit nacheilen, die durch die einstellbare
Zeitkonstantenschaltung 709 bestimmt ist. Das Ausgangs
signal (12 f sc) des spannungsgesteuerten Oszillators 710
wird an einem Ausganganschluß 711 abgegeben und in dem
Steuerschaltungsbereich zur automatischen Phasenregelung
des Schreibtaktgenerators ausgenutzt.
Wie zuvor vermag der Zähler 714 die untersetzten Zeit
steuerimpulse 2 f sc zu zählen. Wenn eine bestimmte Anzahl
dieser untersetzten Zeitsteuerimpulse gezählt ist,
erzeugt der Zähler 714 einen Ausgangsimpuls f H, der mit
einer Wiederholungsfrequenz auftritt, die gleich der
erwarteten Horizontal-Synchronisierfrequenz ist. Dieser
Ausgangsimpuls f H wird an den Rücksetzeingang R der
Flipflopschaltung 713 abgegeben. Darüber hinaus wird
die Zählerstellung des Zählers 714, bei der es sich um
eine digitale Zählerstellung, wie beispielsweise um eine
binäre Zählerstellung handelt, parallel dem Fenstergenerator
716 zugeführt. Der Fenstergenerator besteht aus einer
Decodierungschaltung, mit deren Hilfe eine Feststellung
getroffen wird, wenn die Zählerstellung des Zählers 714
innerhalb eines vorher festgelegten Zählerstellungsbe
reiches von beispielsweise A bis B liegt. Von dem Fenster
generator 716 wird ein Fensterimpuls dann erzeugt, wenn
die Zählerstellung des Zählers 714 innerhalb dieses
Bereiches liegt. Das Ausgangssignal des Fenstergenerators
wird dem Diskriminator 717 und darüber hinaus dem Setz
eingang S der Flipflopschaltung 719 zugeführt.
Der Diskriminator 717 vermag festzustellen, wann der in
dem eintreffenden Bildsignal enthaltene Horizontal-
Synchronisierimpuls S h innerhalb des durch den Fenster
generator 716 erzeugten Feststellimpulse auftritt. Wie
einzusehen sein dürfte, stellt der durch den Fenstergenerator
erzeugte Fensterimpuls einen ungefähren Bereich dar,
innerhalb dessen der Horizontal-Synchronisierimpuls
erwartet wird. Wenn der eintreffende Horizontal-Synchroni
sierimpuls tatsächlich innerhalb dieses Bereiches auf
tritt, dann tritt er auch innerhalb des Synchronisier
bereiches des dargestellten Regelteiles zur automatischen
Frequenzregelung auf. Der Diskriminator 717 vermag
somit zu bestimmen, ob der eintreffende Horizontal-
Synchronisierimpuls innerhalb des Synchronisier- oder
Mitziehbereiches des Steuerteiles zur automatischen
Frequenzregelung hineinfällt. Demgemäß ist ein weiterer
Eingang des Diskriminators mit der Synchronisierschaltung
715 verbunden; dieser Eingang vermag den synchroni
sierten oder zeitlich wiederhergestellten Horizontal-
Synchronisierimpuls f HS aufzunehmen. Der Diskriminator
717 weist einen ersten Ausgang auf, der mit OK
bezeichnet ist und von dem ein Binärsignal "1" dann abge
geben wird, wenn der zeitlich wiederhergestellte
Horizontal-Synchronisierimpuls f HS innerhalb des durch
den Fenstergenerator 716 erzeugten Fensterimpulses fällt
bzw. auftritt. Der Diskriminator weist ferner einen
weiteren, mit NG bezeichneten Ausgang auf, von dem ein
Binärsignal "1" dann abgegeben wird, wenn der zeitliche
wiederhergestellte Horizontal-Synchronisierimpuls f HS
außerhalb des Fensterimpulses fällt. Der Ausgang OK
des Diskriminators ist mit einem Eingang eines UND-Gliedes
721 und außerdem mit einem Eingang eines Zählers 720
verbunden. Der Ausgang NG des Diskriminators ist mit
dem jeweiligen Löscheingang C des monostabilen Kipp
gliedes 704, der Flipflopschaltungen 705, 713 und des
Zählers 714 verbunden. Demgemäß werden bei Abgabe eines
Binärsignals "1" vom Ausgang NG des Diskriminators 717
das monostabile Kippglied 704, die Flipflopschaltungen 705
und 713 und der Zähler 714 in ihre Ausgangs- oder Ruhe
zustände zurückgesetzt.
Der Zähler 720 vermag festzustellen, wenn der spannungs
gesteuerte Oszillator 710 auf den eintreffenden Horizontal-
Synchronisierimpuls S h synchronisiert ist. Dieser synchronisierte
Zustand wird dann festgestellt, wenn eine bestimmte
Anzahl der eintreffenden Horizontal-Synchronisierimpulse
innerhalb des durch den Fenstergenerator 716 erzeugten
Fensterimpulses fällt. Demgemäß vermag der Zähler 720
jedes am Ausgang OK des Diskriminators 717 auftretende
Binärsignal "1" zu zählen und ein Zählerausgangssignal
dann zu erzeugen, wenn er eine bestimmte Zählerstellung
erreicht hat. Als numerisches Beispiel sei angenommen,
daß der spannungsgesteuerte Oszillator 710 dann mit dem
eintreffenden Horizontal-Synchronisierimpuls synchronisiert
wird, wenn 15 aufeinanderfolgende Horizontal-
Synchronisierimpulse in den durch den Fenstergenerator
716 erzeugten Fensterimpuls hineinfallen. Demgemäß wird
dann, wenn die Zählerstelllung von 15 somit erreicht ist,
der Zähler 720 in binäres Übertrag-Ausgangssignal "1"
erzeugen. Dieses Übertrag-Ausgangssignal wird einem
weiteren Eingang des UND-Gliedes 721 und außerdem einem
Sperreingang des Zählers zugeführt, um die weitere
Erhöhung der Zählerstellung von 15 in den betreffenden
Zähler zu verhindern. Der Löscheingang C des Zählers 720 ist
mit dem Ausgang NG des Diskriminators 717 verbunden. Dem
gemäß wird der Zähler 720 gelöscht oder in seine Aus
gangszählerstellung, von beispielsweise Null jeweils dann
zurückgesetzt, wenn ein eintreffender Horizontal-Synchro
nisierimpuls S h außerhalb des durch den Fenstergenerator
716 erzeugten Fensterimpulses fällt bzw. auftritt. Nach
dem der Zähler 720 zurückgesetzt ist, müssen selbstver
ständlich weitere 15 aufeinanderfolgende Horizontal-
Synchronisierimpulse innerhalb des Fensterimpulses auf
treten, bevor festgestellt werden kann, daß der spannungs
gesteuerte Oszillator 710 mit den eintreffenden Horizontal-
Synchronisierimpulsen synchronisiert ist.
Der Ausgang des UND-Gliedes 721 ist mit einem nachtrigger
baren monostabilen Kippglied 722 verbunden. Das nach
triggerbare monostabile Kippglied ist mit der einstell
baren Zeitkonstantenschaltung 709 verbunden; es vermag
die Zeitkonstante dieser Schaltung in dem Fall herabzu
setzen, daß der spannungsgesteuerte Oszillator 710 nicht
mit den eintreffenden Horizontal-Synchronisierimpulsen
synchronisiert ist. Wenn das monostabile Kippglied in
seinen instabilen Zustand getriggert ist, ist demgemäß
die durch die einstellbare Zeitkonstantenschaltung 709
bereitgestellte Zeitkonstante relativ hoch. Dies
bedeutet, daß dann, wenn der spannungsgesteuerte Oszillator
mit den eintreffenden Horizontal-Synchronisierimpulsen
synchronisiert ist, mehr als eine bloße Störung durch
Ein- und Ausschwingen erforderlich ist, um diese synchroni
sierte Beziehung zu unterbrechen. Nachdem der spannungsge
steuerte Oszillator 710 jedoch "außer Synchronisierung
fällt", kehrt das monostabile Kippglied 722 in seinen
stabilen Zustand zurück, wodurch die Zeitkonstante der
einstellbaren Zeitkonstantenschaltung 709 derart herab
gesetzt wird, daß eine Beschleunigung bezüglich der
Einrastzeit für den spannungsgesteuerten Oszillator erfolgt.
Dies bedeutet, daß der spannungsgesteuerte Oszillator 710
Änderungen im Ausgangssignal des Integrators 707 schneller
folgt.
Der dargestellte Regelschaltungsteil zur automatischen
Frequenzregelung enthält ferner ein monostabiles Kipp
glied 718, welches am Ausgang der Synchronisierschaltung
715 angeschlossen ist. Dieses monostabile Kippglied
ist seinerseits am Löscheingang C der Flipflopschaltung
719 angeschlossen. Der Q-Ausgang der Flipflop
schaltung 719 ist an einem Sperreingang des Zählers 714
angeschlossen. Die Kombination des monostabilen Kipp
gliedes 718 und der Flipflopschaltung 719 wirkt in der
Weise, daß der Zähler 714 an der Fortsetzung seines Zähl
betriebes in dem Fall gehindert ist, daß die Flipflop
schaltung 719 gesetzt ist. Der Setzeingang dieser Flip
flopschaltung ist am Ausgang des Fenstergenerators 716
angeschlossen, wodurch die Flipflopschaltung in dem Fall
gesetzt werden kann, daß der Fensterimpuls einen Signal
sprung zu einem negativen Signalwert hin ausführt. Das
monostabile Kippglied 718 kann auf das Auftreten eines
Impulssprunges zu einem negativen Pegel in dem
synchronisierten Horizontal-Synchronisierimpuls f HS hin
in seinen quasi-stabilen Zustand getriggert werden. Bei
dieser Triggerung wird die Flipflopschaltung 719
gelöscht und darüber hinaus daran gehindert, auf einen
negativen Signalsprung zu reagieren, der dem Setzein
gang S dieser Flipflopschaltung zugeführt wird, während
dessen sich das monostabile Kippglied in seinem quasi-
stabilen Zustand befindert.
Der Regelschaltungsteil zur automatischen Frequenz
regelung weist ferner einen 4-Bit-Zähler 732, mono
stabile Kippglieder 724 und 725 und ein ODER-Glied 726
auf. Alle diese Schaltungselemente vermögen ein Spezial-
Ausgangssignal dann zu erzeugen, wenn das Bildbandgerät
in einem seiner Spezial-Wiedergabebetriebsarten betrieben
wird. Der Zähler 723 ist ein Vorwärts/Rückwärts-Zähler,
dessen Vorwärtszählereingang an dem Q-Ausgang der
Flipflopschaltung 713 angeschlossen ist, um Impulse f b
zu zählen. Mit einem Rückwärtszählereingang ist der
betreffende Zähler an einem Eingangsanschluß 727 ange
schlossen, um von diesem Anschluß einen Bezugs-Horizontal-
Synchronisierimpuls aufzunehmen, der von dem Synchroni
siersignalgenerator 66 (Fig. 1) abgegeben wird.
Der Zähler 723 weist ferner einen Löscheingang C auf,
der an einem Eingangsanschluß 729 angeschlossen ist, um
ein Löschsignal aufzunehmen, welches durch ein Takt
signal relativ niedriger Frequenz gebildet ist. Dem Ein
gangsanschluß 729 kann beispielsweise ein Taktimpuls
alle 0,5 Sekunden zugeführt werden.
Der Zähler 723 weist ferner einen Ausgangsanschluß für
einen positiven Übertrag auf. Dieser Ausgangsanschluß
ist mit dem monostabilen Kippglied 724 verbunden. Ferner
weist der Zähler 723 einen Ausgangsanschluß für einen
negativen Übertag auf. Dieser Ausgangsanschluß ist mit
dem monostabilen Kippglied 725 verbunden. Diese mono
stabilen Kippglieder sind nachtriggerbar; sie sind
beide mit den entsprechenden Eingängen des ODER-Gliedes
726 verbunden. In dem Fall, daß eines dieser mono
stabilen Kippglieder getriggert ist, wird ein Binär
signal "1" von dem ODER-Glied 726 an dem Ausgangsan
schluß 728 als Spezial-Wiedergabesignal abgegeben. Da
der Zähler 723 ein 4-Bit-Zähler ist, erreicht er eine
maximale Zählerschaltung von 16. Wenn die Zählerstellung
des Zählers 723 diese Zählerstellung in einer positiven
Richtung überschreitet, d. h. wenn 16 Impulse f b für jeden
Bezugs-Horizontal-Synchronisierimpuls zugeführt werden,
dann wird das monostabile Kippglied 724 getriggert. Wenn
demgegenüber eine negative Zählung von 16 durch den
Zähler 723 erreicht ist, beispielsweise dann wenn 16 oder
mehr Bezugs-Horizontal-Synchronisierimpulse für jeden
Impuls f b zugeführt sind, dann wird das monostabile
Kippglied 725 getriggert.
Nunmehr sei die Arbeitsweise des in Fig. 9 dargestellten
Regelschaltungsteiles zur automatischen Frequenzregelung
unter Bezugnahme auf die in Fig. 10 bis 13 dargestellten
Signale erläutert. Die Horizontal-Synchronisierimpulse S h,
die aus dem eintreffenden Bildsignal mittels der Synchroni
siersignal-Abtrennschaltung 72 abgetrennt worden sind,
werden dem Eingangsanschluß 701 zugeführt. Diese Horizontal-
Synchronisierimpulse sind in Fig. 10A dargestellt.
Wie ferner in dieser Figur gezeigt, können Ausgleichs
impulse beispielsweise während des Vertikal-Abtast
intervalles des Bildsignales vorhanden sein. Bei jedem
negativen Impulssprung eines Horizontal-Synchronisier
impulses gibt das UND-Glied 702 ein Binärsignal "0" an
das monostabile Kippglied 703 ab. Wenn dieses Binärsignal
"0" erzeugt wird, d. h. bei dem negativen Impulssprung
am Ausgang des UND-Gliedes 702, wird das monostabile Kipp
glied 703 getriggert, um von seinem -Ausgang ein Aus
gangssignal mit dem aus Fig.7657 00070 552 001000280000000200012000285919754600040 0002002917449 00004 97538L< 10B ersichtlichen Verlauf
abzugeben. Das monostabile Kippglied 703 verbleibt in
seinem instabilen Zustand während einer Dauer, die
größer ist als die Hälfte eines Zeilenintervalls, wie
dies dargestellt ist. Sodann kehrt das monostabile
Kippglied in seinen stabilen Zustand zurück, was durch
den relativ hohen Ausgangssignalpegel in Fig. 10B dar
gestellt ist, woraufhin auf den nächsten negativen
Impulssprung im eintreffenden Horizontal-Synchronisier
impuls gewartet wird. Da die Zeitkonstante des mono
stabilen Kippgliedes größer ist als die Hälfte eines
Zeilenintervalls, dürfte ersichtlich sein, daß das mono
stabile Kippglied 703 auf die eintreffenden Ausgleichs
impulse nicht anspricht. Demgemäß dient das monostabile
Kippglied dazu, die Auswirkung der Ausgleichsimpulse in
bzw. aus den eintreffenden Synchronisiersignalen zu
beseitigen.
Das am -Ausgang des monostabilen Kippgliedes 703 auf
tretende Ausgangssignal, wie es in Fig. 10B veranschaulicht
ist, wird gemäß Fig. 11A wiedergegeben. Der negative
Signalsprung dieses am -Ausgang auftretenden Aus
gangssignal triggert das monostabile Kippglied 704 unter
Erzeugung eines Impulses, f H, wie dies in Fig. 11B veran
schaulicht ist. Es dürfte einzusehen sein, daß der
Impuls f H eine Wiederholungsrate besitzt, die gleich der
Horizontal-Synchronisiersignalrate ist. Der betreffende
Impuls weist einen positiven Impulssprung auf, der in
zeitlicher Koinzidenz mit dem negativen Impulssprung in
dem eintreffenden Horizontal-Synchronisierimpuls auftritt.
Der negative Impulssprung des Impulses f H bewirkt das
Zurücksetzen der Flipflopschaltung 705 unter Erzeugung
des negativen Impulses f a, wie dies in Fig. 11G veran
schaulicht ist. Somit wird ein Impuls f a zu einem
bestimmten Zeitpunkt (das ist die Dauer des Impulses f H) auf
treten, und zwar auf das Auftreten eines eintreffenden
Horizontal-Synchronisierimpulses s H hin. Der Impuls f a
wird dem Eingang a des Phasendetektors 706 zugeführt;
er kennzeichnet den Zeitpunkt des Auftretens eines
eintreffenden Horizontal-Synchronisierimpulses.
Der spannungsgesteuerte Oszillator 710 gibt Zeitsteuer
impulse 12 f sc an den Frequenzteiler 712 ab, der unter
setzte Zeitsteuerimpulse 2 f sc abgibt, wie dies in Fig. 11C
veranschaulicht ist. Diese untersetzten Zeitsteuerimpulse
werden durch den Zähler 714 gezählt, und darüber hinaus
werden sie von der Synchronisierschaltung 715 dazu heran
gezogen, einen synchronisierten Horizontal-Synchronisier
impuls f HS zu erzeugen, wie dies in Fig. 11D veranschaulicht
ist. Der synchronisierte Horizontal-Synchronisier
impuls f HS wird in Abhängigkeit von dem ersten negativen
Impulssprung in den untersetzten Zeitsteuerimpulsen 2 f sc
erzeugt, die auf das Auftreten des Horizontal-Synchroni
sierimpulses S h hin folgen. Der betreffende Impuls
erstreckt sich über eine Dauer, die gleich einem vollständigen
Zyklus bzw. einer vollständigen Periode des unter
setzten Zeitsteuerimpulses ist.
Der Zähler 714 zählt die untersetzten bzw. unterteilten
Zeitsteuerimpulse 2 f sc, bis eine bestimmte Zählerstellung
erreicht ist. Wenn diese bestimmte Zählerstellung erreicht
ist, erzeugt der Fenstergenerator 716 ein Ausgangssignal,
d. h. den Fensterimpuls, wie dies in Fig. 11E veranschaulicht
ist. Dieses Ausgangssignal ist so lange vorhanden,
bis der Zähler 714 eine weitere bestimmte höhere Zähler
stellung erreicht. Zu diesem Zeitpunkt hört die Erzeugung
des Fensterimpulses von dem Fenstergenerator 716 auf, wie
dies in Fig. 11E veranschaulicht ist. Es dürfte einzusehen
sein, daß der Fensterimpuls während einer Anzahl von Perioden
der untersetzten bzw. unterteilten Zeitsteuerimpulse 2 f sc
vorhanden ist und normalerweise mit einer Frequenz wieder
kehrt, die gleich der Horizontal-Synchronisierfrequenz ist.
Dieser Fensterimpuls wird dem Diskriminator 717 zugeführt,
um diesen Diskriminator zu veranlassen, den Horizontal-
Synchronisierimpuls f HS zu ermitteln.
Gemäß dem hier beschriebenen Ausführungsbeispiel ist
angenommen, daß der eintreffende Horizontal-Synchroni
sierimpuls S h in den Mitnahmebereich des dargestellten
Regelschaltungsteiles zur automatischen Frequenzregelung
hineinfällt. Demgemäß wird der synchronisierte Horizontal-
Synchronisierimpuls f HS während der Dauer des Fenster
impulses erzeugt. Dies ist in Fig. 11D und 11E veran
schaulicht. Der Detektor 717 stellt das Auftreten des
synchronisierten Horizontal-Synchronisierimpulses f HS
während der Dauer des Fensterimpulses fest, um ein Aus
gangssignal, beispielsweise ein Binärsignal "1" an seinem
Ausgang OK zu erzeugen. Dies bedeutet, daß ein Binärsignal
"0" an dem Ausgang NG des Diskriminators erzeugt und
dem jeweiligen Löscheingang C des monostabilen Kippgliedes
704, der Flipflopschaltung 705 und 713 und des
Zählers 714 zugeführt wird, was allerdings keine Auswirkung
hat.
Zu einem bestimmten Zeitpunkt auf die Beendigung des
Fensterimpulses hin ist die Zählerstellung des Zählers 714
auf eine noch weitere bestimmte Zählerstellung erhöht, was
zur Abgabe eines Ausgangssignals f h führt, der dem Rück
setzeingang der Flipflopschaltung 713 zugeführt wird.
Infolgedessen wird diese Flipflopschaltung zurückgesetzt,
wodurch ein Impuls f b mit negativem Pegel dem Eingang b
des Phasendetektors 706 zugeführt wird, wie dies aus
Fig. 11F ersichtlich ist. Bei dem dargestellten Aus
führungsbeispiel ist angenommen, daß der Zähler 714 seine
bestimmte Zählerstellung unter Erzeugung eines Impulses f h
vor der Beendigung des Impulses f H von der monostabilen
Kippschaltung 704 her erreicht. Demgemäß eilt der Impuls f b,
wie dies aus Fig. 11F und 11G ersichtlich ist, dem
Impuls f a um einen gewissen Betrag voraus. In Abhängigkeit
davon, ob die Frequenz der Impulse f a höher ist oder
niedriger ist als die Frequenz der Impulse f b, wird ein
Ausgangsimpuls mit einer der Phasendifferenz zwischen den
Impulsen f a und f b proportionalen Dauer entweder vom
Ausgang x oder vom Ausgang y des Phasendetektors 706
abgegeben, wie dies in Fig. 11H veranschaulicht ist.
Diese Impulsdauer wird durch den Integrator 707 inte
griert, wie dies in Fig. 11I veranschaulicht ist. Die
integrierte Spannung, die eine Fehlerspannung in bezug
auf die Phasendifferenz zwischen den Zeitsteuerimpulsen
12 f sc und dem eintreffenden Horizontal-Synchronisier
impuls S h darstellt, wird über die einstellbare Zeit
steuerschaltung 709 an den spannungsgesteuerten Oszillator
710 abgegeben. Diese Steuerspannung stellt die
Frequenz des spannungsgesteuerten Oszillators in einer
Richtung ein, wodurch die Phasendifferenz zwischen den
Impulsen f a und f b aufgehoben wird.
Mit dem nächsten negativen Impulssprung in den unter
setzten bzw. unterteilten Zeitsteuerimpulsen 2 f sc auf das
Zurücksetzen der Flipflopschaltung 705 und 713 hin werden
diese Flipflopschaltungen gesetzt, wie dies aus
Fig. 11G bzw. 11F ersichtlich ist. Der zur automatischen
Frequenzregelung dienende Regelschaltungsteil ist somit
für einen anschließenden Vergleich der Zeitsteuersignale
des spannungsgesteuerten Oszillators 710 mit dem
eintreffenden Horizontal-Synchronisierimpuls vorbereitet.
Wenn der nächste Horizontal-Synchronisierimpuls S H in
den Mitnahmebereich des dargestellten Regelschaltungs
teiles zur automatischen Frequenzregelung hineinfällt,
d. h. dann, wenn der nächste Horizontal-Synchronisier
impuls während der Dauer des Fensterimpulses auftritt,
wird ein weiteres Binärsignal "1" am Ausgang OK des
Diskriminators 717 erzeugt.
Jedes am Ausgang OK des Diskriminators 717 erzeugte
Binärsignal "1" wird durch den Zähler 720 gezählt. Wenn
eine Zählerstellung von beispielsweise 15 durch den
Zähler erreicht ist, wird ein Binäres "1"-Übertragungsaus
gangssignal abgegeben, wodurch das UND-Glied 721 das am
Ausgang OK des Diskriminators 721 abgegebene Binär
signal "1" zu dem monostabilen Kippglied 722 hin über
trägt. Zur gleichen Zeit wird durch dieses Übertrags
ausgangssignal der Zähler 720 an einer weiteren
Erhöhung seiner Zählerstellung gehindert. Das UND-Glied 721
wird nunmehr gespeist bzw. angesteuert, um das monostabile
Kippglied 722 zu triggern. Das monostabile Kippglied
bewirkt dann, wenn es sich in seinem getriggerten oder
quasi-stabilen Zustand befindet, eine Erhöhung der
Zeitkonstante der einstellbaren Zeitkonstantenschaltung
709. Dies bedeutet, daß Übergangs-Änderungen in der
von dem Integrator 707 erzeugten Fehlerspannung nicht
durch die Zeitkonstantenschaltung hindurchgelangen werden
und daher nicht den Synchronisierzustand des
spannungsgesteuerten Oszillators 710 zerstören werden.
Das monostabile Kippglied 722 ist nachtriggerbar; es
besitzt eine Zeitkonstante von 150 H. Dies bedeutet,
daß dann, wenn mit Rücksicht auf einen abrupten Zeit
basisfehler ein eintreffender Horizontal-Synchronisier
impuls S h nicht während des erzeugten Fensterimpulses
auftritt, am Ausgang NG des Diskriminators 717 ein Binär
signal "1" auftritt, und daß darüber hinaus der Zähler 720
gelöscht wird. Die Zeitkonstante der einstellbaren Zeit
konstantenschaltung 709 verbleibt dennoch bei ihrem
relativ hohen Wert während einer Dauer von 150 Zeilen
intervallen. Demgemäß wird der zur automatischen Frequenz
regelung dienende Regelschaltungsteil mit 150 Zeilen
intervallen versorgt, um währenddessen den spannungsge
steuerten Oszillator 710 mit den eintreffenden Horizontal-
Synchronisierimpulsen zu synchronisieren. Dies bedeutet,
daß während dieser 150 Zeilenintervallen 15 aufeinander
folgende Horizontal-Synchronisierimpulse während 15 Fenster
impulsen auftreten müssen, um das monostabile Kippglied
nachzutriggern. Wenn eine Re- bzw. Nachsynchronisation
während dieser 150 Zeilenintervalle nicht erreicht werden
kann, wird die Zeitkonstante der einstellbaren Zeit
konstantenschaltung 709 herabgesetzt, um dem spannungs
gesteuerten Oszillator 710 zu ermöglichen, den schnellen
Änderungen in der von dem Integrator 707 erzeugten
Fehlerspannung zu folgen.
Es sei angenommen, daß der eintreffende Horizontal-
Synchronisierimpuls S h vor dem Fensterimpuls auftritt,
wobei der Impuls f H (Fig. 12B) - der auf das Auftreten
des eintreffenden Horizontal-Synchronisierimpulses hin
ausgelöst wird - dem erwarteten Fensterimpuls vorangehen
mag, wie dies in Fig. 12E durch eine gestrichelte Linie
angedeutet ist. Mit dem ersten auftretenden negativen
Impulssprung in den untersetzten Zeitsteuerimpulsen 2 f sc
auf den Impuls f H hin erzeugt die Synchronisierschaltung
715 den synchronisierten Horizontal-Synchronisier
impuls f HS, wie dies in Fig. 12D veranschaulicht ist.
Dieser synchronisierte Horizontal-Synchronisierimpuls
wird durch den Diskriminator 717 als Impuls ermittelt,
der vor dem Auftreten des erwarteten Fensterimpulses
auftritt. Daraufhin gibt der Diskriminator einen binären
"1"-Ausgangsimpuls an seinen Ausgang NG ab, wie dies in
Fig. 12F veranschaulicht ist. Dieser Ausgangsimpuls des
Diskriminators 717 löscht das monostabile Kippglied 704,
wie dies durch den negativen Sprung in dem Impuls f H in
Fig. 12B veranschaulicht ist. Außerdem wird dadurch die
Flipflopschaltung 705 gelöscht, was dazu führt, daß diese
Flipflopschaltung zurückgesetzt wird. Dadurch wird ein
Impuls f a erzeugt, wie dies in Fig. 12G veranschaulicht
ist. Darüber hinaus bewirkt der von dem Diskriminator 717
erzeugte NG-Impuls das Löschen der Flipflopschaltung 713,
wodurch ein Impuls f b (Fig. 12H) erzeugt wird. Außerdem
wird der Zähler 714 gelöscht, wodurch dessen Zähler
stellung auf einen Ausgangswert zurückgestellt wird.
Da die Flipflopschaltungen 705 und 713 weitgehend gleich
zeitig gelöscht werden, werden die Impulse f a und f b zur
gleichen Zeit ausgelöst. Demgemäß ermittelt der Phasen
detektor 706 keine Phasendifferenz zwischen den Impulsen
f a und f b. Der Integrator 707 ändert den Wert des
dadurch erzeugten integrierten Fehlersignales nicht.
Demgemäß wird die Frequenz des spannungsgesteuerten
Oszillators 710 nicht gestört. Dies ist eine bevorzugte
Eigenschaft, da bei dem vorliegenden Ausführungsbeispiel
der eintreffende Horizontal-Synchronisierimpuls dem
Fensterimpuls vorangeht und damit außerhalb des Mit
nahmebereiches des zur automatischen Frequenzregelung
dienenden Regelschaltungsteiles liegt.
Die Flipflopschaltung 705 und 713 bleiben während der
Dauer des NG-Impulses gelöscht oder zurückgesetzt
(Fig. 12F). Nach Beendigung dieses NG-Impulses werden
die Flipflopschaltungen 705 und 713 in ihre Setzzustände
zurückgeführt, und zwar auf das Auftreten des ersten
negativen Impulssprunges in den untersetzten Zeitsteuer
impulsen 2 f sc hin, wie dies in Fig. 12G und 12H veran
schaulicht ist.
Wenn der eintreffende Horizontal-Synchronisierimpuls S h
zu einem auf den Fensterimpuls folgenden Zeitpunkt
auftritt, wie dies durch den Signalverlauf gemäß Fig. 13
veranschaulicht ist, dann wird der synchronierte
Horizontal-Synchronisierimpuls f HS (Fig. 13D) an den
Diskriminator 717 im Anschluß an die Beendigung des
Fensterimpulses (Fig. 13E) abgegeben. Auch hier erzeugt
der Diskriminator 717 den NG-Impuls (Fig. 13G), der das
monostabile Kippglied 704 löscht sowie den Impuls f H
beendet (Fig. 13B) und außerdem die Flipflopschaltungen 705
und 713 unter Auslösung der Impulse f a und f b löscht
(Fig. 13H und 13I). Darüber hinaus löscht der durch den
Diskriminator 717 erzeugte NG-Impuls den Zähler 714, der
in eine Ausgangszählerstellung gelangt. Am Ende des
NG-Impulses sind die Flipflopschaltungen 705 und 713 in
den Stand versetzt, auf den nächsten negativen Impuls
sprung in dem untersetzten Zeitsteuerimpuls 2 f sc anzu
sprechen, um dadurch gesetzt zu werden, wie dies aus
Fig. 13H und 13I hervorgeht. Da die Impulse f a und f b
durch den NG-Impuls in zeitlicher Koinzidenz erzeugt
werden ermittelt der Phasendetektor 706 keinerlei Phasen
differenz zwischen den betreffenden Impulsen, und der
Integrator 707 ändert das dadurch an den spannungsge
steuerten Oszillator 710 abgegebene integrierte Fehler
signal nicht.
Wenn der Fensterimpuls vor dem Auftreten des eintreffenden
Horizontal-Synchronisierimpulses S h erzeugt wird,
wird vorzugsweise eine weitere Erhöhung der Zählerstellung
des Zählers 714 verhindert, bis der betreffende Zähler
durch den NG-Impuls gelöscht werden kann. Dadurch ist
verhindert, daß der Impuls f h von dem Zähler 714 erzeugt
wird; dieser Impuls könnte die Flipflopschaltung 713 vor
deren Löschen durch den NG-Impuls zurücksetzen. Es dürfte
einzusehen sein, daß es dann, wenn der Impuls f h gesperrt
ist, für den Impuls f b nicht möglich wäre, mit einer
Phasenvoreilung vor dem Impuls f a aufzutreten. Auf diese
Weise ist das Auftreten einer falschen Phasendifferenz
in den dem Phasendetektor 706 zugeführten Impulsen f a
und f b vermieden. Zu diesem Zweck wird der negative Impuls
sprung in dem Fensterimpuls der Flipflopschaltung 719 zum
Setzen zugeführt, wie dies in Fig. 13F veranschaulicht ist.
Ist die Flipflopschaltung 719 gesetzt, so hindert sie den
Zähler 714 daran, seine Zählerstellung weiter zu erhöhen.
Wenn der synchronisierte Horizontal-Synchronisierpuls f HS
ausgelöst ist, wird das monostabile Kippglied 718
getriggert, umd die Flipflopschaltung 719 zu löschen oder
zurückzusetzen, wie dies aus Fig. 13F hervorgeht. Dabei
dürfte ersichtlich sein, daß zu diesem Zeitpunkt, zu dem
die Flipflopschaltung 719 gelöscht wird, der NG-Impuls
von dem Diskriminator 717 erzeugt wird, um den
Zähler 714 zu löschen.
Demgemäß wird die Frequenz des spannungsgesteuerten
Oszillators 710 in dem Fall nicht gestört, daß der ein
treffende Horizontal-Synchronisierimpuls S h zu irgend
einem Zeitpunkt außerhalb des Fensterimpulses auftritt,
der von dem Fenstergenerator 716 erzeugt wird, d. h.
außerhalb des Mitnahmebereiches des zur automatischen
Frequenzregelung dienenden Regelschaltungsteiles.
Obwohl die Flipflopschaltung 719 wirksam ist, um den
Zähler 714 auf das Auftreten des negativen Impulssprunges
in dem Fensterimpuls hin zu sperren, wenn der eintreffende
Horizontal-Synchronisierimpuls S h zu irgendeinem
Zeitpunkt im Anschluß an den Fensterimpuls auftritt,
wird diese Flipflopschaltung in dem Fall nicht derart
getriggert, daß der Horizontal-Synchronisierimpuls
während der Dauer des Fensterimpulses auftritt. Im Hin
blick auf Fig. 11D sei angemerkt, daß dann, wenn der
synchronisierte Horizontal-Synchronisierimpuls f HS
erzeugt wird, das monostabile Kippglied 718 getriggert
wird. Dieses monostabile Kippglied besitzt eine Zeit
konstante, die größer ist als die Dauer des Fenster
impulses. Demgemäß wird sogar dann, wenn der synchroni
sierte Horizontale-Synchronisierimpuls f HS etwa zur
gleichen Zeit erzeugt wird, zu dem der Fensterimpuls
erzeugt wird, das monostabile Kippglied 718 dennoch die
Flipflopschaltung 719 in deren gelöschten Zustand halten,
und zwar auch dann, wenn der Fensterimpuls beendet ist,
wie dies aus Fig. 11E ersichtlich ist. Dadurch ist die
Flipflopschaltung daran gehindert, auf das Auftreten des
negativen Impulssprungs in dem Fensterimpuls hin gesetzt
zu werden. Demgemäß ist die Flipflopschaltung 719 daran
gehindert, dem Zähler 714 ein Sperrsignal dann zuzuführen,
wenn der eintreffende Horizontal-Synchronisierimpuls S h
während der Dauer des Fensterimpulses auftritt.
Es dürfte einzusehen sein, daß dann, wenn der
eintreffende Horizontal-Synchronisierimpuls vor dem
erwarteten Fensterimpuls auftritt, wie dies in Fig. 12A
bis 12H veranschaulicht ist, keine Notwendigkeit dafür
besteht, die Flipflopschaltung 719 am Setzen auf das
Auftreten des negativen Impulssprunges in dem Fenster
impuls hin zu hindern. Der Grund hierfür liegt darin,
daß der Diskriminator 717 den NG-Impuls zum Löschen des
Zählers 714 abgibt, bevor der Zähler genügend Zeit zur
Verfügung gehabt hatte, um die bestimmte Zählerstellung
zu erreichen, die den Fensterimpuls auslöst. Da der
Zähler gelöscht ist, wird der Fensterimpuls überhaupt
nicht erzeugt.
Damit dürfte ersichtlich sein, daß dann, wenn der
spannungsgesteuerte Oszillator 710 weitgehend synchronisiert
ist auf den eintreffenden Horizontal-Synchronisier
impuls S h, d. h. dann, wenn dieser Horizontal-Synchroni
sierimpuls während der Dauer des Fensterimpulses auf
tritt, von dem Diskriminator 717 ein OK-Impuls erzeugt
wird. Nachdem eine bestimmte Anzahl von OK-Impulsen
erzeugt ist, wie beispielsweise 15 OK-Impulse, setzt der
Zähler 720 das UND-Glied 721 in den Stand, den OK-Impuls
zu dem monostabilen Kippglied 722 hin zu tasten bzw. hin
zuleiten, woraufhin die Zeitkonstante der einstellbaren
Zeitkonstantenschaltung 709 vergrößert wird. Dadurch ist
verhindert, daß der synchronisierte spannungsgesteuerte
Oszillator die Synchronisation auf das Auftreten von
Ein- und Ausschwingstörungen verliert, wie auf das Auf
treten eines Aussetzers, einer Sicherheitsbandstörung
und dgl. Dies bedeutet, daß es relativ gesehen schwieriger
ist für den spannungsgesteuerten Oszillator 710 in
einen unsynchronisierten Zustand zu gelangen, nachdem
dieser synchronisierte Zustand erreicht ist.
Die von dem spannungsgesteuerten Oszillator 710 erzeugten
und an dem Ausgangsanschluß 711 der zur automatischen
Frequenzregelung dienenden Regelschaltung gegebenen
synchronisierten Zeitsteuerimpulse 12 f sc werden dem
einen Eingangsanschluß 801 des zur automatischen Phasen
regelung dienenden Regelschaltungsteile 63 B dargestellt,
der in Fig. 14 veranschaulicht ist. Der zur automatischen
Phasenregelung dienende Regelschaltungsteil enthält einen
Frequenzteiler 802, einen Phasenmodulator 803, einen
weiteren Frequenzteiler 807, einen Impulsformer 805,
eine Triggerschaltung 806, einen Tastimpulsgenerator 814,
UND-Glied 815 und 816 und einen Phasenvergleicher 817.
Der Frequenzteiler 802 ist an dem Eingangsanschluß 801
angeschlossen; er vermag die Frequenz der Zeitsteuer
impulse 12 f c um einen Faktor von vier zu untersetzen.
Der Ausgang des Teilers 802 ist mit dem Phasenmodulator
803 verbunden, der auf das Auftreten eines ihm zuge
führten Steuersignales, wie einer Steuerspannung, die
Phase der untersetzten Zeitsteuerimpulse 3 f sc moduliert.
Der Ausgang des Phasenmodulators 803 ist mit dem Frequenz
teiler 807 verbunden, der die Frequenz der phasenmodulierten
Zeitsteuerimpulse um einen Faktor von 3 zu untersetzen
imstande ist. Der Ausgang des Teilers 807 ist mit einer
Impulsformerschaltung 809 verbunden, die dazu dient, die
Impulse f sc zu formen. Außerdem ist der Ausgang des
Teilers 807 mit dem UND-Glied 816 verbunden.
Die Impulsformerschaltung 805 ist an einem Eingangsan
schluß 804 angeschlossen; sie mag das Burstsignal S B
aufzunehmen, welches aus dem eintreffenden Bildsignal
mittels der Synchronisiersignal-Abtrennschaltung 72
(Fig. 1) abgetrennt ist, und einen Triggerimpuls T B auf
die Aufnahme des Burstsignales hin zu erzeugen. Der Aus
gang der Impulsformerschaltung 805 ist mit der Trigger
schaltung 806 verbunden, die auf das Auftreten des
Triggerimpulses T B hin das empfangene Burstsignal durch
läßt. Der Ausgang der Triggerschaltung ist mit dem
Tastimpulsgenerator 814 verbunden, und ferner ist der
Ausgang der betreffenden Triggerschaltung mit einem
Eingang des UND-Gliedes 815 verbunden. Darüber hinaus
ist der Ausgang der Triggerschaltung auch mit einem
Impulsgenerator 812 verbunden, der mit einem Eingang
an dem Eingangsanschluß 801 angeschlossen ist, um von
diesem die Zeitsteuerimpulse 12 f sc aufzunehmen. Der
betreffende Impulsgenerator vermag einen Rücksetzimpuls
P R mit einer Dauer, die gleich der Dauer eines
Zeitsteuerimpulses ist, auf das Auftreten eines Burst
impulses hin zu erzeugen, der durch die Triggerschaltung
806 hindurchgelangt. Der Impulsgenerator 812 ist
mit seinem Ausgang an den Frequenzteilern 802 und 807
gemeinsam angeschlossen, um diese Frequenzteiler zurück
zusetzen.
Der Tastimpulsgenerator 814 kann ein monostabiles Kipp
glied enthalten; er vermag einen Tastimpuls bestimmter
Dauer auf die Beendigung einer Periode der von der Trigger
schaltung 806 her zugeführten Burstimpulse hin zu erzeugen.
Der Ausgang des Tastimpulsgenerators ist gemeinsam
mit den UND-Gliedern 815 und 816 verbunden; diese Ver
bindung dient dazu, die betreffenden UND-Glieder derart
anzusteuern, daß die von der Triggerschaltung 806 und
von dem Frequenzteiler 807 zugeführten entsprechenden
Signale weitergeleitet bzw. getastet werden. Die UND-Glieder
815 und 816 leiten Impulssignale zu dem Phasenver
gleicher 817 hin, der die Phasendifferenz zwischen diesen
getasteten Impulsen zu bestimmen vermag. Dabei wird ein
Impulssignal E Φ mit einer durch die Phasendifferenz
zwischen den dem Phasenvergleicher zugeführten Impulsen
festgelegten Impulsbreite erzeugt, wobei dieses Impuls
breitensignal mittels eines Integrationskondensators 818
integriert wird. Das Ausgangssignal des Kondensators 818
wird als Phasenmodulationsspannung V Φ dem Phasenmodu
lator 803 zugeführt.
Der Ausgang des UND-Gliedes 815 ist ferner mit dem
Setzeingang S einer Flipflopschaltung 824 verbunden.
Diese Flipflopschaltung ist mit ihrem Rücksetzein
gang R an einem Eingangsanschluß 823 angeschlossen,
um über diesen ein Speicherfreigabesignal aufzunehmen,
welches von der Steuereinheit 67 (Fig. 1) erzeugt wird.
Wenn diese Flipflopschaltung ihren Rücksetzzustand ein
nimmt, tritt am -Ausgang dieser Flipflopschaltung ein
Signal auf, welches einem Ausgangsanschluß 825 als
-Signal zugeführt wird. Wie weiter unten noch
erläutert werden wird, ist das -Signal kennzeichnend
dafür, daß eine automatische Phasenregeloperation nicht
erreicht werden kann, was bedeutet, daß die untersetzten
Zeitsteuerimpulse 3 f sc in der Phase nicht auf das
eintreffende Burstsignal synchronisiert werden können.
Die Arbeitsweise des soweit beschriebenen, zur automa
tischen Phasenregelung dienenden Regelschaltungsteiles
wird nunmehr unter Bezugnahme auf die in Fig. 15A bis
15K dargestellten Signalverläufe erläutert. Die von dem
spannungsgesteuerten Oszillator 710 (Fig. 9) erzeugten
Zeitsteuerimpuls 12 f sc werden dem Eingangsanschluß 801
zugeführt, und durch den Frequenzteiler 802 werden sie
untersetzt. Sodann erfolgt eine Phasenmodulation durch
den Phasenmodulator 803, und ferner erfolgt eine Frequenz
untersetzung durch den Frequenzteiler 807. Dadurch werden
in der Frequenz untersetzte phasenmodulierte Impulse f sc
mit einer Frequenz erzeugt, die gleich der Frequenz des
eintreffenden Burstsignales ist (d. h. 3,58 MHz).
Das eintreffende Burstsignal S B, welches aus dem ein
treffenden Bildsignal mittels der Synchronisiersignal-
Abtrennschaltung 72 (Fig. 1) abgetrennt wird, ist in
seinem Verlauf in Fig. 15A dargestellt. Wie üblich,
besteht das aufgenommene Burstsignal aus wenigen Perioden,
beispielsweise aus etwa acht Perioden im NTSC-System des
der hinteren Schwarzschulter jedes Horizontal-Synchroni
siersignals überlagerten Farbhilfsträgers. Demgemäß
stellt, wie dies in Fig. 15A veranschaulicht ist, das
empfangene Burstsignal ein wiederholt auftretendes
Signal auf, welches über eine begrenzte Dauer während
jedes Horizontal-Zeilenintervalles auftritt. Die
Impulsformerschaltung 805 spricht auf den ersten zu
negativen Werten hin erfolgenden Signalsprung in dem
empfangenen Burstsignal an, um einen Triggerimpuls T B
zu erzeugen, wie dies in Fig. 15B veranschaulicht ist.
Die Impulsformerschaltung kann eine triggerbare Flip
flopschaltung und eine Verknüpfungsschaltung bzw. Tast
schaltung enthalten, so daß lediglich ein einziger
Triggerimpuls T B mit einer Dauer erzeugt wird, die gleich
der Periode des Burstsignals während des jeweiligen
Horizontal-Zeilenintervalles ist. Der Trigger-Impuls T B
bewirkt eine Triggerung oder "Einschaltung" der Trigger
schaltung 806 mit Auftreten des negativen Impulssprungs,
wodurch die Triggerschaltung 806 veranlaßt ist, den
übrigen Teil des empfangenen Burstsignals durchzulassen.
Demgemäß gibt die Triggerschaltung 806 Burstimpulse P B -
wie sie in Fig. 15C veranschaulicht sind - an den Impuls
generator 812, an den Tastimpulsgenerator 814 und an
das UND-Glied 815 ab.
Der zu negativen Werten hin erfolgende Impulssprung am
Ende des ersten vollständigen Zyklus bzw. der ersten
vollständigen Periode der Burstimpulse P B wird in dem
Impulsgenerator 812 dazu herangezogen, einen Zeitsteuer
impuls 12 f sc zu den Frequenzteilern 802 und 807 als
Rückstellimpuls P R (Fig. 15D) hinzuleiten bzw. zu tasten.
Dies dient zum Zurücksetzen der Frequenzteiler.
Der Tastimpulsgenerator 814 spricht auf den zu
negativen Werten hin auftretenden Impulssprung am Ende des
ersten vollständigen Zyklus der Burstsignale P B an, um
den Tastimpuls P G zu erzeugen, wie er in Fig. 15E
dargestellt ist. Der Tastimpuls P G veranlaßt die UND-Glieder
815 und 816, der Burstimpulse P B und die Impulse
f sc zu dem Phasenvergleicher 817 hinzuleiten. Die
getasteten Burstimpulse P B′, wie sie in Fig. 15F dargestellt
sind, eilen annahmegemäß den getasteten Impulsen
f sc′ nach. Die zuletzt erwähnten Impulse sind aus den
Impulsen f sc abgeleitet, wie dies in Fig. 15K angedeutet
ist. Der Phasenvergleicher 817 ermittelt diese Phasen
nacheilungsbeziehung zwischen den getasteten Burstimpulsen
P B′ und den getasteten Impulsen f sc′ um einen Aus
gangsfehlerimpuls E Φ zu erzeugen (Fig. 15H), dessen
Dauer kennzeichnend ist für diese Phasennacheilbeziehung.
Dieser Fehlerimpuls E Φ , der von dem Phasenvergleicher 817
erzeugt wird, wird mittels des Integrationskondensators 818
zur Bildung einer Fehlerspannung V Φ integriert (Fig. 15I).
Diese Fehlerspannung wird als Phasenmodulations-Steuer
spannung von dem Phasenmodulator 803 verwendet. Es dürfte
einzusehen sein, daß bei der dargestellten Ausführungs
form die Phasenmodulationsspannung V Φ die Phase der von
dem Frequenzteiler 802 erzeugten Impuls 3 f sc derart ver
zögert, daß die Phasendifferenz zwischen den getasteten
Burstimpulsen P B′ (Fig. 15F) und den getasteten Impulsen
f sc′ (Fig. 15G) herabgesetzt wird. Die Phasensteuer
spannung V Φ ändert sich weiterhin so lange, bis das Aus
gangssignal des Frequenzteilers 807 (Fig. 15K) in der
Phase auf das empfangene Burstsignal eingerastet bzw.
synchronisiert ist (Fig. 15A). Zu diesem Zeitpunkt ist
das Ausgangssignal des Phasenvergleichers 817 Null, und
an dem Integrationskondensator 818 wird eine konstante
Spannung V Φ erhalten.
Demgemäß zeigt sich bezüglich der Impulse f sc, daß diese
in der Frequenz auf den eintreffenden Horizontal-
Synchronisierimpuls S h und bezüglich der Phase auf das
eintreffende Burstsignal S B eingerastet bzw. synchronisiert
sind. Diese synchronisierten Impulse f sc werden
über den Impulsformer 809 an einem Ausgangsanschluß 811
als Hilfsträgersignal abgegeben, welches von der Steuer
einheit 67 zu verwenden ist, wie dies weiter unten im
Zusammenhang mit Fig. 19 noch im einzelnen beschrieben
werden wird. Außerdem dürfte einzusehen sein, daß das
Ausgangssignal des Phasenmodulators 803 in der Frequenz
und Phase auf die eintreffenden Horizontal- bzw. Burst
signale eingerastet bzw. synchronisiert ist. Das Aus
gangssignal dieses Phasenmodulators wird durch die Impuls
formerschaltung bzw. durch den Impulsformer 808 geformt
und einem Ausgangsanschluß 810 zugeführt, um als Schreib
taktimpulse von dem Hauptspeicher 59 verwendet zu werden
wie dies oben im Zusammenhang mit Fig. 4 beschrieben worden
ist.
Während der normalen Arbeitsweise des Schreibtaktgenerators
und der Steuereinheit 67 wird ein Speicherfreigabe
signal erzeugt, auf das hin getastete Burstimpulse P B′
auftreten, die von einem Schreibstartsignal gefolgt werden.
Durch das Speicherfreigabesignal wird die Flipflop
schaltung 824 zurückgesetzt, um das Signal an dem
Ausgangsanschluß 825 abzugeben. Vor dem Auftreten des
Schreibstartsignals wird jedoch durch einen getasteten
Burstsignal P B′ die Flipflopschaltung gesetzt, um das
-Signal zu beenden. In dem Fall, daß beispielsweise
ein Aussetzer auftritt und das Burstsignal nicht an den
Eingangsanschluß 804 abgegeben wird, werden getastete
Burstimpulse P B′ die Flipflopschaltung 824 nicht setzen.
Demgemäß bleibt das -Signal zu dem Zeitpunkt erhalten,
zu dem das Schreibtaktsignal erzeugt wird. Deshalb sowie
mit Rücksicht auf Fig. 3 wird dann, wenn eine automatische
Phasenregeloperation nicht ausgeführt werden kann, das
-Signal an den Eingangsanschluß 321 abgegeben und in
eine adressierte Speichereinheit der Speichereinheiten MD₀
bis MD₃ eingeschrieben, wenn die Schreibtaktimpulse einem
entsprechenden Eingangsanschluß 331 bis 334 zugeführt
werden.
In Fig. 14 ist ferner der Geschwindigkeitsfehlersignal
generator dargestellt, der aus einem Phasendifferenz
detektor 119, aus einer Abtast- und Halteschaltung,
bestehend aus dem Abtastschalter 820 und dem Haltekonden
sator 821, aus einem Ausgangsverstärker 826 und aus
einer Abtaststeuerschaltung besteht, die durch ein
monostabiles Kippglied 827 und ein UND-Glied 828
gebildet ist. Der Phasendifferenzdetektor 819 nimmt an
einem Eingang Impulse f sc auf, und mit einem weiteren
Eingang ist er an einer Impulsableitungsschaltung 813
angeschlossen. Die Impulsableitungsschaltung, die eine
Tastschaltung mit einer Flipflopschaltung enthalten
mag, vermag einen einzelnen Burstsignal P BE, der durch
die Triggerschaltung 806 hindurchgelangt, für den Phasen
differenzdetektor abzuleiten bzw. auszublenden, wobei der
betreffende Burstimpuls außerdem über das UND-Glied 828
für die Verwendung als Abtastsignal zur Schließung des
Abtastschalters 820 herangezogen wird. Der Ausgang des
Abtastschalters 820 ist mit dem Kondensator 821 verbunden,
der seinerseits über den Ausgangsverstärker 826 mit einem
Ausgangsanschluß 822 verbunden ist.
Das monostabile Kippglied 827 ist eingangsseitig an dem
-Ausgang der Flipflopschaltung 824 angeschlossen. Das
betreffende monostabile Kippglied kann auf das Auftreten
des -Signales hin in seinen quasi-stabilen Zustand
getriggert werden. Diese monostabile Kippglied weist eine
Zeitkonstante auf, die größer ist als die verzögerte Zeit
spanne, mit der der ausgeblendete bzw. abgeleitete Burst
impuls P BE dem Speicherfreigabesignal folgt. Das Ausgangs
signal des monostabilen Kippgliedes 827 wird dem UND-
Glied 828 als Freigabesignal zugeführt. Bei Fehlen dieses
Freigabesignals infolge eine Aussetzens bzw. Aussetzers
des Synchronisierinformationsteiles des Bildsignales wird
der ausgeblendete Burstimpuls P BE nicht zur Schließung
des Abtastschalters 820 abgegeben.
Im Betrieb wird die Phase des abgeleiteten bzw. ausge
blendeten Burstimpulses P BE (Fig. 15J) mit der Phase
eines entsprechenden Impulses f sc (Fig. 15K) verglichen.
Es dürfte einzusehen sein, daß mit Rücksicht darauf, daß
der ausgeblendete Burstimpuls P BE gerade vor dem Rück
setzimpuls P R auftritt, die Teiler 802 und 807 noch
nicht zurückgesetzt sind. Dies bedeutet, daß die Phase
des Impulses f sc auf die Phase des Burstsignals ein
gerastet bzw. synchronisiert ist, der während des vor
angehenden Zeilenintervalls aufgenommen worden ist. Die
Phase des abgeleiteten Burstimpulses P BE kennzeichnet
jedoch die Phase des gerade empfangenen Burstsignals.
Deshalb kennzeichnet jedliche Phasendifferenz zwischen
dem abgeleiteten bzw. ausgeblendeten Burstimpuls P BE und
dem Impuls f sc die Phasenabweichung des eintreffenden
Bildsignals über das vollständige vorangehende Zeilen
intervall. Es sei daran erinnert, daß diese Phasen
differenz kennzeichnend ist für den Geschwindigkeits
fehler des eintreffenden Bildsignals.
Der Phasendifferenzdetektor 819 stellt diese Phasen
differenz zwischen dem abgeleiteten Burstimpuls P BE und
dem Impuls f sc fest, um eine entsprechende Geschwindig
keitsfehlerspannung V E zu erzeugen. Diese Geschwindig
keitsfehlerspannung wird durch den Abtastschalter 820
abgetastet, auf dem Kondensator 821 gespeichert und dem
Ausgangsanschluß 822 zugeführt, von dem aus sie zu dem
Geschwindigkeitsfehlerspeicher 64 (Fig. 1) hin übertragen
wird.
In dem Fall, daß ein Ausfall bzw. Aussetzer während des
Synchronisierinformationsteiles einer Zeile von Bild
signalen auftritt, so daß das Burstsignal nicht an den
Eingangsanschluß 804 abgegeben wird, dürfte einzusehen
sein, daß der Geschwindigkeitsfehler für die unmittelbar
vorangehende Zeile sowie der Geschwindigkeitsfehler für
die gerade empfangene Zeile nicht ermittelt werden können.
Unter der Annahme, daß die letzte Zeile, bezüglich der
ein Geschwindigkeitsfehlersignal V E existiert, die Zeile
LA ist und daß die nächstfolgende Zeile LB und die
dritte Zeile darauf LC ist, kann dann, wenn ein Aus
setzer während des Synchronisierinformationsteiles der
Zeile LC auftritt, der Geschwindigkeitsfehler für die
Zeile LB sowie für die Zeile LC nicht ermittelt werden.
Gemäß einer vorteilhaften Eigenschaft der Erfindung wird
das Geschwindigkeitsfehlersignal V E, welches für die
Zeile LA abgeleitet worden ist, ebenfalls für die Zeile
LB und LC ausgenutzt. Dies bedeutet, daß das zuletzt
abgeleitete Geschwindigkeitsfehlersignal für die
Geschwindigkeitsfehlerkomponensation dreier aufeinander
folgender Zeilenintervalle ausgenutzt wird. Der Abtast
schalter 820 wird daran gehindert, das Geschwindigkeits
fehlersignal V E zu ändern, welches für die Zeile LA
abgeleitet und auf dem Kondensator 821 gespeichert ist, und
zwar so lange, bis ein genauer Geschwindigkeitsfehler
ermittelt werden kann (d. h. bis die Zeile LD aufgenommen
ist).
Die Art und Weise, in der der Abtastschalter 820
gesteuert wird, wird nunmehr unter Bezugnahme auf die in
Fig. 16A bis 16E dargestellten Signalverläufe beschrieben
werden. Das dem Eingangsanschluß 823 zugeführte
Speicherfreigabesignal ist in Fig. 16A dargestellt. Durch
dieses Speicherfreigabesignal wird die Flipflopschaltung
824 zurückgesetzt, um das -Signal zu erzeugen,
wie es in Fig. 16B veranschaulicht ist. Daraufhin
bewirkt der positive Signalsprung in dem -Signal die
Triggerung des monostabilen Kippgliedes 823 in dessen
quasi-stabilen Zustand (Fig. 16C), und zwar zur Freigabe
des UND-Gliedes 828. Wie oben erwähnt und wie aus Fig. 15F
und 15J ersehen werden kann, geht der abgeleitete Burst
impuls P BE (wie dies ebenfalls in Fig. 16D veranschaulicht
ist) den getasteten Burstimpulsen P B′ voran; der
betreffende Burstimpuls wird über das UND-Glied 828 als
Abtastimpuls (Fig. 16E) übertragen, bevor die Flipflop
schaltung 824 gesetzt wird. In Fig. 16B ist die Beendigung
des -Signals auf das Auftreten der getasteten
Burstimpulse hin veranschaulicht. Dadurch wird jedoch
das Freigabesignal (Fig. 16C) nicht beeinflußt, welches
von dem monostabilen Kippglied 827 an das UND-Glied
abgegeben wird. Demgemäß wird die der unmittelbar voran
gehenden Zeile (beispielsweise der Zeile LA) zugehörige
Geschwindigkeitsfehlerkompensation gespeichert, wenn
die Zeile LA anschließend aus dem Hauptspeicher 59 ausge
lesen wird.
Es sei darauf hingewiesen, daß der abgeleitete bzw. aus
geblendete Burstimpuls P BE, wie er in Fig. 16D veran
schaulicht ist, trotz seiner Ableitung aus dem Synchroni
sierinformationsteil der Zeile LB dazu herangezogen wird,
den Geschwindigkeitsfehler in der Zeile LA zu ermitteln.
Nunmehr sei angenommen, daß mit Rücksicht auf einen Aus
setzer bzw. Ausfall in dem Synchronisierinformationsteil
der nächstfolgendfen Zeile LC ein Burstimpuls P BE nicht
abgeleitet bzw. ausgeblendet werden kann. Dieser "fehlende"
Burstimpuls ist durch den durch einen gestrichelten Kreis
umrahmten Impuls P BE in Fig. 16D gekennzeichnet. Mit Rück
sicht auf diesen Ausfall bzw. Aussetzer werden darüber
hinaus die getasteten Burstimpulse P B′ nicht erzeugt,
um die Flipflopschaltung 824 zu setzen. Daher wird das
-Signal (Fig. 16B) nicht beendet. Da der Burstimpuls P BE
fehlt, wird ein Abtastimpuls nicht an den Abtastschalter
820 zu diesem Zweck abgegeben. Demgemäß wird der
Geschwindigkeitsfehler der unmittelbar vorangehenden Zeile
nicht ermittelt. Der Kondensator 821 setzt die
Speicherung der aus der Zeile LA abgeleiteten
Geschwindigkeitsfehlerspannung fort.
Wenn angenommen wird, daß kein Ausfall bzw. Aussetzer
während des Synchronisierinformationsteiles der Zeile LD
auftritt, dann wird ein Burstimpuls P BE abgeleitet bzw.
ausgeblendet, und außerdem werden getastete Burstimpulse
P B′ erzeugt, um die Flipflopschaltung 824 zu setzten und
um das -Signal zu beenden (Fig. 16B). Da jedoch das
Freigabesignal von dem monostabilen Kippglied 827 lediglich
auf den Beginn des -Signales hin erzeugt wird,
wird zu diesem Zeitpunkt kein Freigabesignal an das
UND-Glied 828 abgegeben, währenddessen der der Zeile LD
zugehörige Burstimpuls P BE abgeleitet bzw. ausgeblendet
wird. Demgemäß wird erneut wieder kein Abtastimpuls an
den Abtastschalter 820 abgegeben. Der Geschwindigkeits
fehler des vorangehenden Zeilenintervalls LC wird dabei
nicht ermittelt. Die aus der Zeile LA abgeleitete
Geschwindigkeitsfehlerspannung ist noch auf dem Kondensator
821 gespeichert; diese Spannung wird durch die
Geschwindigkeitskompensation von drei aufeinander
folgenden Zeilen LA, LB und LC herangezogen.
Es sei ferner angenommen, daß kein Ausfall bzw. Aussetzer
während des Synchronisierinformationsteiles der nächst
folgenden Zeile LE auftritt. Demgemäß wird ein Burst
impuls P BE abgeleitet bzw. ausgeblendet, und die
getasteten Burstimpulse P′ B werden erzeugt. Dies bedeutet,
daß der Geschwindigkeitsfehler der vorangehenden Zeile LD
ermittelt werden kann. Außerdem wird der Abtastschalter
820 betätigt, um die für die Zeile LD abgeleitete
Geschwindigkeitsfehlerspannung V E abzutasten. Diese
neue Geschwindigkeitsfehlerspannung wird auf dem Konden
sator 821 anstelle der zuvor gespeicherten Geschwindig
keitsfehlerspannung gespeichert, die aus der Zeile LA abge
leitet worden war.
Geschwindigkeitsfehlerspeicher 64
Das am Ausgangsanschluß 822 gemäß Fig. 14 erzeugte
Geschwindigkeitsfehlersignal V E wird dem in Fig. 17 darge
stellten Geschwindigkeitsfehlerspeicher zugeführt. Der
Geschwindigkeitsfehlerspeicher besteht aus einer Vielzahl
von Kondensatoren 905-0, 905-1, . . . 905-7, aus einer Ein
schreibschaltung 903 und aus einer Ausleseschaltung 906.
Es sei daran erinnert, daß in dem im Zusammenhang mit
Fig. 3 im einzelnen beschriebenen Hauptspeicher jede
Speichereinheit M₀-M₃ imstande ist, zwei Bildsignalzeilen
zu speichern. Demgemäß können insgesamt acht Bild
signalzeichen gespeichert werden. Jeder der Kondensatoren
905-0 bis 905-7 vermag ein Geschwindigkeitsfehlersignal V E
zu speichern, welches der Bildsignalzeile zugehörig ist,
die in einem entsprechenden Teil der Speichereinheiten
M₀-M₃ gespeichert ist. So kann beispielsweise der Konden
sator 905-0 imstande sein, das Geschwindigkeitsfehler
signal zu speichern, welches derjenigen Bildsignalzeile
zugehörig ist, die in dem ersten Abschnitt der Speicher
einheit M₀ gespeichert ist (wie einer ungeradzahligen
Zeile), während der Kondensator 905-1 imstande sein kann,
das Geschwindigkeitsfehlersignal zu speichern, welches
derjenigen Bildsignalzeile zugehörig ist, die in dem zweiten
Bereich der Speichereinheit M₀ gespeichert ist (wie einer
geradzahligen Zeile). In entsprechender Weise kann der
Kondensator 905-2 das Geschwindigkeitsfehlersignal zu
speichern imstande sein, welches derjenigen Bildsignal
zeile zugehörige ist, die in dem ersten Bereich der
Speichereinheit M₁ gespeichert ist, während der Konden
sator 905-3 das Geschwindigkeitsfehlersignal zu speichern
imstande sein kann, welches derjenigen Bildsignalzeile
zugehörig ist, die in dem zweiten Bereich der Speicher
einheit M₁ gespeichert ist. Die übrigen Kondensatoren
stehen in entsprechender Weise mit den Speichereinheiten
M₂ und M₃ in Verbindung.
Einem Eingangsanschluß 901 kann das am Ausgangsan
schluß 822 des in Fig. 14 dargestellten Geschwindigkeits
fehlersignalgenerators erzeugte Geschwindigkeitsfehler
signal V E zugeführt werden. Der Eingangsanschluß 901 ist
über den Schalter 902 mit der Einschreibschaltung 903 ver
bunden. Der Schalter 902 weist einen Steuereingang auf,
der mit dem Eingangsanschluß 921 verbunden ist, um ein
Geschwindigkeitsfehler-Schreibfreigabesignal aufzunehmen,
welches von der Steuereinheit 57 erzeugt wird (Fig. 1).
Die Einschreibschaltung 903 ist hier schematisch als
eine eine Vielzahl von Schaltern enthaltende Schaltung
dargestellt, deren jeder Schalter auf das Auftreten einer
entsprechenden 3-Bit-Adresse hin geschlossen werden kann,
die der betreffenden Einschreibschaltung zugeführt wird.
Demgemäß sind Schreibadresseneingänge 904, 904′ und 904′′
vorgesehen, um die 3-Bit-Einschreibadresse aufzunehmen,
die von der Steuereinheit 57 erzeugt wird. In Abhängig
keit von der jeweiligen Adresse, die erzeugt wird, wird
ein entsprechender Schalter der Einschreibschalter
geschlossen. Es sei daran erinnert, daß das Geschwindig
keitsfehlersignal V E am Ende einer Bildsignalzeile
erzeugt wird (oder genauer gesagt am Beginn der nächsten
Bildsignalzeile). Demgemäß ist derjenige Kondensator,
der durch die Einschreibadresse ausgewählt ist, die den
Adressenanschlüssen 904, 904′ und 904′′ zugeführt wird,
tatsächlich derjenige Kondensator, der während einer Aus
leseoperation der vorangehenden Zeile zugehörig ist. Wenn
beispielsweise die Zeile LB aufgenommen wird, wird das
Geschwindigkeitsfehlersignal für die vorangehende Zeile LA
erzeugt, und die Einschreibschaltung 903 wählt den
Kondensator aus, der der Zeile LA zugehörig ist. Dadurch
ist sichergestellt, daß das Geschwindigkeitsfehlersignal,
welches am Eingangsanschluß 901 aufgenommen wird, in dem
richtigen Kondensator gespeichert wird, der der betreffenden
Bildsignalzeile zugehörig ist, die gerade aufgenommen
worden ist und die bereits in dem Hauptspeicher eingeschrieben
worden ist.
Die Ausleseschaltung 906 ist schematisch als ähnliche
Schaltung wie die Einschreibschaltung 903 dargestellt;
sie enthält, wie gezeigt, eine Vielzahl von Schaltern,
die jeweils mit einem entsprechenden Kondensator 904-0
bis 904-7 verbunden sind und die jeweils auf das Auftreten
einer bestimmten 3-Bit-Ausleseadresse hin geschlossen
werden können, die den Leseadressenanschlüssen
907, 907′ und 907″ zugeführt wird. Diese Ausleseadresse
wird von der Steuereinheit 57 erzeugt und außerdem an den
Hauptspeicher 59 abgegeben, um aus diesem die gespeicherten
Bildelemente auszulesen.
Der Geschwindigkeitsfehler einer Zeile von Bildsignalen
kann durch eine lineare Funktion approximiert werden.
Dies bedeutet, daß bezüglich des Geschwindigkeitsfehlers
angenommen werden kann, daß dieser von einem Null-Fehler
aus zu Beginn einer Zeile linear bis zu einem maximalen
Fehler am Ende der Zeile ansteigt. Da die auf den Kondensatoren
905-0 bis 905-7 gespeicherten Geschwindigkeits
fehlersignale V E Gleichspannungspegel sind, kann diese
lineare Beziehung dadurch approximiert werden, daß jedes
Geschwindigkeitsfehlersignal integriert wird, welches aus
bzw. von einem adressierten Kondensator gelesen wird. In
diesem Zusammenhang ist anzumerken, daß der Ausgang der
Ausleseschaltung 906 über einen Pufferverstärker 922 mit
einem Integrator 908 verbunden ist. Das Ausgangssignal
des Integrators 908 wird über einen Addierer 926 dem
Lesetaktgenerator 65 zugeführt, worauf noch eingegangen
wird. Der Integrator 908 ist ein rücksetzbarer Integrator;
er enthält einen Rücksetzeingang, der an einem Rücksetz
generator 923 angeschlossen ist, welcher einen Rücksetzimpuls
in dem Fall zu erzeugen vermag, daß ihm ein Lesefreigabesignal
von einem Eingangsanschluß 924 her zugeführt
wird. Dieses Lesefreigabesignal wird von der
Steuereinheit 57 erzeugt.
Wenn eine Zeile digitalisierter Bildelemente aus einer
adressierten Speichereinheit innerhalb des Hauptspeichers
59 ausgelesen wird, dann wird das auf dem zugehörigen
Kondensator 905-0 bis 905-7 gespeicherte
Geschwindigkeitsfehlersignal V E durch die Auslese
schaltung 906 ausgelesen. Zur gleichen Zeit wird das Lese
freigabesignal an den Rücksetzgenerator 923 abgegeben,
woraufhin der Integrator 908 in einen Ausgangszustand
zurückgesetzt wird. Es sei angenommen, daß dieser Aus
gangszustand einer Null-Spannung entspricht. Sodann wird
das ausgelesene Geschwindigkeitsfehlersignal V E an den
Integrator 908 abgegeben und durch diesen integriert.
Der Spannungspegel dieses integrierten Signals nimmt
von dem Anfangspegel (oder Nullpegel) bis zu dem Maximalpegel
linear zu, der gleich der Geschwindigkeitsfehler-
Gleichspannung ist. Diese linear ansteigende integrierte
Spannung wird dem Lesetaktgenerator 65 zugeführt und zur
Phasenmodifizierung des Farbhilfsträgers ausgenutzt, der
von dem Synchronisiersignalgenerator 66 erzeugt wird.
Wenn die nächste Zeit digitalisierter Bildelemente aus
dem Hauptspeicher ausgelesen wird, wird ein weiterer
Rücksetzimpuls zur Zurücksetzung des Integrators 908
erzeugt, und das Geschwindigkeitsfehlersignal V E , welches
der ausgelesenen Zeile zugehörig ist, wird aus einem
entsprechenden Kondensator der Kondensatoren 905-0 bis
905-7 ausgelesenen und durch den Integrator integriert.
Der Umschalter 925, das UND-Glied 930 und der Inverter
929 sind vorgesehen, um das integrierte Geschwindigkeits
fehlersignal in dem Fall einzustellen, daß ein Ausfall
bzw. Aussetzer während des Synchronisierinformations
teiles einer Bildsignalzeile auftritt. Der Umschalter
925 ist mit einem Eingang am Ausgang des
Verstärkers 922 angeschlossen, um von diesem das
ausgelesene Geschwindigkeitsfehlersignal V E aufzunehmen.
Mit einem weiteren Eingang liegt der betreffende Umschalter
auf einem Bezugspotential, wie Erdpotential. Der Ausgang
des betreffenden Umschalters ist mit dem Addierer
926 verbunden. Das UND-Glied 930 ist mit einem Eingang
an einem Eingangsanschluß 928 angeschlossen, um das M--
Signal aufzunehmen, welches aus einer adressierten Speichereinheit
der Speichereinheiten MD₀ bis MD₃ des Aussetz
zustandspeichers 58 ausgelesen werden mag. Mit einem
weiteren Eingang ist das betreffende UND-Glied über
einen Inverter 929 an einem Eingangsanschluß 927 angeschlossen,
um das Signal M-DOP aufzunehmen, welches ebenfalls
aus einer adressierten Speichereinheit der Speichereinheiten
MD₀ bis MD₃ ausgelesen werden mag.
Die Art und Weise, in der das integrierte Geschwindigkeits
fehlersignal im Falle eines Ausfalles bzw. Aussetzers
des Synchronisierinformationsteiles einer Bildsignalzeile
modifiziert wird, wird nunmehr unter Bezugnahme auf die
in Fig. 18A bis 18D dargestellten Signalverläufe näher
beschrieben. In Fig. 18A ist der Verlauf des ermittelten
Geschwindigkeitsfehlers in jeder eintreffenden Bildsignalzeile
veranschaulicht. Es sei angenommen, daß kein Ausfall
bzw. Aussetzer in dem Synchronisierinformationsteil
der Zeile LA oder der Zeile LB vorhanden ist, daß aber
ein Ausfall bzw. Aussetzer in dem Synchronisierinformations
teil der Zeile LC vorhanden ist. Es sei darauf erinnert,
daß wegen dieses Ausfall- bzw. Aussetzzustands
der Geschwindigkeitsfehler der Zeile LB sowie der
Geschwindigkeitsfehler der Zeile LC nicht ermittelt werden
kann. Aufgrund dieses Ausfall- bzw. Aussetzzustands kann
außerdem eine automatische Phasenregeloperation nicht
bezüglich der Zeile LC durchgeführt werden. In Fig. 8A
ist das sägezahnförmig verlaufende Signal der Zeile LA
zugehörig, und zwar als kennzeichnendes Signal für den
ermittelten Geschwindigkeitsfehler, während die den
Zeilen LB und LC zugehörigen sägezahnförmigen Signale
nicht ermittelte oder unrichtige Geschwindigkeitsfehler
wiedergeben. Da der Geschwindigkeitsfehler der Zeile LB
nicht ermittelt wird und somit nicht korrigiert werden
kann, dürfte ersichtlich sein, daß der Geschwindigkeits
fehler der Zeile LC ein kumulativer Fehler ist. Unter der
Annahme, daß kein Ausfall bzw. kein Aussetzer des Synchronisier
informationsteiles der Zeilen LD und LE vorliegt,
können die Geschwindigkeitsfehler dieser Zeilen
ermittelt und korrigiert werden.
In Fig. 18B ist der Verlauf der Synchronisier- und Bild
informationsteile aufeinanderfolgender Bildsignalzeilen
LA, LB, LC . . . veranschaulicht. Ein Ausfall bzw. Aussetzer
tritt annahmegemäß bei dem Burstsignal in dem
Synchronisierinformationsteil der Zeile LC auf. Ferner
ist bezüglich eines Segmentes des Bildinformationsteiles
dieser Zeile ebenfalls angenommen, daß dieses Segment
ausfällt, was durch vertikale Linien in Fig. 18B gekennzeichnet
ist. Es sei daran erinnert, daß in Übereinstimmung
mit der oben angegebenen Aussetz-Kompensationstechnik
das ausgefallene Segment in dem Bildinformationsteil
der Zeile LC durch ein Segment in der entsprechenden
Lage der unmittelbar vorangehenden Zeile LB ersetzt wird.
Da diese Zeilen einander benachbart sind, ist die durch
den Ersatzteil wiedergegebene Information eine nahe
Approximation der Information, die aufgrund des Ausfalls
bzw. Aussetzers verlorengegangen ist.
Wenn die Zeile LA aus dem Hauptspeicher 59 ausgelesen
wird, wird das Geschwindigkeitsfehlersignal V E dieser
Zeile aus dem Geschwindigkeitsfehlerspeicher ausgelesen.
Dieses Geschwindigkeitsfehlersignal V E wird durch den
Integrator 908 integriert und dazu herangezogen, den
Farbhilfsträger derart zu modifizieren, daß dieser
Geschwindigkeitsfehler kompensiert ist. Da die tatsächlichen
Geschwindigkeitsfehler in jeder der Zeilen LB
und LC nicht ermittelt werden können, und zwar wegen
des Ausfalls, der während des Synchronisierinformations
teiles der Zeile LC auftritt, wird das Geschwindigkeits
fehlersignal V E , welches für die Zeile LA abgeleitet
worden war, als Approximation des Geschwindigkeits
fehlers für die Zeile LB und außerdem für die Zeile LC
ausgenutzt, wie dies oben beschrieben worden ist. Wenn
die Zeile LB aus dem Hauptspeicher 59 ausgelesen wird,
dann wird dieses Geschwindigkeitsfehlersignal V E aus
dem Geschwindigkeitsfehlerspeicher ausgelesen und dem
Integrator 908 zugeführt. In Fig. 18C ist das integrierte
Geschwindigkeitsfehlersignal veranschaulicht, welches für
die Zeile LB ausgenutzt bzw. herangezogen wird.
Wenn die Zeile LC aus dem Hauptspeicher ausgelesen wird,
wird das Lesefreigabesignal an den Rücksetzgenerator 923
abgegeben, wodurch der Integrator 908 zurückgesetzt wird.
Da der Geschwindigkeitsfehler der Zeile LC jedoch zu dem
Geschwindigkeitsfehler der Zeile LB kumulativ ist, sollte
das integrierte Geschwindigkeitsfehlersignal für die Zeile
LC nicht auf seinen Ausgangspegel zurückgesetzt werden,
sondern vielmehr sollte das betreffende Geschwindigkeits
fehlersignal weiterhin linear ansteigen, wie dies in
Fig. 18C durch die voll ausgezogene Linie veranschaulicht
ist. Um das Zurücksetzen des Integrators 908 zu Beginn
des Auslesens der Zeile LC zu komplementieren, wird das
Signal M-, welches dann aus einer adressierten
Speichereinheit MD₀ bis MD₃ des Geschwindigkeitsfehler
zustandspeichers ausgelesen wird, an das UND-Glied 930
abgegeben. Zu diesem Zeitpunkt wird das Signal M-DOP aus
dieser adressierten Speichereinheit nicht ausgelesen.
Damit wird das UND-Glied 930 derart angesteuert, daß ein
Steuersignal an den Umschalter 925 abgegeben wird, wodurch
dieser Schalter von seiner normalen Schalterstellung,
in der sein Ausgangsanschluß mit dem Bezugspotential
verbunden ist, in seinen aktiven Schalter
zustand umgeschaltet wird, in der der Ausgangsanschluß
des betreffenden Schalters mit dem Verstärker 922 verbunden
ist. Demgemäß wird über den Umschalter 925 das
Geschwindigkeitsfehlersignal V E , welches sodann aus dem
Geschwindigkeitsfehlerspeicher ausgelesen wird, an den
Addierer 926 abgegeben. Dies führt dazu, daß ein Gleich
spannungspegel, der gleich der Geschwindigkeitsfehler
spannung V E ist, der von dem Integrator 908 erzeugten
integrierten Geschwindigkeitsfehlerspannung hinzuaddiert
wird. Dies bedeutet, daß der Umschalter 925 derart betrieben
ist, daß eine Verschiebungs- bzw. Offset-Spannung
dem integrierten Geschwindigkeitsfehlersignal hinzuaddiert
wird. Diese Verschiebungsspannung ist gleich einem Gleich
spannungspegel des Geschwindigkeitsfehlersignals und durch
die vertikale gestrichelte Linie in Fig. 18C veranschaulicht.
Damit dürfte ersichtlich sein, daß bei Auftreten
eines Ausfalles bzw. Aussetzers in dem Synchronisier
informationsteil einer Bildsignalzeile das integrierte
Geschwindigkeitsfehlersignal nicht auf Null zurückgesetzt
wird, sondern vielmehr linear weiter ansteigt.
Obwohl der eigentliche Geschwindigkeitsfehler der Zeilen
LB und LC nicht ermittelt werden kann, wird somit
das aus der Zeile LA abgeleitete Geschwindigkeitsfehler
signal als Approximation der Geschwindigkeitsfehler der
Zeilen LB und LC herangezogen, um diese Fehler zu kompensieren,
wenn die Zeilen LB und LC aus dem Hauptspeicher
ausgelesen werden.
Nunmehr sei angenommen, daß während des Auslesens der
Zeile LC ein Ausfall- bzw. Aussetzzustand in dem Bild
informationsteil aus der adressierten Speichereinheit
in dem Aussetzzustandspeicher 58 ausgelesen wird. Demgemäß
wird das Signal M-DOP als Binärsignal "1" dem
Eingangsanschluß 927 zugeführt. Dieses Signal wird in
ein Binärsignal "0" invertiert, um das UND-Glied 930
zu sperren. Dadurch wird wiederum das Steuersignal
beendet, welches dem Umschalter 925 zugeführt wird.
Daraufhin wird der Umschalter derart betrieben, daß sein
Ausgang mit dem Bezugspotential verbunden ist. In diesem
Zustand des Umschalters wird nunmehr die Verschiebungs
spannung, die dem Addierer 926 zugeführt worden war, von
diesem Addierer weggenommen. Wie in Fig. 18C veran
schaulicht, wird das integrierte Geschwindigkeitsfehlersignal
während dieses Teiles der Zeile LC herabgesetzt;
das betreffende Geschwindigkeitsfehlersignal ist dabei
gleich dem integrierten Geschwindigkeitsfehlersignal,
welches während der vorangehenden Zeile LB erzeugt worden
war. Dies ist mit Rücksicht darauf notwendig, daß ein Teil
der vorangehenden Zeile LB für den Ausfall- bzw. Aussetzteil
in der Zeile LC gesetzt wird. Dies bedeutet, daß der
Teil LB″, der dieselbe relative Lage in der Zeile LB einnimmt
wie der ausgefallene Teil in der Zeile LC, anstelle
des ausgefallenen Teiles gesetzt wird. Das während des
Auslesens der Zeile LC erzeugte integrierte Geschwindig
keitsfehlersignal muß dabei so eingestellt werden, daß
es gleich dem integrierten Geschwindigkeitsfehlersignal
ist, welches während des Auslesens desjenigen Teiles der
Zeile LB erzeugt worden ist, welcher den ausgefallenen
Teil der Zeile LC ersetzt. Dies bedeutet, daß die
Geschwindigkeitsfehlerkompensation der Zeile LC an die
Geschwindigkeitsfehlerkompensation der Zeile LB bezüglich
des Teiles der Zeile LC angepaßt sein muß, der entsprechend
der Ausfall- bzw. Aussetzkompensationstechnik der vor
liegenden Erfindung ersetzt wird. Es sei darauf hingewiesen,
daß dann, wenn diese Modifikation in dem integrierten
Geschwindigkeitsfehlersignal nicht vorgenommen
wird, die Geschwindigkeitsfehlerkompensation während des
Ausfall- bzw. Aussetzintervalls in der Zeile LC nicht zu
dem Ersatzteil LB″ passen wird. Diese Schwierigkeit wird
dadurch vermieden, daß das UND-Glied 930 während des
Ausfall- bzw. Aussetzintervalls der Bildinformation
der Zeile LC gesperrt wird.
Am Ende dieses Ausfall- bzw. Aussetzintervalls hört das
Signal M-DOP auf, und das UND-Glied 930 wird wieder
derart angesteuert, daß der Umschalter 925 zur Abgabe
der Verschiebungsspannung an den Addierer 936 entsprechend
angesteuert wird, wie dies aus Fig. 18C ersichtlich
ist. Diese Arbeitsweise des UND-Gliedes 930
während desjenigen Intervalles, währenddessen die Zeile
LC ausgelesen wird, ist durch den Signalverlauf gemäß
Fig. 18D veranschaulicht. Wenn kein Ausfall- bzw.
Aussetzzustand während des Bildinformationsteiles der
Zeile LC vorhanden gewesen wäre, wäre selbstverständlich
der Ersatzteil LB″ nicht erforderlich, und das UND-
Glied 930 wäre während dieses Ausfallintervalles nicht
gesperrt worden. Dies bedeutet, daß die zu negativen
Werten hin auftretende Unterbrechung in dem linear an
steigenden integrierten Geschwindigkeitsfehlersignal,
wie es in Fig. 18C dargestellt ist, vermieden würde.
Da das Signal M- nicht vorhanden ist, wenn die Zeile LD
aus dem Hauptspeicher ausgelesen wird, wird das UND-Glied
930 nicht gespeist bzw. angesteuert. Überdies kann der
Geschwindigkeitsfehler der Zeile LD ermittelt und genau
korrigiert werden.
Es dürfte ersichtlich sein, daß der Geschwindigkeitsfehler-
Gleichspannungspegel, der für ein Zeilenintervall
erzeugt wird, auch für die nächstfolgenden beiden Zeilen
intervalle in dem Fall herangezogen werden kann, daß die
Geschwindigkeitsfehler jener aufeinanderfolgender Zeilen
intervalle nicht ermittelt werden können. Darüber hinaus
wird das integrierte Geschwindigkeitsfehlersignal, welches
zur Kompensation des Auslesens des ersten Zeilenintervalles
herangezogen wird, auch für das nächstfolgende zweite und
dritte Zeilenintervall ausgenutzt, wobei eine Ausnahme
insofern besteht, als eine Verschiebungsspannung diesem
integrierten Geschwindigkeitsfehlersignal zu Beginn des
Auslesens des dritten Zeilenintervalls hinzuaddiert
wird. Der Grund hierfür liegt darin, daß der tatsächliche
Geschwindigkeitsfehler des dritten Zeilenintervalls bei
Fehlen der Korrektur des Geschwindigkeitsfehlers des
zweiten Zeilenintervalls kumulativ ist.
Lesetaktgenerator 65
Zurückkommend auf Fig. 16 sei bemerkt, daß dort in einem
Blockdiagramm eine Ausführungsform des Lesetaktgenerators
65 dargestellt ist. Dieses Lesetaktgenerator weist
einen Phasenmodulator 810, eine Formungsschaltung 911,
einen Frequenzvervielfacher bzw. Oberwellengenerator 912,
einen Frequenzteiler 916 und Exklusiv-ODER-Glieder 914
und 918 auf. Der Phasenmodulator 910 ist an einem Eingangs
anschluß 909 angeschlossen, um einen Hilfsträger
aufzunehmen, der von dem Synchronisiersignalgenerator 66
erzeugt wird. Der Phasenmodulator vermag die Phase dieses
Hilfsträgers mit dem integrierten Geschwindigkeitsfehlersignal
zu modulieren, welches von dem Addierer 926 erzeugt
wird, wie dies aus Fig. 18C ersichtlich ist, um den
Geschwindigkeitsfehler zu beseitigen oder zu kompensieren,
der in dem eintreffenden Bildsignal vorhanden ist, welches
von dem Bildbandgerät wiedergegeben worden ist.
Der von dem Phasenmodulator 910 erzeugte phasenmodulierte
Hilfsträger wird der Formungsschaltung 911 zugeführt, die
den phasenmodulierten Hilfsträger in ein Impulssignal zu
formen vermag, welches ein Tastverhältnis von 50% besitzt.
Es dürfte einzusehen sein, daß ein derartiges
Impulssignal eine Grundfrequenz f sc besitzt, die gleich
der Hilfsträgerfrequenz ist und die außerdem ungeradzahlige
Oberwellen dieser Hilfsträgerfrequenz besitzt.
Die Oberwellen-Ableitungsschaltung 912 ist an der
Formungsschaltung 911 angeschlossen; sie vermag die
dritte Oberwelle aus dem von der Formungsschaltung
abgegebenen Signal abzuleiten. Die Oberwellen-
Ableitungsschaltung 912 kann beispielsweise ein Bandpaßfilter
enthalten, welches ein Signal abzuleiten gestattet,
dessen Frequenz gleich 3 f sc beträgt. Dieses
abgeleitete bzw. ausgeblendete Signal, welches die
dritte Oberwelle des Farbhilfsträgers darstellt, wird
durch Einstellen der Schaltung 913 derart geformt, daß
ein Impulssignal mit einem Tastverhältnis von 50% und
einer Frequenz erhalten wird, die gleich 3 f sc ist.
Dieses geformte Impulssignal wird dem Exklusiv-ODER-
Glied 914 und darüber hinaus dem Frequenzteiler 916 zugeführt.
Dieses in der Frequenz untersetzte Impulssignal
besitzt eine Frequenz, die gleich der Frequenz des Farb
hilfsträgers f sc ist. Das betreffende Impulssignal wird
einer weiteren Einstellschaltung 917 zugeführt, die
ihrerseits ein Impulssignal mit einem Tastverhältnis
von 50% und einer Frequenz abgibt, die gleich der Farb
hilfsträgerfrequenz f sc ist. Dieses Signal wird dem
Exklusiv-ODER-Glied 918 zugeführt.
Die Exklusiv-ODER-Glieder 914 und 918 weisen zusätzliche
Eingänge auf, die gemeinsam an einem Eingangsanschluß 920
angeschlossen sind. Der Eingangsanschluß 920 vermag ein
Spezial-Signal in dem Fall aufzunehmen, daß das Bildbandgerät
in einem seiner Spezial-Wiedergabebetriebsarten
betrieben ist. Es sei darauf hingewiesen, daß die
Exklusiv-ODER-Glieder 914 und 918 im wesentlichen die
Polarität der Lesetakt- und Lese-Hilfsträgersignale invertieren,
die durch sie erzeugt und an die Ausgangsanschlüsse
915 bzw. 918 abgegeben werden. Die Lesetaktsignale,
die in der Phase derart moduliert sind, daß Geschwindigkeitsfehler
kompensiert sind, werden dazu herangezogen,
die Hauptspeicher 59 zu adressieren und aus diesem
digitalisierte Bildsignale auszulesen.
Steuereinheit 67
In Fig. 19 ist die Steuereinheit 67 als einen Schreib
steuerteil und einen Lesesteuerteil enthaltend dargestellt.
Der Schreibsteuerteil besteht aus einem Startimpuls
generator 1005, aus einem Zähler 1007, aus einer
Flipflopschaltung 1015, aus einem monostabilen Kippglied
1017 und aus einem 2-Bit-Zähler 1021. Der Start
impulsgenerator 1005, der aus einer Verknüpfungsschaltung
bestehen mag, ist mit Eingängen an den Eingangsanschlüssen
1001 und 1002 angeschlossen, die den
Horizontal-Synchronisierimpuls S h von der in Fig. 8
dargestellten Synchronisiersignal-Abtrennschaltung her
und das von dem zur automatischen Farbregelung dienenden
Regelschaltungsteil des in Fig. 14 dargestellten
Schreibtaktgenerators erzeugte Farbhilfsträgersignal
aufnehmen. Der Startimpulsgenerator ist darüber hinaus
mit einem Eingangsanschluß 1011 verbunden, der das
Schreibtaktsignal aufnimmt, welches von dem in Fig. 14
dargestellten Regelschaltungsteil zur automatischen
Phasenregelung erzeugt wird. Auf das Auftreten des
Horizontal-Synchronisierimpulses, des Hilfsträgers und
des Schreibtaktsignales hin vermag der Startimpuls
generator 1005 ein Schreibstartsignal zu einem
bestimmten Zeitpunkt zu erzeugen, der der Aufnahme des
eintreffenden Horizontal-Synchronisierimpulses folgt.
Das Ausgangssignal des Startimpulsgenerators 1005, welches
am Ausgangsanschluß 1006 abgeleitet werden kann,
wird dem Zähler 1007 zugeführt. Der Zähler, der auf das
Auftreten des Schreibstartsignales hin aktiviert wird,
welches von dem Startimpulsgenerator erzeugt wird, vermag
Schreibtaktimpulse so lange zu zählen, bis eine bestimmte
Zählerstellung erreicht ist. Wenn beispielsweise
jede Bildsignalzeile in Form von 640 Abtastproben digitalisiert
ist, und wenn jede Abtastprobe durch acht Bits
gebildet ist, dann vermag der Zähler 1007 640 · 8 Schreib
taktimpulse zu zählen. Der Ausgang des Zählers 1007 ist
mit einer Flipflopschaltung 1015 verbunden, die die
Frequenz des Ausgangssignals des Zählers 1007 um einen
Faktor von zwei zu untersetzen vermag. Zu diesem Zweck
kann die Flipflopschaltung 1015 eine herkömmliche Flipflop
schaltung vom T-Typ oder mit einem Takt- bzw. Zeitsteuereingang
enthalten.
Das Ausgangssignal der Flipflopschaltung 1015 wird zum
Triggern eines monostabilen Kippgliedes 1017 herangezogen,
dessen Ausgang über ein UND-Glied 1019 mit einem
2-Bit-Zähler 1021 verbunden ist. Der Zähler 1021 vermag
die von dem monostabilen Kippglied 1017 erzeugten Ausgangs
impulse zu zählen; er ist durch einen zweistufigen
Zähler zur Lieferung einer 2-Bit-Adresse gebildet. Das
Ausgangssignal des Zählers 1021 wird an den Ausgangs
anschlüssen 1023′ und 1023″ abgeleitet bzw. nur abgenommen,
und darüber hinaus wird das betreffende Ausgangssignal
einem Vergleicher 1025 zugeführt. Diese
von dem Zähler 1021 erzeugte 2-Bit-Adresse wird als
Schreibadresse herangezogen und dem Schreibadressen
decoder 203 zugeführt, wie er oben in Verbindung mit Fig. 3
beschrieben worden ist. Es sei darauf hingewiesen, daß
diese 2-Bit-Adresse für jeden zweiten von dem Zähler 1007
erzeugten Ausgangsimpuls geändert wird. Dies bedeutet,
daß die 2-Bit-Adresse in abwechselnden Zeilenintervallen
des eintreffenden Bildsignals geändert wird. Selbstverständlich
gibt der Zähler 1007 einen Ausgangsimpuls zu
Beginn jedes Zeilenintervalles ab, und somit wird der
Zustand der Flipflopschaltung 1015 in jedem Zeilenintervall
geändert. Damit stellt die Kombination des Ausgangssignals
der Flipflopschaltung 1015 und des Ausgangssignals
des Zählers 1021 - diese Ausgangssignale stehen an
den Ausgangsanschlüssen 1023, 1023′ bzw. 1023″ zur
Verfügung - eine 3-Bit-Schreibadresse dar, die von der
Einschreibschaltung 903 in dem Geschwindigkeitsfehler
speicher 64 (Fig. 17) ausgenutzt wird.
Der Ausgang des Zählers 1007 ist zusätzlich mit einem
monostabilen Kippglied 1036 verbunden, welches ein
Geschwindigkeitsfehler-Schreibfreigabesignal an dem
Ausgangsanschluß 1037 erzeugt. Dieses Geschwindigkeitsfehler-
Schreibfreigabesignal wird dazu herangezogen,
den Einschreibschalter 902 in dem Geschwindigkeitsfehler
64 zu schließen, wie dies aus Fig. 17 ersichtlich ist.
Der in Fig. 19 dargestellte Leseadressenteil ist von
ähnlichem Aufbau wie der Schreibadressenteil; er enthält
einen Startimpulsgenerator 1008, einen Zähler 1010,
eine Flipflopschaltung 1016, ein UND-Glied 1020 und einen
2-Bit-Zähler 1022. Der Startimpulsgenerator 1008, der dem
Startimpulsgenerator 1005 ähnlich sein kann, ist an einem
Eingangsanschluß 1003 angeschlossen, um den von dem Lese
taktgenerator 65 (Fig. 17) erzeugten Lese-Hilfsträger
aufzunehmen. Mit einem weiteren Eingang ist der betreffende
Generator an einem Eingangsanschluß 1004 angeschlossen,
um den Bezugs-Horizontal-Synchronisierimpuls
aufzunehmen, der von dem Synchronisiersignalgenerator 66
erzeugt wird. Darüber hinaus ist der Startimpulsgenerator
an einem Eingangsanschluß 1012 angeschlossen, um
die Lesetaktimpulse aufzunehmen, die von dem in Fig. 17
dargestellten Lesetaktgenerator erzeugt werden.
Der Startimpulsgenerator 1008 vermag ein Lesestartsignal
zu einem bestimmten Zeitpunkt auf das Auftreten des Bezugs-
Horizontal-Synchronisierimpulses hin zu erzeugen.
Das Lesestartsignal wird an dem Ausgangsanschluß 1009
abgeleitet, und darüber hinaus wird dieses Signal zur
Aktivierung des Zählers 1010 herangezogen. Dieser
Zähler nimmt die dem Eingangsanschluß 1012 zugeführten
Lesetaktimpulse auf; er vermag einen Ausgangsimpuls
dann zu erzeugen, wenn er eine bestimmte Zählerstellung
erreicht hat. In Übereinstimmung mit dem Zähler 1007 vermag
der Zähler 1010 einen Ausgangsimpuls zu erzeugen, der
als Lese-Speicherfreigabeimpuls dargestellt ist, wenn 640
Lesetaktimpulse gezählt worden sind. Dies bedeutet, daß
der Lese-Speicherfreigabeimpuls zu Beginn einer Ausleseoperation
zum Auslesen einer Bildsignalzeile aus dem
Hauptspeicher 59 erzeugt wird.
Der Zähler 1010 ist an der Flipflopschaltung 1016 angeschlossen,
die eine Flipflopschaltung vom T-Typ umfassen
kann und die die Frequenz der Lese-Speicherfreigabeimpulse
um einen Faktor von zwei zu untersetzen vermag.
Dies bedeutet, daß sich der Zustand der Flipflopschaltung
auf jeden Lese-Speicherfreigabeimpuls hin ändert.
Der Ausgang der Flipflopschaltung 1016 ist mit dem monostabilen
Kippglied 1018 verbunden, um dieses Kippglied
zu triggern. Der durch dieses monostabile Kippglied erzeugte
Impuls wird über das UND-Glied 1020 dem 2-Bit-Zähler
1022 zugeführt, der seinerseits ausgangsseitig mit
den Ausgangsanschlüssen 1024′ bzw. 1024″ verbunden ist,
um die 2-Bit-Ausleseadresse zu bilden, die dem in Fig. 3
dargestellten Lesedecoder zugeführt wird. Ähnlich der
durch den 2-Bit-Zähler 1021 erzeugten 2-Bit-Adressen
ändert sich die 2-Bit-Leseadresse, nachdem jeweils zwei
Bildsignalzeilen aus dem Hauptspeicher ausgelesen sind.
Der Ausgang der Flipflopschaltung 1016 ist zusätzlich
mit einem Ausgangsanschluß 1024 verbunden; er umfaßt
das Bit niedrigster Wertigkeit in einer 3-Bit-Leseadresse.
Es sei darauf hingewiesen, daß diese 3-Bit-Adresse
an den Ausgangsanschlüssen 1024, 1024′ und 1024″
an die Ausleseschaltung 906 gemäß Fig. 17 abgegeben und
dazu herangezogen wird, die Leseadresse zum Auslesen
eines geeigneten Geschwindigkeitsfehlersignals bereit
zustellen.
Der Ausgang des 2-Bit-Zählers 1022 ist ferner mit dem
Vergleicher 1026 und außerdem mit dem Vergleicher 1025
verbunden. Der Vergleicher 1025 vermag die von dem Zähler
1021 erzeugte 2-Bit-Einschreibadresse mit der von
dem Zähler 1022 erzeugten 2-Bit-Ausleseadresse zu
vergleichen. In entsprechender Weise vermag der Vergleicher
1026 der das 2-Bit-Ausgangssignal des Zählers 1021
aufnimmt, die 2-Bit-Einschreibadresse mit der 2-Bit-Auslese
adresse zu vergleichen, die von dem Zähler 1022 erzeugt
wird. In dem Fall, daß die Ausleseadresse gleich
der Einschreibadresse +1 ist (R = W + 1), existiert eine
Möglichkeit dafür, daß beim Weiterschalten des Zählers 1021
dieser eine Einschreiboperation bei derselben Speichereinheit
adressieren kann, die dann für eine Ausleseoperation
adressiert ist. Um diese Möglichkeit zu vermeiden, erzeugt
der Vergleicher 1025 ein Binärsignal "1" dann,
wenn die Ausleseadresse gleich der Einschreibadresse +1
ist. Dieses Binärsignal "1" wird durch den Inverter 1027
invertiert und als Binärsignal "0" zur Sperrung des UND-
Gliedes 1019 abgegeben. Dies hindert den Zähler 1021 an
einer Weiterschaltung und vermeidet somit, daß dieser
Zähler genau dieselbe Adresse wie der Auslese-Adressenzähler
1022 erzeugt.
In entsprechender Weise vermag der Vergleicher 1026 eine
Feststellung zu treffen, wenn die Einschreib-2-Bit-Adresse
gleich der Auslese-2-Bit-Adresse +1 ist. Wenn dieser
Zustand ermittelt wird, erzeugt der Vergleicher 1026 ein
Binärsignal "1", welches durch den Inverter 1028 invertiert
wird, um das UND-Glied 1020 zu sperren. Dies
hindert den Zähler 1022 darin, auf dieselbe Zähler
stellung weitergeschaltet zu werden, die dann von
dem Zähler 1021 hervorgerufen bzw. eingenommen wird.
Damit verhindert der Vergleicher 1026, daß die Ausleseadresse
gleich der Einschreibadresse wird. Infolge der
Verwendung der Vergleicher 1025 und 1026 kann ein und
dieselbe Speichereinheit in dem Hauptspeicher 59 nicht
gleichzeitig für eine Einschreiboperation und eine Auslese
operation adressiert werden.
Da der Schreibadressenteil und der Leseadressenteil der
Steuereinheit 57, wie in Fig. 19 dargestellt, von weitgehend
entsprechendem Aufbau sind, wird lediglich der
Betrieb des Schreibadressenteils unter Bezugnahme auf
Fig. 20A bis 20F beschrieben werden. Es sei daran
erinnert, daß der Startimpulsgenerator 1005 - dem der
eintreffende Horizontal-Synchronisierimpuls S h (Fig. 20A)
zugeführt wird - ein Schreibstartsignal zu einem bestimmten
Zeitpunkt auf das Auftreten dieses Horizontal-
Synchronisierimpulses erzeugt, und zwar in Übereinstimmung
mit dem Hilfsträger und den Schreibtaktimpulsen, die zugeführt
werden. Dieser Schreibstartimpuls ist in Fig. 20B
veranschaulicht; er wird dazu herangezogen, den Zähler 1007
derart zu aktivieren, daß aufeinanderfolgende Schreib
taktimpulse gezählt werden. Wenn der Zähler 1007 eine
Zählerstellung von 640 erreicht, hört der Schreibspeicher
freigabeimpuls, wie er in Fig. 20C veranschaulicht
ist, auf. Dieser Impuls wird dann wieder erzeugt, wenn
der nächste Schreibstartimpuls erzeugt wird. Während der
positiven Dauer des dargestellten Schreibspeicherfreigabe
impulses kann somit der Hauptspeicher 59 für eine
Einschreiboperation adressiert werden.
Mit dem negativen Übergang in dem Schreibspeicherfrei
gabeimpuls, d. h. dann, wenn der Zähler 1007 eine Zähler
stellung von 640 erreicht, wird die Flipflopschaltung 1015
derart getriggert, daß sie eine Zustandsänderung erfährt,
wie dies in Fig. 20D veranschaulicht ist. Demgemäß dürfte
einzusehen sein, daß die Flipflopschaltung 1015 ihren
ersten Zustand während eines Zeilenintervalles, ihren
zweiten Zustand während des nächsten Zeilenintervalles,
usw. einnimmt. Wenn das Ausgangssignal dieser Flipflop
schaltung einen negativen Signalübergang zeigt, wird
das monostabile Kippglied 1017 getriggert, wodurch der
Impuls 1017′ erzeugt wird, wie dies in Fig. 20E veran
schaulicht ist. Dieser Impuls wird durch das UND-Glied
1020 geleitet bzw. getastet, um die Zählerstellung des
2-Bit-Zählers 1021 zu erhöhen. Wie in Fig. 20E veran
schaulicht, wird die Zählerstellung des 2-Bit-Zählers
1021 in jedem zweiten oder abwechselnden Zeilenintervall
erhöht. Der Inhalt des 2-Bit-Zählers 1021, welcher als
Einschreibadresse dient, ist in Fig. 20F veranschaulicht.
In dem Fall, daß der Vergleicher 1025 ein Binärsignal "1"
erzeugt, wird das UND-Glied 1019 selbstverständlich gesperrt,
um einen Impuls 1017′ daran zu hindern, die
Zählerstellung des 2-Bit-Zählers 1021 zu erhöhen.
Die in Fig. 19 dargestellte Steuereinheit enthält zusätzlich
RS-Flipflopschaltungen 1031 und 1034, sowie durch
Zeitsteuerimpulse gesteuerte Flipflopschaltungen 1029
und 1032, einen 2-Bit-Speicher 1035 und einen 1-Bit-
Speicher 1039. Die durch Zeitsteuerimpulse bzw. Taktimpulse
gesteuerte Flipflopschaltung 1029 ist eingangsseitig
an einem Eingangsanschluß 1030 angeschlossen, um
das von dem Synchronisiersignalgenerator 66 erzeugte
Bezugs-Vertikal-Synchronisiersignal aufzunehmen. Diese
Flipflopschaltung vermag die Frequenz des erzeugten Bezugs-
Vertikal-Synchronisiersignales um einen Faktor von 2
zu untersetzen und dieses in der Frequenz untersetzte
Signal dem Setzeingang S des RS-Flipflops 1031 zuzuführen.
Der Rücksetzeingang R des RS-Flipflops 1030 ist am Ausgang
der Flipflopschaltung 1016 angeschlossen; er vermag von
diesem Ausgang ein Signal aufzunehmen, dessen Frequenz
gleich der Hälfte der Frequenz des Bezugs-Horizontal-
Synchronisiersignales ist.
Von entsprechendem Aufbau ist die durch Zeitsteuerimpulse
gesteuerte Flipflopschaltung 1032, die eingangsseitig an
einem Eingangsanschluß 1033 angeschlossen ist, um das
eintreffende abgetrennte Vertikal-Synchronisiersignal
von der Synchronisiersignal-Abtrennschaltung 72 aufzunehmen.
Das Ausgangssignal der Flipflopschaltung 1032
ist ein in der Frequenz untersetztes Signal, dessen
Frequenz gleich der Hälfte der Frequenz des eintreffenden
Vertikal-Synchronisiersignales ist. Dieses in der
Frequenz untersetzte Signal wird dem Setzeingang S des
RS-Flipflops 1034 zugeführt. Der Rücksetzeingang R dieser
RS-Flipflopschaltung ist am Ausgang der Flipflopschaltung
1015 angeschlossen, um ein periodisch auftretendes
Impulssignal aufzunehmen, dessen Frequenz gleich der
Hälfte der Frequenz des eintreffenden Horizontal-
Synchronisierimpulses ist, wie dies aus Fig. 20D hervorgeht.
Der Ausgang des RS-Flipflops 1034 ist mit dem 2-Bit-
Speicher 1035 und außerdem mit dem 1-Bit-Speicher 1039
verbunden. Durch das an dem betreffenden Ausgang auftretende
Ausgangssiganl kann die sodann von dem Zähler
1021 erzeugte 2-Bit-Einschreibadresse in den 2-Bit-
Speicher eingetastet bzw. eingeführt werden, und außerdem
kann der Zustand der Flipflopschaltung 1015 in den 1-Bit-
Speicher eingetastet bzw. eingeführt werden. Das Ausgang
des 1-Bit-Speichers 1039 ist mit der Flipflopschaltung 1016
verbunden, um das gespeicherte Bit an diese Flipflopschaltung
abzugeben. Der Ausgang des RS-Flipflops 1031 ist mit
dem Zähler 1022 verbunden, um diesen Zähler derart anzusteuern,
daß er den Inhalt des 2-Bit-Speichers 1035 aufnimmt.
Außerdem ist der Ausgang des betreffenden Flipflops
mit dem Löscheingängen der Flipflopschaltungen 1016
und 1032 verbunden. Ein beispielsweise von dem Bildbandgerät
erzeugtes Zeilendiskriminierungssignal wird von
dem Eingangsanschluß 1038 dem Löscheingang der
Flipflopschaltung 1015 zugeführt.
In Betrieb wird die Flipflopschaltung 1031 auf jeden
zweiten Bezugs-Vertikal-Synchronisierimpuls hin gesetzt
und auf das Auftreten des Ausgangssignals der Flipflopschaltung
1016 hin zurückgesetzt. Dieser Impuls folgt
auf den betreffenden Vertikal-Synchronisierimpuls.
Damit liefert der Ausgang des RS-Flipflops 1031 einen
Impuls, dessen Dauer etwa ein Horizontal-Zeilenintervall
lang ist. Dieser Impuls tritt in Synchronismus
mit jedem zweiten Bezugs-Vertikal-Synchronisierimpuls
auf. In entsprechender Weise wird das RS-Flipflop 1034
auf jeden zweiten eintreffenden Vertikal-Synchronisierimpuls
hin gesetzt und in Abhängigkeit vom Ausgangssignal
der Flipflopschaltung 1015 zurückgesetzt. Demgemäß
erzeugt das RS-Flipflop 1034 einen Ausgangsimpuls,
dessen Dauer etwa einem Horizontal-Zeilenintervall entspricht.
Dieser Impuls wird in Synchronismus mit dem
eintreffenden Vertikal-Synchronisierimpuls erzeugt.
Durch den von dem RS-Flipflop 1034 erzeugten Impuls
wird die dann von dem Zähler 1021 erzeugte Adresse in
den 2-Bit-Speicher 1035 eingeführt bzw. eingetastet,
und außerdem wird das von der Flipflopschaltung 1015 erzeugte
Bit niedrigster Wertigkeit der Schreibadresse in
den 1-Bit-Speicher 1039 eingeführt bzw. eingetastet. Auf
das anschließende Auftreten des durch das RS-Flipflop
erzeugten Impulses wird der Inhalt des 2-Bit-Speichers
in den Zähler 1022 eingetastet, und außerdem wird der
Inhalt des 1-Bit-Speichers in die Flipflopschaltung 1016
eingetastet, und zwar zur Verwendung in der 3-Bit-Ausleseadresse.
Demgemäß wird die Einschreibadresse - die zu
dem Zeitpunkt erzeugt wird, zu dem ein eintreffendes
Vertikal-Synchronisiersignal aufgenommen wird - als
Ausleseadresse zu dem Zeitpunkt herangezogen, zu dem
das Bezugs-Vertikal-Synchronisiersignal aufgenommen wird.
Es sei darauf hingewiesen, daß hierdurch die Vertikal-
Positionierung des Bildsignals richtig festgelegt wird,
welches am Ausgang der zur Zeitbasisfehlerkorrektur
dienenden Schaltungsanordnung abgeleitet wird, um in
Ausrichtung zu der vertikalen Position des Bildsignals
zu sein, welches von dem Bildbandgerät wiedergegeben
wird. Dies bedeutet, daß zu Beginn jedes Bildes eines
korrigierten Bildsignals dieselbe Adressenstelle in
dem Hauptspeicher 59 ausgelesen wird, in die zu Beginn
des betreffenden Bildes für ein eintreffendes Bildsignal
eingeschrieben wurde. Damit sowie im Hinblick auf ein
dargestelltes Fernsehbild ist die Oberseite (oder die
Unterseite) des betreffenden Bildes in der vertikalen
Richtung richtig positioniert.
Durch die Erfindung ist also eine verbesserte Schaltungs
anordnung zur Korrektur von Zeitbasisfehlern in
einem Bildsignal geschaffen, wie es von einer Bildsignal-
Wiedergabeeinrichtung wiedergegeben wird. Die Anordnung
enthält einen Hauptspeicher, in den die in jedem Zeilen
intervall des Bildsignals enthaltenen Bildelemente mit
einer Einschreibrate eingeschrieben werden, die mit der
in dem Bildsignal enthaltenen Zeitbasisinformation
synchronisiert ist, und aus dem die Bildelemente mit
einer Bezugs-Leserate ausgelesen werden. Ein Aussetzdetektor
ermittelt Aussetzzustände, die in den Bildinformations-
und Synchronisierinformationsteilen des
Bildsignales auftreten können. Die Aussetzanzeigen werden
in einem Aussetzzustandspeicher gespeichert, so daß sie
die Stellen innerhalb eines Zeilenintervalls kennzeichnen,
an denen ein Ausfall bzw. ein Aussetzer aufgetreten ist.
Diese Aussetzanzeigen werden in den Aussetzspeicher
synchron mit dem Einlesen der Bildelemente in den Hauptspeicher
eingeschrieben bzw. aus diesem Aussetzzustandspeicher
in Synchronismus mit dem Auslesen der Bildelemente
aus dem Hauptspeicher ausgelesen. Jedes aus
dem Hauptspeicher ausgelesene Bildelement wird einem
Aussetz-Kompensator zugeführt, der auf das Auftreten
einer ausgelesenen Aussetzanzeige hin ein aus dem
Hauptspeicher ausgelesenen ausgefallenes Bildelement
durch das Bildelement ersetzt, welches dieselbe relative
Lage in dem unmittelbar vorangehenden Zeilenintervall
besessen hat. Ferner ist eine Geschwindigkeitsfehler-
Korrektureinrichtung vorgesehen, durch die Geschwindigkeitsfehler
korrigiert werden, die in jedem Zeilenintervall
vorhanden sein können. In dem Fall, daß ein
Geschwindigkeitsfehler nicht ermittelt werden kann, weil
beispielsweise ein Ausfall bzw. Aussetzer in dem
Synchronisierteil eines Zeilenintervalls aufgetreten
ist, wird der Geschwindigkeitsfehler, der bezüglich
des vorhergehenden Zeilenintervalls ermittelt worden
war, in diesem und dem dann nächstfolgenden Intervall
erneut benutzt, d. h. für insgesamt drei aufeinanderfolgende
Zeilenintervalle. Für dieses dritte Zeilenintervall
wird bei der Geschwindigkeitsfehler-Korrekturoperation
eine Verschiebungsspannung hinzuaddiert, wobei
diese Verschiebungsspannung allerdings während einer
Aussetz-Kompensationsoperation in dem betreffenden
dritten Zeilenintervall subtrahiert wird.
Claims (20)
1. Schaltungsanordnung zur Korrektur von Zeitbasisfehlern in
einem Bildsignal
mit einem Hauptspeicher zur Speicherung von Bildelementen in aufeinanderfolgenden Zeilenintervallen des Bildsignals,
mit einer Einschreibschaltung zum Einschreiben der Bildelemente des jeweiligen Zeilenintervalls in den Hauptspeicher mit einer mit der in dem Bildsignal enthaltenen Zeitinformation synchronisierten Einschreib-Taktrate,
mit einer Ausleseschaltung zum Auslesen der gespeicherten Bildelemente eines Zeilenintervalls aus dem Hauptspeicher mit einer im wesentlichen konstanten Bezugs-Auslesetaktrate,
mit einem Aussetzfehler-Detektor zur Detektion von Aussetz zuständen in dem in dem Hauptspeicher eingeschriebenen Bildsignal, die sowohl in dem die Bildinformation enthaltenden Abschnitt als auch in dem die Synchronisierinformationen enthaltenden Abschnitt des Bildsignals auftreten können,
sowie mit einem Aussetzspeicher,
dadurch gekennzeichnet,
daß der Aussetzspeicher als ein Aussetzzustandspeicher ausgebildet ist mit einer der Anzahl der Speichereinheiten (M₀ bis M₃) des Hauptspeichers (59) entsprechenden Zahl von Aussetz-Speichereinheiten (MD₀ bis MD₃) für die synchron mit dem Einschreiben und Auslesen der Bildelemente des jeweiligen Zeilenintervalls in den bzw. aus dem Hauptspeicher erfolgende Speicherung von Angaben zu detektierten Bildelement-Aussetzfehlern in der Weise, daß bei der Detektion eines Bildelement- Aussetzfehlers eine diesen Aussetzfehler kennzeichnende Angabe (M-DOP) in einem entsprechenden Exemplar der Aussetz-Speichereinheit des Aussetzzustandspeichers gespeichert wird, und bei der Detektion eines Synchronisierinformation-Aussetzfehlers eine diesen Aussetzfehler kennzeichnende Angabe (M-APC) in einem entsprechenden Exemplar der Aussetz-Speichereinheit des Aussetzzustandspeichers gespeichert wird,
und daß ein mit dem Ausgang des Hauptspeichers (59) verbundener Aussetzkompensator (60) vorgesehen ist, der alle aus dem Hauptspeicher (59) ausgelesenen Bildelemente jedes Zeilen intervalls aufnimmt und im normalen Betriebszustand die auf genommenen Bildelemente weiterleitet und der auf das Auslesen einer einen Aussetzfehlerzustand kennzeichnenden Angabe aus einer der Aussetz-Speichereinheiten (MD₀ bis MD₃) die Aussetz zustandspeichers (58) hin das dann aus dem Hauptspeicher (59) aufgenommene Bildelement durch ein Bildelement ersetzt, das sich in dem unmittelbar vorangehenden Zeilenintervall in derselben Relativposition befindet.
mit einem Hauptspeicher zur Speicherung von Bildelementen in aufeinanderfolgenden Zeilenintervallen des Bildsignals,
mit einer Einschreibschaltung zum Einschreiben der Bildelemente des jeweiligen Zeilenintervalls in den Hauptspeicher mit einer mit der in dem Bildsignal enthaltenen Zeitinformation synchronisierten Einschreib-Taktrate,
mit einer Ausleseschaltung zum Auslesen der gespeicherten Bildelemente eines Zeilenintervalls aus dem Hauptspeicher mit einer im wesentlichen konstanten Bezugs-Auslesetaktrate,
mit einem Aussetzfehler-Detektor zur Detektion von Aussetz zuständen in dem in dem Hauptspeicher eingeschriebenen Bildsignal, die sowohl in dem die Bildinformation enthaltenden Abschnitt als auch in dem die Synchronisierinformationen enthaltenden Abschnitt des Bildsignals auftreten können,
sowie mit einem Aussetzspeicher,
dadurch gekennzeichnet,
daß der Aussetzspeicher als ein Aussetzzustandspeicher ausgebildet ist mit einer der Anzahl der Speichereinheiten (M₀ bis M₃) des Hauptspeichers (59) entsprechenden Zahl von Aussetz-Speichereinheiten (MD₀ bis MD₃) für die synchron mit dem Einschreiben und Auslesen der Bildelemente des jeweiligen Zeilenintervalls in den bzw. aus dem Hauptspeicher erfolgende Speicherung von Angaben zu detektierten Bildelement-Aussetzfehlern in der Weise, daß bei der Detektion eines Bildelement- Aussetzfehlers eine diesen Aussetzfehler kennzeichnende Angabe (M-DOP) in einem entsprechenden Exemplar der Aussetz-Speichereinheit des Aussetzzustandspeichers gespeichert wird, und bei der Detektion eines Synchronisierinformation-Aussetzfehlers eine diesen Aussetzfehler kennzeichnende Angabe (M-APC) in einem entsprechenden Exemplar der Aussetz-Speichereinheit des Aussetzzustandspeichers gespeichert wird,
und daß ein mit dem Ausgang des Hauptspeichers (59) verbundener Aussetzkompensator (60) vorgesehen ist, der alle aus dem Hauptspeicher (59) ausgelesenen Bildelemente jedes Zeilen intervalls aufnimmt und im normalen Betriebszustand die auf genommenen Bildelemente weiterleitet und der auf das Auslesen einer einen Aussetzfehlerzustand kennzeichnenden Angabe aus einer der Aussetz-Speichereinheiten (MD₀ bis MD₃) die Aussetz zustandspeichers (58) hin das dann aus dem Hauptspeicher (59) aufgenommene Bildelement durch ein Bildelement ersetzt, das sich in dem unmittelbar vorangehenden Zeilenintervall in derselben Relativposition befindet.
2. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß der Aussetzkompensator einen Speicher
(DMO, DME) enthält, in den jedes empfangene Bildelement
eines gegebenen Zeilenintervalles mit der
Bezugs-Auslesetaktrate eingeschrieben wird und aus
dem das nächstfolgende Zeilenintervall jedes Bild
elementes des betreffenden Zeilenintervalles ebenfalls
mit der Bezugs-Auslesetaktrate auslesbar ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch
gekennzeichnet,
daß der Speicher (DMO, DME) durch eine Speicherschaltung (DMO) für ungeradzahlige Zeilen zur Speicherung jedes aufgenommenen Bildelementes eines aus dem Hauptspeicher (59) her empfangenen ungeradzahligen Zeilenintervalls und durch eine Speicherschaltung (DME) für geradzahlige Zeilen zur Speicherung jedes aufgenommenen Bildelementes eines aus dem Hauptspeicher empfangenen geradzahligen Zeilenintervalles gebildet ist,
daß ein Schreibschalter (301, 302) vorgesehen ist, der derart betrieben ist, daß er jedes empfangene Bildelement an die Speicherschaltung (DMO) für ungerad zahlige Zeilen in dem Fall abzugeben vermag, daß ein ungeradzahliges Zeilenintervall aus dem Hauptspeicher (59) ausgelesen ist, während jedes empfangene Bildelement an die Speicherschaltung (DME) für gerad zahlige Zeilen in dem Fall abgebbar ist, daß ein geradzahliges Zeilenintervall aus dem Hauptspeicher ausgelesen ist,
daß ein Leseschalter (303) vorgesehen ist, der derart betrieben ist, daß er jedes aus der Speicherschaltung (DMO) für ungeradzahlige Zeilen ausgelesene Bildelement in dem Fall abgibt, daß ein geradzahliges Zeilenintervall aus dem Hauptspeicher ausgelesen ist, während jedes aus der Speicherschaltung (DME) für geradzahlige Zeilen ausgelesene Bildelement in dem Fall abgebbar ist, daß ein ungeradzahliges Zeilen intervall aus dem Hauptspeicher ausgelesen ist,
und daß ein Substitutions-Schalter (304) vorgesehen ist, der normalerweise derart betrieben ist, daß er jedes von dem Hauptspeicher (59) her empfangene Bildelement überträgt, und der auf das Auftreten der gespeicherten Angabe (M-DOP) eines aus dem Aussetz zustandspeicher (58) ausgelesenen Aussetz zustandes hin das dann von dem Leseschalter (303) abgegebenen Bildelement überträgt.
daß der Speicher (DMO, DME) durch eine Speicherschaltung (DMO) für ungeradzahlige Zeilen zur Speicherung jedes aufgenommenen Bildelementes eines aus dem Hauptspeicher (59) her empfangenen ungeradzahligen Zeilenintervalls und durch eine Speicherschaltung (DME) für geradzahlige Zeilen zur Speicherung jedes aufgenommenen Bildelementes eines aus dem Hauptspeicher empfangenen geradzahligen Zeilenintervalles gebildet ist,
daß ein Schreibschalter (301, 302) vorgesehen ist, der derart betrieben ist, daß er jedes empfangene Bildelement an die Speicherschaltung (DMO) für ungerad zahlige Zeilen in dem Fall abzugeben vermag, daß ein ungeradzahliges Zeilenintervall aus dem Hauptspeicher (59) ausgelesen ist, während jedes empfangene Bildelement an die Speicherschaltung (DME) für gerad zahlige Zeilen in dem Fall abgebbar ist, daß ein geradzahliges Zeilenintervall aus dem Hauptspeicher ausgelesen ist,
daß ein Leseschalter (303) vorgesehen ist, der derart betrieben ist, daß er jedes aus der Speicherschaltung (DMO) für ungeradzahlige Zeilen ausgelesene Bildelement in dem Fall abgibt, daß ein geradzahliges Zeilenintervall aus dem Hauptspeicher ausgelesen ist, während jedes aus der Speicherschaltung (DME) für geradzahlige Zeilen ausgelesene Bildelement in dem Fall abgebbar ist, daß ein ungeradzahliges Zeilen intervall aus dem Hauptspeicher ausgelesen ist,
und daß ein Substitutions-Schalter (304) vorgesehen ist, der normalerweise derart betrieben ist, daß er jedes von dem Hauptspeicher (59) her empfangene Bildelement überträgt, und der auf das Auftreten der gespeicherten Angabe (M-DOP) eines aus dem Aussetz zustandspeicher (58) ausgelesenen Aussetz zustandes hin das dann von dem Leseschalter (303) abgegebenen Bildelement überträgt.
4. Schaltungsanordnung nach Anspruch 3, dadurch
gekennzeichnet, daß die Speicherschaltungen für ungerad
zahlige Zeilen und geradzahlige Zeilen durch einen
Umlaufkreis gebildet sind, in welchem jedes ausgelesene
Bildelement rückgekoppelt ist.
5. Schaltungsanordnung nach Anspruch 3, dadurch
gekennzeichnet,
daß die Bildsignale durch Farbbildsignalgemische mit einem Farbhilfsträger gebildet sind, der während ungeradzahliger und geradzahliger Zeilen intervalle unterschiedliche Phasen besitzt,
und daß der Aussetzkompensator Phasenangleichsschaltungen (306, 308) enthält, durch die die Phase des Farbhilfsträgers der an den Substitutions- Schalter (304) von dem Hauptspeicher (59) her abgegebenen Bildsignale an die Phase des Farbhilfsträgers der Bildsignale angleichbar ist, die an den Substitutions-Schalter von dem Leseschalter (303) her abgebbar sind.
daß die Bildsignale durch Farbbildsignalgemische mit einem Farbhilfsträger gebildet sind, der während ungeradzahliger und geradzahliger Zeilen intervalle unterschiedliche Phasen besitzt,
und daß der Aussetzkompensator Phasenangleichsschaltungen (306, 308) enthält, durch die die Phase des Farbhilfsträgers der an den Substitutions- Schalter (304) von dem Hauptspeicher (59) her abgegebenen Bildsignale an die Phase des Farbhilfsträgers der Bildsignale angleichbar ist, die an den Substitutions-Schalter von dem Leseschalter (303) her abgebbar sind.
6. Schaltungsanordnung nach Anspruch 5, dadurch
gekennzeichnet, daß jede der Speichereinrichtungen für
ungeradzahlige und geradzahlige Zeilen eine Speicher
kapazität von einem Zeilenintervall besitzt.
7. Schaltungsanordnung nach Anspruch 2, dadurch
gekennzeichnet, daß der Aussetzzustandspeicher
einen Schreibwähler (203, 212-215, 224-227, 244-247, 331-334) aufweist, der zur Auswahl einer einzelnen Speicher einheit (M₀ bis M₃) des Hauptspeichers und einer dieser Speichereinheit (M₀ bis M₃) entsprechenden einzelnen Speicher einheit (MD₀ bis MD₃) des Aussetzzustandspeichers dient, in die die genannten Bildelemente bzw. die Angaben über detektierte Aussetzzustände eingeschrieben werden,
sowie einen Lesewähler (204, 220-223, 240-243, 323-326, 316-319, 312-315) zur Auswahl einer anderen Speichereinheit des Hauptspeichers und der entsprechenden Speichereinheit des Aussetzzustandspeichers, aus dem die gespeicherten Bildelemente bzw. die Angaben über detektierte Aussetzzustände ausgelesen werden.
einen Schreibwähler (203, 212-215, 224-227, 244-247, 331-334) aufweist, der zur Auswahl einer einzelnen Speicher einheit (M₀ bis M₃) des Hauptspeichers und einer dieser Speichereinheit (M₀ bis M₃) entsprechenden einzelnen Speicher einheit (MD₀ bis MD₃) des Aussetzzustandspeichers dient, in die die genannten Bildelemente bzw. die Angaben über detektierte Aussetzzustände eingeschrieben werden,
sowie einen Lesewähler (204, 220-223, 240-243, 323-326, 316-319, 312-315) zur Auswahl einer anderen Speichereinheit des Hauptspeichers und der entsprechenden Speichereinheit des Aussetzzustandspeichers, aus dem die gespeicherten Bildelemente bzw. die Angaben über detektierte Aussetzzustände ausgelesen werden.
8. Schaltungsanordnung nach Anspruch 7, bei der jedes Bild
element von einem Mehr-Bit-Binärwort dargestellt wird und jede
Speichereinheit (M₀ bis M₃) des Hauptspeichers eine Speicher
kapazität zur Speicherung von n solchen Mehr-Bit-Binärwörtern
aufweist, dadurch gekennzeichnet, daß jede der Angaben über
einen detektierten Aussetzfehlerzustand aus einem ausgewählten
Bit besteht und daß jede Aussetzzustands-Speichereinheit
(MD₀ bis MD₃) eine Speicherkapazität von n Bit aufweist.
9. Schaltungsanordnung nach Anspruch 8, bei der die Speicher
kapazität jeder Speichereinheit des Hauptspeichers zwei
Zeilenintervallen entspricht, dadurch gekennzeichnet, daß jede
Aussetzzustands-Speichereinheit (MD₀ bis MD₃) eine Speicher
kapazität für die Speicherung von Angaben (M-DOP) zu detektierten
Aussetzfehlerzuständen für alle Bildelemente in zwei
Zeilenintervallen aufweist.
10. Schaltungsanordnung nach Anspruch 7, dadurch
gekennzeichnet,
daß ein Geschwindigkeitsfehlerdetektor vorgesehen ist, der einen Geschwindigkeitsfehler eines Zeilenintervalles in dem jeweiligen Bildsignal als Funktion der Phasendifferenz in der in dem Zeilen intervall enthaltenen Synchronisierinformation und der in dem nächstfolgenden Zeilenintervall enthaltenen Synchronisierinformation zu ermitteln gestattet,
daß ein Geschwindigkeitsfehlerspeicher vorgesehen ist, der die betreffenden Geschwindigkeitsfehler jedes in dem Hauptspeicher gespeicherten Zeilen intervalles zu speichern gestattet,
daß eine Ausleseschaltung vorgesehen ist, die den abgespeicherten Geschwindigkeitsfehler auszulesen gestattet, der einem aus dem Hauptspeicher ausgelesenen Zeilenintervall zugehörig ist,
daß eine Modifizierungsschaltung vorgesehen ist, welche die Ausleserate, mit der die Bildelemente eines Zeilenintervalles aus dem Hauptspeicher auslesbar sind, als Funktion des dem betreffenden Zeilen intervall zugehörigen ausgelesenen Geschwindigkeitsfehlers zu modifizieren gestattet,
und daß eine Geschwindigkeitsfehler-Einstellschaltung (820, 821, 824, 827, 838) vorgesehen ist, die den einem gegebenen Zeilenintervall (LA) zugehörigen Geschwindigkeitsfehler für die nächsten beiden folgenden Zeilenintervalle (LB, LC) in dem Fall heranzuziehen gestattet, daß ein Aussetzzustand (M-) als in dem Synchronisierinformationsteil des unmittelbar folgenden Zeilenintervalles (LB) auftretender Aussetzzustand ermittelt ist.
daß ein Geschwindigkeitsfehlerdetektor vorgesehen ist, der einen Geschwindigkeitsfehler eines Zeilenintervalles in dem jeweiligen Bildsignal als Funktion der Phasendifferenz in der in dem Zeilen intervall enthaltenen Synchronisierinformation und der in dem nächstfolgenden Zeilenintervall enthaltenen Synchronisierinformation zu ermitteln gestattet,
daß ein Geschwindigkeitsfehlerspeicher vorgesehen ist, der die betreffenden Geschwindigkeitsfehler jedes in dem Hauptspeicher gespeicherten Zeilen intervalles zu speichern gestattet,
daß eine Ausleseschaltung vorgesehen ist, die den abgespeicherten Geschwindigkeitsfehler auszulesen gestattet, der einem aus dem Hauptspeicher ausgelesenen Zeilenintervall zugehörig ist,
daß eine Modifizierungsschaltung vorgesehen ist, welche die Ausleserate, mit der die Bildelemente eines Zeilenintervalles aus dem Hauptspeicher auslesbar sind, als Funktion des dem betreffenden Zeilen intervall zugehörigen ausgelesenen Geschwindigkeitsfehlers zu modifizieren gestattet,
und daß eine Geschwindigkeitsfehler-Einstellschaltung (820, 821, 824, 827, 838) vorgesehen ist, die den einem gegebenen Zeilenintervall (LA) zugehörigen Geschwindigkeitsfehler für die nächsten beiden folgenden Zeilenintervalle (LB, LC) in dem Fall heranzuziehen gestattet, daß ein Aussetzzustand (M-) als in dem Synchronisierinformationsteil des unmittelbar folgenden Zeilenintervalles (LB) auftretender Aussetzzustand ermittelt ist.
11. Schaltungsanordnung nach Anspruch 10, dadurch
gekennzeichnet, daß jede der Aussetzzustands-Speicherein
richtungen (MD₀-MD₃) einen Bereich enthält, der für
die Speicherung einer Angabe (M-) eines ermittelten
Aussetzzustands vorgesehen ist, welcher in dem
Synchronisierinformationsteil eines Zeilenintervalles
des betreffenden Bildsignales auftritt.
12. Schaltungsanordnung nach Anspruch 11, dadurch
gekennzeichnet,
daß der Geschwindigkeitsfehler ein Gleichspannungssignal ist,
daß die Modifizierungsschaltung einen rücksetzbaren Integrator enthält, der zu Beginn jedes aus dem Hauptspeicher ausgelesenen Zeilenintervalles auf einen Bezugspegel rücksetzbar ist, von dem aus eine Integration des Gleichspannungssignals erfolgt,
daß das integrierte Gleichspannungssignal zur Modifizierung der Ausleserate ausgenutzt ist, mit der die Bildelemente aus dem Hauptspeicher auslesbar sind,
daß eine Ausleseschaltung (316-319) vorgesehen ist, die den betreffenden Bereich einer Aussetz speichereinrichtung (MD₀-MD₃) auszulesen gestattet, innerhalb dessen die Angabe (M-) bezüglich eines Aussetzzustands gespeichert ist, der in dem Synchronisierteil eines Zeilenintervalles auftritt, wobei das betreffende Auslesen zugleich mit dem Auslesen des Zeilenintervalles aus dem Hauptspeicher erfolgt und wobei die gespeicherte Angabe (M-) auslesbar ist,
und daß ein Addierer (926) vorgesehen ist, der einen Gleichspannungs-Verschiebungspegel zu dem integrierten Gleichspannungspegel zu Beginn eines ausgelesenen Zeilenintervalles in dem Fall hinzuaddiert, daß die gespeicherte Angabe (M-) eines ermittelten Aussetz zustands innerhalb des Synchronisierteiles eines ausgelesenen Zeilenintervalles auftritt.
daß der Geschwindigkeitsfehler ein Gleichspannungssignal ist,
daß die Modifizierungsschaltung einen rücksetzbaren Integrator enthält, der zu Beginn jedes aus dem Hauptspeicher ausgelesenen Zeilenintervalles auf einen Bezugspegel rücksetzbar ist, von dem aus eine Integration des Gleichspannungssignals erfolgt,
daß das integrierte Gleichspannungssignal zur Modifizierung der Ausleserate ausgenutzt ist, mit der die Bildelemente aus dem Hauptspeicher auslesbar sind,
daß eine Ausleseschaltung (316-319) vorgesehen ist, die den betreffenden Bereich einer Aussetz speichereinrichtung (MD₀-MD₃) auszulesen gestattet, innerhalb dessen die Angabe (M-) bezüglich eines Aussetzzustands gespeichert ist, der in dem Synchronisierteil eines Zeilenintervalles auftritt, wobei das betreffende Auslesen zugleich mit dem Auslesen des Zeilenintervalles aus dem Hauptspeicher erfolgt und wobei die gespeicherte Angabe (M-) auslesbar ist,
und daß ein Addierer (926) vorgesehen ist, der einen Gleichspannungs-Verschiebungspegel zu dem integrierten Gleichspannungspegel zu Beginn eines ausgelesenen Zeilenintervalles in dem Fall hinzuaddiert, daß die gespeicherte Angabe (M-) eines ermittelten Aussetz zustands innerhalb des Synchronisierteiles eines ausgelesenen Zeilenintervalles auftritt.
13. Schaltungsanordnung nach Anspruch 12, dadurch
gekennzeichnet, daß der Gleichspannungs-Verschiebungspegel
das dem Integrator (908) zugeführte Gleichspannungs-
Geschwindigkeitsfehlersignal ist.
14. Schaltungsanordnung nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß ein Geschwindigkeitsfehlerdetektor vorgesehen ist, der einen Geschwindigkeitsfehler innerhalb jedes Zeilenintervalls des wiedergegebenen Bildsignales festzustellen und ein Geschwindigkeitsfehlersignal zu erzeugen vermag, daß der Geschwindigkeitsfehlerdetektor ein Geschwindigkeitsfehlersignal in dem Fall nicht zu erzeugen vermag, daß ein Aussetzzustand in dem Synchronisierinformationsteil des Zeilenintervalles oder des unmittelbar folgenden Zeilenintervalles auf getreten ist,
daß eine Geschwindigkeitsfehlerspeichereinrichtung (821, 905-0 bis 905-7) vorgesehen ist, die in einem den digitalisierten Bildelementen eines in dem Hauptspeicher gespeicherten Zeilenintervalles (LA) zugehörigen Speicherplatz das Geschwindigkeitsfehlersignal für das betreffende Zeilenintervall (LA) zu speichern vermag,
daß in der betreffenden Geschwindigkeitsfehler speichereinrichtung in dem Fall, daß durch das Auftreten eines Aussetzzustands die Ermittelung des Geschwindigkeitsfehlers für das betreffende Zeilen intervall (LB) verhindert worden ist, das Geschwindigkeitsfehlersignal speicherbar ist, welches ebenfalls für das vorangehende Zeilenintervall (LA) gespeichert worden ist,
und daß eine Taktrate-Modifizierungsschaltung (906, 908, 910) vorgesehen ist, die ein gespeichertes Geschwindigkeitsfehlersignal in dem Fall auszulesen gestattet, daß das zugehörige Zeilenintervall der digitalisierten Bildelemente aus dem Hauptspeicher auslesbar ist, während eine Modifizierung der Lese taktimpulse mit dem ausgelesenen Geschwindigkeits fehlersignal unter Kompensierung des Geschwindig keitsfehlers für das betreffende Zeilenintervall vornehmbar ist.
daß ein Geschwindigkeitsfehlerdetektor vorgesehen ist, der einen Geschwindigkeitsfehler innerhalb jedes Zeilenintervalls des wiedergegebenen Bildsignales festzustellen und ein Geschwindigkeitsfehlersignal zu erzeugen vermag, daß der Geschwindigkeitsfehlerdetektor ein Geschwindigkeitsfehlersignal in dem Fall nicht zu erzeugen vermag, daß ein Aussetzzustand in dem Synchronisierinformationsteil des Zeilenintervalles oder des unmittelbar folgenden Zeilenintervalles auf getreten ist,
daß eine Geschwindigkeitsfehlerspeichereinrichtung (821, 905-0 bis 905-7) vorgesehen ist, die in einem den digitalisierten Bildelementen eines in dem Hauptspeicher gespeicherten Zeilenintervalles (LA) zugehörigen Speicherplatz das Geschwindigkeitsfehlersignal für das betreffende Zeilenintervall (LA) zu speichern vermag,
daß in der betreffenden Geschwindigkeitsfehler speichereinrichtung in dem Fall, daß durch das Auftreten eines Aussetzzustands die Ermittelung des Geschwindigkeitsfehlers für das betreffende Zeilen intervall (LB) verhindert worden ist, das Geschwindigkeitsfehlersignal speicherbar ist, welches ebenfalls für das vorangehende Zeilenintervall (LA) gespeichert worden ist,
und daß eine Taktrate-Modifizierungsschaltung (906, 908, 910) vorgesehen ist, die ein gespeichertes Geschwindigkeitsfehlersignal in dem Fall auszulesen gestattet, daß das zugehörige Zeilenintervall der digitalisierten Bildelemente aus dem Hauptspeicher auslesbar ist, während eine Modifizierung der Lese taktimpulse mit dem ausgelesenen Geschwindigkeits fehlersignal unter Kompensierung des Geschwindig keitsfehlers für das betreffende Zeilenintervall vornehmbar ist.
15. Schaltungsanordnung nach Anspruch 14, dadurch
gekennzeichnet, daß die Geschwindigkeitsfehlerspeicher
einrichtung das einem Zeilenintervall (LA) zugehörige
Geschwindigkeitsfehlersignal für die dem betreffenden
einen Zeilenintervall (LA) folgenden nächsten beiden
aufeinanderfolgenden Zeilenintervall (LB, LC) in dem
Fall zu speichern vermag, daß das Auftreten eines
Aussetzzustandes die Ermittelung des Geschwindigkeitsfehlers
für das dem betreffenden einen Zeilenintervall
unmittelbar folgende Zeilenintervall (LB) verhindert
hat.
16. Schaltungsanordnung nach Anspruch 14, dadurch
gekennzeichnet,
daß jedes gespeicherte Geschwindig keitsfehlersignal durch einen Gleichspannungspegel gebildet ist,
daß die Taktrate-Modifizierungsschaltung einen rücksetzbaren Integrator (908) enthält, der jeden ausgelesenen Gleichspannungspegel unter Erzeugung eines integrierten Signales zu integrieren vermag, welches zu Beginn jedes ausgelesenen Zeilenintervalls auf einen Ausgangspegel zurückzukehren vermag,
und daß eine Rücksetz-Sperrschaltung (925, 926, 930) vorgesehen ist, die die Rückführung des integrierten Signals auf den Ausgangspegel in dem Fall zu verhindern gestattet, daß ein Aussetzsignal in dem Synchronisierinformationsteil eines ausgelesenen Zeilenintervalles festgestellt worden ist.
daß jedes gespeicherte Geschwindig keitsfehlersignal durch einen Gleichspannungspegel gebildet ist,
daß die Taktrate-Modifizierungsschaltung einen rücksetzbaren Integrator (908) enthält, der jeden ausgelesenen Gleichspannungspegel unter Erzeugung eines integrierten Signales zu integrieren vermag, welches zu Beginn jedes ausgelesenen Zeilenintervalls auf einen Ausgangspegel zurückzukehren vermag,
und daß eine Rücksetz-Sperrschaltung (925, 926, 930) vorgesehen ist, die die Rückführung des integrierten Signals auf den Ausgangspegel in dem Fall zu verhindern gestattet, daß ein Aussetzsignal in dem Synchronisierinformationsteil eines ausgelesenen Zeilenintervalles festgestellt worden ist.
17. Schaltungsanordnung nach Anspruch 16, dadurch
gekennzeichnet,
daß die Rücksetz-Sperrschaltung eine Verschiebungsspannungsquelle (922) enthält,
daß ein Addierer (926) vorgesehen ist, der die Verschiebungsspannung der betreffenden Spannungsquelle dem integrierten Signal hinzuzuaddieren gestattet,
und daß ein Schalter (25) vorgesehen ist, der die Verschiebungsspannungsquelle (922) mit dem Addierer (926) in dem Fall zu verbinden gestattet, daß ein Aussetzzustand in dem Synchronisierinformationsteil des sodann ausgelesenen Zeilenintervalles festgestellt worden ist.
daß die Rücksetz-Sperrschaltung eine Verschiebungsspannungsquelle (922) enthält,
daß ein Addierer (926) vorgesehen ist, der die Verschiebungsspannung der betreffenden Spannungsquelle dem integrierten Signal hinzuzuaddieren gestattet,
und daß ein Schalter (25) vorgesehen ist, der die Verschiebungsspannungsquelle (922) mit dem Addierer (926) in dem Fall zu verbinden gestattet, daß ein Aussetzzustand in dem Synchronisierinformationsteil des sodann ausgelesenen Zeilenintervalles festgestellt worden ist.
18. Schaltungsanordnung nach Anspruch 17, dadurch
gekennzeichnet, daß der Schalter (925) derart gesteuert
ist, daß er die Verschiebungsspannungsquelle (922)
von dem Addierer (926) in dem Fall abtrennt, daß
eine Anzeige bezüglich eines Aussetzzustandes in
dem Bildinformationsteil eines Zeilenintervalles
aus dem Aussetzzustandspeicher (58) ausgelesen
ist.
19. Schaltungsanordnung nach Anspruch 18, dadurch
gekennzeichnet, daß der betreffende Schalter (952) in
einem ersten Schalterzustand einen Bezugspegel an
den Addierer (926) abzugeben vermag und in einem
zweiten Schalterzustand auf das Auftreten einer
Anzeige (M-) eines aus dem Aussetzzustandspeicher
(58) ausgelesenen Aussetzzustands in dem
Synchronisierinformationsteil eines Zeilenintervalls
hin die Verschiebungsspannung an den Addierer (926)
unter der Steuerung durch eine Torschaltung (930)
abzugeben vermag, die auf die betreffende Anzeige
(M-DOP) bezüglich eines Aussetzzustandes in dem
Bildinformationsteil eines aus dem Aussetzzustandspeicher
(58) ausgelesenen Zeilenintervalles hin den
betreffenden Schalter (925) in dessen ersten
Schalterzustand lediglich für die Dauer zurückzuführen
erlaubt, während der die betreffende Anzeige (M-DOP)
bezüglich eines Aussetzzustandes in dem Bildinformationsteil
ausgelesen ist.
20. Schaltungsanordnung nach Anspruch 17, dadurch
gekennzeichnet, daß die Verschiebungsspannung der
Verschiebungsspannungsquelle durch den aus der
Geschwindigkeitsfehlerspeichereinrichtung (905-0 bis
905-7) ausgelesenen Gleichspannungspegel
gekennzeichnet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5182178A JPS54143017A (en) | 1978-04-28 | 1978-04-28 | Time base error correction unit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2917449A1 DE2917449A1 (de) | 1979-11-08 |
DE2917449C2 true DE2917449C2 (de) | 1989-04-20 |
Family
ID=12897550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2917449A Granted DE2917449A1 (de) | 1978-04-28 | 1979-04-30 | Schaltungsanordnung zur korrektur von zeitbasisfehlern in einem bildsignal |
Country Status (10)
Country | Link |
---|---|
US (1) | US4287529A (de) |
JP (1) | JPS54143017A (de) |
AT (1) | AT382280B (de) |
AU (1) | AU525763B2 (de) |
CA (1) | CA1132706A (de) |
DE (1) | DE2917449A1 (de) |
FR (1) | FR2424682B1 (de) |
GB (1) | GB2020140B (de) |
IT (1) | IT1112758B (de) |
NL (1) | NL7903409A (de) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4389678A (en) * | 1979-10-05 | 1983-06-21 | Nippon Electric Co., Ltd. | Digital time-base corrector for special motion reproduction by helical-scan VTR |
US4315331A (en) * | 1980-02-01 | 1982-02-09 | Ampex Corporation | Apparatus for providing drop-out compensation in recording and reproducing systems |
GB2073534B (en) * | 1980-04-02 | 1984-04-04 | Sony Corp | Error concealment in digital television signals |
JPS5750307A (en) * | 1980-09-05 | 1982-03-24 | Sony Corp | Time base correcting device |
JPS5758210A (en) * | 1980-09-26 | 1982-04-07 | Hitachi Ltd | Error correction range controlling circuit |
US4380069A (en) * | 1980-12-18 | 1983-04-12 | Reitmeier Glenn A | Digital error detection using bracketing |
EP0070677B1 (de) * | 1981-07-14 | 1991-01-09 | Dai Nippon Printing Co., Ltd. | Video-Aufzeichnungsgerät |
US4519001A (en) * | 1981-10-27 | 1985-05-21 | Ampex Corporation | Apparatus for providing dropout compensation and error concealment in a PAL format video information signal |
JPS594279A (ja) * | 1982-06-29 | 1984-01-11 | Sony Corp | 磁気記録再生装置 |
US4591925A (en) * | 1983-04-06 | 1986-05-27 | Ampex Corporation | Encoded dropout compensator system |
JP2544323B2 (ja) * | 1984-05-26 | 1996-10-16 | ソニー株式会社 | 再生映像信号補正回路 |
JPS6133575U (ja) * | 1984-07-28 | 1986-02-28 | ソニー株式会社 | クロツク形成回路 |
GB2164519A (en) * | 1984-09-14 | 1986-03-19 | Philips Electronic Associated | Processing video signals |
US4688081A (en) * | 1985-01-25 | 1987-08-18 | Hitachi, Ltd. | Apparatus for correcting time base error of video signal |
FR2578674B1 (fr) * | 1985-03-07 | 1990-03-23 | Telecommunications Sa | Procede d'enregistrement et de lecture d'un signal video a l'aide d'un magnetoscope et equipement pour la mise en oeuvre de ce procede |
US5233420A (en) * | 1985-04-10 | 1993-08-03 | The United States Of America As Represented By The Secretary Of The Navy | Solid state time base corrector (TBC) |
JPH0636614B2 (ja) * | 1985-05-21 | 1994-05-11 | ソニー株式会社 | 時間軸誤差補正装置 |
US4799189A (en) * | 1985-07-26 | 1989-01-17 | Motorola, Inc. | Resynthesized digital radio frequency memory |
DE3533698A1 (de) * | 1985-09-21 | 1987-03-26 | Bosch Gmbh Robert | Verfahren zur verkopplung eines taktsignals mit einem videosignal |
US4864422A (en) * | 1985-09-21 | 1989-09-05 | Robert Bosch Gmbh | Processor for video signals obtained from an information carrier such as a magnetic tape |
US4769720A (en) * | 1985-09-21 | 1988-09-06 | Robert Bosch Gmbh | Processor for video signals obtained from an information carrier such as a magnetic tape |
US5124806A (en) * | 1985-09-21 | 1992-06-23 | Robert Bosch Gmbh | Digital pulse generator phase-locked to color television video signals and means and method for thereby compensating for tape velocity timing errors |
JP2537181B2 (ja) * | 1985-10-08 | 1996-09-25 | キヤノン株式会社 | 映像信号補正装置 |
JPS62147881A (ja) * | 1985-12-21 | 1987-07-01 | Fuji Photo Film Co Ltd | 静止画像記録装置 |
JPH06101860B2 (ja) * | 1986-04-11 | 1994-12-12 | ソニー株式会社 | 時間軸補正装置 |
US5148291A (en) * | 1986-05-21 | 1992-09-15 | Canon Kabushiki Kaisha | Apparatus for displaying image signal drop-out |
JPS6329362A (ja) * | 1986-07-22 | 1988-02-08 | Hitachi Ltd | 映像信号再生装置の時間軸変動補正回路 |
JPH07105936B2 (ja) * | 1987-03-16 | 1995-11-13 | パイオニア株式会社 | 読取信号の時間軸制御装置 |
GB2202709B (en) * | 1987-03-24 | 1991-05-01 | Sony Corp | Time base correcting apparatus |
JPH01103393A (ja) * | 1987-10-16 | 1989-04-20 | Yamaha Corp | カラー位相補正回路 |
JPH03212081A (ja) * | 1990-01-17 | 1991-09-17 | Sharp Corp | 磁気記録再生装置 |
JPH043592A (ja) * | 1990-04-20 | 1992-01-08 | Hitachi Ltd | 映像信号処理装置 |
US5293274A (en) * | 1990-06-11 | 1994-03-08 | Victor Company Of Japna, Ltd. | Timebase axis error compensation apparatus in an information recording/reproduction apparatus |
JPH04357794A (ja) * | 1991-06-04 | 1992-12-10 | Matsushita Electric Ind Co Ltd | 時間軸誤差補正回路と映像信号処理回路 |
KR950011664B1 (ko) * | 1993-07-28 | 1995-10-07 | 삼성전자주식회사 | 영상 재생 시스템의 재생 에러 보정회로 |
JPH0795538A (ja) * | 1993-09-17 | 1995-04-07 | Canon Inc | 画像記録再生装置 |
JPH07177535A (ja) * | 1993-12-16 | 1995-07-14 | Pioneer Video Corp | ディジタルタイムベースコレクタ |
US5774188A (en) * | 1995-06-21 | 1998-06-30 | Sony Corporation | Black and white video signal detector for detecting the absence of a burst signal from a video signal |
US6097440A (en) * | 1995-11-17 | 2000-08-01 | Sony Corporation | Synchronous processing device |
US5844622A (en) * | 1995-12-12 | 1998-12-01 | Trw Inc. | Digital video horizontal synchronization pulse detector and processor |
JP3545137B2 (ja) * | 1996-08-29 | 2004-07-21 | 三洋電機株式会社 | コード多重/読取装置 |
KR100219621B1 (ko) * | 1996-12-31 | 1999-09-01 | 윤종용 | 다기능 수행시 온 스크린 디스플레이(osd) 화면 떨림 보상장치 |
US5926063A (en) * | 1997-05-08 | 1999-07-20 | Sony Corporation | Method of and apparatus for selectively engaging an internal trap filter and implementing an external trap filter through a single pin |
US6310660B1 (en) | 1998-03-18 | 2001-10-30 | Sony Corporation | Video signal dropout detector |
US6633340B1 (en) * | 1999-09-12 | 2003-10-14 | Matsushita Electric Industrial Co., Ltd. | Video signal processor |
US6320469B1 (en) * | 2000-02-15 | 2001-11-20 | Agere Systems Guardian Corp. | Lock detector for phase-locked loop |
TWI371970B (en) * | 2004-07-16 | 2012-09-01 | Thomson Licensing Sa | Preventing picture jitter in a digitized video signal |
JP4151641B2 (ja) * | 2004-10-25 | 2008-09-17 | ソニー株式会社 | 映像信号処理装置および映像信号処理方法 |
US7656600B2 (en) * | 2006-08-25 | 2010-02-02 | Seagate Technology Llc | Monitoring transducer potential to detect an operating condition |
US8522087B2 (en) * | 2011-02-02 | 2013-08-27 | Micron Technology, Inc. | Advanced converters for memory cell sensing and methods |
DE102011081409B3 (de) * | 2011-08-23 | 2013-02-21 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Erzeugung einer digitalen Version eines Videos aus einer analogen Magnetbandaufzeichnung |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3504111A (en) * | 1965-11-16 | 1970-03-31 | Japan Broadcasting Corp | Compensating system for color phase deviation of vtr-reproduced signal |
US3463874A (en) * | 1966-05-25 | 1969-08-26 | Minnesota Mining & Mfg | Dropout compensator for ntsc color television |
FR1526428A (fr) * | 1966-05-25 | 1968-05-24 | Minnesota Mining & Mfg | Compensateur de perte de signaux |
US3761605A (en) * | 1971-10-08 | 1973-09-25 | Nippon Electric Co | Phase error correction system for a video tape recorder |
US3860952B2 (en) * | 1973-07-23 | 1996-05-07 | Harris Corp | Video time base corrector |
GB1436757A (en) * | 1973-09-11 | 1976-05-26 | Quantel Ltd | Drop out compensation system |
JPS5818026B2 (ja) * | 1973-11-20 | 1983-04-11 | ソニー株式会社 | シンゴウデンソウホウシキ |
US3994013A (en) * | 1975-03-03 | 1976-11-23 | Ampex Corporation | Last line velocity compensation |
US4053926A (en) * | 1975-03-03 | 1977-10-11 | Ampex Corporation | Timing error compensator |
US4081826A (en) * | 1975-05-15 | 1978-03-28 | Sony Corporation | Video time base corrector |
US4054921A (en) * | 1975-05-19 | 1977-10-18 | Sony Corporation | Automatic time-base error correction system |
JPS51147121A (en) * | 1975-06-12 | 1976-12-17 | Sony Corp | Clock pulse generator |
JPS529319A (en) * | 1975-07-11 | 1977-01-24 | Sony Corp | Time base error correcting device |
US4054903A (en) * | 1975-07-11 | 1977-10-18 | Sony Corporation | Video time base corrector |
JPS52112228A (en) * | 1976-03-17 | 1977-09-20 | Sony Corp | Time axis correction unit |
JPS53148317A (en) * | 1977-05-31 | 1978-12-23 | Sony Corp | Error correction unit for time axis |
GB2008888B (en) * | 1977-10-27 | 1982-06-30 | Quantel Ltd | Drop-out compensation system |
-
1978
- 1978-04-28 JP JP5182178A patent/JPS54143017A/ja active Granted
-
1979
- 1979-04-23 US US06/032,508 patent/US4287529A/en not_active Expired - Lifetime
- 1979-04-26 GB GB7914558A patent/GB2020140B/en not_active Expired
- 1979-04-26 CA CA326,457A patent/CA1132706A/en not_active Expired
- 1979-04-27 FR FR7910850A patent/FR2424682B1/fr not_active Expired
- 1979-04-27 AU AU46529/79A patent/AU525763B2/en not_active Expired
- 1979-04-27 IT IT22233/79A patent/IT1112758B/it active
- 1979-04-30 AT AT0325779A patent/AT382280B/de not_active IP Right Cessation
- 1979-04-30 DE DE2917449A patent/DE2917449A1/de active Granted
- 1979-05-01 NL NL7903409A patent/NL7903409A/xx not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
AU4652979A (en) | 1979-11-01 |
JPS54143017A (en) | 1979-11-07 |
JPS6246110B2 (de) | 1987-09-30 |
CA1132706A (en) | 1982-09-28 |
NL7903409A (nl) | 1979-10-30 |
US4287529A (en) | 1981-09-01 |
GB2020140B (en) | 1982-09-22 |
GB2020140A (en) | 1979-11-07 |
AT382280B (de) | 1987-02-10 |
FR2424682B1 (fr) | 1986-06-06 |
IT7922233A0 (it) | 1979-04-27 |
IT1112758B (it) | 1986-01-20 |
ATA325779A (de) | 1986-06-15 |
FR2424682A1 (fr) | 1979-11-23 |
DE2917449A1 (de) | 1979-11-08 |
AU525763B2 (en) | 1982-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2917449C2 (de) | ||
DE2823813C2 (de) | ||
DE3102967C2 (de) | ||
DE3410230C2 (de) | Taktimpulsgeneratorschaltung | |
DE2636481C3 (de) | ||
DE3102996C2 (de) | Verfahren und Anordnung zur Speicherung und/oder Übertragung eines digitalen Farbfernsehinformationssignals | |
DE3635255C2 (de) | ||
DE2326268A1 (de) | Zeitmultiplex-uebertragungssystem sowie bei diesem system vorgesehene sender und empfaenger | |
DE2739667B2 (de) | Taktimpulsgenerator für einen Zeitfehlerausgleich bei Videoaufzeichnungsoder -Wiedergabegeräten | |
DE3040909A1 (de) | Phasengeregelte oszillatorschaltung | |
DE3102987C2 (de) | Anordnung zum Ersetzen fehlerhafter Daten in einer kontinuierlichen Folge digitaler Fernsehdaten | |
DE3036898A1 (de) | Videosignal-verarbeitungseinrichtung | |
DE69420484T2 (de) | Gerät zur magnetischen Aufzeichnung und Wiedergabe mit Aufzeichnung und Wiedergabe von übertragenen Charaktersignalen | |
DE3026473C2 (de) | ||
DE2622635A1 (de) | Anordnung zur bestimmung des vierbildperiodischen phasenlaufs des hilfstraegers in einem pal-signal | |
DE69215945T2 (de) | Synchronisationstaktgenerator | |
DE2748233C2 (de) | Verfahren und Schaltungsanordnung zum Einfügen eines Adressensignals in ein Videosignal | |
DE2759867C2 (de) | Anordnung zur Digitalisierung eines analogen, in vorgegebenem Phasenzusammenhang zu einem Bezugssignal stehenden Informationssignals | |
DE3409418A1 (de) | Kompensationsschaltung fuer einen videosignalausfall | |
DE2941073A1 (de) | Vorrichtung zum auslesen eines scheibenfoermigen aufzeichnungstraegers | |
DE69025722T2 (de) | Vorrichtung und Verfahren zur Videosignalverarbeitung für Zeitbasiskompensation | |
DE3102944A1 (de) | Datendekoderanordnung | |
DE69416649T2 (de) | Videosignalverarbeitungsgerät und -verfahren | |
DE3310890C2 (de) | System zur Übertragung eines Fernsehsignals, insbesondere für eine Aufzeichnung und eine Wiedergabe | |
DE3103009C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |