JP2544323B2 - 再生映像信号補正回路 - Google Patents
再生映像信号補正回路Info
- Publication number
- JP2544323B2 JP2544323B2 JP59107294A JP10729484A JP2544323B2 JP 2544323 B2 JP2544323 B2 JP 2544323B2 JP 59107294 A JP59107294 A JP 59107294A JP 10729484 A JP10729484 A JP 10729484A JP 2544323 B2 JP2544323 B2 JP 2544323B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- circuit
- video signal
- digital video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/88—Signal drop-out compensation
- H04N9/882—Signal drop-out compensation the signal being a composite colour television signal
- H04N9/885—Signal drop-out compensation the signal being a composite colour television signal using a digital intermediate memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Radar Systems Or Details Thereof (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は再生信号補正回路に関し、例えばビデオテー
プレコーダ（VTR）に適用して好適なものである。
プレコーダ（VTR）に適用して好適なものである。
VTRにおいてはテープから再生されたコンポジツト映
像信号でなる再生信号を時間軸補正回路（TBC）やフレ
ームシンクロナイザなどを用いて時々刻々再生されてく
る再生信号を直接処理する構成が用いられており、この
場合再生信号のドロツプアウトはTBC、フレームシンク
ロナイザなどの前段にドロツプアウト修整回路を設けて
修整する第２図の構成が一般に用いられている。
像信号でなる再生信号を時間軸補正回路（TBC）やフレ
ームシンクロナイザなどを用いて時々刻々再生されてく
る再生信号を直接処理する構成が用いられており、この
場合再生信号のドロツプアウトはTBC、フレームシンク
ロナイザなどの前段にドロツプアウト修整回路を設けて
修整する第２図の構成が一般に用いられている。
第２図において、磁気テープ１からヘツド２によつて
ピツクアツプされた記録信号は再生回路３において再生
処理された後アナログ−デイジタル変換回路４において
デイジタル信号に変換されて再生デイジタル信号RDとし
てドロツプアウト修整回路５に与えられる。
ピツクアツプされた記録信号は再生回路３において再生
処理された後アナログ−デイジタル変換回路４において
デイジタル信号に変換されて再生デイジタル信号RDとし
てドロツプアウト修整回路５に与えられる。
ドロツプアウト修整回路５は再生デイジタル信号RDを
受けるドロツプアウト修整メモリ６と、ドロツプアウト
検出信号DOによつて切換動作するスイツチ回路７とを有
する。スイツチ回路７は再生デイジタル信号RDにドロツ
プアウトが発生したとき別途検出回路において検出され
て得られるドロツプアウト検出信号DOにより切換動作し
てドロツプアウト修整メモリ６の出力を時間軸補正回路
８に送出する。これに対して再生デイジタル信号RDにド
ロツプアウトが発生していないときにはこの再生デイジ
タル信号RDを直接時間軸補正回路８に送出する。
受けるドロツプアウト修整メモリ６と、ドロツプアウト
検出信号DOによつて切換動作するスイツチ回路７とを有
する。スイツチ回路７は再生デイジタル信号RDにドロツ
プアウトが発生したとき別途検出回路において検出され
て得られるドロツプアウト検出信号DOにより切換動作し
てドロツプアウト修整メモリ６の出力を時間軸補正回路
８に送出する。これに対して再生デイジタル信号RDにド
ロツプアウトが発生していないときにはこの再生デイジ
タル信号RDを直接時間軸補正回路８に送出する。
ここでドロツプアウト修整回路５が、ドロツプアウト
が発生した画素について１ライン前（NTSC方式の場合）
又は２ライン前（PAL方式の場合）のサンプル信号を置
換え又はドロツプアウトが発生した画素の前後のライン
の対応するサンプル信号の平均値と置換えることによつ
て、ドロツプアウトが生じた画素の修整を行う。かくし
て再生デイジタル信号RDにドロツプアウトが発生したと
きライン相互間の相関性を利用してその修整を行うこと
ができる。
が発生した画素について１ライン前（NTSC方式の場合）
又は２ライン前（PAL方式の場合）のサンプル信号を置
換え又はドロツプアウトが発生した画素の前後のライン
の対応するサンプル信号の平均値と置換えることによつ
て、ドロツプアウトが生じた画素の修整を行う。かくし
て再生デイジタル信号RDにドロツプアウトが発生したと
きライン相互間の相関性を利用してその修整を行うこと
ができる。
また時間軸補正回路８はドロツプアウト修整回路５か
ら得られるドロツプアウト修正デイジタル信号DODをメ
インメモリ11に受ける。メインメモリ11な書込・読出制
御回路12から得られる書込信号WSによつて各ラインごと
に順次到来するサンプルデータを所定のアドレスに順次
書込んで行く。かくしてメインメモリ11に書込まれたデ
ータは書込・読出制御回路12の読出信号RSによつて所定
の周期で読出されて行き、これがデイジタル−アナログ
変換回路13においてアナログ信号に変換されて再生出力
PBOとして送出される。かくして再生出力PBOはドロツプ
アウト修正デイジタル信号DODに基づいてそのジツタ成
分を読出信号RSの周期に補正した信号として送出され
る。
ら得られるドロツプアウト修正デイジタル信号DODをメ
インメモリ11に受ける。メインメモリ11な書込・読出制
御回路12から得られる書込信号WSによつて各ラインごと
に順次到来するサンプルデータを所定のアドレスに順次
書込んで行く。かくしてメインメモリ11に書込まれたデ
ータは書込・読出制御回路12の読出信号RSによつて所定
の周期で読出されて行き、これがデイジタル−アナログ
変換回路13においてアナログ信号に変換されて再生出力
PBOとして送出される。かくして再生出力PBOはドロツプ
アウト修正デイジタル信号DODに基づいてそのジツタ成
分を読出信号RSの周期に補正した信号として送出され
る。
このように第２図の構成においては、時間軸補正の目
的のために少なくとも10数ライン分のメモリ容量を有す
るメインメモリ11を設けると共に、ドロツプアウトの修
整のために1H分又は2H分のメモリ容量のドロツプアウト
修整メモリ６を設ける必要がある。
的のために少なくとも10数ライン分のメモリ容量を有す
るメインメモリ11を設けると共に、ドロツプアウトの修
整のために1H分又は2H分のメモリ容量のドロツプアウト
修整メモリ６を設ける必要がある。
このように２つのメモリ６及び11を互いに独立して個
別に設けると、回路全体としてのメモリの容量が大きく
なるばかりか、各メモリを各別に動作させるための制御
回路を個別に設ける必要があるので、全体としての構成
を小型化しようとする場合にこれを制限する１つの条件
になつていた。
別に設けると、回路全体としてのメモリの容量が大きく
なるばかりか、各メモリを各別に動作させるための制御
回路を個別に設ける必要があるので、全体としての構成
を小型化しようとする場合にこれを制限する１つの条件
になつていた。
本発明は以上の点を考慮してなされたもので、ドロツ
プアウト修整メモリの機能をメインメモリにもたせるよ
うにすることによつて全体としての回路構成を簡易化し
ようとするものである。
プアウト修整メモリの機能をメインメモリにもたせるよ
うにすることによつて全体としての回路構成を簡易化し
ようとするものである。
かかる目的を達成するため本発明においては、記録媒
体から再生された再生映像信号（VIN）の時間軸変動を
補正すると共に、この再生映像信号（VIN）のドロツプ
アウトを修整する再生映像信号補正回路において、再生
映像信号（VIN）をデジタル映像信号（RD）に変換する
アナログ−デイジタル変換回路（21）と、デイジタル映
像信号（RD）を記憶するメモリ（24）と、メモリ（24）
の出力の色信号成分（Ｃ）の極性を反転する位相反転回
路（38）を含み、ドロツプアウトの修整が必要なデイジ
タル映像信号（RD）の色信号成分の位相に一致した色信
号成分を有するドロツプアウトを修整するための修整用
デイジタル映像信号を形成する修整用デイジタル映像信
号形成回路（36）と、再生映像信号（RD）のドロツプア
ウト部を示すドロツプアウト検出信号（DO）によつて制
御され、アナログ−デイジタル変換回路（21）の出力又
は修整用デイジタル映像信号形成回路（36）の出力のう
ちいずれか一方を選択してメモリ（24）を供給するスイ
ツチング回路（22）と、メモリ（24）の書込及び読出動
作を制御する制御回路（31）とを具え、制御回路（31）
は、スイツチング回路（22）の出力をメモリ（24）に書
き込むための書込アドレスを指示する書込アドレス信号
（Ｗ）を発生する書込アドレス発生回路と、メモリ（2
4）に書き込まれたデイジタル映像信号を読み出すため
の読出アドレスを指示する第１の読出アドレス信号（R
1）を、書込アドレス信号（Ｗ）よりも先行しかつ同期
して、発生する第１の読出アドレス発生回路と、メモリ
（24）に書き込まれたデイジタル映像信号を読み出すた
めの読出アドレスを指示する第２の読出アドレス信号
（R2）を、書込アドレス信号（Ｗ）及び第１の読出アド
レス信号（R1）に対して非同期でかつ時間的に重ならな
い時点で、発生する第２の読出アドレス発生回路とを有
し、メモリ（24）に書き込まれたデイジタル映像信号を
第２の読出アドレス信号（R2）によつて読み出してメモ
リ（24）に書き込まれたデイジタル映像信号の時間軸誤
差を除去すると共に、メモリ（24）に書き込まれたデイ
ジタル映像信号を第１の読出アドレス信号（R1）によつ
て読み出し、この第１の読出アドレス信号（R1）によつ
て読出されたデイジタル映像信号を修整用デイジタル映
像信号形成回路（26）を経由してメモリ（24）に帰還し
て書込アドレス信号（Ｗ）によつて再書込みすることに
より、ドロツプアウト検出信号DOが発生している間にド
ロツプアウトの修整を行うようにする。
体から再生された再生映像信号（VIN）の時間軸変動を
補正すると共に、この再生映像信号（VIN）のドロツプ
アウトを修整する再生映像信号補正回路において、再生
映像信号（VIN）をデジタル映像信号（RD）に変換する
アナログ−デイジタル変換回路（21）と、デイジタル映
像信号（RD）を記憶するメモリ（24）と、メモリ（24）
の出力の色信号成分（Ｃ）の極性を反転する位相反転回
路（38）を含み、ドロツプアウトの修整が必要なデイジ
タル映像信号（RD）の色信号成分の位相に一致した色信
号成分を有するドロツプアウトを修整するための修整用
デイジタル映像信号を形成する修整用デイジタル映像信
号形成回路（36）と、再生映像信号（RD）のドロツプア
ウト部を示すドロツプアウト検出信号（DO）によつて制
御され、アナログ−デイジタル変換回路（21）の出力又
は修整用デイジタル映像信号形成回路（36）の出力のう
ちいずれか一方を選択してメモリ（24）を供給するスイ
ツチング回路（22）と、メモリ（24）の書込及び読出動
作を制御する制御回路（31）とを具え、制御回路（31）
は、スイツチング回路（22）の出力をメモリ（24）に書
き込むための書込アドレスを指示する書込アドレス信号
（Ｗ）を発生する書込アドレス発生回路と、メモリ（2
4）に書き込まれたデイジタル映像信号を読み出すため
の読出アドレスを指示する第１の読出アドレス信号（R
1）を、書込アドレス信号（Ｗ）よりも先行しかつ同期
して、発生する第１の読出アドレス発生回路と、メモリ
（24）に書き込まれたデイジタル映像信号を読み出すた
めの読出アドレスを指示する第２の読出アドレス信号
（R2）を、書込アドレス信号（Ｗ）及び第１の読出アド
レス信号（R1）に対して非同期でかつ時間的に重ならな
い時点で、発生する第２の読出アドレス発生回路とを有
し、メモリ（24）に書き込まれたデイジタル映像信号を
第２の読出アドレス信号（R2）によつて読み出してメモ
リ（24）に書き込まれたデイジタル映像信号の時間軸誤
差を除去すると共に、メモリ（24）に書き込まれたデイ
ジタル映像信号を第１の読出アドレス信号（R1）によつ
て読み出し、この第１の読出アドレス信号（R1）によつ
て読出されたデイジタル映像信号を修整用デイジタル映
像信号形成回路（26）を経由してメモリ（24）に帰還し
て書込アドレス信号（Ｗ）によつて再書込みすることに
より、ドロツプアウト検出信号DOが発生している間にド
ロツプアウトの修整を行うようにする。
以下図面について本発明の一実施例を詳述する。第１
図において再生入力VINはアナログ−デイジタル変換回
路21において再生デジタル映像信号RDに変換されてドロ
ツプアウト検出信号DOによつて切換制御されるスイツチ
回路22を通じてメインメモリ回路23に与えられる。
図において再生入力VINはアナログ−デイジタル変換回
路21において再生デジタル映像信号RDに変換されてドロ
ツプアウト検出信号DOによつて切換制御されるスイツチ
回路22を通じてメインメモリ回路23に与えられる。
メインメモリ回路23は例えば16ライン分のメモリ容量
を有するメインメモリ24を具える。この実施例の場合メ
インメモリ24は４系列のメモリエリアを有し、スイツチ
回路22から与えられる入力映像データDIを４相分割回路
25において４層に分割してメインメモリ24の各系列に順
次割り当てて行くことにより各系列において同時にデー
タの処理ができるようになされ、かくして比較的アクセ
ス時間の遅いメモリを用いて高速度の処理をなし得るよ
うになされている。
を有するメインメモリ24を具える。この実施例の場合メ
インメモリ24は４系列のメモリエリアを有し、スイツチ
回路22から与えられる入力映像データDIを４相分割回路
25において４層に分割してメインメモリ24の各系列に順
次割り当てて行くことにより各系列において同時にデー
タの処理ができるようになされ、かくして比較的アクセ
ス時間の遅いメモリを用いて高速度の処理をなし得るよ
うになされている。
メインメモリ24から読出された映像データは合成回路
26において１相の映像データ信号に合成されて映像デー
タ出力DAとして送出され、この映像データ出力DAがデイ
ジタル−アナログ変換回路27においてアナログ信号に変
換された後再生映像出力VOUTとして送出される。
26において１相の映像データ信号に合成されて映像デー
タ出力DAとして送出され、この映像データ出力DAがデイ
ジタル−アナログ変換回路27においてアナログ信号に変
換された後再生映像出力VOUTとして送出される。
ここでメインメモリ24はランダムアクセスメモリ（RA
M）でなり、第３図に示すように第１に時間軸補正用書
込アドレス信号Ｗによつて指定されたアドレスM11に入
力映像データMIを書込む。また第２に時間軸補正用読出
アドレス信号R2によつて指定されたアドレスM12から出
力映像データM0を読出す。また第３にドロツプアウト修
整用読出アドレス信号R1によつて指定されたアドレスM1
3に記憶されている映像データを出力データMOとして送
出する。
M）でなり、第３図に示すように第１に時間軸補正用書
込アドレス信号Ｗによつて指定されたアドレスM11に入
力映像データMIを書込む。また第２に時間軸補正用読出
アドレス信号R2によつて指定されたアドレスM12から出
力映像データM0を読出す。また第３にドロツプアウト修
整用読出アドレス信号R1によつて指定されたアドレスM1
3に記憶されている映像データを出力データMOとして送
出する。
時間軸補正用書込アドレス信号Ｗ及び読出アドレス信
号R2は互いに非同期の関係で発生され、読出アドレス信
号R2は第４図（A1）に示すように所定の一定周期TRで与
えられるのに対して書込アドレス信号Ｗは第４図（B1）
に示すように再生映像入力VINの同期信号に基づいて決
る周期TWで与えられる。かくして書込アドレス信号Ｗは
再生映像入力VINに生じているジツタに応じて周期Ｔを
変動しながらメインメモリ24に与えられるのに対して、
読出アドレス信号R2は所定の一定周期TRで与えられる。
従つて出力映像データMOとして時間軸変動のないデータ
が出力されることになる。そして書込アドレス信号Ｗ及
び読出アドレス信号R2の相対的位相はジツタに応じて時
々刻々ずれて行くことになる。
号R2は互いに非同期の関係で発生され、読出アドレス信
号R2は第４図（A1）に示すように所定の一定周期TRで与
えられるのに対して書込アドレス信号Ｗは第４図（B1）
に示すように再生映像入力VINの同期信号に基づいて決
る周期TWで与えられる。かくして書込アドレス信号Ｗは
再生映像入力VINに生じているジツタに応じて周期Ｔを
変動しながらメインメモリ24に与えられるのに対して、
読出アドレス信号R2は所定の一定周期TRで与えられる。
従つて出力映像データMOとして時間軸変動のないデータ
が出力されることになる。そして書込アドレス信号Ｗ及
び読出アドレス信号R2の相対的位相はジツタに応じて時
々刻々ずれて行くことになる。
またメインメモリ24に対するデータ書込み及び読出し
の関係は書込みが優先するように時分割的に制御され、
かくして新な入力映像データMIが到来したときこれを確
実に記憶できるようになされている。
の関係は書込みが優先するように時分割的に制御され、
かくして新な入力映像データMIが到来したときこれを確
実に記憶できるようになされている。
これに加えてドロツプアウト修整用読出アドレス信号
R1は第４図（B1）に示すように、書込アドレス信号Ｗと
同期してメインメモリ24に与えられる。この実施例の場
合書込アドレス信号Ｗが与えられる直前のタイミングで
読出アドレス信号R1が与えられる。かくして読出アドレ
ス信号R1が与えられたとき読出アドレス信号R2に優先し
てアドレスM13のデータがメインメモリ24から読出され
た後、続いて書込アドレス信号ＷによつてアドレスW11
に入力映像データM1が書込まれ、その後優先度の低い読
出アドレス信号R2によつてアドレスM12の映像データMO
が読出されることになる。
R1は第４図（B1）に示すように、書込アドレス信号Ｗと
同期してメインメモリ24に与えられる。この実施例の場
合書込アドレス信号Ｗが与えられる直前のタイミングで
読出アドレス信号R1が与えられる。かくして読出アドレ
ス信号R1が与えられたとき読出アドレス信号R2に優先し
てアドレスM13のデータがメインメモリ24から読出され
た後、続いて書込アドレス信号ＷによつてアドレスW11
に入力映像データM1が書込まれ、その後優先度の低い読
出アドレス信号R2によつてアドレスM12の映像データMO
が読出されることになる。
アドレス信号Ｗ、R1、R2がメインメモリ24に与えられ
るタイミングは書込・読出制御回路31のアドレス選択回
路32の選択動作によつて決められ、かくして選択された
アドレス信号がメインメモリ24に対するアドレス信号AD
Rとして与えられる。アドレス選択回路32は周期TWを有
する書込クロツク信号WCK及び周期TRを有する読出クロ
ツク信号RCKを受けるアドレス制御回路33から送出され
る制御信号S1によつて切換制御される。
るタイミングは書込・読出制御回路31のアドレス選択回
路32の選択動作によつて決められ、かくして選択された
アドレス信号がメインメモリ24に対するアドレス信号AD
Rとして与えられる。アドレス選択回路32は周期TWを有
する書込クロツク信号WCK及び周期TRを有する読出クロ
ツク信号RCKを受けるアドレス制御回路33から送出され
る制御信号S1によつて切換制御される。
このようにしてドロツプアウト修整用読出アドレス信
号R1によつてアドレスM13から読出された出力映像デー
タMOは合成回路35を通じて修整データ形成回路36に与え
られる。この修整データ形成回路36は時間軸補正用書込
アドレス信号Ｗによつて書込まれたデータにドロツプア
ウトが生じているとき、これに代え例えばNTSC方式の場
合１ライン前（PAL方式の場合は２ライン前）のサンプ
ルデータを置換えるこによつてデータの修整を行うもの
で、合成回路35から到来するデータを輝度信号−色信号
分離回路37において分離し、色信号Ｃを色信号反転回路
38において反転した後合成回路39において輝度信号Ｙと
合成してラツチ回路40にラツチする。そしてドロツプア
ウト検出信号DOがスイツチ回路22に与えられたとき、こ
のスイツチ回路22を通じてラツチ回路40にラツチされて
いたデータがメインメモリ回路23の入力映像データとし
て入力される。
号R1によつてアドレスM13から読出された出力映像デー
タMOは合成回路35を通じて修整データ形成回路36に与え
られる。この修整データ形成回路36は時間軸補正用書込
アドレス信号Ｗによつて書込まれたデータにドロツプア
ウトが生じているとき、これに代え例えばNTSC方式の場
合１ライン前（PAL方式の場合は２ライン前）のサンプ
ルデータを置換えるこによつてデータの修整を行うもの
で、合成回路35から到来するデータを輝度信号−色信号
分離回路37において分離し、色信号Ｃを色信号反転回路
38において反転した後合成回路39において輝度信号Ｙと
合成してラツチ回路40にラツチする。そしてドロツプア
ウト検出信号DOがスイツチ回路22に与えられたとき、こ
のスイツチ回路22を通じてラツチ回路40にラツチされて
いたデータがメインメモリ回路23の入力映像データとし
て入力される。
ここでドロツプアウト修整用読出アドレス信号R1によ
つて指示されるアドレスM13の内容は、現在書込アドレ
ス信号Ｗによつて書込もうとしているアドレスM11に対
して１ライン前のアドレスとなるように、アドレス選択
回路32（第１図）にドロツプアウト修整用読出アドレス
信号R1を与える際にこれを書込アドレス信号Ｗを加算回
路41において一定値1H＋αを加算することにより得るよ
うになされている。
つて指示されるアドレスM13の内容は、現在書込アドレ
ス信号Ｗによつて書込もうとしているアドレスM11に対
して１ライン前のアドレスとなるように、アドレス選択
回路32（第１図）にドロツプアウト修整用読出アドレス
信号R1を与える際にこれを書込アドレス信号Ｗを加算回
路41において一定値1H＋αを加算することにより得るよ
うになされている。
以上の構成において、時間軸補正用書込アドレス信号
Ｗの周期TW及び時間軸補正用読出アドレス信号R2の周期
TRをメインメモリ24のメモリ素子のサイクルタイム能力
の４倍以上の長さになるようにメモリブロツクを構成す
れば、メインメモリ24を用いて時間軸補正動作とドロツ
プアウト修整動作とを時分割的に行わせることができ
る。
Ｗの周期TW及び時間軸補正用読出アドレス信号R2の周期
TRをメインメモリ24のメモリ素子のサイクルタイム能力
の４倍以上の長さになるようにメモリブロツクを構成す
れば、メインメモリ24を用いて時間軸補正動作とドロツ
プアウト修整動作とを時分割的に行わせることができ
る。
すなわち第４図（A1）および（B1）に示すように、１
つのデータの処理時間がＴであるとき、時間軸補正用書
込アドレス信号Ｗが与えられる区間及びドロツプアウト
修整用読出アドレス信号R1が与えられる区間をそれぞれ
Ｔとし、かつ時間軸補正用読出アドレス信号R2が与えら
れる区間を2Tとすれば、書込周期TW及び読出周期TRの間
に１つのデータについてのデータの書込み、ドロツプア
ウト修整用データの読出し、時間軸補正用データの読出
しの３つの動作を時分割的に繰返し実行し得る。
つのデータの処理時間がＴであるとき、時間軸補正用書
込アドレス信号Ｗが与えられる区間及びドロツプアウト
修整用読出アドレス信号R1が与えられる区間をそれぞれ
Ｔとし、かつ時間軸補正用読出アドレス信号R2が与えら
れる区間を2Tとすれば、書込周期TW及び読出周期TRの間
に１つのデータについてのデータの書込み、ドロツプア
ウト修整用データの読出し、時間軸補正用データの読出
しの３つの動作を時分割的に繰返し実行し得る。
先ずドロツプアウト修整用読出アドレス信号R1によつ
て現在書込まれようとするサンプルデータに対して丁度
1H前のサンプルデータが記憶されているメモリM13のデ
ータが出力映像データMOとして送出されて修整データ形
成回路36のラツチ回路40にラツチされる。続いて時間軸
補正用書込アドレス信号Ｗによつて現在到来した入力デ
ータMIがアドレスM11に書込まれ、その後時間軸補正用
読出アドレス信号R2によつてメモリM12に記憶されてい
るサンブルデータが映像データ出力MOとして読出され、
これが合成回路26を通じてデイジタル映像出力DAとして
送出される。
て現在書込まれようとするサンプルデータに対して丁度
1H前のサンプルデータが記憶されているメモリM13のデ
ータが出力映像データMOとして送出されて修整データ形
成回路36のラツチ回路40にラツチされる。続いて時間軸
補正用書込アドレス信号Ｗによつて現在到来した入力デ
ータMIがアドレスM11に書込まれ、その後時間軸補正用
読出アドレス信号R2によつてメモリM12に記憶されてい
るサンブルデータが映像データ出力MOとして読出され、
これが合成回路26を通じてデイジタル映像出力DAとして
送出される。
かかる動作は書込周期TW及び読出周期TRごとに繰返さ
れるが、時間軸補正用書込アドレス信号Ｗによつてアド
レスM11に書込むべきデータにドロップアウトが発生し
ていると、ドロツプアウト検出信号DOによつてスイツチ
回路22がラツチ回路40側に切換えられてラツチ回路40に
ラツチされている1H前のサンプルデータがデイジタル入
力DIとしてメインメモリ回路23に与えられることにより
メインメモリ24のアドレスM11に書込まれる。かくして
ドロツプアウトが生じたサンプルデータの代わりに1H前
のサンプルデータが修整される。
れるが、時間軸補正用書込アドレス信号Ｗによつてアド
レスM11に書込むべきデータにドロップアウトが発生し
ていると、ドロツプアウト検出信号DOによつてスイツチ
回路22がラツチ回路40側に切換えられてラツチ回路40に
ラツチされている1H前のサンプルデータがデイジタル入
力DIとしてメインメモリ回路23に与えられることにより
メインメモリ24のアドレスM11に書込まれる。かくして
ドロツプアウトが生じたサンプルデータの代わりに1H前
のサンプルデータが修整される。
かかる時間軸補正動作及びドロツプアウト修整動作は
時間軸補正用書込アドレス信号Ｗと時間軸補正用読出ア
ドレス信号R2の相対的な位相がずれて行つても第４図
（A2）及び（B2）〜（A4）及び（B4）に示すように確実
に実行し得る。
時間軸補正用書込アドレス信号Ｗと時間軸補正用読出ア
ドレス信号R2の相対的な位相がずれて行つても第４図
（A2）及び（B2）〜（A4）及び（B4）に示すように確実
に実行し得る。
まず第４図（A1）及び（B1）について上述したように
時間軸補正用読出アドレス信号R2の周期TRの前半部にド
ロツプアウト修整用読出アドレス信号R1および時間軸補
正用書込アドレス信号Ｗが与えられる状態から、時間軸
補正用書込アドレス信号Ｗの位相がジツタに応じて少し
遅れれば、第４図（A2）及び（B2）に示すようにアドレ
ス信号R2の周期TRにおけるアドレス信号R1及びＷの区間
が少し遅れて周期TRの区間が前の区間T1と後の区間T2と
に分かれる状態になる。このようになるのはアドレス信
号Ｗを従つてR1がアドレス信号R2より優先的にメインメ
モリ24に与えられるからである。
時間軸補正用読出アドレス信号R2の周期TRの前半部にド
ロツプアウト修整用読出アドレス信号R1および時間軸補
正用書込アドレス信号Ｗが与えられる状態から、時間軸
補正用書込アドレス信号Ｗの位相がジツタに応じて少し
遅れれば、第４図（A2）及び（B2）に示すようにアドレ
ス信号R2の周期TRにおけるアドレス信号R1及びＷの区間
が少し遅れて周期TRの区間が前の区間T1と後の区間T2と
に分かれる状態になる。このようになるのはアドレス信
号Ｗを従つてR1がアドレス信号R2より優先的にメインメ
モリ24に与えられるからである。
しかしこの場合にも同一周期TR内においてアドレス信
号R2によつて指定されるアドレスは同一であり、かくし
て区間T1及びT2においてアドレス信号R2によつて指定さ
れるべきアドレスも同一である。しかし区間１の長さが
メモリ素子のアクセスタイムTAより小さければ、区間TR
においてアドレスM12からデータを読出す区間が後の区
間T2になる。
号R2によつて指定されるアドレスは同一であり、かくし
て区間T1及びT2においてアドレス信号R2によつて指定さ
れるべきアドレスも同一である。しかし区間１の長さが
メモリ素子のアクセスタイムTAより小さければ、区間TR
においてアドレスM12からデータを読出す区間が後の区
間T2になる。
さらに時間軸補正用書込アドレス信号Ｗの位相がもつ
と遅れて第４図（A3）及び（B3）のようになると、前の
区間T1がアクセスタイムTAより大きくなるのに対して後
の区間T2はアクセスタイムより短くなる。従つてこのと
きアドレスM12からデータを読出す区間は前の区間T1に
なる。
と遅れて第４図（A3）及び（B3）のようになると、前の
区間T1がアクセスタイムTAより大きくなるのに対して後
の区間T2はアクセスタイムより短くなる。従つてこのと
きアドレスM12からデータを読出す区間は前の区間T1に
なる。
その間の状態すなわち第４図（A4）及びいＢ（４）に
示すように前の区間T1及び後の区間T2が共にアクセスタ
イムTAより大きくなるような位相にアドレス信号Ｗがず
れた場合には、区間T1及びT2のいずれにおいてもおなじ
アドレスを指定することになる。なおこの場合、区間T1
及びT2の両方から同じデータを読出すので実際上いずれ
か一方のデータを用いるようにすればよい。
示すように前の区間T1及び後の区間T2が共にアクセスタ
イムTAより大きくなるような位相にアドレス信号Ｗがず
れた場合には、区間T1及びT2のいずれにおいてもおなじ
アドレスを指定することになる。なおこの場合、区間T1
及びT2の両方から同じデータを読出すので実際上いずれ
か一方のデータを用いるようにすればよい。
このように第１図の構成によれば、時間軸補正動作及
びドロツプアウト修整動作を行うにつき、メインメモリ
24を共通に用いて実現し得る。従つてこれらの補正動作
をするために必要なメモリ容量を別個に設けた場合と比
較して格段的に小容量化し得る。
びドロツプアウト修整動作を行うにつき、メインメモリ
24を共通に用いて実現し得る。従つてこれらの補正動作
をするために必要なメモリ容量を別個に設けた場合と比
較して格段的に小容量化し得る。
以上のように本発明によれば、共通のメモリすなわち
メインメモリを用いて時間軸補正動作及びドロツプアウ
ト修整動作を実行し得るので、全体としてメモリ容量を
一段と小容量化し得る簡易な構成の再生映像信号補正回
路を実現し得る。
メインメモリを用いて時間軸補正動作及びドロツプアウ
ト修整動作を実行し得るので、全体としてメモリ容量を
一段と小容量化し得る簡易な構成の再生映像信号補正回
路を実現し得る。
第１図は本発明による再生映像信号補正回路の一実施例
を示すブロツク図、第２図は従来の再生映像信号補正回
路を示すブロツク図、第３図は第１図のメインメモリの
構成を示す略線図、第４図は第１図のメインメモリに対
するデータの書込み及び読出しのタイミングの説明に供
する略線図である。 22……スイツチ回路、23……メインメモリ回路、24……
メインメモリ、25……４相分割回路、26、35……合成回
路、31……書込・読出制御回路、32……アドレス選択回
路、33……アドレス制御回路、36……修整データ形成回
路、40……ラツチ回路。
を示すブロツク図、第２図は従来の再生映像信号補正回
路を示すブロツク図、第３図は第１図のメインメモリの
構成を示す略線図、第４図は第１図のメインメモリに対
するデータの書込み及び読出しのタイミングの説明に供
する略線図である。 22……スイツチ回路、23……メインメモリ回路、24……
メインメモリ、25……４相分割回路、26、35……合成回
路、31……書込・読出制御回路、32……アドレス選択回
路、33……アドレス制御回路、36……修整データ形成回
路、40……ラツチ回路。
Claims (1)
- 【請求項１】記録媒体から再生された再生映像信号の時
間軸変動を補正すると共に、この再生映像信号のドロツ
プアウトを修整する再生映像信号補正回路において、 上記再生映像信号をデイジタル映像信号に変換するアナ
ログ−デイジタル変換回路と、 上記デイジタル映像信号を記憶するメモリと、 上記メモリの出力の色信号成分の極性を反転する位相反
転回路を含み、ドロツプアウトの修整が必要なデイジタ
ル映像信号の色信号成分の位相に一致した色信号成分を
有する上記ドロツプアウト修整するための修整用デイジ
タル映像信号を形成する修整用デイジタル映像信号形成
回路と、 上記再生映像信号のドロツプアウト部を示すドロツプア
ウト検出信号によつて制御され、上記アナログ−デイジ
タル変換回路の出力又は上記修整用デイジタル映像信号
形成回路の出力のうちいずれか一方を選択して上記メモ
リに供給するスイツチング回路と、 上記メモリの書込及び読出動作を制御する制御回路と を具え、上記制御回路は、 上記スイツチング回路の出力を上記メモリに書き込むた
めの書込アドレスを指示する書込アドレス信号を発生す
る書込アドレス発生回路と、 上記メモリに書き込まれたデイジタル映像信号を読み出
すための読出アドレスを指示する第１の読出アドレス信
号を、上記書込アドレス信号よりも先行しかつ同期し
て、発生する第１の読出アドレス発生回路と、 上記メモリに書き込まれたデイジタル映像信号を読み出
すための読出アドレスを指示する第２の読出アドレス信
号を、上記書込アドレス信号及び上記第１の読出アドレ
ス信号に対して非同期でかつ時間的に重ならない時点
で、発生する第２の読出アドレス発生回路と を有し、上記メモリに書き込まれたデイジタル映像信号
を上記第２の読出アドレス信号によつて読み出して上記
メモリに書き込まれたデイジタル映像信号の時間軸誤差
を除去すると共に、 上記メモリに書き込まれたデイジタル映像信号を第１の
読出アドレス信号によつて読み出し、この第１の読出ア
ドレス信号によつて読出されたデイジタル映像信号を上
記修整用デイジタル映像信号形成回路を経由して上記メ
モリに帰還して上記書込アドレス信号によつて再書込み
することにより、上記ドロツプアウト検出信号が発生し
ている間に上記ドロツプアウトを修整を行うようにした ことを特徴とする再生映像信号補正回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107294A JP2544323B2 (ja) | 1984-05-26 | 1984-05-26 | 再生映像信号補正回路 |
| KR1019850002943A KR940000635B1 (ko) | 1984-05-26 | 1985-05-01 | 재생영상신호보정회로 |
| AU42750/85A AU581660B2 (en) | 1984-05-26 | 1985-05-22 | An apparatus for correcting a time base error and for compensating dropouts included in a reproduced video signal |
| US06/737,079 US4680658A (en) | 1984-05-26 | 1985-05-23 | Apparatus for correcting a time base error and for compensating dropouts included in a reproduced video signal |
| AT85303698T ATE68307T1 (de) | 1984-05-26 | 1985-05-24 | Videogeraet zum korrigieren von zeitbasisfehlern und zum kompensieren von signalausfaellen. |
| DE8585303698T DE3584315D1 (de) | 1984-05-26 | 1985-05-24 | Videogeraet zum korrigieren von zeitbasisfehlern und zum kompensieren von signalausfaellen. |
| EP85303698A EP0163504B1 (en) | 1984-05-26 | 1985-05-24 | Video apparatus for correcting time-base errors and for compensating drop-outs |
| CA000482296A CA1252198A (en) | 1984-05-26 | 1985-05-24 | Apparatus for correcting a time base error and for compensating dropouts included in a reproduced video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107294A JP2544323B2 (ja) | 1984-05-26 | 1984-05-26 | 再生映像信号補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60251566A JPS60251566A (ja) | 1985-12-12 |
| JP2544323B2 true JP2544323B2 (ja) | 1996-10-16 |
Family
ID=14455452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59107294A Expired - Lifetime JP2544323B2 (ja) | 1984-05-26 | 1984-05-26 | 再生映像信号補正回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4680658A (ja) |
| EP (1) | EP0163504B1 (ja) |
| JP (1) | JP2544323B2 (ja) |
| KR (1) | KR940000635B1 (ja) |
| AT (1) | ATE68307T1 (ja) |
| AU (1) | AU581660B2 (ja) |
| CA (1) | CA1252198A (ja) |
| DE (1) | DE3584315D1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61158288A (ja) * | 1984-12-29 | 1986-07-17 | Sony Corp | 映像信号の再生装置 |
| JPH0732493B2 (ja) * | 1985-02-13 | 1995-04-10 | ソニー株式会社 | 速度誤差の補正装置 |
| US4796243A (en) * | 1985-06-21 | 1989-01-03 | Nec Corporation | Time base correcting apparatus |
| US4864422A (en) * | 1985-09-21 | 1989-09-05 | Robert Bosch Gmbh | Processor for video signals obtained from an information carrier such as a magnetic tape |
| US5124806A (en) * | 1985-09-21 | 1992-06-23 | Robert Bosch Gmbh | Digital pulse generator phase-locked to color television video signals and means and method for thereby compensating for tape velocity timing errors |
| US4930024A (en) * | 1986-03-26 | 1990-05-29 | Kabushiki Kaisha Toshiba | Variable speed magnetic medium recording and playback apparatus |
| JPH06101860B2 (ja) * | 1986-04-11 | 1994-12-12 | ソニー株式会社 | 時間軸補正装置 |
| JPH0722769Y2 (ja) * | 1986-04-11 | 1995-05-24 | ソニー株式会社 | ドロツプアウト補償回路 |
| US5148291A (en) * | 1986-05-21 | 1992-09-15 | Canon Kabushiki Kaisha | Apparatus for displaying image signal drop-out |
| DE3787324T2 (de) * | 1986-06-20 | 1994-03-31 | Sony Corp | Videospeicher. |
| JPH0773361B2 (ja) * | 1987-01-20 | 1995-08-02 | パイオニア株式会社 | 情報再生装置 |
| JPS63234451A (ja) * | 1987-03-20 | 1988-09-29 | Pioneer Electronic Corp | ドロツプアウト検出回路 |
| EP0283282B1 (en) * | 1987-03-20 | 1993-05-26 | Pioneer Electronic Corporation | Drop-out detector circuit |
| JPH0773367B2 (ja) * | 1987-06-29 | 1995-08-02 | パイオニア株式会社 | 記録情報再生装置 |
| US5034827A (en) * | 1987-06-30 | 1991-07-23 | Canon Kabushiki Kaisha | Video signal processing apparatus with memory read/write timing related to horizontal scanning period |
| KR940001838B1 (ko) * | 1990-11-09 | 1994-03-09 | 삼성전자 주식회사 | 영상 데이타 스플리트 회로 |
| JPH04286297A (ja) * | 1991-03-14 | 1992-10-12 | Nec Corp | カラーテレビ信号の伝送路誤り検出・補償回路 |
| JP3788677B2 (ja) * | 1997-11-14 | 2006-06-21 | 富士通株式会社 | 連続録画システム及び方法並びに長時間録画プログラムを記録したコンピュータ読み取り可能な記録媒体 |
| ES2642895T3 (es) | 2009-11-24 | 2017-11-20 | Dow Global Technologies Llc | Método y aparato para determinar la elasticidad en estafo fundido |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4212027A (en) * | 1974-04-25 | 1980-07-08 | Ampex Corporation | Time base compensator |
| US4081826A (en) * | 1975-05-15 | 1978-03-28 | Sony Corporation | Video time base corrector |
| JPS5923154B2 (ja) * | 1976-10-08 | 1984-05-31 | ソニー株式会社 | カラ−映像信号再生装置 |
| JPS6044738B2 (ja) * | 1977-05-18 | 1985-10-05 | ソニー株式会社 | デジタル信号処理装置 |
| JPS53148317A (en) * | 1977-05-31 | 1978-12-23 | Sony Corp | Error correction unit for time axis |
| JPS6052510B2 (ja) * | 1977-07-28 | 1985-11-19 | ソニー株式会社 | 信号処理装置 |
| JPS5439610A (en) * | 1977-09-05 | 1979-03-27 | Sony Corp | Pcm signal transmission system |
| JPS54143017A (en) * | 1978-04-28 | 1979-11-07 | Sony Corp | Time base error correction unit |
| US4389678A (en) * | 1979-10-05 | 1983-06-21 | Nippon Electric Co., Ltd. | Digital time-base corrector for special motion reproduction by helical-scan VTR |
| JPS5652988A (en) * | 1979-10-05 | 1981-05-12 | Sony Corp | Processing unit of digital video signal |
| US4315331A (en) * | 1980-02-01 | 1982-02-09 | Ampex Corporation | Apparatus for providing drop-out compensation in recording and reproducing systems |
| JPS56131272A (en) * | 1980-03-18 | 1981-10-14 | Sony Corp | Time-axis correcting device |
| JPS5835703A (ja) * | 1981-08-24 | 1983-03-02 | Asahi Optical Co Ltd | 記録情報の再生装置 |
| JPS594279A (ja) * | 1982-06-29 | 1984-01-11 | Sony Corp | 磁気記録再生装置 |
-
1984
- 1984-05-26 JP JP59107294A patent/JP2544323B2/ja not_active Expired - Lifetime
-
1985
- 1985-05-01 KR KR1019850002943A patent/KR940000635B1/ko not_active IP Right Cessation
- 1985-05-22 AU AU42750/85A patent/AU581660B2/en not_active Ceased
- 1985-05-23 US US06/737,079 patent/US4680658A/en not_active Expired - Lifetime
- 1985-05-24 AT AT85303698T patent/ATE68307T1/de not_active IP Right Cessation
- 1985-05-24 EP EP85303698A patent/EP0163504B1/en not_active Expired - Lifetime
- 1985-05-24 DE DE8585303698T patent/DE3584315D1/de not_active Expired - Lifetime
- 1985-05-24 CA CA000482296A patent/CA1252198A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4680658A (en) | 1987-07-14 |
| EP0163504A2 (en) | 1985-12-04 |
| KR940000635B1 (ko) | 1994-01-26 |
| CA1252198A (en) | 1989-04-04 |
| JPS60251566A (ja) | 1985-12-12 |
| AU4275085A (en) | 1985-11-28 |
| KR850008539A (ko) | 1985-12-18 |
| ATE68307T1 (de) | 1991-10-15 |
| AU581660B2 (en) | 1989-03-02 |
| EP0163504B1 (en) | 1991-10-09 |
| DE3584315D1 (de) | 1991-11-14 |
| EP0163504A3 (en) | 1988-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2544323B2 (ja) | 再生映像信号補正回路 | |
| JPS60203084A (ja) | デイジタル・テレビジヨン信号処理装置 | |
| JPH0686228A (ja) | タイムベースコレクタ | |
| JPH06319104A (ja) | 画像信号入出力装置 | |
| US5179450A (en) | Video signal processing apparatus and method for the time base compensation | |
| US5887114A (en) | Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal | |
| JPH0691671B2 (ja) | クロマ信号位相補正回路 | |
| US4688111A (en) | Time base corrector | |
| JPH03212081A (ja) | 磁気記録再生装置 | |
| JPH0346619Y2 (ja) | ||
| JPH0686226A (ja) | 映像信号処理装置 | |
| JPS63179682A (ja) | 情報再生装置 | |
| JPH10188473A (ja) | 映像記録再生装置 | |
| JP3555410B2 (ja) | 映像信号再生装置 | |
| JP2864859B2 (ja) | 映像信号再生装置 | |
| JPS60160276A (ja) | 映像信号処理装置 | |
| JPH0527310B2 (ja) | ||
| JPS61255180A (ja) | ビデオプリンタのメモリ制御方法 | |
| JP3070198B2 (ja) | 非同期映像信号の同期化装置 | |
| JP2587142B2 (ja) | 映像信号記録再生装置 | |
| JPH055437B2 (ja) | ||
| JPH0222995A (ja) | 映像信号処理装置 | |
| JPH0546756B2 (ja) | ||
| JPS5834688A (ja) | 時間軸補正装置 | |
| JPS5853551B2 (ja) | キジユンシンゴウケイセイカイロ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |