JPH0686226A

JPH0686226A - 映像信号処理装置

Info

Publication number: JPH0686226A
Application number: JP4237044A
Authority: JP
Inventors: Masakazu Hamaguchi; 昌和濱口; Takashi Furuhata; 隆降旗; Hiroaki Takahashi; 宏明高橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-09-04
Filing date: 1992-09-04
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】同期信号が欠落して正確に時間軸変動補正で
きない場合でも、小規模な回路でかつ簡素な信号処理
で、画質劣化を軽減し良好な再生画を安定に得ることが
できるようにする。【構成】再生映像信号が有する時間軸変動を補正する
映像信号処理装置において、同期信号が欠落して正確に
時間軸変動を補正できないラインを検出する検出手段を
設け、この検出出力に基づき、当該ラインの再生映像信
号を正確に時間軸変動補正された相関性の高い他のライ
ンの再生映像信号で置換するようにした。【効果】同期信号が欠落して正確に時間軸変動を補正で
きないラインの再生映像信号を、小規模回路でかつ簡素
な信号処理で、正確に時間軸変動補正された相関性の高
い他のラインの再生映像信号で置換することができ、画
質劣化を軽減し良好な再生画を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は映像信号を記録媒体に記
録再生するＶＴＲなどの映像信号記録再生装置に係り、
再生映像信号の時間軸変動を補正し、かつ再生映像信号
がドロップアウトなどにより欠落した場合でも良好な再
生画を安定に得ることができる映像信号処理装置に関す
る。

【０００２】

【従来の技術】ＶＴＲなどの映像信号記録再生装置にお
いては、磁気ヘッドなどの信号検出媒体と磁気テープな
どの記録媒体との相対的な位置変動によって、再生映像
信号にジッタやスキューなどの時間軸変動が生じ、再生
画の画質を著しく損なうという問題を持っている。

【０００３】上記問題を解決する方法としては、例えば
日本放送出版協会編、放送技術双書第５巻ＶＴＲ技術第
６章にも記載されているように、図１０に示すような時
間軸補正装置が従来から公知である。以下、従来例につ
いて図１０を用いて説明する。

【０００４】図１０において、時間軸補正装置は、Ａ／
Ｄ変換回路５０３、同期信号分離回路５０４、バースト
信号分離回路５０５、ＡＦＣ（Automatic frequency co
ntrol)回路５０６、ＡＰＣ（Automatic phase control)
回路５０７、書き込みアドレス制御回路５０８、メモリ
５０９、基準クロック生成回路５１０、Ｄ／Ａ変換回路
５１１、および読み取りアドレス制御回路５１２から基
本的に構成されている。

【０００５】この時間軸補正装置では、入力端子５０１
から時間軸変動を有する再生映像信号が入力され、Ａ／
Ｄ変換器５０３、同期信号分離回路５０４、およびバー
スト信号分離回路５０５に供給される。同期信号分離回
路５０４は、時間軸変動を有する再生映像信号に多重さ
れた水平および垂直同期信号を分離し、そのうち水平同
期信号ＨＳをＡＦＣ回路５０６に出力する。ＡＦＣ回路
５０６は、上記水平同期信号ＨＳに基づき、その水平走
査周波数に追従して、再生映像信号の水平走査周波数ｆ
ｈのＮ倍（Ｎは正の整数）の周波数ｆ１（ｆ１＝Ｎ×ｆ
ｈ）を有するクロックＣＫ１を生成しＡＰＣ回路５０７
に出力する。また、このクロックＣＫ１を１／Ｎ分周す
ることによって１水平走査周期の書き込みスタート信号
ＷＳＴを生成し書き込みアドレス制御回路５０８に出力
する。

【０００６】他方、バースト信号分離回路５０５は、時
間軸変動を有する再生映像信号に多重されたバースト信
号ＢＳを分離し、ＡＰＣ回路５０７に出力する。ＡＰＣ
回路５０７は、クロックＣＫ１の位相がバースト信号Ｂ
Ｓの位相に同期するよう位相制御を行って、時間軸変動
を有する再生映像信号の水平走査周波数ｆｈのＮ倍の周
波数であって再生映像信号が有する時間軸変動に追従し
た書き込みクロックＷＣＫを生成する。

【０００７】このように生成された書き込みクロックＷ
ＣＫは、Ａ／Ｄ変換器５０３、書き込みアドレス制御回
路５０８に供給される。書き込みアドレス制御回路５０
８は、上記書き込みクロックＷＣＫと書き込みスタート
信号ＷＳＴに基づいて書込みアドレスを生成する。した
がって、入力端子５０１から供給された時間軸変動を有
する再生映像信号は、上記書き込みクロックＷＣＫに同
期してＡ／Ｄ変換器５０３で逐次ディジタル信号に変換
され、上記書き込みアドレスに応じてメモリ５０９に書
き込まれる。

【０００８】一方、基準クロック生成回路５１０は、時
間軸変動のない周波数の安定な読み取りクロックＲＣＫ
（周波数ｆ１）を生成し、Ｄ／Ａ変換器５１１と読み取
りアドレス制御回路５１２に出力するとともに、この読
み取りクロックＲＣＫを１／Ｎ分周することによって１
水平走査周期の読み取りスタート信号ＲＳＴを生成し、
読み取りアドレス制御回路５１２に出力する。読み取り
アドレス制御回路５１２は、上記読み取りクロックＲＣ
Ｋと読み取りスタート信号ＲＳＴに基づいて読み取りア
ドレスを生成する。このため、メモリ５０９に格納され
ていた再生映像信号は、上記読み取りアドレスに応じて
順次読み取られた後、Ｄ／Ａ変換器５１１で逐次アナロ
グ信号に変換される。この結果、出力端子５０２から
は、時間軸変動が除去された再生映像信号が出力され
る。

【０００９】

【発明が解決しようとする課題】ところで上記従来技術
では、ドロップアウトなどにより再生映像信号が欠落し
た場合に、以下に記す問題があった。

【００１０】すなわち、ドロップアウトなどにより再生
映像信号に多重された水平同期信号ＨＳあるいはバース
ト信号ＢＳが欠落すると、時間軸変動補正の基準となる
信号が欠落するので、当該ラインにおいては、上記ＡＦ
Ｃ回路５０６、ＡＰＣ回路５０７によって生成される書
き込みクロックＷＣＫは、再生映像信号の時間軸変動に
追従せず、もはや正確に時間軸変動補正を行うことがで
きない。このため、水平同期信号ＨＳあるいはバースト
信号ＢＳが欠落した当該ラインの再生映像は再生画面上
で水平方向にずれて見え、再生画の画質を損なう。ま
た、サーチなどの特殊再生時においても、トラックジャ
ンプなどにより水平同期信号ＨＳあるいはバースト信号
ＢＳが欠落するので、当該ラインにおいては上記と同様
に再生画の画質を損なう。

【００１１】以上のように、上記従来技術は、ドロップ
アウトやトラックジャンプなどにより再生映像信号に多
重された時間軸変動補正の基準となる水平同期信号Ｈ
Ｓ、バースト信号ＢＳが欠落した場合の映像信号処理に
ついては配慮が十分でなく、上記のように再生画の画質
を損なうという問題があった。

【００１２】本発明の目的は、水平同期信号ＨＳあるい
はバースト信号ＢＳが欠落して正確に時間軸変動補正を
行うことができない場合においても、小規模な回路でか
つ簡素な信号処理によって、画質劣化を軽減し良好な再
生画を安定に得ることができる映像信号処理装置を提供
することにある。

【００１３】

【課題を解決するための手段】上記目的は以下のように
して達成される。

【００１４】すなわち、同期信号分離手段によって、再
生映像信号に多重された水平および垂直同期信号などを
分離するとともに、バースト信号分離手段によって再生
映像信号に多重されたバースト信号を分離する。分離し
た水平同期信号およびバースト信号に基づき、例えばＡ
ＦＣ回路およびＡＰＣ回路で構成される書き込みクロッ
ク生成手段で、時間軸変動を有する再生映像信号の水平
走査周波数ｆｈのＮ倍の周波数であって、再生映像信号
が有する時間軸変動に追従した書き込みクロックを生成
し、この書き込みクロックに同期して再生映像信号をＡ
／Ｄ変換器で逐次アナログ信号からディジタル信号に変
換する。そして、書き込みアドレス制御手段で生成した
書き込みアドレスに応じて、ディジタル信号に変換した
再生映像信号をメモリの所定アドレス領域に書き込む。

【００１５】メモリに書き込まれた再生映像信号は、時
間軸変動のない周波数の安定な読み取りクロックに基づ
き、読み取りアドレス制御手段で生成した読み取りアド
レスに応じてメモリから読み取り、Ｄ／Ａ変換器で上記
読み取りクロックに同期して逐次ディジタル信号からア
ナログ信号に変換する。

【００１６】ドロップアウトなどにより水平同期信号、
垂直同期信号およびバースト信号が欠落した場合には、
同期信号補正手段によって欠落した水平同期信号、垂直
同期信号を補い、書き込みアドレス制御手段からは所定
の書き込みアドレスを安定に出力する。さらに、水平同
期信号あるいはバースト信号が欠落したラインを検出す
る第１の検出手段によって、もはや正確に時間軸変動の
補正ができないラインを検出する。

【００１７】そして、この第１の検出手段の検出出力に
基づき、水平同期信号あるいはバースト信号が欠落し
て、もはや正確に時間軸変動の補正ができないラインの
再生映像信号のメモリへの書込みを禁止することによっ
て、上記目的を達成することができる。

【００１８】あるいは、この第１の検出手段の検出出力
に基づき、水平同期信号あるいはバースト信号が欠落し
て、もはや正確に時間軸変動の補正ができないラインの
再生映像信号を第１の置換手段によって特定のディジタ
ルデータに置換しメモリに書込み、メモリからの読み取
り時にこの置換した特定のディジタルデータを第２の検
出手段によって検出して、第２の置換手段によって正確
に時間軸変動補正できないラインの再生映像信号を正確
に時間軸変動補正された他のラインの再生映像信号と置
換することによって、上記目的を達成することができ
る。

【００１９】

【作用】再生映像信号が有する時間軸変動に追従した書
き込みクロックに基づいて再生映像信号をＡ／Ｄ変換
し、メモリの所定アドレス領域に書込み、周波数の安定
な読み取りクロックに基づきこれを読み取り、Ｄ／Ａ変
換することにより、再生映像信号が有する時間軸変動を
除去でき、時間軸変動のない再生映像信号を得ることが
できる。

【００２０】ドロップアウトなどにより水平同期信号、
垂直同期信号が欠落した場合には、上記同期信号補正手
段は、欠落した水平同期信号、垂直同期信号を過不足な
く補い、欠落のない補正水平同期信号、補正垂直同期信
号を書込みアドレス制御手段に供給するよう動作する。
したがって、書き込みアドレス制御手段は、所定の書き
込みアドレスを安定に生成するよう動作するので、如何
なる場合であっても再生映像信号をメモリの所定アドレ
ス領域に確実に書き込むことができる。

【００２１】さらに、時間軸変動補正の基準となる水平
同期信号あるいはバースト信号が欠落した場合には、水
平同期信号あるいはバースト信号が欠落したラインの再
生映像信号はもはや正確に時間軸変動補正できないが、
上記第１の検出手段は正確に時間軸補正できないライン
を検出するよう動作する。この第１の検出手段の検出出
力に基づいて正確に時間軸変動補正できないラインの再
生映像信号のメモリへの書込みを禁止することにより、
正確に時間軸変動補正できないラインの再生映像信号を
メモリに書き込まず、この書込み禁止期間に対応するア
ドレス領域に既に書き込まれていた再生映像信号を保持
することができる。したがって、正確に時間軸変動補正
できないラインの再生映像信号は、この保持された再生
映像信号で置換される。例えば、メモリがフィールドメ
モリである場合には、正確に時間軸補正できないライン
の再生映像信号は、相関性の高い１フィールド前の正確
に時間軸補正された再生映像信号で置換されるので、水
平同期信号あるいはバースト信号が欠落して正確に時間
軸変動補正を行うことができない場合においても、小規
模回路でかつ簡素な信号処理によって、画質劣化を軽減
し良好な再生画を安定に得ることができる。

【００２２】あるいは、上記第１の置換手段は、上記第
１の検出手段の検出出力に基づき、もはや正確に時間軸
変動の補正ができないラインの再生映像信号を特定のデ
ィジタルデータに置換するよう動作する。このため、正
確に時間軸変動の補正ができないラインの再生映像信号
は、特定のディジタルデータに置換されてメモリの所定
アドレス領域に書き込まれる。また、上記第２の検出手
段は、メモリから読み取られる再生映像信号からこの置
換された特定のディジタルデータを検出するよう動作す
る。さらに、上記第２の置換手段は、この第２の検出手
段の検出出力に基づき、この特定のディジタルデータで
置換されたラインの再生映像信号を、例えば相関性の高
い１ライン前の正確に時間軸変動補正された再生映像信
号で置換するよう動作する。したがって、時間軸変動補
正の基準となる水平同期信号あるいはバースト信号が欠
落して、正確に時間軸変動補正できないラインの再生映
像信号は、メモリから読み取られた後、相関性の高い他
のラインの正確に時間軸補正された再生映像信号で置換
されるので、水平同期信号あるいはバースト信号が欠落
して正確に時間軸変動補正を行うことができない場合に
おいても、小規模回路でかつ簡素な信号処理によって、
画質劣化を軽減し、良好な再生画を安定に得ることがで
きる。

【００２３】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００２４】図１は、本発明による映像信号処理装置の
第１の実施例を示すブロック図である。

【００２５】図１において、この第１の実施例に係る映
像信号処理装置は、図１０に示した従来例に対して、ド
ロップアウト検出回路２８、同期信号補正回路３０、第
１の検出回路１００、ＯＲ回路８０を付加し、基準クロ
ック生成回路５１０の代わりに同期信号生成回路７２、
読み取りクロック生成回路、および加算回路２２を設け
たもので、その他の構成は、基本的に前述の従来例を同
様である。

【００２６】このように構成された映像信号処理装置で
は、端子１０からは時間軸変動を有する再生映像信号が
入力され、Ａ／Ｄ変換器２０、同期信号分離回路２４お
よびバースト信号分離回路２６に供給される。同期信号
分離回路２４では再生映像信号に多重された垂直同期信
号ＶＳ、水平同期信号ＨＳを分離出力し、バースト信号
分離回路２６では再生映像信号に多重されたバースト信
号ＢＳを分離出力する。書き込みクロック生成回路５０
は、例えば図１０の従来技術と同様にＡＦＣ回路５０６
およびＡＰＣ回路５０７などで構成されており、上記同
期信号分離回路２４から供給される水平同期信号ＨＳと
上記バースト信号分離回路２６から供給されるバースト
信号ＢＳに基づき、再生映像信号の時間軸変動に追従し
た書き込みクロックＷＣＫ（周波数ｆｗ）を生成する。
したがって、端子１０から入力された時間軸変動を有す
る再生映像信は、上記書き込みクロック生成回路５０か
ら出力された書き込みクロックＷＣＫに同期して、Ａ／
Ｄ変換器２０で逐次アナログ信号からディジタル信号に
変換されてメモリ２１に供給される。

【００２７】他方、同期信号補正回路３０には、上記同
期信号分離回路２４で分離出力された垂直同期信号Ｖ
Ｓ、水平同期信号ＨＳおよび上記書き込みクロック生成
回路５０で生成された書き込みクロックＷＣＫが供給さ
れる。同期信号補正回路３０は、ドロップアウトやサー
チなどの特殊再生時におけるトラックジャンプなどによ
り垂直同期信号ＶＳ、水平同期信号ＨＳが欠落した場合
に、欠落した同期信号を過不足なく補い、欠落補正され
た補正垂直同期信号ＶＳ’、補正水平同期信号ＨＳ’を
出力する。

【００２８】図２に本発明における上記同期信号補正回
路３０の具体的な一実施例を示す。図３、図４はその動
作説明用の波形図である。まず、ドロップアウトやサー
チなどの特殊再生時におけるトラックジャンプなどによ
り欠落した水平同期信号ＨＳを補正する場合について説
明する。

【００２９】図２において、同期信号補正回路３０は、
カウンタ３４，４１、デコーダ３５，４２および２つの
ＯＲ回路３６，４３とから基本的に構成され、端子３
１，３３にはそれぞれ上記水平同期信号ＨＳおよび書き
込みクロックＷＣＫが供給される。端子３１から入力さ
れた水平同期信号ＨＳ（図３（ａ））はＯＲ回路３６に
供給され、端子３３から入力された書き込みクロックＷ
ＣＫ（図３（ｂ））はカウンタ３４のクロック端子ＣＫ
に供給される。カウンタ３４のリセット端子Ｒには、後
述するが、上記水平同期信号ＨＳと補間水平同期パルス
ＨＰ（図３（ｃ））とを論理加算した補正水平同期信号
ＨＳ’（図３（ｄ））が供給される。このため、カウン
タ３４は上記補正水平同期信号ＨＳ’により毎ライン計
数値が初期化された後、上記書き込みクロックＷＣＫを
計数する。デコーダ３５にはカウンタ３４の計数出力Ｃ
Ｐ１が供給され、デコーダ３５はこの計数出力ＣＰ１が
所定値になったとき、補間水平同期パルスＨＰ（図３
（ｃ））を出力するよう動作する。デコーダ３５は、カ
ウンタ３４が１Ｈ＋Δτ１（ただし、１Ｈ：再生映像信
号の一水平走査期間、Δτ１≪１Ｈ）時間に相当するク
ロック数を計数したとき、補間水平同期パルスＨＰを出
力するようデコード値が設定されている。したがって、
図３に示すように、水平同期信号ＨＳ（図３（ａ））が
分離された場合には、カウンタ３４は水平同期信号ＨＳ
によって毎ライン計数値が初期化されるので、計数出力
ＣＰ１はデコーダ３５の設定値に達せず、補間水平同期
パルスＨＰ（図３（ｃ））は出力されない。しかし、水
平同期信号ＨＳがドロップアウトなどにより欠落した場
合には、カウンタ３４は水平同期信号ＨＳによって計数
値が初期化されないので、図３（ｃ）に示すように、欠
落した水平同期信号の直後に時間Δτ１遅れて補間水平
同期パルスＨＰが出力される。補間水平同期パルスＨＰ
はＯＲ回路３６に供給され、水平同期信号ＨＳと論理加
算されるとともに、端子３７に出力される。

【００３０】したがって、ドロップアウトやサーチなど
の特殊再生時におけるトラックジャンプなどにより水平
同期信号ＨＳが欠落しても、欠落した水平同期信号はこ
れとほぼ同じタイミングで出力される上記補間水平同期
パルスＨＰで過不足なく補われ、欠落補正された補正水
平同期信号ＨＳ’がＯＲ回路３６から端子３８に出力さ
れる。

【００３１】次に、ドロップアウトやサーチなどの特殊
再生時におけるトラックジャンプなどにより欠落した垂
直同期信号ＶＳを補正する場合について説明するが、水
平同期信号ＨＳを補正する場合と同様にして実現でき
る。

【００３２】図２において、端子３２には上記垂直同期
信号ＶＳが供給される。端子３２から入力された垂直同
期信号ＶＳ（図４（ａ））はＯＲ回路４３に供給され、
端子３３から入力された書き込みクロックＷＣＫ（図４
（ｂ））はカウンタ４１のクロック端子ＣＫに供給され
る。カウンタ４１のリセット端子Ｒには、後述するが、
上記垂直同期信号ＶＳと補間垂直同期パルスＶＰ（図４
（ｃ））とを論理加算した補正垂直同期信号ＶＳ’（図
４（ｄ））が供給される。このため、カウンタ４１は上
記補正垂直同期信号ＶＳ’により毎フィールド計数値が
初期化された後、上記書き込みクロックＷＣＫを計数す
る。デコーダ４２にはカウンタ４１の計数出力ＣＰ２が
供給され、デコーダ４２はこの計数出力ＣＰ２が所定値
になったとき、補間垂直同期パルスＶＰ（図４（ｃ））
を出力するよう動作する。デコーダ４２は、カウンタ４
１が１Ｖ＋Δτ２（ただし、１Ｖ：再生映像信号の一垂
直走査期間、Δτ２≪１Ｖ）時間に相当するクロック数
を計数したとき、補間垂直同期パルスＶＰを出力するよ
うデコード値が設定されている。したがって、図４に示
すように、垂直同期信号ＶＳ（図４（ａ））が分離され
た場合には、カウンタ４１は垂直同期信号ＶＳによって
毎フィールド計数値が初期化されるので、計数出力ＣＰ
２はデコーダ４２の設定値に達せず、補間垂直同期パル
スＶＰ（図４（ｃ））は出力されない。しかし、垂直同
期信号ＨＳがドロップアウトなどにより欠落した場合に
は、カウンタ４１は垂直同期信号ＶＳによって計数値が
初期化されないので、図４（ｃ）に示すように、欠落し
た垂直同期信号の直後に時間Δτ２遅れて補間垂直同期
パルスＶＰが出力される。補間垂直同期パルスＶＰはＯ
Ｒ回路４３に供給され、垂直同期信号ＶＳと論理加算さ
れるとともに、端子４４に出力される。

【００３３】したがって、ドロップアウトやサーチなど
の特殊再生時におけるトラックジャンプなどにより垂直
同期信号ＶＳが欠落しても、欠落した垂直同期信号はこ
れとほぼ同じタイミングで出力される上記補間垂直同期
パルスＶＰで過不足なく補われ、欠落補正された補正垂
直同期信号ＶＳ’がＯＲ回路４３から端子４４に出力さ
れる。

【００３４】以上、本発明における同期信号補正回路３
０の具体的な一構成例を示したが、本発明はこれに限定
されるものではなく、他の如何なる方式の同期信号補正
回路であってもよい。

【００３５】図１に戻って、書き込みアドレス制御回路
６０には、上記の欠落補正された補正垂直同期信号Ｖ
Ｓ’、補正水平同期信号ＨＳ’および書き込みクロック
ＷＣＫが供給される。書き込みアドレス制御回路６０
は、カウンタなどで構成されており、供給された補正垂
直同期信号ＶＳ’、補正水平同期信号ＨＳ’および書き
込みクロックＷＣＫに基づいて、Ａ／Ｄ変換器２０でデ
ィジタル信号に変換された再生映像信号をメモリ２１の
所定アドレス領域に書き込むための書き込みアドレスＷ
Ａを生成する。書き込みアドレス制御回路６０は、ドロ
ップアウトやサーチなどの特殊再生時におけるトラック
ジャンプなどにより垂直同期信号ＶＳ、水平同期信号Ｈ
Ｓが欠落した場合であっても、補正垂直同期信号Ｖ
Ｓ’、補正水平同期信号ＨＳ’および書き込みクロック
ＷＣＫに基づいて書き込みアドレスＷＡを所定どおり更
新するよう動作するので、所定の書き込みアドレスＷＡ
を安定に生成する。このため、メモリ２１に供給された
再生映像信号は、如何なる場合においてもこの書き込み
アドレスＷＡに応じてメモリ２１の所定のアドレス領域
に書き込まれる。

【００３６】次に、ドロップアウトやサーチなどの特殊
再生時におけるトラックジャンプなどにより再生映像信
号に多重された時間軸変動補正の基準となる水平同期信
号ＨＳあるいはバースト信号ＢＳが欠落し、正確に時間
軸変動補正を行うことができないラインを検出する第１
の検出回路１００について説明する。

【００３７】第１の検出回路１００には、同期信号分離
回路２４で分離出力された水平同期信号ＨＳと同期信号
補正回路３０で生成された補間水平同期パルスＨＰが供
給される。また、端子１２からは、磁気ヘッドによって
磁気テープから再生された再生高周波（ＲＦ）信号が入
力され、ドロップアウト検出回路２８に供給される。ド
ロップアウト検出回路２８は、例えば、再生高周波（Ｒ
Ｆ）信号のエンベロープを検波し、その振幅が所定レベ
ル以下まで低下したならばドロップアウトと判断し、ド
ロップアウト信号ＤＯＰを出力するものである。ドロッ
プアウト検出回路２８から出力された再生映像信号のド
ロップアウト期間を示すドロップアウト信号ＤＯＰは、
第１の検出回路１００に供給される。図５に本発明にお
ける上記第１の検出回路１００の具体的な一実施例を示
す。図６はその動作説明用の波形図である。

【００３８】図５において、第１の検出回路は、バース
トゲート１１０、ＡＮＤ回路１１２、ＯＲ回路１１６、
およびＲＳフリップフロップ１１６とによって構成さ
れ、端子１０１からは、図１の同期信号分離回路２４で
再生映像信号（図６（ａ））から分離出力された水平同
期信号ＨＳ（図６（ｂ））が入力される。端子１０２か
らは、図１および図２に示した同期信号補正回路３０で
再生映像信号（図６（ａ））に多重された水平同期信号
ＨＳがドロップアウトなどにより欠落した場合にこれを
補うよう生成された補正水平同期パルスＨＰ（図６
（ｇ））が入力される。端子１０３からは、再生映像信
号（図６（ａ））がドロップアウトなどにより欠落した
期間を示す上記ドロップアウト信号ＤＯＰ（図６
（ｅ））が入力される。

【００３９】端子１０１から入力された水平同期信号Ｈ
Ｓは、バーストゲート信号生成回路１１０およびＲＳフ
リップフロップ１１６のリセット端子Ｒに供給される。
バーストゲート信号生成回路１１０は、例えばモノマル
チバイブレータなどで構成されており、供給された上記
水平同期信号ＨＳをトリガパルスとして再生映像信号に
多重されたバースト信号ＢＳの多重期間を示すバースト
ゲート信号ＢＧ（図６（ｄ））を生成する。バーストゲ
ート信号ＢＧは、上記水平同期信号ＨＳに基づいて生成
されるので、再生映像信号に多重された水平同期信号Ｈ
Ｓがドロップアウトなどにより欠落した場合には生成さ
れず、正しく水平同期信号ＨＳが分離出力された場合に
のみ生成される。

【００４０】ＡＮＤ回路１１２には、上記バーストゲー
ト信号ＢＧとドロップアウト信号ＤＯＰが供給され、信
号ＢＮ（図６（ｆ））を出力する。信号ＢＮは、バース
トゲート信号ＢＧが「Ｈ」レベルである期間（すなわ
ち、再生映像信号に多重されたバースト信号ＢＳの多重
期間）に、再生映像信号がドロップアウトなどにより欠
落したことを示すドロップアウト信号ＤＯＰが「Ｈ」レ
ベルである場合に、「Ｈ」レベルとなる信号である。換
言すれば、再生映像信号に多重されたバースト信号ＢＳ
の一部分でもドロップアウトなどにより欠落した場合に
は、再生映像信号に多重されたバースト信号ＢＳの多重
期間内で「Ｈ」レベルとなる信号であって、バースト信
号ＢＳが図１のバースト信号分離回路２６で正しく分離
出力されないことを示す信号である。

【００４１】ＯＲ回路１１４には、このように生成され
た信号ＢＮ（図６（ｆ））と端子１０２から入力された
補正水平同期パルスＨＰ（図６（ｇ））が供給される。
ＯＲ回路１１４からは、信号ＢＮと補正水平同期パルス
ＨＰが論理加算された信号ＳＰ（図６（ｈ））が出力さ
れる。したがって、信号ＳＰは再生映像信号に多重され
た水平同期信号ＨＳが欠落した場合には欠落した水平同
期信号ＨＳとほぼ同じ位置で、あるいはバースト信号Ｂ
Ｓの一部分でも欠落した場合には欠落したバースト信号
ＢＳの多重期間内で「Ｈ」レベルとなる信号であって、
水平同期信号ＨＳあるいはバースト信号ＢＳがドロップ
アウトなどにより欠落したことを示す信号である。

【００４２】ＯＲ回路１１４から出力された上記信号Ｓ
Ｐは、ＲＳフリップフロップ１１６のセット端子Ｓに供
給される。また、ＲＳフリップフロップ１１６のリセッ
ト端子Ｒには、上記水平同期信号ＨＳが供給される。Ｒ
Ｓフリップフロップ１１６は、再生映像信号から水平同
期信号ＨＳが正しく分離された場合には、水平同期信号
ＨＳによってリセットされ、ドロップアウトなどにより
水平同期信号ＨＳが欠落したり、バースト信号ＢＳの一
部分でも欠落した場合には、上記信号ＳＰでセットされ
るので、ＲＳフリップフロップ１１６の出力端子Ｑから
は、図６（ｉ）に示す信号ＤＴ１が出力され、端子１０
４に供給される。この信号ＤＴ１は、図６（ｉ）から明
らかなように、水平同期信号ＨＳが欠落したり、バース
ト信号ＢＳの一部分でも欠落したラインを示す信号であ
る。換言すれば、時間軸変動補正の基準となる水平同期
信号ＨＳ、バースト信号ＢＳの欠落によって、正しく時
間軸変動補正を行うことができないラインを示す信号で
あって、第１の検出回路１００の検出信号として出力さ
れる。

【００４３】再び図１に戻って、第１の検出回路１００
から出力される上記信号ＤＴ１は、ＯＲ回路８０に供給
される。また、ＯＲ回路８０には端子１２から入力され
たドロップアウト信号ＤＯＰが供給され、信号ＤＴ１と
ドロップアウト信号ＤＯＰが論理加算された信号ＷＥが
出力される。信号ＷＥは、図６（ｊ）に示すように、ド
ロップアウトなどにより再生映像信号が欠落した期間、
および時間軸変動補正の基準となる水平同期信号ＨＳ、
バースト信号ＢＳの欠落によって正しく時間軸変動補正
を行うことができないラインを示す信号である。この信
号ＷＥは、メモリ２１のライトイネーブル信号としてメ
モリ２１に供給される。

【００４４】メモリ２１は、ライトイネーブル信号が
「Ｌ」レベルであるとき、Ａ／Ｄ変換器２０から供給さ
れる再生映像信号を、前記書き込みアドレス制御回路６
０で生成した書き込みアドレスＷＡに応じて、所定のア
ドレス領域に書き込むよう動作する。また、ライトイネ
ーブル信号が「Ｈ」レベルであるときには、Ａ／Ｄ変換
器２０から供給される再生映像信号を所定のアドレス領
域に書き込まないよう動作する。書き込みアドレスＷＡ
は、前記のように、ドロップアウトなどにより再生映像
信号に多重された水平同期信号ＨＳ及び垂直同期信号Ｖ
Ｓが欠落しても、書き込みアドレス制御回路６０で安定
に生成されるので、ライトイネーブル信号が「Ｈ」レベ
ルであっても、再生映像信号を格納するアドレス領域は
所定どおり順次更新される。このため、ライトイネーブ
ル信号が「Ｈ」レベルである期間に、新たに再生映像信
号が書き込まれなかったメモリ２１のアドレス領域に
は、既に書き込まれていた再生映像信号が保持されるこ
とになる。したがって、例えば、メモリ２１が１フィー
ルドの再生映像信号を格納することができる容量を有す
るフィールドメモリである場合には、ライトイネーブル
信号が「Ｈ」レベルである期間（すなわち、ドロップア
ウトなどにより再生映像信号が欠落した期間、および時
間軸変動補正の基準となる水平同期信号ＨＳ、バースト
信号ＢＳの欠落によって正しく時間軸変動補正を行うこ
とができないライン）の再生映像信号は、新たにメモリ
２１に書き込まれないので、既に書き込まれていた相関
性の高い１フィールド前の正確に時間軸変動補正された
良好な再生映像信号で置換されることになる。あるい
は、メモリ２１が１フレームの再生映像信号を格納する
ことができる容量を有するフレームメモリである場合に
は、同様に相関性の高い１フレーム前の正確に時間軸変
動補正された良好な再生映像信号で置換されることにな
る。

【００４５】以上の説明より明らかなように、上記信号
ＷＥによってメモリ２１への再生映像信号の書き込みを
制御することにより、ドロップアウト信号ＤＯＰで示さ
れる再生映像信号が欠落した期間だけでなく、時間軸変
動補正の基準となる水平同期信号ＨＳ、バースト信号Ｂ
Ｓが欠落して正しく時間軸変動補正を行うことができな
いラインの再生映像信号をも相関性の高い正確に時間軸
変動補正された良好な再生映像信号で置換することがで
きる。

【００４６】次に、以上のようにしてメモリ２１に書き
込まれた再生映像信号をメモリ２１から読み取る場合に
ついて説明する。

【００４７】図１において、読み取りクロック生成回路
７０は、水晶発振回路や分周回路などで構成されてお
り、時間軸変動のない周波数の安定な読み取りクロック
ＲＣＫ（周波数ｆｒ）を生成する。読み取りクロックＲ
ＣＫは、同期信号生成回路７２、読み取りアドレス制御
回路７４およびＤ／Ａ変換器２３に供給される。同期信
号生成回路７２は、カウンタなどで構成されており、供
給された読み取りクロックＲＣＫを適宜分周して、時間
軸変動のない基準水平同期信号ＲＨＳ、基準垂直同期信
号ＶＳを生成し読み取りアドレス制御回路７４に供給す
るとともに、基準複合同期信号ＲＣＳを生成し加算回路
２２に供給する。読み取りアドレス制御回路７４は、カ
ウンタなどで構成されており、供給された基準垂直同期
信号ＲＶＳ、基準水平同期信号ＲＨＳおよび読み取りク
ロックＲＣＫに基づいてメモリ２１の所定アドレス領域
に書き込まれた再生映像信号を読み取るための読み取り
アドレスＲＡを生成する。

【００４８】メモリ２１の所定アドレス領域に書き込ま
れた再生映像信号は、メモリ２１に供給された読み取り
アドレスＲＡに基づき、時間軸変動が補正されて順次読
み取られ、加算回路２２に供給される。上記のように、
例えば、メモリ２１がフィールドメモリである場合に
は、ドロップアウトなどにより再生映像信号が欠落した
期間、および時間軸変動補正の基準となる水平同期信号
ＨＳ、バースト信号ＢＳの欠落によって正しく時間軸変
動補正を行うことができないラインの再生映像信号は、
メモリ２１に書き込まれないので、既に書き込まれてい
た相関性の高い１フィールド前の正確に時間軸変動補正
された良好な再生映像信号で置換され読み出されること
になる。あるいは、メモリ２１がフレームメモリである
場合には、同様に相関性の高い１フレーム前の正確に時
間軸変動補正された良好な再生映像信号で置換され読み
出されることになる。

【００４９】加算回路２２は、メモリ２１から読み取ら
れた時間軸変動補正された再生映像信号に同期信号生成
回路７２で生成された時間軸変動のない基準複合同期信
号ＲＣＳを付加するよう動作するので、時間軸変動補正
され、かつ基準複合同期信号ＲＣＳが付加された再生映
像信号が加算回路２２からＤ／Ａ変換器２３に供給され
る。Ｄ／Ａ変換器２３に供給されたこの再生映像信号
は、上記読み取りクロックＲＣＫに同期して、逐次ディ
ジタル信号からアナログ信号に変換されて、端子１４に
出力される。

【００５０】この結果、端子１４からは、ドロップアウ
ト信号ＤＯＰで示される再生映像信号が欠落した期間お
よび時間軸変動補正の基準となる水平同期信号ＨＳ、バ
ースト信号ＢＳが欠落して正しく時間軸変動補正を行う
ことができないラインの再生映像信号を相関性の高い正
確に時間軸変動補正された再生映像信号で置換し、かつ
時間軸変動を除去した、良好な再生映像信号が出力され
る。

【００５１】以上の説明より明らかなように、図１に示
した本発明の映像信号処理装置では、時間軸変動補正を
行うとともに、小規模かつ簡素な信号処理の第１の検出
回路１００を設けメモリ２１への再生映像信号の書き込
みを制御するだけで、ドロップアウト信号ＤＯＰで示さ
れる再生映像信号が欠落した期間のみならず、時間軸変
動補正の基準となる水平同期信号ＨＳ、バースト信号Ｂ
Ｓが欠落して正しく時間軸変動補正を行うことができな
いラインの再生映像信号をも相関性の高い正確に時間軸
変動補正された再生映像信号によって置換することがで
き、小規模な回路でかつ簡素な信号処理によって画質劣
化を軽減し良好な再生映像信号を得ることができる。

【００５２】次に、本発明の他の実施例について説明す
る。

【００５３】図７は、本発明による映像信号処理装置の
他の実施例を示すブロック図である。図７は図１と一部
共通であり、共通部分には同一符号を付し、その詳細説
明は省略する。

【００５４】この第２の実施例は、概略的に言えば第１
の実施例に対してＡ／Ｄ変換器２０とメモリ２１との間
に第１の置換回路２００を、また、メモリ２１とＤ／Ａ
変換器の間に第２の検出回路３００と第２の置換回路４
００とを設けたもので、図７において、端子１０からは
時間軸変動を有する再生映像信号が入力され、Ａ／Ｄ変
換器２０、同期信号分離回路２４およびバースト信号分
離回路２６に供給される。同期信号分離回路２４は再生
映像信号に多重された垂直同期信号ＶＳ、水平同期信号
ＨＳを分離出力し、バースト信号分離回路２６は再生映
像信号に多重されたバースト信号ＢＳを分離出力する。
書き込みクロック生成回路５０では、上記分離出力され
た水平同期信号ＨＳとバースト信号ＢＳに基づき、再生
映像信号の時間軸変動に追従した書き込みクロックＷＣ
Ｋ（周波数ｆｗ）が生成される。したがって、端子１０
から入力された時間軸変動を有する再生映像信号は、上
記書き込みクロックＷＣＫに同期して、Ａ／Ｄ変換器２
０で逐次アナログ信号からディジタル信号に変換されて
第１の置換回路２００に供給される。

【００５５】他方、同期信号補正回路３０は、ドロップ
アウトやサーチなどの特殊再生時におけるトラックジャ
ンプなどにより垂直同期信号ＶＳ、水平同期信号ＨＳが
欠落した場合に、欠落した同期信号を過不足なく補い、
欠落補正された補正垂直同期信号ＶＳ’、補正水平同期
信号ＨＳ’および補正水平同期パルスＨＰを出力する。
書き込みアドレス制御回路６０は、ドロップアウトやサ
ーチなどの特殊再生時におけるトラックジャンプなどに
より垂直同期信号ＶＳ、水平同期信号ＨＳが欠落した場
合であっても、補正垂直同期信号ＶＳ’、補正水平同期
信号ＨＳ’および書き込みクロックＷＣＫに基づき、所
定の書き込みアドレスＷＡを安定に生成する。このた
め、後述する第１の置換回路２００からメモリ２１に供
給された再生映像信号は、如何なる場合においてもこの
書き込みアドレスＷＡに応じてメモリ２１の所定のアド
レス領域に書き込まれる。

【００５６】さらに、第１の検出回路１００は、図１に
示した実施例と同様に、水平同期信号ＨＳ、補正水平同
期パルスＨＰおよびドロップアウト信号ＤＯＰに基づ
き、時間軸変動補正の基準となる水平同期信号ＨＳ、バ
ースト信号ＢＳの欠落によって、正しく時間軸変動補正
を行うことができないラインを示す信号ＤＴ１を出力す
る。そして、ＯＲ回路８０で信号ＤＴ１とドロップアウ
ト信号ＤＯＰが論理加算され、ドロップアウト信号ＤＯ
Ｐで示される再生映像信号が欠落した期間、および時間
軸変動補正の基準となる水平同期信号ＨＳ、バースト信
号ＢＳの欠落によって正しく時間軸変動補正を行うこと
ができないラインを示す信号ＷＥが生成され、第１の置
換回路２００に供給される。

【００５７】次に、この第１の置換回路２００について
説明する。上記のように、第１の置換回路２００には、
Ａ／Ｄ変換器２０からの再生映像信号とＯＲ回路８０か
らの信号ＷＥが供給される。第１の置換回路２００は、
信号ＷＥに応じて、ドロップアウト信号ＤＯＰで示され
る再生映像信号が欠落した期間、および時間軸変動補正
の基準となる水平同期信号ＨＳ、バースト信号ＢＳの欠
落によって正しく時間軸変動補正を行うことができない
ラインの再生映像信号を、Ａ／Ｄ変換器２０でディジタ
ル信号に変換された再生映像信号に含まれない特定のデ
ィジタルデータに置換するものである。

【００５８】図８に本発明における上記第１の置換回路
２００の具体的な一実施例を示す。第１の置換回路２０
０は、切り換え回路２０４と特定ディジタルデータ発生
回路２０５とからなり、端子２０１にはＡ／Ｄ変換器２
０でディジタル信号に変換された再生映像信号が入力さ
れ、切り換え回路２０４の一方の入力端子ａに供給され
る。端子２０２にはＯＲ回路８０からの信号ＷＥが入力
され、切り換え回路２０４の制御端子ｃに供給される。

【００５９】特定ディジタルデータ発生回路２０５はＡ
／Ｄ変換器２０でディジタル信号に変換された再生映像
信号に含まれない特定のディジタルデータを発生するも
のである。具体的には、例えば、Ａ／Ｄ変換器２０を８
ビットのＡ／Ｄ変換器とし、Ａ／Ｄ変換器２０に入力さ
れる再生映像信号の信号レベルを調整して、再生映像信
号のＡ／Ｄ変換値に１６進数の「００」が含まれないよ
うにＡ／Ｄ変換する。そして、この再生映像信号のＡ／
Ｄ変換値に含まれない１６進数の「００」を特定ディジ
タルデータＲＤとして、特定ディジタルデータ発生回路
２０５から出力する。発生された特定ディジタルデータ
ＲＤは切り換え回路２０４の他方の入力端子ｂに供給さ
れる。

【００６０】切り換え回路２０４は、制御端子ｃに供給
された信号ＷＥが「Ｌ」レベルである場合には入力端子
ａに供給された再生映像信号を、「Ｈ」レベルである場
合には入力端子ｂに供給された特定ディジタルデータＲ
Ｄを出力端子ｄに出力するよう動作する。したがって、
切り換え回路２０４の出力端子ｄからは、ドロップアウ
ト信号ＤＯＰで示される再生映像信号が欠落した期間、
および時間軸変動補正の基準となる水平同期信号ＨＳ、
バースト信号ＢＳの欠落によって正しく時間軸変動補正
を行うことができないラインの再生映像信号について
は、これを特定ディジタルデータＲＤ（例えば、上記の
ように１６進数の「００」）で置換した再生映像信号が
出力され、端子２０３に供給される。

【００６１】図７に戻って、上記第１の置換回路２００
から出力された再生映像信号はメモリ２１に供給され、
如何なる場合においても前記書き込みアドレスＷＡに応
じてメモリ２１の所定のアドレス領域に書き込まれる。
メモリ２１の所定アドレス領域に書き込まれた再生映像
信号は、図１に示した実施例と同様に、読み取りアドレ
ス制御回路７４で生成された読み取りアドレスＲＡに基
づき、時間軸変動が補正されて順次読み取られ、第２の
検出回路３００および第２の置換回路４００に供給され
る。第２の検出回路３００は、メモリ２１から読み取ら
れた再生映像信号から上記特定ディジタルデータＲＤを
検出するもの（例えば、上記のように１６進数の「０
０」を検出。この場合、第２の検出回路３００はＮＯＲ
回路で実現できる。）であって、検出信号ＤＴ２は特定
ディジタルデータＲＤを検出した場合に「Ｈ」レベルと
なる信号とする。信号ＤＴ２は第２の置換回路４００に
供給される。この信号ＤＴ２は、上記説明より明らかな
ように、ドロップアウト信号ＤＯＰで示される再生映像
信号が欠落した期間、および時間軸変動補正の基準とな
る水平同期信号ＨＳ、バースト信号ＢＳの欠落によって
正しく時間軸変動補正を行うことができないラインを示
す信号である。第２の置換回路４００は、この信号ＤＴ
２に基づき、ドロップアウト信号ＤＯＰで示される再生
映像信号が欠落した期間、および時間軸変動補正の基準
となる水平同期信号ＨＳ、バースト信号ＢＳの欠落によ
って正しく時間軸変動補正を行うことができないライン
の再生映像信号を、相関性の高い正確に時間軸変動補正
された良好な再生映像信号で置換するものである。

【００６２】図９に本発明における上記第２の置換回路
４００の具体的な一実施例を示す。第２の置換回路４０
０は、切り換え回路４０４と、１Ｈ遅延回路４０５とか
ら構成され、端子４０１にはメモリ２１から読み取られ
た再生映像信号が入力され、切り換え回路４０４の一方
の入力端子ａに供給される。端子４０２には上記第２の
検出回路３００からの信号ＤＴ２が入力され、切り換え
回路４０４の制御端子ｃに供給される。切り換え回路４
０４の出力端子ｄから出力される再生映像信号は、ライ
ンメモリなどで構成される１Ｈ遅延回路４０５を介して
切り換え回路４０４の他方の入力端子ｂに供給される。

【００６３】切り換え回路４０４は、制御端子ｃに供給
された信号ＤＴ２が「Ｌ」レベルである場合には入力端
子ａに供給された再生映像信号を、「Ｈ」レベルである
場合には入力端子ｂに供給された１Ｈ遅延回路４０５か
ら出力される再生映像信号を出力端子ｄに出力するよう
動作する。したがって、切り換え回路４０４の出力端子
ｄからは、ドロップアウト信号ＤＯＰで示される再生映
像信号が欠落した期間、および時間軸変動補正の基準と
なる水平同期信号ＨＳ、バースト信号ＢＳの欠落によっ
て正しく時間軸変動補正を行うことができないラインの
再生映像信号については、これを１ライン前の相関性の
高い正確に時間軸変動補正された良好な再生映像信号で
置換した再生映像信号が出力され、端子２０３に供給さ
れる。

【００６４】再び図７に戻って、上記に説明した第２の
置換回路４００から出力された再生映像信号は、図１に
示した実施例と同様に、加算回路２２で基準複合同期信
号ＲＣＳが付加され、さらにＤ／Ａ変換器２３で読み取
りクロックＲＣＫに同期して逐次ディジタル信号からア
ナログ信号に変換されて端子１４に出力される。

【００６５】この結果、端子１４からは、ドロップアウ
ト信号ＤＯＰで示される再生映像信号が欠落した期間お
よび時間軸変動補正の基準となる水平同期信号ＨＳ、バ
ースト信号ＢＳが欠落して正しく時間軸変動補正を行う
ことができないラインの再生映像信号を１ライン前の相
関性の高い正確に時間軸変動補正された再生映像信号で
置換し、かつ時間軸変動を除去した、良好な再生映像信
号が出力される。

【００６６】図９に示した第２の置換回路４００の具体
的な実施例では、１Ｈ遅延回路４０５によって、ドロッ
プアウト信号ＤＯＰで示される再生映像信号が欠落した
期間および時間軸変動補正の基準となる水平同期信号Ｈ
Ｓ、バースト信号ＢＳが欠落して正しく時間軸変動補正
を行うことができないラインの再生映像信号を、１ライ
ン前の相関性の高い正確に時間軸変動補正された再生映
像信号によって置換したが、本発明はこれに限定される
ものではない。例えば、１Ｈ遅延回路４０５の代わり
に、フィールドメモリなどにより１フィールド遅延回路
を構成して、１フィールド前の相関性の高い正確に時間
軸変動補正された再生映像信号によって置換するように
してもよい。さらに、ドロップアウト信号ＤＯＰで示さ
れる再生映像信号が欠落した期間および時間軸変動補正
の基準となる水平同期信号ＨＳ、バースト信号ＢＳが欠
落して正しく時間軸変動補正を行うことができないライ
ンの再生映像信号を、その前後のラインを平均化した再
生映像信号で置換するようにしてもよい。

【００６７】以上の説明より明らかなように、図７に示
した第２の実施例に係る映像信号処理装置では、時間軸
変動補正を行うとともに、小規模かつ簡素な信号処理の
第１の検出回路１００、第１の置換回路２００、第２の
検出回路３００、第２の置換回路４００を設けることに
よって、ドロップアウト信号ＤＯＰで示される再生映像
信号が欠落した期間のみならず、時間軸変動補正の基準
となる水平同期信号ＨＳ、バースト信号ＢＳが欠落して
正しく時間軸変動補正を行うことができないラインの再
生映像信号をも相関性の高い正確に時間軸補正された再
生映像信号によって置換することができ、小規模な回路
でかつ簡素な信号処理によって画質劣化を軽減し良好な
再生映像信号を得ることができる。

【００６８】

【発明の効果】これまでの説明で明らかなように、請求
項１記載の発明によれば、ドロップアウトの発生を検出
するドロップアウト検出手段と、入力再生映像信号に多
重された同期情報が欠落したラインを検出する欠落ライ
ン検出手段と、この欠落ライン検出手段からの出力とド
ロップアウト検出手段からの出力に基づいて入力再生映
像信号に多重された同期情報が欠落したラインと再生映
像信号のドロップアウト期間を検出する検出手段とを備
え、この検出手段の出力によりＡ／Ｄ変換された再生映
像信号のメモリへの書き込みを制御するようにしたの
で、再生映像信号に多重された時間軸変動補正の基準と
なる水平同期信号ＨＳあるいはバースト信号ＢＳが欠落
して、正確に時間軸変動補正を行うことができない場合
においても、小規模な回路でかつ簡素な信号処理によっ
て画質劣化を軽減し良好な再生映像信号を得ることがで
きる。

【００６９】また、請求項２記載の発明によれば、ドロ
ップアウトの発生を検出するドロップアウト検出手段
と、入力再生映像信号に多重された同期情報が欠落した
ラインを検出する欠落ライン検出手段と、この欠落ライ
ン検出手段からの出力とドロップアウト検出手段からの
出力に基づいて入力再生映像信号に多重された同期情報
が欠落したラインと再生映像信号のドロップアウト期間
を検出する第１の検出手段と、この第１の検出手段から
の出力に応じてＡ／Ｄ変換されて出力された再生映像信
号を特定ディジタルデータに置換する第１の置換手段
と、メモリから出力された再生映像信号から特定ディジ
タルデータで置換された期間を検出する第２の検出回路
と、この第２の検出回路からの出力に応じて、特定ディ
ジタルデータで置換された期間の再生映像信号を相関性
の高い他の再生映像信号で置換する第２の置換回路とを
備え、第１の置換回路から出力された再生映像信号を書
込みアドレスに応じて逐次メモリの所定アドレス領域に
書き込み、読み取りアドレスに応じてメモリに書き込ま
れた再生映像信号を逐次読み取るとともに、ドロップア
ウト検出手段からの出力で示される期間の再生映像信号
を相関性の高い他の再生映像信号で置換するように構成
したので、再生映像信号に多重された時間軸変動補正の
基準となる水平同期信号ＨＳあるいはバースト信号ＢＳ
が欠落して、正確に時間軸変動補正を行うことができな
い場合においても、小規模な回路でかつ簡素な信号処理
によって画質劣化を軽減し良好な再生映像信号を得るこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】同期信号補正回路の一実施例を示すブロック図
である。

【図３】同期信号補正回路の動作を説明する波形図であ
る。

【図４】同期信号補正回路の動作を説明する波形図であ
る。

【図５】第１の検出回路の一実施例を示すブロック図で
ある。

【図６】第１の検出回路の動作を説明する波形図であ
る。

【図７】本発明の他の実施例を示すブロック図である。

【図８】第１の置換回路の一実施例を示すブロック図で
ある。

【図９】第２の置換回路の一実施例を示すブロック図で
ある。

【図１０】従来技術を示すブロック図である。

【符号の説明】

２１メモリ２４同期信号分離回路２６バースト信号分離回路２８ドロップアウト検出回路３０同期信号補正回路５０書き込みクロック生成回路６０書き込みアドレス制御回路７０読み取りクロック生成回路７２同期信号生成回路７４読み取りアドレス制御回路１００第１の検出回路２００第１の置換回路３００第２の検出回路４００第２の置換回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１０月８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】このように構成された映像信号処理装置で
は、端子１０からは時間軸変動を有する再生映像信号が
入力され、Ａ／Ｄ変換器２０、同期信号分離回路２４お
よびバースト信号分離回路２６に供給される。同期信号
分離回路２４では再生映像信号に多重された垂直同期信
号ＶＳ、水平同期信号ＨＳを分離出力し、バースト信号
分離回路２６では再生映像信号に多重されたバースト信
号ＢＳを分離出力する。書き込みクロック生成回路５０
は、例えば図１０の従来技術と同様にＡＦＣ回路５０６
およびＡＰＣ回路５０７などで構成されており、上記同
期信号分離回路２４から供給される水平同期信号ＨＳと
上記バースト信号分離回路２６から供給されるバースト
信号ＢＳに基づき、再生映像信号の時間軸変動に追従し
た書き込みクロックＷＣＫ（周波数ｆｗ）を生成する。
したがって、端子１０から入力された時間軸変動を有す
る再生映像信号は、上記書き込みクロック生成回路５０
から出力された書き込みクロックＷＣＫに同期して、Ａ
／Ｄ変換器２０で逐次アナログ信号からディジタル信号
に変換されてメモリ２１に供給される。

Claims

【特許請求の範囲】

【請求項１】入力再生映像信号を書き込みクロックに
基づいてＡ／Ｄ変換し、書き込みクロックと入力再生映
像信号に多重された同期信号に基づいて生成される書き
込みアドレスに応じてＡ／Ｄ変換された再生映像信号を
逐次メモリの所定アドレス領域に書き込み、所定周波数
の読み取りクロックに基づいて生成された読み取りアド
レスに応じて前記メモリに書き込まれた再生映像信号を
逐次読み取ってＤ／Ａ変換して出力する映像信号処理装
置において、ドロップアウトの発生を検出するドロップアウト検出手
段と、入力再生映像信号に多重された同期情報が欠落したライ
ンを検出する欠落ライン検出手段と、この欠落ライン検出手段からの出力とドロップアウト検
出手段からの出力に基づいて入力再生映像信号に多重さ
れた同期情報が欠落したラインと再生映像信号のドロッ
プアウト期間を検出する検出手段と、を備え、この検出手段の出力によりＡ／Ｄ変換された再
生映像信号のメモリへの書き込みを制御するように構成
したことを特徴とする映像信号処理装置。
【請求項２】入力再生映像信号を書き込みクロックに
基づいてＡ／Ｄ変換し、書き込みクロックと入力再生映
像信号に多重された同期信号に基づいて生成される書き
込みアドレスに応じてＡ／Ｄ変換された再生映像信号を
逐次メモリの所定アドレス領域に書き込み、所定周波数
の読み取りクロックに基づいて生成された読み取りアド
レスに応じて前記メモリに書き込まれた再生映像信号を
逐次読み取ってＤ／Ａ変換して出力する映像信号処理装
置において、ドロップアウトの発生を検出するドロップアウト検出手
段と、入力再生映像信号に多重された同期情報が欠落したライ
ンを検出する欠落ライン検出手段と、この欠落ライン検出手段からの出力とドロップアウト検
出手段からの出力に基づいて入力再生映像信号に多重さ
れた同期情報が欠落したラインと再生映像信号のドロッ
プアウト期間を検出する第１の検出手段と、この第１の検出手段からの出力に応じてＡ／Ｄ変換され
て出力された再生映像信号を特定ディジタルデータに置
換する第１の置換手段と、前記メモリから出力された再生映像信号から前記特定デ
ィジタルデータで置換された期間を検出する第２の検出
回路と、この第２の検出回路からの出力に応じて、前記特定ディ
ジタルデータで置換された期間の再生映像信号を相関性
の高い他の再生映像信号で置換する第２の置換回路と、を備え、前記第１の置換回路から出力された再生映像信
号を前記書込みアドレスに応じて逐次メモリの所定アド
レス領域に書き込み、前記読み取りアドレスに応じてメ
モリに書き込まれた再生映像信号を逐次読み取るととも
に、前記ドロップアウト検出手段からの出力で示される
期間の再生映像信号を相関性の高い他の再生映像信号で
置換することを特徴とする映像信号処理装置。