KR20060070468A

KR20060070468A - 프레임 싱크로나이저, 광학 디스크 디바이스, 정보레코딩/재생 장치, 및 신호 동기화 방법

Info

Publication number: KR20060070468A
Application number: KR1020050126014A
Authority: KR
Inventors: 고 마츠시마
Original assignee: 엔이씨 일렉트로닉스 가부시키가이샤
Priority date: 2004-12-20
Filing date: 2005-12-20
Publication date: 2006-06-23
Also published as: CN1832536A; EP1672910A1; US20060132651A1; JP2006174363A

Abstract

본 발명은, 입력 비디오 신호의 프레임 데이터에 추가된 추가 정보의 어떠한 손실도 없는 프레임 싱크로나이저를 제공하기 위한 것이다. 본 발명의 실시형태는, 제 1 동기화 신호 및 프레임 데이터를 갖는 비디오 신호를 프레임 단위로 수신하고, 제 1 동기화 신호에 따라 메모리에 프레임 데이터를 프레임 단위로 기입하며, 제 1 동기화 신호의 주파수와 상이한 주파수의 제 2 동기화 신호에 따라 메모리로부터 프레임 데이터를 프레임 단위로 판독하여 프레임 데이터를 출력하기 위한 프레임 싱크로나이저에 관한 것으로서, 소정의 표준 주파수보다 더 높은 주파수를 갖는 제 2 동기화 신호를 발생시키는 동기화 신호 발생기를 포함한다. 이러한 구성으로, 입력 비디오 데이터에서 프레임 데이터에 추가된 추가 정보의 손실을 방지하는 것이 가능하다.

프레임 싱크로나이저, 동기화 신호, 동기화 신호 발생기, 시스템 클록 발생기

Description

프레임 싱크로나이저, 광학 디스크 디바이스, 정보 레코딩/재생 장치, 및 신호 동기화 방법{FRAME SYNCHRONIZER, OPTICAL DISK DEVICE, INFORMATION RECORDING/REPRODUCING APPARATUS, AND SIGNAL SYNCHRONIZING METHOD}

도 1은 본 발명의 일 실시형태에 따른 프레임 싱크로나이저의 구성을 나타내는 블록 다이어그램.

도 2는 본 발명의 일 실시형태에 따른 프레임 싱크로나이저의 데이터 기입 시간에서의 프로세싱 흐름의 흐름도.

도 3은 본 발명의 일 실시형태에 따른 프레임 싱크로나이저의 데이터 판독 시간에서의 프로세싱 흐름의 흐름도.

도 4는 본 발명의 일 실시형태에 따른 동기화 신호 발생기의 구성 실시예를 나타내는 블록 다이어그램.

도 5는 본 발명의 일 실시형태에 따른 발진기의 구성예를 나타내는 블록 다이어그램.

도 6은 본 발명의 일 실시형태에 따른 발진기의 구성예를 나타내는 블록 다이어그램.

도 7은 본 발명의 일 실시형태에 따른 데이터 판독/기입 시간을 설명하는 타이밍 차트.

도 8은 본 발명의 일 실시형태에 따른 데이터 판독/기입 시간을 설명하는 타이밍 차트.

도 9는 본 발명의 일 실시형태에 따른 DVD 레코딩/재생 장치의 MPEG 인코더의 구성을 나타내는 블록 다이어그램.

도 10은 본 발명의 일 실시형태에 따른 DVD 레코딩/재생 장치의 프로세싱 프름의 흐름도.

*도면의 주요부분에 대한 부호의 설명*

1: 프레임 싱크로나이저

10: 제어기

11: 메모리

12: 비-표준 동기식 카운터

13: 내부 동기식 카운터

14: 입력 버퍼

15: 출력 버퍼

16: 동기화 신호 발생기

본 발명은 프레임 싱크로나이저 (frame synchronizer), 광학 디스크 디바이스, 정보 레코딩/재생 장치, 및 신호 동기화 방법에 관한 것으로서, 더 상세하게 는, 각각이 추가 정보와 멀티플렉싱되는 비디오 신호의 프레임 주기를 표준화하는데 이용되는 프레임 싱크로나이저, 광학 디스크 디바이스, 정보 레코딩/재생 장치, 및 신호 동기화 방법에 관한 것이다.

실제로 표시될 비디오 정보 뿐만 아니라, 다양한 타입의 추가 정보를 갖는 텔레비전 또는 비디오 이미지와 같은 비디오 정보를 표시하는데 이용하는 비디오 신호를 멀티플렉싱하는 경향이 증대되어 왔다. 더 상세하게는, 소위 비디오 신호의 수직 블랭킹 (vertical blanking) 간격 동안의 신호는, 이미지 재생시에 캡션 (서브타이틀) 을 표시하기 위한 서브타이틀 정보와 멀티플렉싱되거나, 프로그램 정보를 추출하기 위한 전자 프로그램 가이드 (EPG) 와 멀티플렉싱될 수 있다.

비디오 정보 및 추가 정보를 포함하는 비디오 신호를 수신하여 그 정보를 재생하거나 레코딩하기 위한 비디오 신호 프로세싱 장치는, 수신 비디오 신호로부터 비디오 신호 및 추가 정보를 프레임 단위로 추출한다. 이 경우에, 추가 정보가 정확하게 추출될 수 있는지 여부가 중요하다.

비디오 신호 프로세싱 장치가 수신 비디오 신호로부터 추가 정보를 추출하는 경우, 수신 비디오 신호의 프레임 주기가 비디오 신호 프로세싱 장치의 의도한 프레임 주기와 다른 경우에 특히 심각한 문제가 발생한다. 이것은, 아마도 수신 비디오 신호가 지터 (jitter) 를 수반하기 때문이다.

그 때문에, 프레임 싱크로나이저와 같이, 수신 비디오 신호의 프레임 주기를 고정 주기로 조정하는 기능을 갖는 비디오 신호 프로세싱 장치가 연구되고 제안되고 있다 (예를 들어, 미심사된 일본 특허공개공보 제 2003-46805호 참조).

미심사된 일본 특허공개공보 제 2003-46805호에 개시된 바와 같이, 수신 비디오 신호의 프레임 주기가 비디오 신호 프로세싱 장치의 내부 프로세싱에 대한 기준 프레임 주기보다 더 길다면, 일 주기에 대응하는 비디오 신호 프로세싱 장치의 내부 프로세싱이 완료될 때까지, 비디오 신호 프로세싱 장치는 일 주기의 비디오 신호를 수신하는 것을 정지한다. 또한, 수신 비디오 신호의 프레임 주기가 비디오 신호 프로세싱 장치의 내부 프로세싱에 대한 기준 프레임 주기보다 더 짧다면, 그 장치는, 일 주기에 대응하는 비디오 신호 프로세싱 장치의 내부 프로세싱이 일 주기의 비디오 신호의 입력을 능가하는 일 주기 동안에서의 비디오 신호 프로세싱을 정지하고, 대신에 그 다음 주기의 내부 프로세싱을 실행한다.

이러한 방법으로는, 수신 비디오 신호의 프레임 주기가 비디오 신호 프로세싱 장치의 내부 프로세싱에 대한 기준 프레임 주기보다 더 짧다면, 어떤 수신 비디오 신호도 비디오 신호 프로세싱을 경험하지 않는다. 한편, 스크린상에 표시되는 비디오 정보에 관해서는, 일반적으로 1/24 초 또는 1/30 초인 일 프레임의 이미지 정보만이 표시되지 않으며, 이는 비록 조금 악화된 이미지 품질이지만, 표시 품질에 악영향을 미치진 않는다. 그러나, 추가 정보에 관하여는, 일 주기의 추가 정보의 손실은 전체 데이터에 크게 영향을 미칠 가능성이 있으며, 모든 비디오 신호에 비디오 신호 프로세싱을 수행하는 것이 바람직하다.

상술한 바와 같이, 종래 비디오 신호 프로세싱 장치는, 입력 비디오 신호의 모든 프레임 데이터가 프로세싱될 수 없다는 문제를 갖는다.

발명의 요약

본 발명의 일 양태에 의하면, 프레임 싱크로나이저가 제공된다. 프레임은 제 1 동기화 신호 및 프레임 데이터를 갖는 비디오 신호를 프레임 단위로 수신한다. 프레임 싱크로나이저는 메모리, 동기화 신호 발생기 및 제어기를 포함한다. 동기화 신호 발생기는, 제 1 동기화 신호와 상이하고 소정의 표준 주파수보다 더 높은 주파수를 갖는 제 2 동기화 신호를 발생시킨다. 제어기는 제 1 동기화 신호에 따라 프레임 데이터를 메모리에 프레임 단위로 기입하고, 제 2 동기화 신호에 따라 메모리로부터 프레임 데이터를 프레임 단위로 판독하여, 프레임 데이터를 출력한다.

이러한 구성으로, 표준 클록보다 더 높은 주파수를 갖는 시스템 클록이 발생하고 발생된 시스템 클록에 기초하여 동기화 신호가 발생하여서, 프레임 반복이 프레임 데이터 판독 프로세싱 동안 발생하는 경우에도, 프레임 스키핑 (frame skipping) 은 거의 발생하지 않는다. 그 결과, 프레임 데이터에서 추가 정보의 손실을 방지하는 것이 가능하다.

본 발명의 또 다른 양태에 의하면, 신호 동기화 방법은, 제 1 동기화 신호 및 프레임 데이터를 갖는 비디오 신호를 프레임 단위로 수신하는 단계, 제 1 동기화 신호에 따라 메모리에 프레임 데이터를 프레임 단위로 기입하는 단계, 및 제 1 동기화 신호의 주파수와 상이한 주파수의 제 2 동기화 신호에 따라 메모리로부터 프레임 데이터를 프레임 단위로 판독하여, 판독된 프레임 데이터를 출력하는 단계 를 포함한다. 소정의 표준 주파수보다 더 높은 주파수를 갖도록, 제 2 동기화 신호가 발생된다.

이 방법에 의하면, 표준 클록보다 더 높은 주파수를 갖는 시스템 클록이 발생되고 그 발생된 시스템 클록에 기초하여 동기화 신호가 발생되어, 프레임 데이터 판독 프로세싱 동안에 프레임 반복 (repeating) 이 발생하더라도, 프레임 스키핑은 거의 일어나지 않는다. 그 결과, 프레임 데이터의 추가 정보의 손실을 방지하는 것이 가능하다.

발명의 상세한 설명

본 발명의 상기 및 다른 목적, 장점, 및 특성은 첨부 도면과 관련하여 다음의 설명으로부터 더욱 명백해질 것이다.

다음으로, 본 발명을 예시적인 실시형태를 참조하여 설명한다. 당업자는, 다수의 또 다른 실시형태가 본 발명의 교시를 이용하여 달성될 수 있으며, 본 발명은 예시의 목적을 위해 설명된 본 실시형태에 제한되지 않는다는 것을 알 수 있다.

제 1 실시형태

도 1은 본 발명의 제 1 실시형태에 따른 프레임 싱크로나이저의 구성을 나타내는 블록 다이어그램이다. 프레임 싱크로나이저 (1) 는 제어기 (10), 메모리 (11), 비-표준 동기식 카운터 (12), 내부 동기식 카운터 (13), 입력 버퍼 (14), 출력 버퍼 (15), 및 동기화 신호 발생기 (16) 을 포함한다.

제어기 (10) 는 프레임 싱크로나이저 (1) 에서 다양한 종류의 제어를 실행하 는 제어 유닛이다. 더 상세하게는, 제어기는 메모리로의/로부터의 비디오 신호에서 프레임 데이터의 입력/출력을 제어한다. 프레임 데이터는 각 프레임을 구성하는 이미지 데이터 및 추가 데이터를 나타낸다. 제어기 (10) 는 특수 프로세서를 이용하여 다양한 종류의 제어를 실행할 수도 있거나, 중앙 프로세싱 유닛 (CPU) 은 프로그램에 기초하여 다양한 종류의 제어를 실행할 수도 있다.

메모리 (11) 는, 입력 버퍼 (14) 로부터 송신된 프레임 데이터를 일시적으로 저장하여, 프레임 데이터를 내부 타이밍 신호와 동기화하여 출력 버퍼 (15) 에 출력하기 위한 저장 디바이스이다. 메모리 (11) 는 랜덤 엑세스 메모리 (RAM) 등을 포함한다.

비-표준 동기식 카운터 (12) 는 입력 비-표준 동기식 신호의 수를 카운팅하는데 이용된다. "비-표준"이라는 용어는 입력 비디오 신호의 주기가 프레임 싱크로나이저 (1) 의 표준 주기의 스펙을 벗어난 것을 의미한다. 프레임 싱크로나이저 (1) 는 비-표준 주기의 신호를 수신하고 이를 표준 주기의 신호로 변환하며, 비-표준 동기식 신호는 입력 비디오 신호의 비-표준 주기에 따라 입력된다. 비-표준 동기식 신호는, 입력 비디오 신호에서 프레임 데이터의 프레임의 시작 또는 종료와 일직선이 되는 프레임 주기를 갖는다. 비-표준 동기식 카운터 (12) 는 비-표준 동기식 신호를 수신하여 수신 비-표준 동기식 신호에 기초하여 프레임의 수를 카운트한다. 비-표준 동기식 카운터 (12) 는 프레임의 카운트 값에 따른 비-표준 프레임 번호를 제어기 (10) 에 출력한다.

내부 동기식 카운터 (13) 는 동기화 신호 발생기 (16) 로부터 내부 동기화 신호를 수신한다. 또한, 내부 동기식 카운터 (13) 는 수신 내부 동기화 신호에 따라서 프레임의 수를 카운트한다. 내부 동기식 카운터 (13) 는 프레임의 카운트 값에 기초한 내부 프레임 번호를 제어기 (10) 에 출력한다.

입력 버퍼 (14) 는 프레임 데이터를 일시적으로 저장하기 위한 메모리이다. 입력 버퍼 (14) 는 각 프레임에 대한 입력 프레임 데이터를 저장하고, 이 데이터는 제어기 (10) 로부터 판독되고 메모리 (11) 에 기입된다.

출력 버퍼 (15) 는 출력 프레임 데이터를 일시적으로 저장하기 위한 메모리이다. 출력 버퍼 (15) 는 각 프레임에 대한 프레임 데이터를 저장하고, 이 데이터는 내부 동기화 신호와의 단계에서 대응하는 디바이스에 전송된다.

동기화 신호 발생기 (16) 는 내부 동기화 신호를 발생시킨다. 이후, 내부 동기화 신호를 발생시키는 방법을 상세하게 설명한다. 동기화 신호 발생기 (16) 는 발생된 내부 동기화 신호를 내부 동기식 카운터 (13) 에 공급한다.

동기화 신호 발생기 (16) 에 의해 발생된 내부 동기화 신호는 비-표준 동기식 카운터 (12) 에 적용되는 비-표준 동기식 신호의 주기보다 더 짧은 주기를 갖는 것이 바람직하다. 내부 동기화 신호의 주기는 선택 유닛 (160) 에 의해 결정된다. 선택 유닛 (160) 은 사용자의 입력 동작에 따라 적절한 주기를 선택할 수도 있고, 가능하면 입력 비디오 신호에 따라 주기를 자동적으로 결정할 수도 있다.

도 2는 동기화 신호 발생기 (16) 의 구성 실시예를 나타내는 블록 다이어그램이다. 동기화 신호 발생기 (16) 는 선택 유닛 (160), 발진기 (161), 및 타이밍 발생기 (162) 를 포함한다. 선택 유닛 (160) 은 선택기 (1600) 및 모드 메 모리 (1601, 1602, 및 1603) 를 포함한다.

선택 유닛 (160) 은 발진기 (161) 로부터 출력된 시스템 클록의 주파수를 선택하는 기능을 한다. 선택 유닛 (160) 은 사용자의 동작에 따라 적절한 주파수를 선택할 수도 있고, 자동적으로 주파수를 선택할 수도 있다. 선택 유닛 (160) 은 선택된 주파수에 관한 정보를 발진기 (161) 에 송신한다.

발진기 (161) 는 선택 유닛 (160) 으로부터 적용된 주파수에 관한 정보에 기초하여 시스템 클록을 발생시키기 위한 시스템 클록 발생기이다. 발진기 (161) 는 발생된 시스템 클록을 타이밍 발생기 (162) 에 출력한다.

타이밍 발생기 (162) 는 발진기 (161) 로부터의 시스템 클록에 기초하여 내부 동기화 신호를 발생시킨다. 타이밍 발생기 (162) 는 발생된 내부 동기화 신호를 내부 동기식 카운터 (13) 에 출력한다.

선택자 (1600) 는 CPU (20) 로부터 명령을 수신하여 모드 메모리 (1601, 1602, 및 1603) 로부터 공급된 주파수 정보 중 하나를 선택하여 선택된 주파수 정보를 발진기 (161) 에 출력한다.

모드 메모리 (1601, 1602, 및 1603) 는 주파수 정보를 저장한다. 도 2의 도시된 실시예에서, 모드 메모리 (1601, 1602, 및 1603) 는 각각 VTR-모드 주파수 정보, DVD-모드 주파수 정보, 및 튜너-모드 주파수 정보를 저장한다. 이 저장부는 개별적인 모드에 가장 적절한 주파수 정보를 저장한다. 또한, 발진기의 출력 주파수가 비-표준 동기식 신호를 발생시키는데 이용되는 입력 클록 주파수보다 항상 높은 모드로 설정하는 것이 가능하다. 이 경우에, 빈번한 반복 프로세 스가 이미지 품질을 악화시키지만, 프레임 데이터는 실패 없이 획득될 수 있다. 이 모드는 비디오 정보의 희생으로 실패 없이 추가 정보를 획득하는데 적절하다. 추가 정보가 VBI 정보이면, 이 모드는 "VBI 모드"로 지칭한다.

CPU (20) 는, 리모트 컨트롤러, 키보드, 또는 마우스로의 사용자의 입력 동작에 따라 명령을 발할 수도 있고, EPG 정보가 사전에 입력되는 경우, EPG 정보에 의해 특정된 시간 또는 프로그램에 응답하고 "VBI 모드"를 설정하는 것과 같이 적절한 모드를 자동적으로 선택할 수도 있다.

발진기 (161) 는 선택 유닛 (160) 으로 선택된 주파수로 시스템 클록을 발생시킨다. 발진기 (161) 의 출력 주파수를 제어하는 2 개의 방법, 즉, 도 3의 전압 제어 방법 및 도 4의 위상 고정 루프 (phase locked loop; PLL) 방법이 있다. 전압 제어 방법에 따르면, VCXO (voltage controlled crystal oscillator) 는 소정의 아날로그 전압 레벨에 기초하여 시스템 클록을 발생시킨다. 반면에, PLL 방법에 따르면, PLL 회로는 소정의 주파수 분할비에 따라 시스템 클록을 발생시킨다. PLL 회로는 발진 회로로부터의 출력 신호 주파수를 출력 회로로부터의 "n"으로 분할하기 위해 신호를 수신한다. 이 경우에, 결과적으로 발생한 주파수는 발진기의 출력 주파수의 n/m이다. 특정 주파수의 시스템 클록이 공급될 수 있는 한, 발진기 (161) 는 임의의 형태로 구현될 수도 있다.

다음으로, 도 5의 흐름도를 참조하여, 데이터의 프로세싱 흐름은 본 발명에 따른 프레임 싱크로나이저 (1) 의 프로세싱을 기입한다.

먼저, 입력 버퍼 (14) 는 비디오 신호의 프레임 데이터를 프레임 단위로 수 신하고 저장한다 (S11). 후속하여, 비-표준 동기식 카운터 (12) 는 비디오 신호의 비-표준 동기식 신호를 수신하여 수신 비-표준 동기식 신호에 따라 프레임의 수를 카운트한다 (S12). 비-표준 동기식 카운터 (12) 는 프레임의 카운트 값에 기초한 프레임 번호를 제어기 (10) 에 송신한다.

비-표준 동기식 카운터 (12) 로부터 프레임 번호를 수신하는 경우, 제어기 (10) 는 프레임 번호에 대응하는 프레임 데이터를 입력 버퍼 (14) 로부터 판독하고 판독된 프레임 데이터를 메모리 (11) 에 레코딩한다 (S13). 이 시간에, 제어기 (10) 는 서로 관련된 프레임 번호와 프레임 데이터를 레코딩한다.

도 6은 본 발명에 따른 프레임 싱크로나이저 (1) 의 데이터 판독 프로세싱의 흐름도이다. 데이터 판독 프로세싱은 내부 동기식 카운터 (13) 로부터 프레임 번호의 입력 타이밍의 단계에서 시작한다. 먼저, 선택 유닛 (160) 은 시스템 클록 주파수를 선택한다 (S21). 선택 유닛 (160) 은 선택된 주파수 정보를 발진기 (161) 에 출력한다 (S22).

상기의 시스템 클록 주파수는 표준 클록 주파수보다 더 높게 설정된다. 또한, 시스템 클록에 기초하여 발생된 동기화 신호의 주파수는 표준 주파수보다 더 높게 설정된다. 표준 클록 및 표준 주파수는 예를 들어, 출력 데이터의 스펙에 기초하여 결정된다. 예를 들어, 입력 비디오 신호를 MPEG (moving pictures experts group)-2 데이터로 변환하는 경우에, 주파수는 27 ㎒로 설정되어야 한다. 이 경우에, 시스템 클록 주파수는 27.00135 내지 27.00405 ㎒로 설정된다 (즉, 바람직하게는, 표준 클록 주파수보다 더 높은 약 50 내지 150 ppm으로 설정된다).

발진기 (161) 는 입력 주파수 정보에 기초하여 시스템 클록을 발생시킨다 (S23). 발진기 (161) 는 시스템 클록을 발생시키고, 그 후 발생된 시스템 클록을 타이밍 발생기 (162) 에 출력한다 (S24). 타이밍 발생기 (162) 는 입력 시스템 클록에 기초하여 내부 동기화 신호를 발생시킨다. 예를 들어, NTSC (National Television System Committee) 비디오 신호를 프로세싱하는 경우에, 일 프레임은 525 라인을 포함하고, 일 라인은 858 클록 펄스에 대응하여서, 내부 동기화 신호는 매 450450 클록 펄스 (= 525 ×858) 마다 발생된다. 타이밍 발생기 (162) 는 발생된 내부 동기화 신호를 내부 동기식 카운터 (13) 에 송신한다.

내부 동기식 카운터 (13) 는 타이밍 발생기 (162) 로부터 내부 동기화 신호를 수신하여 입력 내부 동기화 신호에 기초하여 프레임의 수를 카운트한다 (S25). 내부 동기식 카운터 (13) 는 프레임의 카운트 값에 기초하여 프레임 번호를 제어기 (10) 에 출력한다.

제어기 (10) 는 내부 동기식 카운터 (13) 로부터 프레임 번호를 수신하여 프레임 번호와 관련하여 저장된 프레임 데이터를 메모리 (11) 로부터 판독하고 판독 데이터를 출력 버퍼 (15) 로 송신한다 (S26). 판독 프레임 번호는 메모리에 기입된 프레임 번호에 대응하는 프레임 데이터이다.

다음으로, 도 7을 참조하여, 데이터 판독/기입 타이밍을 설명한다.

도 7의 비-표준 동기식 신호 파형은 비디오 신호에서 비-표준 동기식 신호의 파형이며, 이는 비-표준 동기식 카운터 (12) 에 적용된다. 도 7의 비-표준 프레임 번호는, 입력 비-표준 동기식 신호를 카운팅하고 카운트 값에 따라 제어기 (10) 에 송신하는 비-표준 동기식 카운터 (12) 에 의해 획득되는 프레임 번호를 나타낸다. 도 7의 내부 동기화 신호 파형은 동기화 신호 발생기 (16) 로 발생하고 내부 동기식 카운터 (13) 에 공급되는 내부 동기화 신호의 파형이다. 도 7의 내부 프레임 번호는, 프레임의 수를 카운팅하고 그 후 제어기 (10) 에 송신하는 내부 동기식 카운터 (13) 에 의해 획득되는 프레임 번호를 나타낸다.

비-표준 프레임 번호는 비-표준 동기식 신호의 하강 에지에 따라 증가한다. 이 시간에, 제어기 (10) 는 증가하는 프레임 번호에 대응하는 프레임 데이터를 입력 버퍼 (14) 로부터 판독하고, 판독된 데이터를 메모리 (11) 에 기입한다.

내부 프레임 번호는 내부 동기화 신호의 하강 에지에 따라 증가한다. 이 시간에, 제어기 (10) 는 증가하는 프레임 번호에 대응하는 프레임 데이터를 메모리 (11) 로부터 판독하고, 판독된 데이터를 출력 버퍼 (15) 로 송신한다. 여기서, 판독된 프레임 데이터는 메모리 (11) 에 기입된 프레임 번호에 대응하는 프레임 데이터이고, 따라서, 도 7의 타이밍 (t1) 에, 내부 프레임 번호 (2) 에 대응하는 프레임 데이터가 기입되었다. 그러므로, 판독 프로세싱은 어떤 문제도 없이 실행된다. 그러나, 타이밍 (t2) 에, 내부 프레임 번호 (3) 에 대응하는 프레임 데이터는 아직 기입되지 않아서, 프레임 번호 (2) 에 대응하는 프레임 데이터가 다시 판독된다. 이는 "프레임 반복"으로 지칭된다.

프레임 반복이 발생하는 경우, 동일한 프레임은 이미지 재생 시에 2 개의 연속 프레임 동안 재생되어서, 이미지 품질은 다소 악화되지만, 프레임 데이터의 손실은 발생하지 않으며, 이는 다중화된 추가 정보가 실패 없이 획득될 수 있다는 것 을 의미한다. 또한, 프레임 반복이 이 시점에서 발생하는지 여부를 체크하는 것이 가능해서, 프레임 반복 신호가 발생하여 프레임 반복에 관한 정보를 MPEG 인코더와 같은 대응하는 디바이스에 송신할 수도 있다. 프레임 반복에 관한 정보를 수신하는 경우, MPEG 인코더는 MPEG 인코딩 동안 반복되는 프레임 데이터에 대해 반복 플래그 (flag) 를 온 (ON) 으로 설정한다. 따라서, 동일한 프레임이 과다하게 레코딩되지 않도록 방지하는 것이 가능하다.

발진기 (161) 에 의해 발생되는 시스템 클록의 주파수는, 비-표준 동기식 카운터 (12) 에 적용된 비-표준 동기식 신호의 기준으로서 입력 비디오 신호의 클록 주파수보다 더 높게 설정되어서, 프레임 반복이 발생하지만 프레임 반복과 반대 현상인 프레임 스키핑이 거의 발생하지 않을 가능성이 있다.

도 8은 프레임 스키핑이 발생하는 실시예를 도시한 것이다. 이 경우에, 비-표준 동기식 신호의 주파수는 내부 동기화 신호의 주파수보다 더 높다. 도 8의 타이밍 (t3) 에, 내부 프레임 번호 (4) 에 대응하는 프레임 데이터가 판독되지만, 이 판독 프로세싱 동안, 비-표준 프레임 번호 (5 및 6) 에 대응하는 프레임 데이터는 메모리 (11) 에 기입되었다. 그 결과, 타이밍 (t4) 에, 내부 프레임 번호 (4) 에 대응하는 데이터 다음으로, 내부 프레임 번호 (6) 에 대응하는 프레임 데이터가 판독되어, 내부 프레임 번호 (5) 에 대응하는 데이터가 스키핑된다.

비-표준 동기식 신호 주파수가 표준 클록 주파수보다 150 ppm 이상 높은 조건 하에서, 프레임 스키핑이 발생한다. 그러나, 비-표준 동기식 신호 주파수가 표준 클록 주파수보다 150 ppm 이상 높은 상황은 발생하지 않는다 (즉, 빠른 포워 딩/리와인딩 (forwarding/rewinding) 과 같은 특별한 경우 외에는 프레임 스키핑이 발생하지 않는다). 또한, 빠른 포워딩/리와인딩 동안에, 추가 정보는 중요하지 않다. 따라서, 이러한 경우, 프레임 스키핑이 허용된다. 또한, 시스템 클록 주파수는 이러한 조건 하에서도 프레임 스키핑을 발생시키지 않을 정도로 설정될 수도 있다.

이 방식에서, 본 발명에 따른 프레임 싱크로나이저는 시스템 클록 주파수를 더 높게 설정하고, 프레임 스키핑을 방지하고 실패 없이 다중화된 추가 정보를 획득하는 것을 가능하게 한다.

제 2 실시형태

이하, 본 발명에 따른 프레임 싱크로나이저를 DVD 레코딩/재생 장치에 적용하는 실시예를 설명한다. 도 9는 본 발명의 제 2 실시형태에 따라 DVD 레코딩/재생 장치의 MPEG 인코더의 구성을 나타내는 블록 다이어그램이다.

본 발명에 따른 DVD 레코딩/재생 장치의 MPEG 인코더 (2) 는 CPU (20), CPU 인터페이스 (201), 메모리 (21), 프레임 싱크로나이저 (22), 비디오 디코더 (23), 및 MPEG 인코더 (24) 를 포함한다.

CPU (20) 는 본 발명에 따른 DVD 레코딩/재생 장치에서 MPEG 인코더 (2) 에 대해 다양한 종류의 제어를 실행하기 위한 제어기이다. CPU (20) 와 프레임 싱크로나이저 (22), 비디오 디코더 (23) 와 MPEG 인코더 (24) 사이의 데이터 교환은 CPU 인터페이스 (201) 를 통해 수행된다.

메모리 (21) 는 DVD 레코딩/재생 장치의 MPEG 인코더 (2) 를 동작시키기 위 한 프로그렘 또는 데이터를 저장하기 위한 저장 디바이스이다. 메모리 (21) 는 RAM 등을 포함한다.

프레임 싱크로나이저 (22) 의 구성은 본 발명의 제 1 실시형태에 따른 프레임 싱크로나이저 (1) 와 동일하기 때문에, 여기서 그 설명은 생략한다. 이를 위해, CPU (20) 는 프레임 싱크로나이저에서의 제어기로 겸용되고, 메모리 (21) 는 프레임 싱크로나이저에서의 메모리 (11) 로 겸용될 수도 있다.

비디오 디코더 (23) 는 아날로그 비디오 신호를 수신하고 그 신호를 디지털 비디오 데이터로 변환하기 위한 디코더이다. 디코딩은 프로그램을 이용한 CPU (20) 에 의해 또는 특수 프로세서에 의해 실행될 수도 있다. 디코딩된 디지털 비디오 데이터는 프레임 싱크로나이저 (22) 로 송신된다.

MPEG 인코더 (24) 는 프레임 싱크로나이저 (22) 로 표준화된 비디오 데이터를 수신하고 그 수신 데이터를 MPEG 데이터로 변환한다. 변환된 MPEG 데이터는 MPEG 스트림으로서 송신된다.

다음으로, 도 10의 흐름도를 참조하여, 본 발명의 제 2 실시형태에 따른 DVD 레코딩/재생 장치에서의 MPEG 인코더 (2) 의 프로세싱 흐름을 설명한다.

먼저, 비디오 디코더 (23) 는 아날로그 비디오 데이터를 수신하고 이를 디지털 비디오 데이터로 변환한다 (S31). 비디오 디코더 (23) 는 그 변환된 디지털 비디오 데이터를 프레임 싱크로나이저 (22) 에 송신한다.

프레임 싱크로나이저 (22) 는 비디오 디코더 (23) 로부터 디지털 비디오 데이터를 수신한 후, 그 수신 디지털 비디오 데이터의 프레임 주기를 표준화한다 (S32). 데이터를 표준화하는 방식은 제 1 실시형태에서와 동일하다. 프레임 싱크로나이저 (22) 는 표준화된 비디오 데이터를 MPEG 인코더 (24) 에 공급한다.

MPEG 인코더 (24) 는 표준화된 비디오 데이터를 수신하고 이를 MPEG 데이터로 변환한다 (S33). 그 변환된 MPEG 데이터는 MPEG 스트림으로서 대응하는 디바이스에 출력되고, DVD-R과 같은 레코딩 매체 상에 레코딩된다.

이 방식에서, DVD 레코딩/재생 장치의 MPEG 인코더 (2) 는 그 수신 아날로그 데이터를 MPEG 데이터로 변환한다. 본 발명에 따른 프레임 싱크로나이저를 이 변환에 적용하는 것은 추가 데이터의 손실을 방지하는 것을 가능하게 한다. 또한, MPEG 인코더 (24) 는 프레임 싱크로나이저 (22) 로부터 프레임 반복 신호를 수신함으로써, MPEG 인코딩 동안 반복된 프레임 데이터에 대해 반복 플레그를 온으로 설정하여, 동일한 프레임의 과다한 레코딩을 방지한다. 그 결과, 여분의 스트림을 최소화하는 것이 가능하다.

다른 실시형태

상기의 실시형태에서, MPEG 인코딩 프로세싱은 프레임 싱크로나이저의 이후의 프로세싱으로서 실행되지만, 이 프로세싱은 비디오 인코더에 의해 실행될 수도 있고, 프레임 싱크로나이저와 병렬로 실행될 수도 있다.

본 발명은 상기의 실시형태에 제한되지 않고, 본 발명의 범위 및 사상에서 벗어나지 않고 변경되거나 변화될 수도 있음이 명백하다.

본 발명에 따라 프레임 싱크로나이저를 이용하여, 프레임 스키핑은 거의 발생하지 않으며, 따라서 프레임 데이터의 추가 정보의 손실을 방지한다.

Claims

제 1 동기화 신호 및 프레임 데이터를 갖는 비디오 신호를 프레임 단위로 수신하는 프레임 싱크로나이저로서,

메모리;

상기 제 1 동기화 신호와 상이하며, 소정의 표준 주파수보다 더 높은 주파수를 갖는 제 2 동기화 신호를 발생시키기 위한 동기화 신호 발생기; 및

상기 제 1 동기화 신호에 따라 상기 메모리에 상기 프레임 데이터를 프레임 단위로 기입하고, 상기 제 2 동기화 신호에 따라 상기 메모리로부터 상기 프레임 데이터를 프레임 단위로 판독하여 상기 프레임 데이터를 출력하기 위한 제어기를 포함하는, 프레임 싱크로나이저.
제 1 항에 있어서,

상기 동기화 신호 발생기는, 일 타입의 수신 비디오 신호에 따라 상이한 주파수 중에서 일 주파수를 선택하여, 그 선택된 주파수의 상기 제 2 동기화 신호를 발생시키는, 프레임 싱크로나이저.
제 1 항에 있어서,

상기 동기화 신호 발생기는, 사용자의 입력 동작에 따라 상이한 주파수 중에서 일 주파수를 선택하여, 그 선택된 주파수의 상기 제 2 동기화 신호를 발생시키 는, 프레임 싱크로나이저.
제 1 항에 있어서,

상기 동기화 신호 발생기는, 상기 제 1 동기화 신호의 주파수보다 항상 더 높은 주파수를 갖는 상기 제 2 동기화 신호를 발생시키는, 프레임 싱크로나이저.
제 1 항에 있어서,

상기 동기화 신호 발생기는, 사용자의 입력 동작에 따라 상이한 주파수 중에서 일 주파수를 선택하며,

상기 상이한 주파수 중 적어도 하나는 상기 제 1 동기화 신호의 주파수보다 항상 더 높은, 프레임 싱크로나이저.
제 1 항에 있어서,

상기 동기화 신호 발생기는,

상기 소정의 표준 주파수보다 더 높은 주파수를 갖는 시스템 클록을 발생시키기 위한 시스템 클록 발생기; 및

상기 시스템 클록 발생기에 의해 발생된 상기 시스템 클록에 따라 상기 제 2 동기화 신호를 발생시키기 위한 타이밍 발생기를 포함하는, 프레임 싱크로나이저.
제 6 항에 있어서,

상기 시스템 클록 발생기는, 일 타입의 수신 비디오 신호에 따라 상이한 주파수 중에서 일 주파수를 선택하여, 그 선택된 주파수의 클록을 발생시키는, 프레임 싱크로나이저.
제 6 항에 있어서,

상기 시스템 클록 발생기는, 사용자의 입력 동작에 따라 상이한 주파수 중에서 일 주파수를 선택하여, 그 선택된 주파수의 클록을 발생시키는, 프레임 싱크로나이저.
제 6 항에 있어서,

상기 시스템 클록 발생기는, 상기 제 1 동기화 신호를 발생시키는데 이용되는 입력 클록의 클록 주파수보다 항상 더 높은 주파수를 갖는 클록을 발생시키는, 프레임 싱크로나이저.
제 6 항에 있어서,

상기 시스템 클록 발생기는, 사용자의 입력 동작에 따라 상이한 주파수 중에서 일 주파수를 선택하여, 그 선택된 주파수의 상기 제 2 동기화 신호를 발생시키며,

상기 상이한 주파수 중 적어도 하나는 상기 제 1 동기화 신호를 발생시키는데 이용되는 입력 클록의 주파수보다 항상 더 높은, 프레임 싱크로나이저.
제 1 항에 기재된 프레임 싱크로나이저; 및

입력 아날로그 비디오 신호를 디지털 비디오 신호로 변환하고, 그 변환된 디지털 비디오 신호를 상기 프레임 싱크로나이저에 출력하기 위한 비디오 디코더를 포함하는, 정보 레코딩/재생 장치.
제 1 동기화 신호 및 프레임 데이터를 갖는 비디오 신호를 프레임 단위로 수신하는 단계;

상기 제 1 동기화 신호에 따라 상기 프레임 데이터를 메모리에 프레임 단위로 기입하는 단계; 및

상기 제 1 동기화 신호의 주파수와 상이한 주파수의 제 2 동기화 신호에 따라 상기 메모리로부터 상기 프레임 데이터를 프레임 단위로 판독하여, 그 판독된 프레임 데이터를 출력하는 단계로서, 상기 제 2 동기화 신호는 소정의 표준 주파수보다 더 높은 주파수를 갖도록 발생되는, 상기 출력 단계를 포함하는, 신호 동기화 방법.
제 12 항에 있어서,

일 타입의 입력 비디오 신호에 따라 상이한 주파수 중에서 일 주파수를 선택하여, 그 선택된 주파수의 상기 제 2 동기화 신호를 발생시키는, 신호 동기화 방법.
제 12 항에 있어서,

사용자의 입력 동작에 따라 상이한 주파수 중에서 일 주파수를 선택하여, 그 선택된 주파수의 상기 제 2 동기화 신호를 발생시키는, 신호 동기화 방법.
제 12 항에 있어서,

상기 제 2 동기화 신호는 상기 제 1 동기화 신호보다 항상 더 높은 주파수를 갖는, 신호 동기화 방법.
제 12 항에 있어서,

상기 소정의 표준 주파수보다 더 높은 주파수를 갖는 시스템 클록을 발생시켜, 그 발생된 시스템 클록에 기초하여 상기 제 2 동기화 신호를 발생시키는, 신호 동기화 방법.
제 16 항에 있어서,

상기 시스템 클록의 주파수는 사용자의 입력 동작에 따라 상이한 주파수 중에서 선택되는, 신호 동기화 방법.
제 16 항에 있어서,

상기 시스템 클록의 주파수는 일 타입의 입력 비디오 신호에 따라 상이한 주 파수 중에서 선택되는, 신호 동기화 방법.
제 16 항에 있어서,

상기 시스템 클록은 상기 제 1 동기화 신호를 발생시키는데 이용되는 입력 클록의 클록 주파수보다 항상 더 높은 주파수를 갖는, 신호 동기화 방법.