JPH0773361B2 - 情報再生装置 - Google Patents
情報再生装置Info
- Publication number
- JPH0773361B2 JPH0773361B2 JP62010941A JP1094187A JPH0773361B2 JP H0773361 B2 JPH0773361 B2 JP H0773361B2 JP 62010941 A JP62010941 A JP 62010941A JP 1094187 A JP1094187 A JP 1094187A JP H0773361 B2 JPH0773361 B2 JP H0773361B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- variable delay
- memory
- still image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims 5
- 238000010586 diagram Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/937—Regeneration of the television signal or of selected parts thereof by assembling picture element blocks in an intermediate store
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、記録ディスク等の記録媒体に記録されている
ビデオ情報を再生する装置に関する。
ビデオ情報を再生する装置に関する。
背景技術 従来の情報再生装置を第５図に示す。同図において、ピ
ックアップ１によって記録ディスク２から読取られたビ
デオ情報を含むRF（高周波）信号がFM復調器等からなる
復調回路３に供給されている。復調回路３によってビデ
オ信号が復調されてA/Dコンバータ４及び同期分離回路
５に供給される。同期分離回路５によってビデオ信号中
の水平及び垂直同期信号が分離される。この同期分離回
路５から出力される水平同期信号は、位相比較回路６及
び書込みクロック発生回路９に供給される。位相比較回
路６において、水平同期信号と水晶発振器（図示せず）
等から出力される所定周波数の基準信号ｒとの位相比較
がなされ、両信号間の位相差に応じた位相差検出信号が
生成される。この位相差検出信号は、スピンドルエラー
信号としてサーボアンプ７を介して記録ディスク２を回
転駆動するスピンドルモータ８に供給され、記録ディス
ク２の回転速度が制御される。また、書込みクロック発
生回路９は、水平同期信号に同期した書込みクロックパ
ルスを発生するように構成されている。
ックアップ１によって記録ディスク２から読取られたビ
デオ情報を含むRF（高周波）信号がFM復調器等からなる
復調回路３に供給されている。復調回路３によってビデ
オ信号が復調されてA/Dコンバータ４及び同期分離回路
５に供給される。同期分離回路５によってビデオ信号中
の水平及び垂直同期信号が分離される。この同期分離回
路５から出力される水平同期信号は、位相比較回路６及
び書込みクロック発生回路９に供給される。位相比較回
路６において、水平同期信号と水晶発振器（図示せず）
等から出力される所定周波数の基準信号ｒとの位相比較
がなされ、両信号間の位相差に応じた位相差検出信号が
生成される。この位相差検出信号は、スピンドルエラー
信号としてサーボアンプ７を介して記録ディスク２を回
転駆動するスピンドルモータ８に供給され、記録ディス
ク２の回転速度が制御される。また、書込みクロック発
生回路９は、水平同期信号に同期した書込みクロックパ
ルスを発生するように構成されている。
書込みクロック発生回路９の出力パルスは、A/Dコンバ
ータ４にサンプリングパルスとして供給されると同時に
可変遅延回路10に書込み指令信号として供給される。A/
Dコンバータ４において書込みクロックパルスによって
ビデオ信号のサンプリングが行なわれ、得られたサンプ
ル値に応じたディジタル信号が生成される。このA/Dコ
ンバータ４の出力データは、可変遅延回路10に供給され
る。可変遅延回路10には読出しクロック発生回路11から
出力される所定周波数の読出しクロックパルスが読出し
指令信号として供給されている。可変遅延回路10は、例
えば先入れ先出しメモリからなっており、書込み指令信
号によって入力データを順次書込み、書込まれたデータ
を読出し指令信号によって書込まれた順に順次読出すよ
うに構成されている。この可変遅延回路10において、時
間軸誤差に応じて入力データの信号遅延時間か変化し、
時間軸誤差の補正がなされる。
ータ４にサンプリングパルスとして供給されると同時に
可変遅延回路10に書込み指令信号として供給される。A/
Dコンバータ４において書込みクロックパルスによって
ビデオ信号のサンプリングが行なわれ、得られたサンプ
ル値に応じたディジタル信号が生成される。このA/Dコ
ンバータ４の出力データは、可変遅延回路10に供給され
る。可変遅延回路10には読出しクロック発生回路11から
出力される所定周波数の読出しクロックパルスが読出し
指令信号として供給されている。可変遅延回路10は、例
えば先入れ先出しメモリからなっており、書込み指令信
号によって入力データを順次書込み、書込まれたデータ
を読出し指令信号によって書込まれた順に順次読出すよ
うに構成されている。この可変遅延回路10において、時
間軸誤差に応じて入力データの信号遅延時間か変化し、
時間軸誤差の補正がなされる。
可変遅延回路10の出力データは、メモリ12に供給され
る。メモリ12にはメモリコントローラ13からアドレスデ
ータ及びモード制御信号が供給されている。メモリコン
トローラ13には読出しクロックパルス及び操作部（図示
せず）から出力される静止画再生指令信号ａが供給され
ている。メモリコントローラ13は、静止画再生指令信号
ａの不存在時においては読出しクロックによってメモリ
12にデータが順次書込まれると共に書込まれたデータが
書込まれた順に順次読出され、静止画再生指令信号ａの
存在時においてはメモリ12に書込まれているデータが読
出しクロックによって順次読出される読出しのみが行な
われるようにモード制御信号及びアドレスデータを出力
する構成となっている。
る。メモリ12にはメモリコントローラ13からアドレスデ
ータ及びモード制御信号が供給されている。メモリコン
トローラ13には読出しクロックパルス及び操作部（図示
せず）から出力される静止画再生指令信号ａが供給され
ている。メモリコントローラ13は、静止画再生指令信号
ａの不存在時においては読出しクロックによってメモリ
12にデータが順次書込まれると共に書込まれたデータが
書込まれた順に順次読出され、静止画再生指令信号ａの
存在時においてはメモリ12に書込まれているデータが読
出しクロックによって順次読出される読出しのみが行な
われるようにモード制御信号及びアドレスデータを出力
する構成となっている。
メモリ12から読出されたデータは、D/ADコンバータ14に
供給されている。D/Aコンバータ14において、メモリ12
から読出されたデータは読出しクロックパルスによって
順次アナログ信号に変換され再生ビデオ信号として出力
される。
供給されている。D/Aコンバータ14において、メモリ12
から読出されたデータは読出しクロックパルスによって
順次アナログ信号に変換され再生ビデオ信号として出力
される。
以上の構成において、操作部（図示せず）から出力され
る静止画再生指令信号の不存在時においては、復調回路
３から出力されたビデオ信号がA/Dコンバータ４及び可
変遅延回路10を経てメモリ12に書込まれたのち書込まれ
た順に順次読出され、記録ディスク２の記録情報が読取
られた順に順次再生される。ところが、静止画再生指令
信号の不存在時においては、メモリ12の記憶データの書
換えが行なわれないまま、メモリ12の記憶データが繰返
して読出され、静止した画像が得られる。
る静止画再生指令信号の不存在時においては、復調回路
３から出力されたビデオ信号がA/Dコンバータ４及び可
変遅延回路10を経てメモリ12に書込まれたのち書込まれ
た順に順次読出され、記録ディスク２の記録情報が読取
られた順に順次再生される。ところが、静止画再生指令
信号の不存在時においては、メモリ12の記憶データの書
換えが行なわれないまま、メモリ12の記憶データが繰返
して読出され、静止した画像が得られる。
ここで、メモリ12の記憶容量を１フレーム分のビデオ信
号に対応するデータの格納が行なえる値にすると、コス
トが高くなると同時に動きのある画像に応じた１フレー
ム分のビデオ信号に対応するデータが書込まれると、こ
の書込まれたデータを繰返して読出すことによって得ら
える静止画にぶれが生じるので、メモリ12の記憶容量は
１フィールド分のビデオ信号に対応するデータの格納が
行なえる値になっている。
号に対応するデータの格納が行なえる値にすると、コス
トが高くなると同時に動きのある画像に応じた１フレー
ム分のビデオ信号に対応するデータが書込まれると、こ
の書込まれたデータを繰返して読出すことによって得ら
える静止画にぶれが生じるので、メモリ12の記憶容量は
１フィールド分のビデオ信号に対応するデータの格納が
行なえる値になっている。
このため、従来の情報再生装置においては、静止画再生
動作時において再生画面上の第１フィールドの走査線に
沿った領域と第２フィールドの走査線に沿った領域との
互いに対応する部分における輝度等が同一となるため、
第１フィールドの複数の走査線に沿った領域上の所定の
垂直線と交わる部分αの輝度及び第２フィールドの複数
の走査線に沿った領域上の前記所定の垂直線と交わる部
分βの輝度が第６図に示す如くなり、第１フィールドに
おいて形成される像の中心ｃと第２フィールドにおいて
形成される像の中心ｄとが異なることとなって、1/2ラ
インの垂直ジッタが発生するという欠点があった。ま
た、従来の情報再生装置においては記録ディスク２から
読取られたビデオ信号によって第７図（Ａ）に実線で示
すごとき第１フィールドの走査線に沿った領域の一部γ
と破線で示すごとき第２フィールドの走査線に沿った領
域の一部δの輝度が他の部分と異なっていて斜線が形成
される場合、静止画再生動作によってD/Aコンバータ14
から出力されるビデオ信号により再生画像が同図（Ｂ）
に示す如くなって斜線部にギザギザが目立つようになる
という欠点もあった。
動作時において再生画面上の第１フィールドの走査線に
沿った領域と第２フィールドの走査線に沿った領域との
互いに対応する部分における輝度等が同一となるため、
第１フィールドの複数の走査線に沿った領域上の所定の
垂直線と交わる部分αの輝度及び第２フィールドの複数
の走査線に沿った領域上の前記所定の垂直線と交わる部
分βの輝度が第６図に示す如くなり、第１フィールドに
おいて形成される像の中心ｃと第２フィールドにおいて
形成される像の中心ｄとが異なることとなって、1/2ラ
インの垂直ジッタが発生するという欠点があった。ま
た、従来の情報再生装置においては記録ディスク２から
読取られたビデオ信号によって第７図（Ａ）に実線で示
すごとき第１フィールドの走査線に沿った領域の一部γ
と破線で示すごとき第２フィールドの走査線に沿った領
域の一部δの輝度が他の部分と異なっていて斜線が形成
される場合、静止画再生動作によってD/Aコンバータ14
から出力されるビデオ信号により再生画像が同図（Ｂ）
に示す如くなって斜線部にギザギザが目立つようになる
という欠点もあった。
さらに、従来の情報再生装置におる静止画再生では、ノ
イズの影響により画像が乱れが生じるという問題もあっ
た。
イズの影響により画像が乱れが生じるという問題もあっ
た。
そこで、メモリ12から読出されるデータを1H（１水平走
査期間）だけ遅延させる1H遅延線を設け、この1H遅延線
の力と出力との瞬時値の平均を算出して得られるデータ
を１フィールドおきにメモリ12から読出されるデータに
代えてD/Aコンバータ14に供給するようして、上記1/2ラ
インの垂直ジッタ及び再生画像のギザギザを除去する方
法や、1H遅延線を用いたくし型フィルタによりメモリ12
から読出されるデータから輝度信号を分離抽出し、抽出
された輝度信号に対してノイズリダクションを行ないノ
イズ除去する方法が考えられた。ところが、そうすると
1H遅延線が高価であるために製造コストが高くなるとい
う問題が生じた。
査期間）だけ遅延させる1H遅延線を設け、この1H遅延線
の力と出力との瞬時値の平均を算出して得られるデータ
を１フィールドおきにメモリ12から読出されるデータに
代えてD/Aコンバータ14に供給するようして、上記1/2ラ
インの垂直ジッタ及び再生画像のギザギザを除去する方
法や、1H遅延線を用いたくし型フィルタによりメモリ12
から読出されるデータから輝度信号を分離抽出し、抽出
された輝度信号に対してノイズリダクションを行ないノ
イズ除去する方法が考えられた。ところが、そうすると
1H遅延線が高価であるために製造コストが高くなるとい
う問題が生じた。
発明の概要 よって、本発明の目的は画質の良好な静止画を再生する
ことができる安価な情報再生装置を提供することであ
る。
ことができる安価な情報再生装置を提供することであ
る。
本発明による情報再生装置は、ビデオ信号の時間軸補正
をなす可変遅延手段と時間軸補正がなされたビデオ信号
を記憶するメモリとを有し、例えば静止画再生時におい
てはビデオ信号に代わりメモリから読だされた信号を可
変遅延手段に供給すると同時に可変遅延手段の遅延時間
を所定時間に固定し、この可変遅延手段から得られた所
定時間遅延された信号とメモリから読み出された信号と
の平均を算出して、その平均とメモリから読み出された
信号とを所定間隔毎に交互に出力して静止画ビデオ出力
とする構成となっている。
をなす可変遅延手段と時間軸補正がなされたビデオ信号
を記憶するメモリとを有し、例えば静止画再生時におい
てはビデオ信号に代わりメモリから読だされた信号を可
変遅延手段に供給すると同時に可変遅延手段の遅延時間
を所定時間に固定し、この可変遅延手段から得られた所
定時間遅延された信号とメモリから読み出された信号と
の平均を算出して、その平均とメモリから読み出された
信号とを所定間隔毎に交互に出力して静止画ビデオ出力
とする構成となっている。
又、本発明の他の発明による情報再生装置は、ビデオ信
号の時間軸補正をなす可変遅延手段と、時間軸補正がな
されたビデオ信号を記憶するメモリとを有し、例えば静
止画再生時においてはビデオ信号に代わりメモリから読
み出された信号を可変遅延手段に供給すると同時に可変
遅延手段の遅延時間を所定時間に固定し、その可変遅延
手段から得られた所定時間遅延された信号とメモリから
読み出された信号との加算及び減算をそれぞれ行ない、
その加算結果により得られた信号に対してノイズリダク
ションを行ない、ノイズリダクションされた信号と上記
減算結果により得られた信号とを加算して、この加算結
果を静止画ビデオ出力とする構成となっている。
号の時間軸補正をなす可変遅延手段と、時間軸補正がな
されたビデオ信号を記憶するメモリとを有し、例えば静
止画再生時においてはビデオ信号に代わりメモリから読
み出された信号を可変遅延手段に供給すると同時に可変
遅延手段の遅延時間を所定時間に固定し、その可変遅延
手段から得られた所定時間遅延された信号とメモリから
読み出された信号との加算及び減算をそれぞれ行ない、
その加算結果により得られた信号に対してノイズリダク
ションを行ない、ノイズリダクションされた信号と上記
減算結果により得られた信号とを加算して、この加算結
果を静止画ビデオ出力とする構成となっている。
実 施 例 以下、本発明の実施例につき第１図乃至第４図を参照し
て詳細に説明する。
て詳細に説明する。
第１図において、ピックアップ１、記録ディスク２、復
調回路３、A/Dコンバータ４、同期分離回路５、位相比
較回路６、サーボアンプ７、スピンドルモータ８、書込
みクロック発生回路９、メモリ12、メモリコントローラ
13は、第５図の装置と同様に接続されている。しかしな
がら、本例においてはA/Dコンバータ４の出力データ
は、切換スイッチ20の一方の入力端子に供給されてい
る。切換スイッチ20の他方の入力端子にはメモリ12から
読出されたデータが供給されている。切換スイッチ20の
制御入力端子には操作部（図示せず）から静止画再生指
令信号ａが供給されている。切換スイッチ20は、静止画
再生指令信号ａの存在時にはメモリ12から読出されたデ
ータを選択的に出力し、静止画再生指令信号ａの不存在
時にはA/Dコンバータ４の出力を選択的に出力するよう
に構成されている。この切換スイッチ20の出力データが
可変遅延回路10に供給される。
調回路３、A/Dコンバータ４、同期分離回路５、位相比
較回路６、サーボアンプ７、スピンドルモータ８、書込
みクロック発生回路９、メモリ12、メモリコントローラ
13は、第５図の装置と同様に接続されている。しかしな
がら、本例においてはA/Dコンバータ４の出力データ
は、切換スイッチ20の一方の入力端子に供給されてい
る。切換スイッチ20の他方の入力端子にはメモリ12から
読出されたデータが供給されている。切換スイッチ20の
制御入力端子には操作部（図示せず）から静止画再生指
令信号ａが供給されている。切換スイッチ20は、静止画
再生指令信号ａの存在時にはメモリ12から読出されたデ
ータを選択的に出力し、静止画再生指令信号ａの不存在
時にはA/Dコンバータ４の出力を選択的に出力するよう
に構成されている。この切換スイッチ20の出力データが
可変遅延回路10に供給される。
また、それと同時に、この切換スイッチ20の出力データ
は、加算回路21に供給されて可変遅延回路10の出力デー
タと加算される。加算回路21の出力データは、乗算回路
22に供給されて1/2が掛合される。乗算回路22の出力デ
ータは、切換スイッチ23の一方の入力端子に供給され
る。切換スイッチ23の他方の入力端子にはメモリ12から
読出されたデータが供給されている。切換スイッチ23の
制御入力端子には切換制御回路24から切換指令信号が供
給される。切換スイッチ23は、切換指令信号の存在時に
は乗算回路22の出力を選択的に出力し、切換指令信号の
不存在時にはメモリ12から読出されたデータを選択的に
出力するように構成されている。切換制御回路24は、例
えばメモリコントローラ13においてメモリ12から１フィ
ールド分のデータが読出される毎に発生するパルスがク
ロック入力端子に供給されかつ操作部（図示せず）から
出力される静止画再生指令信号ａがリセット入力端子に
供給されているＴ形フリップフロップからなっている。
この切換制御回路24において、静止画再生指令信号ａの
存在時にはメモリ12から１フィールド分のデータが読出
される周期に対応する時間が経過する毎に切換指令信号
の出力開始及び停止が交互に行なわれる。
は、加算回路21に供給されて可変遅延回路10の出力デー
タと加算される。加算回路21の出力データは、乗算回路
22に供給されて1/2が掛合される。乗算回路22の出力デ
ータは、切換スイッチ23の一方の入力端子に供給され
る。切換スイッチ23の他方の入力端子にはメモリ12から
読出されたデータが供給されている。切換スイッチ23の
制御入力端子には切換制御回路24から切換指令信号が供
給される。切換スイッチ23は、切換指令信号の存在時に
は乗算回路22の出力を選択的に出力し、切換指令信号の
不存在時にはメモリ12から読出されたデータを選択的に
出力するように構成されている。切換制御回路24は、例
えばメモリコントローラ13においてメモリ12から１フィ
ールド分のデータが読出される毎に発生するパルスがク
ロック入力端子に供給されかつ操作部（図示せず）から
出力される静止画再生指令信号ａがリセット入力端子に
供給されているＴ形フリップフロップからなっている。
この切換制御回路24において、静止画再生指令信号ａの
存在時にはメモリ12から１フィールド分のデータが読出
される周期に対応する時間が経過する毎に切換指令信号
の出力開始及び停止が交互に行なわれる。
また、書込みクロック発生回路９の出力である書込みク
ロックパルスは、A/Dコンバータ４に供給されると同時
に切換スイッチ25の一方の入力端子に供給されている。
切換えスイッチ25の他方の入力端子には読出しクロック
パルスが供給されている。切換えスイッチ25の制御入力
端子には操作部（図示せず）から出力される静止画再生
指令信号ａが供給されている。切換スイッチ25は、静止
画再生指令信号ａの存在時には読出しクロックパルスを
選択的に出力し、静止画再生指令信号ａの不存在時には
書込みクロックパルスを選択的に出力するように構成さ
れている。この切換スイッチ25の出力パルスが可変遅延
回路10に書込み指令信号として供給されている。
ロックパルスは、A/Dコンバータ４に供給されると同時
に切換スイッチ25の一方の入力端子に供給されている。
切換えスイッチ25の他方の入力端子には読出しクロック
パルスが供給されている。切換えスイッチ25の制御入力
端子には操作部（図示せず）から出力される静止画再生
指令信号ａが供給されている。切換スイッチ25は、静止
画再生指令信号ａの存在時には読出しクロックパルスを
選択的に出力し、静止画再生指令信号ａの不存在時には
書込みクロックパルスを選択的に出力するように構成さ
れている。この切換スイッチ25の出力パルスが可変遅延
回路10に書込み指令信号として供給されている。
以上の構成において、静止画再生指令信号ａの不存在時
には、復調回路３から出力されたビデオ信号が第５図の
装置と同様にA/Dコンバータ４、可変遅延回路10を経た
のちメモリ12に順次書込まれてメモリ12の記憶データの
書換がなされる。このメモリ12の記憶データが書込まれ
た順に順次読出されてD/Aコンバータ14を経て出力され
る。次に、例えば操作部のキー操作によって静止画再生
指令信号ａが発生すると、メモリ12の記憶データの書換
えが行なわれないまま、メモリ12の記憶データが繰返し
て読出される。このメモリ12から読出されたデータが選
択的に可変遅延回路10に供給される。また、それと同時
にこの可変遅延回路10には書込みクロックパルスの代り
に読出しクロックパルスが書込み指令信号として供給さ
れて可変遅延回路10における信号遅延時間が一定とな
る。
には、復調回路３から出力されたビデオ信号が第５図の
装置と同様にA/Dコンバータ４、可変遅延回路10を経た
のちメモリ12に順次書込まれてメモリ12の記憶データの
書換がなされる。このメモリ12の記憶データが書込まれ
た順に順次読出されてD/Aコンバータ14を経て出力され
る。次に、例えば操作部のキー操作によって静止画再生
指令信号ａが発生すると、メモリ12の記憶データの書換
えが行なわれないまま、メモリ12の記憶データが繰返し
て読出される。このメモリ12から読出されたデータが選
択的に可変遅延回路10に供給される。また、それと同時
にこの可変遅延回路10には書込みクロックパルスの代り
に読出しクロックパルスが書込み指令信号として供給さ
れて可変遅延回路10における信号遅延時間が一定とな
る。
従って、このとき可変遅延回路10における信号遅延時間
が1Hになるようにすれば、乗算回路22の出力データは、
メモリ12から読出されるデータとこのデータを1Hだけ遅
延して得られるデータとの平均値に等しくなる。この乗
算回路22の出力データが１フィールドおきにD/Aコンバ
ータ14に供給されるので、再生画面上において、第１及
び第２フィールドの走査線に沿った領域の互いに対応す
る部分α及びβにおける輝度が第２図に示す如くなって
第１フィールドにおいて形成される像の中心ｃと第２フ
ィールドにおいて形成される像の中心ｄとが一致し、ラ
インフリッカが生じることはない。また、それと同時に
記録ディスク２から読取られたビデオ信号によって第３
図（Ａ）に実線で示すごとき第１フィールドの走査線に
沿った領域の一部γと破線で示すごとき第２フィールド
の走査線に沿った領域の一部δの輝度が他の部分と異な
っていて斜線が形成される場合、静止画再生動作によっ
てD/Aコンバータ14から出力されるビデオ信号による再
生画像は同図（Ｂ）に示す如くなって斜線部にギザギザ
が目立つことがない。
が1Hになるようにすれば、乗算回路22の出力データは、
メモリ12から読出されるデータとこのデータを1Hだけ遅
延して得られるデータとの平均値に等しくなる。この乗
算回路22の出力データが１フィールドおきにD/Aコンバ
ータ14に供給されるので、再生画面上において、第１及
び第２フィールドの走査線に沿った領域の互いに対応す
る部分α及びβにおける輝度が第２図に示す如くなって
第１フィールドにおいて形成される像の中心ｃと第２フ
ィールドにおいて形成される像の中心ｄとが一致し、ラ
インフリッカが生じることはない。また、それと同時に
記録ディスク２から読取られたビデオ信号によって第３
図（Ａ）に実線で示すごとき第１フィールドの走査線に
沿った領域の一部γと破線で示すごとき第２フィールド
の走査線に沿った領域の一部δの輝度が他の部分と異な
っていて斜線が形成される場合、静止画再生動作によっ
てD/Aコンバータ14から出力されるビデオ信号による再
生画像は同図（Ｂ）に示す如くなって斜線部にギザギザ
が目立つことがない。
第４図は、本発明の他の実施例を示すブロック図であ
る。同図において、ピックアップ１、記録ディスク２、
復調回路３、A/Dコンバータ４、同期分離回路５、位相
比較回路６、サーボアンプ７、スピンドルモータ８、書
込みクロック発生回路９、可変遅延回路10、読出しクロ
ック発生回路11、メモリ12、メモリコントローラ13、D/
Aコンバータ14、切換スイッチ20、23、25及び加算回路2
1は、第１図の装置と同様に接続されている。しかしな
がら、本例においては切換スイッチ20の出力及び可変遅
延回路10の出力は加算回路21に供給されると同時に減算
回路26に供給される。加算回路21の出力データは、ノイ
ズリダクション回路27に供給される。ノイズリダクショ
ン回路27は、例えば高域除去フィルタ構成のディジタル
フィルタからなっている。このノイズリダクション回路
27によってノイズ成分が除去される。ノイズリダクショ
ン回路27の出力は、加算回路28に供給されて減算回路26
の出力データと加算される。この加算回路28の出力デー
タは、切換スイッチ23の一方の入力端子に供給されてい
る。また、この切換スイッチ23の制御入力端子には静止
画再生指令信号ａが供給される。切換スイッチ23は、静
止画再生指令信号ａの存在時には加算回路28の出力デー
タを選択的に出力し、静止画再生指令信号ａの不存在時
にはメモリ12から読出されたデータを選択的に出力する
ように構成されている。
る。同図において、ピックアップ１、記録ディスク２、
復調回路３、A/Dコンバータ４、同期分離回路５、位相
比較回路６、サーボアンプ７、スピンドルモータ８、書
込みクロック発生回路９、可変遅延回路10、読出しクロ
ック発生回路11、メモリ12、メモリコントローラ13、D/
Aコンバータ14、切換スイッチ20、23、25及び加算回路2
1は、第１図の装置と同様に接続されている。しかしな
がら、本例においては切換スイッチ20の出力及び可変遅
延回路10の出力は加算回路21に供給されると同時に減算
回路26に供給される。加算回路21の出力データは、ノイ
ズリダクション回路27に供給される。ノイズリダクショ
ン回路27は、例えば高域除去フィルタ構成のディジタル
フィルタからなっている。このノイズリダクション回路
27によってノイズ成分が除去される。ノイズリダクショ
ン回路27の出力は、加算回路28に供給されて減算回路26
の出力データと加算される。この加算回路28の出力デー
タは、切換スイッチ23の一方の入力端子に供給されてい
る。また、この切換スイッチ23の制御入力端子には静止
画再生指令信号ａが供給される。切換スイッチ23は、静
止画再生指令信号ａの存在時には加算回路28の出力デー
タを選択的に出力し、静止画再生指令信号ａの不存在時
にはメモリ12から読出されたデータを選択的に出力する
ように構成されている。
以上の構成において、静止画再生指令信号ａの不存在時
には、復調回路３から出力されたビデオ信号が第１図の
装置と同様にA/Dコンバータ４、可変遅延回路10を経た
のちメモリ12に順次書込まれてメモリ12の記憶データの
書換がなされる。このメモリの記憶データが書込まれた
順に順次読出されてD/Aコンバータ14を経て出力され
る。次に、例えば操作部のキー操作によって静止画再生
指令信号が発生すると、メモリ12の記憶データの書換え
が行なわれないまま、メモリ12の記憶データが繰返して
読出される。このメモリ12から読出されたデータが選択
的に可変遅延回路10に供給される。また、それと同時に
この可変遅延回路10には書込みクロックパルスの代りに
読出しクロックパルスが書込み指令信号として供給され
て可変遅延回路10における信号遅延時間が一定となる。
には、復調回路３から出力されたビデオ信号が第１図の
装置と同様にA/Dコンバータ４、可変遅延回路10を経た
のちメモリ12に順次書込まれてメモリ12の記憶データの
書換がなされる。このメモリの記憶データが書込まれた
順に順次読出されてD/Aコンバータ14を経て出力され
る。次に、例えば操作部のキー操作によって静止画再生
指令信号が発生すると、メモリ12の記憶データの書換え
が行なわれないまま、メモリ12の記憶データが繰返して
読出される。このメモリ12から読出されたデータが選択
的に可変遅延回路10に供給される。また、それと同時に
この可変遅延回路10には書込みクロックパルスの代りに
読出しクロックパルスが書込み指令信号として供給され
て可変遅延回路10における信号遅延時間が一定となる。
従って、このとき可変遅延回路10における信号遅延時間
が1Hになるようにすれば、可変遅延回路10、加算回路21
及び減算回路26は、くし型フィルタとして作用し、加算
回路21から輝度信号が分離されて出力され、かつ減算回
路26から色信号が分離されて出力される。輝度信号は、
ノイズリダクション回路27に供給されてノイズ成分が除
去される。ノイズ成分が除去された輝度信号は、加算回
路28に供給されて色信号と加算合成され、ビデオ信号に
応じたデータが生成される。
が1Hになるようにすれば、可変遅延回路10、加算回路21
及び減算回路26は、くし型フィルタとして作用し、加算
回路21から輝度信号が分離されて出力され、かつ減算回
路26から色信号が分離されて出力される。輝度信号は、
ノイズリダクション回路27に供給されてノイズ成分が除
去される。ノイズ成分が除去された輝度信号は、加算回
路28に供給されて色信号と加算合成され、ビデオ信号に
応じたデータが生成される。
この加算回路28の出力データが切換スイッチ23から選択
的に出力されてD/Aコンバータ14に供給されるので、ノ
イズのない良好な静止画が再生されることとなる。
的に出力されてD/Aコンバータ14に供給されるので、ノ
イズのない良好な静止画が再生されることとなる。
尚、上記実施例においては、可変遅延回路10は、ディジ
タル回路からなっているとしたが、可変遅延回路10とし
てCCD等のアナログ遅延回路を使用することもできる。
タル回路からなっているとしたが、可変遅延回路10とし
てCCD等のアナログ遅延回路を使用することもできる。
発明の効果 以上詳述した如く本発明による情報再生装置は、ビデオ
信号の時間軸補正をなす可変遅延手段と時間軸補正がな
されたビデオ信号を記憶するメモリとを有し、例えば静
止画再生時においてはビデオ信号に代わりメモリから読
出された信号を可変遅延手段に供給すると同時に可変遅
延手段の遅延時間を所定時間に固定し、その可変遅延手
段から得られた所定時間遅延された信号とメモリから読
み出された信号との平均を算出して、その平均とメモリ
から読み出された信号とを所定間隔毎に交互に出力して
静止画ビデオ出力とする構成となっている。又、本発明
の他の発明による情報再生装置は、ビデオ信号の時間軸
補正をなす可変遅延手段と、時間軸補正がなされたビデ
オ信号を記憶するメモリとを有し、静止画再生時におい
ては、ビデオ信号の時間軸補正をなす可変遅延手段の遅
延時間を所定時間に固定し、この可変遅延手段を使用し
てくし型フィルタを構成して、このくし型フィルタから
抽出されたビデオ信号の輝度信号に対してノイズリダク
ションを行ない静止画ビデオ出力とする構成としてい
る。よって、本発明によれば、単一の可変遅延手段を時
間軸補正及び画質補正に共用することができ、簡単な構
成にて画質の良好な静止画を再生することができるので
ある。
信号の時間軸補正をなす可変遅延手段と時間軸補正がな
されたビデオ信号を記憶するメモリとを有し、例えば静
止画再生時においてはビデオ信号に代わりメモリから読
出された信号を可変遅延手段に供給すると同時に可変遅
延手段の遅延時間を所定時間に固定し、その可変遅延手
段から得られた所定時間遅延された信号とメモリから読
み出された信号との平均を算出して、その平均とメモリ
から読み出された信号とを所定間隔毎に交互に出力して
静止画ビデオ出力とする構成となっている。又、本発明
の他の発明による情報再生装置は、ビデオ信号の時間軸
補正をなす可変遅延手段と、時間軸補正がなされたビデ
オ信号を記憶するメモリとを有し、静止画再生時におい
ては、ビデオ信号の時間軸補正をなす可変遅延手段の遅
延時間を所定時間に固定し、この可変遅延手段を使用し
てくし型フィルタを構成して、このくし型フィルタから
抽出されたビデオ信号の輝度信号に対してノイズリダク
ションを行ない静止画ビデオ出力とする構成としてい
る。よって、本発明によれば、単一の可変遅延手段を時
間軸補正及び画質補正に共用することができ、簡単な構
成にて画質の良好な静止画を再生することができるので
ある。
第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の装置によって得られる静止画の第１及び第
２フィールドにおける各走査線に沿った領域における互
いに対応する部分の輝度を示す図、第３図は、第１図の
装置によって得られる静止画の斜線部の輝度を示す図、
第４図は、本発明の他の実施例を示すブロック図、第５
図は、従来の情報再生装置を示すブロック図、第６図
は、第５図の装置によって得られる静止画の第１及び第
２フィールドにおける各走査線に沿った領域における互
いに対応する部分の輝度を示す図、第７図は、第５図の
装置によって得られる静止画の斜線部の輝度を示す図で
ある。 主要部分の符号の説明 １……ピックアップ ２……記録ディスク ９……書込みクロック発生回路 10……可変遅延回路 11……読出しクロック発生回路 12……メモリ 20,23,25……切換スイッチ
は、第１図の装置によって得られる静止画の第１及び第
２フィールドにおける各走査線に沿った領域における互
いに対応する部分の輝度を示す図、第３図は、第１図の
装置によって得られる静止画の斜線部の輝度を示す図、
第４図は、本発明の他の実施例を示すブロック図、第５
図は、従来の情報再生装置を示すブロック図、第６図
は、第５図の装置によって得られる静止画の第１及び第
２フィールドにおける各走査線に沿った領域における互
いに対応する部分の輝度を示す図、第７図は、第５図の
装置によって得られる静止画の斜線部の輝度を示す図で
ある。 主要部分の符号の説明 １……ピックアップ ２……記録ディスク ９……書込みクロック発生回路 10……可変遅延回路 11……読出しクロック発生回路 12……メモリ 20,23,25……切換スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/93 Ｂ
Claims (2)
- 【請求項１】記録媒体に記録されたビデオ情報を読取っ
て再生する情報再生装置であって、前記記録媒体から得
られたビデオ信号の時間軸誤差を検出して時間軸誤差信
号を出力する時間軸誤差検出手段と、前記時間軸誤差信
号に応じた遅延時間で前記ビデオ信号を遅延させて出力
する可変遅延手段と、前記可変遅延手段からの出力信号
を少なくとも１フィールド単位で記憶して記憶された順
に読出すメモリと、静止画再生指令に応答して前記ビデ
オ信号に代り前記メモリから読出される信号を前記可変
遅延手段に供給する第１信号中継手段と、前記静止画再
生指令に応答して前記可変遅延手段の遅延時間を所定時
間に固定する遅延制御手段と、前記第１信号中継手段か
らの出力信号と前記可変遅延手段からの出力信号とを加
算して２で割った信号を出力する演算手段と、前記静止
画再生指令に応答して前記メモリから読出される信号と
前記演算手段から出力される信号とを所定間隔毎に交互
に出力して静止画ビデオ出力とする第２信号中継手段と
を有することを特徴とする情報再生装置。 - 【請求項２】記録媒体に記録されたビデオ情報を読取っ
て再生する情報再生装置であって、 前記記録媒体から得られたビデオ信号の時間軸誤差を検
出して時間軸誤差信号を出力する時間軸誤差検出手段
と、前記時間軸誤差信号に応じた遅延時間で前記ビデオ
信号を遅延させて出力する可変遅延手段と、前記可変遅
延手段からの出力信号を少なくとも１フィールド単位で
記憶して記憶した順に読出すメモリと、静止画再生指令
に応答して前記ビデオ信号に代り前記メモリから読出さ
れる信号を前記可変遅延手段に供給する第１信号中継手
段と、前記静止画再生指令に応答して前記可変遅延手段
の遅延時間を所定時間に固定する遅延制御手段と、前記
第１信号中継手段からの出力信号と前記可変遅延手段か
らの出力信号とを加算した信号を出力する第１の加算手
段と、前記第１信号中継手段からの出力信号と前記可変
遅延手段からの出力信号とを減算した信号を出力する演
算手段と、前記演算手段からの出力信号と前記第１の加
算手段からの出力信号とを加算する第２の加算手段と、
前記静止画再生指令に応答して前記メモリから読出され
る信号に代えて前記第２の加算手段から出力される信号
を静止画ビデオ出力とする第２信号中継手段とを有する
ことを特徴とする情報再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62010941A JPH0773361B2 (ja) | 1987-01-20 | 1987-01-20 | 情報再生装置 |
| US07/145,956 US4884150A (en) | 1987-01-20 | 1988-01-20 | Information reproducer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62010941A JPH0773361B2 (ja) | 1987-01-20 | 1987-01-20 | 情報再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63179682A JPS63179682A (ja) | 1988-07-23 |
| JPH0773361B2 true JPH0773361B2 (ja) | 1995-08-02 |
Family
ID=11764234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62010941A Expired - Lifetime JPH0773361B2 (ja) | 1987-01-20 | 1987-01-20 | 情報再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4884150A (ja) |
| JP (1) | JPH0773361B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5055938A (en) * | 1988-06-29 | 1991-10-08 | Canon Kabushiki Kaisha | Reproduction apparatus for reproducing successive image signals of different frequency bands |
| KR0160711B1 (ko) * | 1995-07-20 | 1999-05-01 | 김광호 | 캠코더의 정지화면 재생장치 및 그 방법 |
| JPWO2005094066A1 (ja) * | 2004-03-25 | 2008-02-14 | ソニー株式会社 | 情報信号処理装置、機能ブロック制御方法および機能ブロック |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835703A (ja) * | 1981-08-24 | 1983-03-02 | Asahi Optical Co Ltd | 記録情報の再生装置 |
| KR890003241B1 (ko) * | 1984-01-18 | 1989-08-27 | 니뽕 빅터 가부시끼 가이샤 | 영상신호 처리장치 |
| US4682251A (en) * | 1984-03-21 | 1987-07-21 | Victor Company Of Japan, Ltd. | Video signal reproducing apparatus having a noise reduction circuit |
| JP2544323B2 (ja) * | 1984-05-26 | 1996-10-16 | ソニー株式会社 | 再生映像信号補正回路 |
| JPS61234683A (ja) * | 1985-04-10 | 1986-10-18 | Fuji Photo Film Co Ltd | フイ−ルド／フレ−ム変換におけるフリツカ防止回路 |
| JPH0789668B2 (ja) * | 1985-09-20 | 1995-09-27 | キヤノン株式会社 | 映像信号再生装置 |
| JPH0697792B2 (ja) * | 1985-12-13 | 1994-11-30 | パイオニア株式会社 | 映像信号再生装置 |
-
1987
- 1987-01-20 JP JP62010941A patent/JPH0773361B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-20 US US07/145,956 patent/US4884150A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4884150A (en) | 1989-11-28 |
| JPS63179682A (ja) | 1988-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0282084B1 (en) | Still picture processing apparatus | |
| JPH06319104A (ja) | 画像信号入出力装置 | |
| JP2531606B2 (ja) | ビデオ信号処理装置 | |
| JPH0773361B2 (ja) | 情報再生装置 | |
| US5155600A (en) | Video disk playback apparatus | |
| US5497200A (en) | Digital time base corrector | |
| EP0432668B1 (en) | Video signal processing apparatus and method for time base compensation | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| EP0393203B1 (en) | Apparatus for recording and reproducing digital pal signals | |
| JPH06339107A (ja) | スチルビデオ装置 | |
| JP2844765B2 (ja) | ビデオ信号再生装置 | |
| JP3231463B2 (ja) | 画像信号の再生装置 | |
| US5559812A (en) | Digital time base corrector using a memory with reduced memory capacity | |
| JP2659973B2 (ja) | 情報信号処理回路 | |
| JP3277483B2 (ja) | 画像記録の再生装置 | |
| JP3215750B2 (ja) | マルチメモリ取込方式 | |
| JP2737148B2 (ja) | 画像記憶装置 | |
| JPH0232834B2 (ja) | ||
| JP3143463B2 (ja) | 画像処理装置 | |
| JP2860988B2 (ja) | 画像記憶装置 | |
| JP2692128B2 (ja) | 画像処理回路 | |
| JPH0759003A (ja) | 画像表示装置 | |
| JP2992385B2 (ja) | 動き検出回路および映像記録再生装置 | |
| JP3112078B2 (ja) | 画像記憶装置 | |
| JP3049717B2 (ja) | 映像信号再生装置 |