JPH04129070A

JPH04129070A - 情報記録媒体の再生側信号処理装置

Info

Publication number: JPH04129070A
Application number: JP2319431A
Authority: JP
Inventors: Takeshi Kawasaki; 健川崎
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-12-05
Filing date: 1990-11-22
Publication date: 1992-04-30
Also published as: US5293275A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野］本発明は、磁気ディスク装置等のような情報記録媒体の
再生側信号処理装置に関し、特に、ウィンドウ信号の検
出窓の特定位置にリードデータのビットを正規化するた
めの位相補正技術に関する。

〔従来の技術〕

従来、例えばＭＦＭ変調方式（Ｍｏｄｉｆｉｅｄ　Ｆｒ
ｅｑｕｅｎｃｙ　Ｍｏｄｕｌａｔｉｏｎ）を採用するフ
０７ピー・ディスク装置の信号処理系における再生側の
構成は、第１２図に示すように、２進情報の入力データ
・ビットを符号器（Ｃｏｄｅｒ）によってＭＦＭ変調し
た記録符号列が記録されたフロッピー・ディスク１０と
、磁気ヘッド１２にて検出された記録符号列の検出パル
スを増幅する再生増幅器１４と、その出力Ｐを波形整形
して信号の有無を表すパルス信号（リードデータ信号Ｒ
Ｄ）に変換すべき波形整形器たるワンショット回路（単
安定形マルチバイブレータ）１６と、そのパルス信号の
基本周期に同期させた同期信号Ｔを作る位相同期回路（
Ｐ　Ｌ　Ｌ　：　Ｐｈａｓｅ　Ｌｏｃｋ−ｅｄ　Ｌｏｏ
ｐ）１Ｂと、上記リードデータ信号ＲＤと同期信号Ｔと
に基づいて正規化したリードデータの符号列Ｚとウィン
ドウ信号Ｗとを生成するデータ正規化回路２０と、ウィ
ンドウ信号Ｗを用いて検出窓（ｄｅｔｅｃｔｉｏｎ　ｗ
ｉｎｄｏｗ）の中に上記検出符号列Ｚのデータ・ビット
のパルスがあるか否かを判定して復調されたデータ・ビ
ット列Ｘを抽出する弁別器２２とを有する。位相同期回
路１８は、リードデータ信号ＲＤと後述する電圧制御発
振器（ＶＣＯ：Ｖｏｌｔ−ａｇｅ　Ｃｏｎｔｒｏｌｅｄ
　０ｓｃｉｌｌａｔｏｒ）の発振出力Ｔを分周した同期
信号Ｔ′との位相を比較し、その位相誤差信号Ｅを生成
する位相比較器１８ａと、その位相誤差に応じた直流電
圧Ｃを作るループフィルタたる低域フィルタ１８ｂと、
その直流電圧Ｃによって信号Ｔの発振周波数が高低変化
する電圧制御発振器１８ｃとを有している。なお、位相
比較器１８ａにはチャージポンプ（図示せず）が含まれ
ている。

例えば、基準となるリードデータ信号ＲＤの周波数ｆ、
が低周波数のワウ・フランクによって変動し高くなると
、電圧制御発振器１８ｃの発振周波数ｆ２との間に位相
差が発生するので、位相比較器１８ａの出力に位相誤差
信号Ｅが生じ、低域フィルタ１８ｂの出力たる直流電圧
Ｃが例えば上昇する。このため、電圧制御発振器１８ｃ
がその直流電圧Ｃの上昇で制御されて、発振周波数ｆ２
が高（なり、誤差信号が小さくなる。そしてやがて位相
ロックがかかり、リードデータＲＯと同期信号Ｔ′との
位相の同期がとれる。つまり、ワウ・フラッタ変動に対
してそのリードデータ信号ＲＤに追従した同期信号Ｔ′
が得られるようになっている。

データ正規化回路２０は、第１３図に示すように、電圧
制御発振器１８ｃの発振出力Ｔをクロック人力Ｃ１とし
、その周波数ｆ２を１／２に分周する１／２分周器２０
ａと、リードデータ信号ＲＤをクロック人力Ｃｚとし、
１／２分周器２０ａの反転出力Ｑ。

（バー）をデータ入力Ｄ２及びリセット人力Ｒ１（バー
）とするＤフリップ・フロップ２０ｂと、リードデータ
信号ＲＤをクロック人力Ｃ１とし、１／２分周器２０ａ
の出力Ｑ１をデータ入力Ｄ３及びリセット人力Ｒ３（バ
ー）とするＤフリップ・フロップ２０ｃと、Ｄフリップ
・フロップ２０ｂの出力Ｑ２及びＤフリップ・フロップ
２０ｃの出力Ｑ３とを２人力とするオア・ゲート２０ｄ
と、そのオア・ゲート２０ｄの出力たる同期信号Ｔ′の
波形立ち下がりエツジを検出し狭小のパルス幅の検出符
号列Ｚを生成する工・スジ検出回路２０ｅと、から構成
されている。なお、このような構成に係るデータ正規化
回路２０は１／２分周器２０ａにて位相比較器１６の一
方の端子に印加すべき同期信号Ｔ′を作る分周機能を兼
用している。

第１４図は位相同期回路が位相同期している状態におけ
るデータ正規化回路２０の各信号のタイミング波形図で
ある。第１４図（Ａ）、　　（Ｂ）に示すように、ワン
ショット回路工６からはＭＦＭ変調の記録符号列のリー
ドデータ信号ＲＤ　（基本周期の１／４のパルス幅：デ
ユーティ−比２５％））が出力されており、この記録符
号列に発振出力Ｔが同期している。発振出力Ｔをクロッ
ク人力ＣＩとする１／２分周器２０ａの出力Ｑ１及び反
転出力Ｑ、（バー）は第１４図（Ｂ）、　　（Ｄ）に示
すタイミングで現れる。また１／２分周器２０ａのマス
ター出力Ｍ（バー）からは、第１４図（Ｉ）に示すよう
に、スレーブ出力たる出力Ｑ、に対して位相π／２だけ
遅れたウィンドウ信号Ｗが生成される。Ｄフリップ・フ
ロップ２０ｃの出力Ｑ、は、第１４図（Ｅ）に示すよう
に、１／２分周器２０ａの出力Ｑ１が高レベルの期間中
にリードデータ信号ＲＤが立ち上がるとき立ち上がり、
出力Ｑ１の立ち下がり時点で立ち下がる。一方、Ｄフリ
ップ・フロップ２０ｂの出力Ｑ７は、１／２分周器２０
ａの反転出力Ｑ、（バー）が高レベルの期間中にリード
データ信号ＲＤが立ち上がるとき立ち上がり、反転出力
Ｑ、（バー）の立ち下がり時点で立ち下がる。出力Ｑ、
はデータパルス列に対応し、出力Ｑ２はビット間隔を示
すクロックパルスに対応している。つまりフリップ・フ
ロシブ２０ｃはＭＦＭ変調の記録符号列Ｚのり−ドデー
タＲＤを復調し、いわばデータ・ビット列を取り出す抽
出器として機能しており、Ｄフリップ・フロップ２０ｂ
はいわばＭＦＭ変調のクロック・ビット（ビット間隔を
示すパルス）を取り出す抽出器として機能している。出
力Ｑ３及び出力Ｑ２はオア・ゲー）２０ｄで一旦重畳さ
れ、第１４図（Ｇ）に示すようなリードデータＲＤに同
期し、位相の等しい同期信号Ｔ′が生成される。そして
この同期信号Ｔ′は例えばディジタル微分回路等で構成
されたエツジ検出回路２０ｅに入力され、第１４図（Ｈ
）に示すように、同期信号Ｔ′の立ち下がりエツジにト
リガーした狭小のパルスの符号列２が作成される。符号
列Ｚのデータパルスは、リードデータパルス号の立ち下
がりエツジで生成されるのではなく、１／２分周器２０
ａの出力Ｑ１の立ち下がりエツジで生成され、またウィ
ンドウ信号Ｗは１／２分周器２０ａのマスター出力Ｍ（
バー）であるので、符号列Ｚのデータパルスはウィンド
ウ信号Ｗの検出窓幅Ｗ（位相量π）の中心に現れる。こ
のようにしてリードデータはウィンドウ信号Ｗに対して
正規化される。そして第１４図（Ａ）に示すＭＦＭ変調
の符号列（１１０１・・・）は後段の弁別器２２によっ
てクロック・ビットが除去されて復調符号列（１１０・
・・）として最終的に取り出される。このように、符号
列Ｚのデータパルスは単一の信号源たる発振出力Ｔから
生成された２相クロツクの出力Ｑ１及び反転出力Ｑ、（
バー）のエツジから作成されるため、ワウ・フラッタ変
動（約ＩＫｚ以下の低周波数変動）の状況下においても
リードデータ信号ＲＤと同期信号Ｔ′とが位相同期して
おり、符号列Ｚのデータパルスはウィンドウ信号Ｗの検
出窓幅Ｗの真ん中に必ず生成される。

なお、検出窓幅Ｗの真ん中にデータパルスを一旦正規化
する意義は、一般に、後段の弁別器２２までのケーブル
配線によってウィンドウ信号Ｗ及び符号列Ｚがそれぞれ
異なる遅延量を有するので、このケーブル遅延によって
もデータパルスの位相マージンを充分確保し検出窓幅Ｗ
から極力外れないように設定しておくためである。

〔発明が解決しようとする課題〕

■　同期信号発生器１８はワウ・フラッタ変動等の低周
波数変動に追従するように設計され、リードデータＲＤ
の周波数変動に追従して同期信号Ｔ又はＴ′を発生させ
るものであるが、磁気ディスク上における隣接するビッ
ト同士による磁気的な相互干渉によってランダムに発生
するリードデータパルスの位相シフト（ピークシフト）
にも追従してしまう。第１５図はり一ドデータＲＤに大
きなピークシフトが発生した場合のデータ正規化回路２
０の各信号のタイミング図である。第１５図（Ａ）中の
り一ドデータの斜線で示すパルスのような位相シフトが
発生した場合、このパルスの立ち上がりは出力Ｑ１の高
レベル期間中ではなく出力Ｑ、（バー）の高レベル期間
中であるので、第１５図（Ｅ）の出力Ｑ３では破線で示
す本来発生すべきパルスが生成されず、第１５図（Ｆ）
の出力Ｑ２に斜線で示すパルスが生成されてしまう。こ
のため、第１５図（Ｈ）の符号列Ｚにはビットずれを生
じたパルス（斜線で示す）が出現する。このビットずれ
のパルスはウィンドウ信号の検出窓幅Ｗ中には存在しな
いため、リードデータ信号の記録符号列（１１０・・・
）が符号列（１００・・・）と読み間違いとなる。

上述のような大きなビットずれのパルスが発生すると、
その後電圧制御発振器１８ｃの発振周波数が変化し、こ
の位相遅れに追従する同期信号Ｔ　（Ｔ’）が生成され
る。この遅れピークシフトに対する同期信号の変化下に
おいて次のリードデータのパルスは位相マージンが減少
し、検出窓幅Ｗから外れ易くなり、リードエラーが発生
してしまう。第１５図（Ａ）に示すような最初の極端に
大きなピークシフトの発生は本来的にドライブ回路等に
問題があるが、このような大きなピークシフトではなく
、リードエラーにならないある程度のピークシフトが発
生すると、これに同期信号発生回路１８が追従動作を行
うが、そのピークシフトのビットの後に引き続き逆方向
のピークシフトが発生した場合、リードエラーが発生し
てしまう。即ち、従来の回路構成にあっては、矢継ぎ早
のピークシフトの発生によってリードエラーが発生して
しまうという問題があった。

■　ピークシフトはランダムに発生し、低周波数成分か
ら高周波数変動乙こ分布しているが、同期信号発生器１
８は低周波数（約ＩＫＭ２以下）のワウ・フラッフに追
従するように設計されている都合上、実質的にはピーク
シフトの比較的低い周波数成分にある程度追従している
。本来的に完全同期状態は達成されておらず、位相ずれ
量２０°〜３０°で動作しているのが通例である。この
ため、データ・ビットのウィントイ信号の検出窓幅Ｗの
中心に対する進み側マージンと遅れ側マージンは一般的
に不均衡状態であり、データ正規回路２０の後段に接続
される弁別器２２では双方の遅延量の相違によりリード
エラーを起こす虞れがある。また通常動作時においても
電圧制御発振器１８ｃは電源変動の影響等によりジッタ
ー成分を有しており、ピークシフトの位相マージンの減
少によりリードエラーが発生し易い。この電源変動を抑
制する対策としては、従来、ループフィルタの設計を入
念にしたり、電源の安定化やノイズ低減（ケーブル配線
２同路基板の部品レイアウト等）の対策を講する必要が
あった。

そこで、本発明は上記問題点を解決するものであり、そ
の第１の課題は、リードデータ信号の比較的大きな位相
シフト（高周波数変動）に対してリードエラーが発生し
に（い高信頼性の情報記録媒体の再生側信号処理装置を
提供することにあり、第２の課題は、ワウ・フラッタ変
動や電源変動を起因とする比較的低周波数の変動にたい
しても、常に位相マージンのバランスがとれ、リードエ
ラーが発生しにくい高信頼性の情報記録の媒体再生側信
号処理装置を提供することにある。

〔課題を解決するための手段〕

上記各課題を解決するための基本的な観点として、本発
明においては、データ正規化手段の前段に、リードデー
タ信号と発振出力の相互の位相補正を行う位相補正手段
が採用される。位相補正手段による調整位相量は位相同
期手段を構成するループフィルタの電圧で制御される。

そして、第１の課題を解決する具体的な手段としては、
電圧制御発振器を低周波数変動のみに追従するようなプ
ルインレンジに設定し、リードデータ信号を所定移相量
だけ画一的に移相すべきデータ移相手段と、ループフィ
ルタの出力電圧の値に応じて電圧制御発振器の発振出力
パルスの遅延量を可変調整する電圧制御遅延手段とで位
相補正手段を構成する。

また第２の課題を解決する具体的な手段として、ループ
フィルタの出力電圧の値に応じてリードデータ信号のパ
ルス移相量を可変調整する電圧制御データ移相手段で位
相補正手段を構成する。更に、上記第１及び第２の課題
を同時に解決する具体的な手段として、ループフィルタ
を第１の遮断周波数を持つ第１段目の低域フィルタと第
１の遮断周波数よりも低い第２の遮断周波数を持つ第２
段目の低域フィルタとで構成し、第２段目の低域フィル
タの出力電圧の値に応じてリードデータ信号をパルスの
移相量を可変調整する電圧制御データ移相手段と、第１
段目の低域フィルタの出力電圧の値に応じて該電圧制御
発振器の発振出力パルスの遅延量を調整する電圧制御遅
延手段とで位相補正手段を構成する。

〔作用〕

電圧制御発振器を低周波数変動のみに追従するようなプ
ルインレンジに設定すると、ピークシフトのような高周
波数成分を含む変動には位相同期手段は追従せず、専ら
ワウ・フラッタ変動に追従する。ピークシフトの発生に
よりループフィルタの出力電圧が変化する。この電圧変
化により電圧制御遅延手段は電圧制御発振器から入来し
た発振出力パルスの遅延量を調整する。つまりピークシ
フトの位相量に応じて発振出力パルスの遅延量が調整さ
れる。一方、リードデータ信号はデータ移相手段によっ
て例えば９０°の移相量だけ画一的に移相される。これ
は発振出力パルスを遅延したパルスとリードデータ信号
のパルスとを合わせ込むためである。このような合わせ
込みの信号処理によって、データ正規化回路においては
、ピークシフトの生じたデータ・ビットのパルスをウィ
ンドウ信号の検出窓幅内に狂いなく整合させることが可
能となり、従来の信号処理装置に比して、ピークシフト
を原因とするリードエラーが減少する。

ピークシフトのような高周波数成分を含まないワウ・フ
ラッタ変動における位相マージンの不均衡の問題は、リ
ードデータ信号のパルスの移相調整を行うことによって
改善される。即ち、位相補正手段としてループフィルタ
の出力電圧の値に応じてリードデータ信号のパルス移相
量を可変調整する電圧制御データ移相手段を採用するこ
とにより、ピークシフトのような大きな位相調整でなく
、ワウ・フラッタ変動によるリードデータ信号の比較的
小さな位相変化に呼応して、その位相変化量に応じた移
相量の微調整が行われるので、データ・ビットのウィン
ドウ幅に対する進み側マージンと遅れ側マージンとを同
等とすることが可能になる。データ正規化回路から後段
の弁別器までの間ではデータ・ビット列とウィンドウ信
号の遅延量の違いが必然的に発生してしまうが、データ
正規化回路において進み側マージンと遅れ側マージンを
等しくしておくことで、弁別ミス即ちリードエラーの発
生確率を低減させることができる。

上述のような２つの利益を同時に達成する手段としては
、上記電圧制御遅延手段及び電圧制御データ移相手段を
用い、ループフィ、ルタとして、第１の遮断周波数を持
つ第１段目の低域フィルタと、第１の遮断周波数よりも
低い第２の遮断周波数を持つ第２段目の低域フィルタを
有する構成が採用される。そして、電圧制御データ移相
手段に対しては第２段目の低域フィルタの出力電圧が供
給され、また電圧制御遅延手段に対しては第１段目の低
域フィルタの出力電圧が供給される。ピークシフトの発
生に対しては、電圧制御遅延手段により発振出力パルス
の遅延量が調整され、リードエラーの発生が抑制される
。またワウ・フラッタ変動に対しては、リードデータ信
号のパルス移相量の微調整が行われ、後段におけるリー
ドエラーの発生が抑制される。

このような位相補正手段を有する再生側信号処理装置に
あって、電源変動の発生によるジッタに対しても補正動
作がかかるので、電源変動の抑制対策が比較的ラフにな
る。

〔実施例〕

次に、本発明の実施例を添付図面に基づいて説明する。

一１１皇族■− 第１図は本発明の第１実施例に係る磁気フロッピー・デ
ィスク装置の再生側信号処理回路を示すブロック図であ
る。

フロッピー・ディスク１０には２進情報の入力データ・
ビットを符号器（Ｃｏｄｅｒ）によってＭＦＭ変調した
記録符号列が記録されている。この記録符号列は磁気ヘ
ッド１２にて検出され、その記録符号列の検出信号は再
生増幅器１４で増幅される。ワンショット回路（単安定
形マルチバイブレータ）１６は再生増幅器１４で増幅さ
れた検出パルスＰを所定パルス幅（基本周期の１／４周
期：デューティー比２５％）のリードデータ信号ＲＤに
変換するものである。位相同期回路（Ｐ　Ｌ　Ｌ　：　
Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏ。

ｐ）１Ｂはリードデータ信号ＲＤに位相同期した同期信
号Ｔ′を作るものである。この位相同期回路１８はワウ
・フラッタ変動のような低周波数成分に追従するように
設定されており、連続的に発生するピークシフトのよう
な高周波数には殆ど追従しない。位相同期回路１８は、
リードデータ信号ＲＤと後述する電圧制御発振器（Ｖ　
ＣＯ：　Ｖｏｌｔａｇｅ　Ｃｏｎｔｒ。

−１ｅｄ　０ｓｃｉｌｌａｔｏｒ）の発振出力Ｔを分周
した同期信号Ｔ′との位相を比較し、その位相誤差信号
Ｅを生成する位相比較器１８ａと、その位相誤差信号已
に比例した直流電圧Ｃを作るループフィルタたる低域フ
ィルタ１８ｂと、その直流電圧Ｃによって信号Ｔの発振
周波数を高低変化させる電圧制御発振器１８ｃとを有し
ている。

電圧制御発振器１８ｃの発振出力Ｔは電圧制御遅延回路
３０にも供給されており、この発振出力Ｔは低域フィル
タ１８ｂの直流電圧Ｃ（通常時■Ｄゎ／２）の印加で選
択的にパルス遅延される。電圧制御遅延回路３０によっ
て局部遅延された出力りはデータ正規化回路４０へ供給
される。一方、リードデータ信号ＲＤは移相器５０に送
られ、所定位相量だけ位相がシフトされる。移相された
リードデータＲＤ　（バー）はデータ正規化回路４０へ
供給される。後述する構成のデータ正規化回路４０から
は正規化したリードデータの符号列Ｚとウィンドウ信号
Ｗとが生成され、弁別器２２はウィンドウ信号Ｗを用い
て検出窓（ｄｅｔｅｃｔｉｏｎ　ｗｉｎｄｏｗ）の中に
上記検出符号列Ｚのパルスがあるか否かを検出してリー
ドデータ信号のデータ・ビット列Ｘを抽出する。なお、
位相比較器１８ａにはチャージポンプ（図示せず）が含
まれている。

データ正規化回路４０は第２図に示すようにブロックＡ
とブロックＢとから構成されている。このブロックＡは
第１３図に示す従来のデータ正規化回路２０と同様な構
成で、分周等により電圧制御発振器１８ｃの発振出力Ｔ
に基づいてリードデータ信号ＲＤの位相に同期した同期
信号Ｔ′を生成するものである。このブロックＡでは正
規化された符号列Ｚ及びウィンドウ信号は生成されず、
位相同期回路１８の同期信号Ｔ′が生成されるだけであ
る。

ブロックＢは実質的なデータ正規化回路と位相補正回路
を構成しており、正規化された再生データの符号列２及
びウィンドウ信号Ｗを生成するものである。ブロックＢ
内には、電圧制御遅延回路３０の出力りをクロック人力
Ｃ４とし、その周波数ｆ２を１／２に分周する１／２分
周器４０ａと、リードデータ信号ＲＤを反転して位相量
π／２　だけ遅らす移相器５０と、この移相器５０の出
力ＲＤ　（バー）をクロック人力Ｃ３とし、１／２分周
器４０ａの反転出力Ｑ、（バー）をデータ入力ＤＳ及び
リセット入力Ｒ％　　（バー）とするＤフリップ・フロ
ップ４０ｂと、移相器５０の出力ＲＤ　（バー）をクロ
ック人力Ｃ４とし、１／２分周器４０ａの出力Ｑ４をデ
ータ人力り、及びリセット人力Ｒ，（バー）とするＤフ
リップ・フロップ４０ｃと、Ｄフリップ・フロップ４０
ｂの出力Ｑ、及びＤフリップ・フロップ４０ｃの出力Ｑ
、とを２人力とするオア・ゲート４０ｄと、そのオア・
ゲート４０ｄの出力の波形立ち下がりエツジを検出し狭
小のパルス幅の検出データの符号列Ｚを生成するエツジ
検出回路２０ｅとから構成されている。またウィンドウ
信号Ｗは１／２分周器４０ａのマスター出力Ｍ（バー）
から生成され、これはスレーブ出力たる出力Ｑ４に対し
て位相量π／２だけ遅れた信号である。

次に、このような構成に係る再生側信号処理回路の動作
を第３図に基づいて説明する。

位相比較回路１８ａの一方の入力端子に供給される同期
信号Ｔ′は、従来と同様に、電圧制御発振器１８ｃの発
振出力Ｔを用いてブロックＡより生成される。第３図Ｃ
Ｄ）の斜線で示すパルスのように遅れピークシフトΔΦ
（≧９０°）が発生すると、同期信号Ｔ′は従来と同様
に１／２分周器２０ａの出力Ｑ、の立ち下がりエツジ（
時点ｔｉ）で立ち下がるため、第３図（Ｊ）に示すよう
な位相誤差信号ＥＣ検出位相量（１８０°−ΔΦ））が
発生する。これにより、第３図（Ｋ）に示すように、位
相誤差信号Ｅのパルス持続時間にわたり低域フィルタ１
８ｃの出力たる直流電圧Ｃが電源電圧■。の半分の電圧
から例えば上昇する。従来はり一ドデータ信号ＲＤに位
相シフトが発生すると、電圧制御発振器１８ｃの発振周
波数が変化するようになされているが、本実施例におい
てはピークシフト（大きな位相シフト）には追従しない
ように設定されている。即ち、電圧制御発振器１８ｃの
プルインレンジを比較的狭く設定し、ワウ・フラッタ変
動の低周波数成分には追従するものの、比較的大きなピ
ークシフトには追従しないようにされている。

従って、第３図（Ａ）では電圧制御発振器１８ｃの発振
出力Ｔは一定周波数で示しである。一方、低域フィルタ
１８ｃの直流電圧Ｃは電圧制御遅延回路３０を制御する
。電圧制御遅延回路３０は直流電圧Ｃの印加時において
は検出位相量（１８０’−ΔΦ）の１／２程度の遅延時
間を発振出力Ｔに付与する。

即ち、リードデータ信号ＲＤにピークシフトが発生した
場合、後述するように、検出位相量に基づいた相当の遅
延量だけ発振出力Ｔを補正し、第３図（Ｆ）に示す遅延
出力りが生成される。この遅延出力りをクロック人力Ｃ
４とする１／２分周器４０ａは第３図（Ｇ）に示す出力
Ｑ、及び反転出力Ｑ、（バー）を生成する。またそのマ
スター出力Ｍ（バー）が第３図（Ｌ）に示すようにウィ
ンドウ信号Ｗを生成する。

他方、リードデータ信号ＲＤは移相器５０によって第３
図（１）に示すように逆相で９０°移相された移相リー
ドデータ信号ＲＤ　（バー）が生成される。

即ち、移相リードデータ信号ＲＤ　（バー）はリードデ
ータ信号ＲＤの立ち下がりエツジで立ち下がり、それか
ら位相量９０°経過時点で自動的に立ち上がる。この結
果、移相リードデータ信号ＲＤ　（バー）と１／２分周
器４０ａの出力Ｑ４とに基づいて、Ｄフリップ・フロッ
プ４０ａの出力Ｑ、が第３図（Ｍ）に示すように作成さ
れると共に、移相リードデータ信号ＲＤ　（バー）と１
／２分周器４０ａの反転出力Ｑ、（バー）とに基づいて
、Ｄフリップ・フロップ４０ｂの出力Ｑ、が第３図（Ｎ
）に示すように作成される。この出力Ｑ、と出力Ｑ、は
オア・ゲー）　４０　ｄで合成され、第３図（０）に示
す信号Ｔ″が作成される。そして、信号Ｔ＃の符号列は
エツジ検出回路４０ｅで狭小のパルスのデータ符号列Ｚ
に整形される。

ピークシフト（遅れ位相量ΔΦ）の発生により、遅延出
力りのパルス（斜線で示す）は、位相量（１８０＠−Δ
Φ）／２だけ遅れる。また移相リードデータ信号ＲＤ　
（バー）のパルス（斜線で示す）の立ち上がりエツジは
位相量（ΔΦ−９０°）だけ遅れる。位相量ΔΦが１２
０＠以下であれば、（１８０°−ΔΦ）／２≧ΔΦ−９
０″′　　・・・（１）が成立し、遅延出力りのパルス
の立ち上がりエツジが移相リードデータ信号ＲＤ　（バ
ー）のパルスの立ち上がりエツジよりも遅いので、出力
Ｑ、には第３図（Ｎ）の斜線で示すデータ・ビットがウ
ィンドウ信号の検出窓幅Ｗの中央付近に正しく現れる。

第３図のピークシフトは位相遅れΔΦ（９０゜≦ΔΦ≦
１２０°）の場合を示しであるが、ウィンドウ信号Ｗの
位相を反転出力Ｑ、（バー）の位相より予め９０°遅ら
せであるので、信号の時間軸対称性から、位相進みΔΦ
（９０’≦ΔΦ≦１２０　＠’）の場合でも正しいデー
タ・ピッが発生される。勿論、位相遅れ又は位相進みが
９０°以下の場合も正しいデータ・ビットが出力される
。

本実施例における電圧制御遅延回路３０の構成は、第４
図に示すように、低域フィルタ１８ｂの出力たる直流電
圧Ｃの値でミラー電流ｉの値が制御されるカレントミラ
ー回路３０ａ、３０ｂと、電圧制御発振器１８ｃの発振
出力Ｔの位相を遅延させる多段直列接続のＣＭＯＳイン
バータＩＮｖ１〜ＩＮｖｌｌと、ミラー電流ｉの値によ
りＣＭＯＳインバータＩＮＶ、〜ＩＮＶ　１．のソース
電流を制御するＭＯＳトランジスタ（Ｆｌ、、Ｆｌｚ）
　〜（Ｆ−＋、Ｆ、、ｚ）　　とからなる。

直流電圧Ｃの印加時においてはその電圧値Ｖに応じたソ
ース電流が流れることから、各ＣＭＯＳインバータの遅
延時間ΔＴ　（ｖ）が決定され、ｎ段のＣＭＯＳインバ
ータでは、発振出力Ｔの対応するパルスがｎΔＴ　（ｖ
）だけ遅延し、遅延出力りが送出される。

第５図はワンショット回路の構成と移相器の回路構成を
示す。ワンショット回路１６はＤフリップ・フロップで
構成され、そのデータ人力り、はロジック電源■、にプ
ルアップされ、クロック人力Ｃ１には端子１６ａを介し
て再生増幅器１４からのリードパルスＰが到来する。Ｄ
フリップ・フロップの出力Ｑ、からはパルス幅が基本周
期の１／４の整形されたリード・データ信号ＲＤが送出
される。

移相器５０は、電圧制御遅延回路３０と同様な構成で、
端子５０ｃに常時印加する制御直流電圧によってミラー
電流ｉの値が制御されるカレントミラー回路５０ａ、５
０ｂと、リードデータ信号ＲＤの位相を遅延させる多段
直列接続のＣＭＯＳインバータＩＮ■１〜ＩＮｖ、ｌと
、ミラー電流１（７）値によりＣＭＯＳインバータＩＮ
Ｖ、〜ＩＮＶ　ｌｌのソース電流を制御するＭＯＳトラ
ンジスタ（ＦＩｉＦｌ□）〜（ＦｌＦ−ｚ）とからなる
。端子５０ｃに常時印加すべき制御直流電圧の値は位相
遅れが９０°になるように設定する。

ｎΔＴ　（ｖ）　＝　　９０’　　　　　　　　　−（
２）の条件を満足させる制御直流電圧Ｖを印加する。

このような構成に係るワンショット回路１６及び移相器
５０であれば、両者同時の半導体集積回路化が可能であ
る。

今、再生増幅器１４からのリードパルスＰがワンショッ
ト回路１６に到来すると、第６図（Ａ）に示すようにそ
の立ち上がりエツジでリードデータ信号ＲＤのパルスが
立ち上がる。このパルスの立ち上がり時点から位相９０
°遅れた時点で移相リード信号ＲＤ　（バー）のパルス
が立ち下がる。この移相リード（ｇ号ＲＤ　（バー）の
パルスの立ち下がりエツジでリードデータ信号ＲＤのパ
ルスが立ち下がり、そしてリードデータ信号ＲＤのパル
スの立ち下がりエツジで移相リード信号ＲＤ　（バー）
のパルスが立ち上がる。

一第ｆｆ、１血班− 第７図は本発明の第２実施例に係る磁気ディスク装置の
再生側信号処理回路を示すブロック図である。なお、第
７図において第１図に示す部分と同一部分には同一参照
符号を付し、その説明は省略する。

この実施例の位相同期回路１８′においては、第１の低
域フィルタ７０ａと第２の低域フィルタ７０ｂが２段接
続されている。第１の低域フィルタ７０ａのカントオフ
周波数は第２の低域フィルタ７０ａのそれに比して高い
。第１の低域フィルタ７０ａは例えばコンデンサと抵抗
とからなる積分回路で構成することができる。第２の低
域フィルタ７０ａはオペアンプを用いた積分回路で構成
することができる。第１の低域フィルタ７０ａの出力た
る直流電圧ＤＣ，は電圧制御遅延回路３０の制御人力（
カレントミラー回路３０ａのゲート）に供給されており
、第２の低域フィルタ７０ｂの出力たる直流電圧ＤＣｔ
は電圧制御発振器１８ｃの制御入力と移相器５０の端子
５０ｃに供給されている。第１の低域フィルタ７０ａの
カットオフ周波数は高いので、第８図（Ｃ）に示すよう
な位相誤差信号Ｅが発生した場合、第８図（Ａ）に示す
ような電圧変化の大きい直流電圧ＤＣ＋が発生する。こ
のため、電圧制御遅延回路３０による遅延量の変化が大
きくなる。この結果、第１実施例と同様にピークシフト
に対しても正しいデータ・ビットのウィンドウ幅内での
送出が保証されている。一方、第２の低域フィルタ７０
ｂのカットオフ周波数は低いので、第８図（Ｃ）に示す
ような位相誤差信号Ｅが発生した場合、第８図（Ｂ）に
示すような電圧変化の小さな直流電圧ＤＣ。

が発生する。即ち、第２の低域フィルタ７０ｂは電圧制
御発振器１８ｃがピークシフトに追従しないように直流
電圧ＤＣ３を交流成分の少ない出力に平滑化する。この
直流電圧ＤＣ２の移相器５０の端子５０ｃへの印加は、
スピンドルモータの回転ムラ（ピークシフトの周波数成
分に比して非常に低い周波数成分）に対するデータ・ビ
ットの位相マージンの減少を抑制する。この位相マージ
ン減少の抑制機能について以下に説明する。

第９図はピークシフトもワウ・フラッタもない状態（正
常状態）における各信号の波形図である。

第９図（Ａ）に示すように、例えば基本周期２μｓｅｃ
毎にデータパルスＰが検出されると、基本周期の１／４
のパルス幅の全振出カニされ、１／２分周器４０ａの出
力Ｑ４及び反転出力Ｑ、（バー）は第９図（Ｃ）及び（
Ｄ）に示すように現れる。リードデータ信号ＲＤのパル
スはデータパルスＰの立ち上がりエツジで立ち上がり、
基本周期の１／４のパルス幅を有する。リードデータ信
号ＲＤのパルスには位相シフトがないので、移相器５０
の出力たる移相リードデータ信号ＲＤ　（バー）の立ち
下がりエツジは、既に第６図に示したように、リードデ
ータ信号ＲＤの立ち上がりエツジより位相９０°（０，
５μ５ｅｃ）遅れており、０．５μｓｅｃ後に立ち上が
る。

そしてデータ・ビットのパルスは移相リードデータ信号
ＲＤ　（バー）の立ち上がりエツジに発生するので、デ
ータ・ヒ゛・ントバルスのウィンドウ幅Ｗに対する進み
側マージンは０．５μｓｅｃで、その遅れ側マージンは
０．５μｓｅｃである。今、回転ムラによって回転数が
速くなり、第１０図（Ａ）に示すように、データパルス
Ｐの周期が一時的に１．７５μｓｅになったとする。こ
のとき第１実施例では、り一ドデータＲＤのパルス幅は
依然として０．５μｓｅｃである。第５図から明らかな
ように、ワンショット回路１６は移相器５０ａの移相リ
ードデータＲＤ　（バー）でリセットがかかるからであ
る。そして、位相差の発生により電圧制御発振器１８ｃ
の発振出力Ｔのパルス幅は短くなり、例えば０．４３７
５μＳｅＣとなる。従って反転出力Ｑ、（バー）のパル
ス幅は０．８７５μｓｅｃ　と短（なる。しかし、移相
リードデータＲＤ　（バー）のパルスの立ち下がりエツ
ジから立ち上がりエツジまでの幅は依然として０゜５μ
ｓｅｃであるので、データ・ビットパルスのウィンドウ
幅に対する進み側マージンは０．５　μｓｅｃで、その
遅れ側マージンは０．３７５　μｓｅｃとなり、進み側
マージンと遅れ側マージンがアンバランスになってしま
う。

第２実施例においては、移相器５０の位相量を９０゜に
画一化しておくのではなく、回転ムラ等の低周波数変動
に対して移相器５０の移相量を可変調整する構成が採用
されている。即ち、第２の低域フィルタ７０ｂの出力た
る直流電圧ＤＣｚが移相器５０の端子５０ｃにも供給さ
れている。今、回転ムラによって回転数が速くなり、第
１１図（Ａ）に示すように、データパルスＰの周期が一
時的に１．７５μｓｅになったとする。このとき直流電
圧ＤＣ！の値は第８図（Ｂ）のように緩く上昇するので
、移相器５００位相量が若干減少し、リードデータＲＤ
のパルス幅は例えば０．４３７５μｓｅｃとなる。また
位相差の発生により電圧制御発振器１８ｃの発振出力Ｔ
のパルス幅は短くなり、例えば０．４３７５μｓｅｃと
なり、反転出力Ｑ、（バー）のパルス幅は０．８７５　
μＳｅｃと短くなるが、移相リードデータＲＤ　（バー
）のパルスの立ち下がりエツジから立ち上がりエツジま
での幅は０゜４３７５μｓｅｃであるので、データ・ビ
ットパルスのウィンドウ幅に対する進み側マージンは０
．４３７５μｓｅｃで、その遅れ側マージンは０．４３
７５μｓｅｃである。従って、進み側マージンと遅れ側
マージンとが等しくバランスが保たれる。回転変動に対
する第１の低域フィルタ７０ａ及び第２の低域フィルタ
７０ｂの出力電圧の直流分が変化がほぼ同等で、その電
圧変化に対する移相器５０及び電圧制御遅延回路３０の
遅延量がほぼ同等であれば、上述のマージン・バランス
は達成される。このような構成によれば、ピークシフト
の位相マージンの減少が抑制されるので、リードエラー
が発生し難い。また電源変動に対しても位相マージンの
不均衡が起こり難いので、電源変動の抑制対策を簡易化
できる。

なお、移相器５０及び電圧制御遅延回路３０の回路構成
は同一であることから、相互の遅延量を等しくすること
は半導体集積回路技術においては容易に実現できる。

上記第２実施例はピークシフトに対するリードエラーの
低減とワウ・フラッタ変動等に対する位相マージンの均
衡化を図るように構成されていいるが、移相器５０の端
子５０ｃに低域フィルタの電圧を供給するようにした構
成だけでも、ワウ・フラッタ変動等に対する位相マージ
ンの均衡化だけを図ることができる。

〔発明の効果〕

以上説明したように、本発明は、データ正規化手段の前
段に位相補正手段を設け、発振出力の位相とリードデー
タの位相とをループフィルタの電圧に基づいて相対的に
位相調整した構成に特徴を有するものであるので、以下
の効果を奏する。

■　ピークシフトのような高周波数成分を含む変動に対
しても、発振出力パルスとリードデータ信号のパルスと
を合わせ込むことが可能であるため、データ・ビットの
パルスをウィンドウ信号の検出窓幅内に正しく整合させ
ることができ、ピークシフトを原因とするリードエラー
が減少する。

■　ワウ・フラッタ変動によるリードデータ信号の比較
的小さな位相変化に呼応して、その位相変化量に応じた
移相量の微調整が可能であるため、データ・ビットのウ
ィンドウ幅に対する進み側マージンと遅れ側マージンを
同等とすることが可能となり、後段の弁別器までの間で
発生するデータ・ビット列とウィンドウ信号の遅延量の
違いによるリードエラーが低減する。

■　電源変動の発生によるジッタに対しても位相補正動
作が等価的に作用するので、電源変動の抑制対策を比較
的ラフに実現できる。

【図面の簡単な説明】

第１図は、本発明の第１実施例に係るフロッピーデスク
装置の再生側信号処理装置を示す概略ブロック図である
。第２図は、同装置の回路構成を詳細に示す回路ブロック
図である。第３図（Ａ）乃至（Ｆ’）は、同装置におけるピークシ
フト発生時の各種信号波形のタイミングを示すタイムヤ
ード図である。第４図は同装置における電圧制御遅延回路の回路構成を
詳細に示す回路図である。第５図は同装置におけるワンショット回路及び移相器の
回路構成を示す回路図である。第６図（Ａ）乃至（Ｃ）は同装置における主要な信号波
形のタイミングを示すタイムヤード図である。第７図は、本発明の第２実施例に係るフロッピーデスク
装置の再生側信号処理装置を示す概略ブロック図である
。第８図（Ａ）乃至（Ｃ）は、同装置における第１の低域
フィルタ、の出力電圧、第２の低域フィルタの出力電圧
と位相誤差信号との関係を示すタイムヤード図である。第９図（Ａ）乃至（Ｆ）は、第１実施例に係る装置にお
ける正常状態時の各種信号タイミングを示すタイムヤー
ド図である。第１０図（Ａ）乃至（Ｆ）は、第１実施例に係る装置に
おけるワウ・フタツタの発生時の各種信号タイミングを
示すタイムヤード図である。第１１図（Ａ）乃至（Ｆ）は、第２実施例に係る装置に
おけるワウ・フタツタの発生時の各種信号タイミングを
示すタイムヤード図である。第１２図は、従来のフロッピーデスク装置の再生側信号
処理装置を示す概略ブロック図である。第１３図は、同従来装置の回路構成を詳細に示す回路ブ
ロック図である。第１４図（Ａ）乃至（ｒ）は、同従来装置における正常
状態時の各種信号波形のタイミングを示すタイムヤード
図である。第１５図（Ａ）乃至（Ｉ）は、同従来装置におけるピー
クシフト発生時の各種信号波形のタイミングを示すタイ
ムヤード図である。〔符号の説明〕１０・・・フロッピー・ディスク１２・・・磁気ヘッド１４・・・再生増幅器１６・・・ワンショット回路１８．１８　’・・・位相同期回路１８ａ・・・位相比較器１８ｂ・・・低域フィルタ１８ｃ・・・電圧制御発振器２０．４０・・・データ正規化回路２０ａ　、　４０ａ　−−−１／　２分周器２０ｂ、２
０ｃ、４０ｂ、４０ｃ・−Ｄフリップ・フロップ２０ｄ
、４０ｄ・・・オア・ゲート３０・・・電圧制御遅延回路３０ａ　、　３０ｂ、　、　５０ａ　、　５０ｂ　＝・
カレントミラー回路５０・・・移相器７０ａ・・・第１の低域フィルタ７０ｂ・・・第２の低域フィルタＩＮＶ、　〜ＩＮＶ　、１・ＣＭ　ＯＳインバータ（Ｆ
＋＋、　　Ｆ＋ｚ）　〜（Ｆｌｌｌ、　　ＦＲ２）　・
・・ＭＯＳ　）う７ジスタ以上出　願　人　　セイコーエプソン株式会社代　理　人　
弁理士　山　１）　稔第４図第６図第８図（Ｃ）Ｅ　−―悼− 第１１図０．４３７５μｓｅｃ第１３図第１４図第１５図平成３年３月１１日

Claims

【特許請求の範囲】

（１）情報記録媒体から検出されたパルスを波形整形す
る波形整形手段と、位相比較器、ループフィルタ及び電
圧制御発振器を含み、該波形整形手段の出力に基づくリ
ードデータ信号の基本周期に同期した同期信号を得る位
相同期手段とを備えた情報記録媒体の再生側信号処理装
置において、該ループフィルタの内部電圧又は出力電圧
の値に応じて該電圧制御発振器の発振出力に基づく信号
の位相と該リードデータ信号に基づく信号の位相とを相
対的に補正する位相補正手段と、該位相補正手段の１又
は２以上の出力に基づいて正規化したリードデータの符
号列とウィンドウ信号を生成するデータ正規化手段と、
を有することを特徴とする情報記録媒体の再生側信号処
理装置。
（２）請求項第１項において、前記電圧制御発振器は低
周波数変動のみに追従するようなプルインレンジを持ち
、前記位相補正手段は、前記リードデータ信号を所定位
相量だけ移相すべきデータ移相手段と、前記ループフィ
ルタの出力電圧の値に応じて前記電圧制御発振器の発振
出力パルスの遅延量を可変調整する電圧制御遅延手段と
、を有することを特徴とする情報記録媒体の再生側信号
処理装置。
（３）請求項第１項において、前記ループフィルタは、
第１の遮断周波数を持つ第１段目の低域フィルタと、第
１の遮断周波数よりも低い第２の遮断周波数を持つ第２
段目の低域フィルタとを備え、前記位相補正手段は、第
２段目の低域フィルタの出力電圧の値に応じて前記リー
ドデータ信号のパルス移相量を可変調整する電圧制御デ
ータ移相手段と、該第１段目の低域フィルタの出力電圧
の値に応じて前記電圧制御発振器の発振出力パルスの遅
延量を調整する電圧制御遅延手段と、を有することを特
徴とする情報記録媒体の再生側信号処理装置。
（４）請求項第１項において、前記位相補正手段は、前
記ループフィルタの出力電圧の値に応じて前記リードデ
ータ信号のパルス移相量を可変調整する電圧制御データ
移相手段を有することを特徴とする情報記録媒体の再生
側信号処理装置。