SU1314967A3 - Генератор с автоматической регулировкой фазы - Google Patents

Генератор с автоматической регулировкой фазы Download PDF

Info

Publication number
SU1314967A3
SU1314967A3 SU803210746A SU3210746A SU1314967A3 SU 1314967 A3 SU1314967 A3 SU 1314967A3 SU 803210746 A SU803210746 A SU 803210746A SU 3210746 A SU3210746 A SU 3210746A SU 1314967 A3 SU1314967 A3 SU 1314967A3
Authority
SU
USSR - Soviet Union
Prior art keywords
signal
input
phase
frequency
generator
Prior art date
Application number
SU803210746A
Other languages
English (en)
Inventor
Мария Риусуке
Фудзимори Ясухиро
Original Assignee
Сони Корпорейшн (Фирма)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сони Корпорейшн (Фирма) filed Critical Сони Корпорейшн (Фирма)
Application granted granted Critical
Publication of SU1314967A3 publication Critical patent/SU1314967A3/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/808—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the composite colour video-signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

Изобретение предназначено дл  генерировани  импульсов синхронизации , синхронизируемых с измен ющейс  частотой воспроизводимого или принимаемого цифрового сигнала. Цель изобретени  - повышение стабильности син- хро1шзации. При скачкообразном изменении частоты входного цифрового бинарного сигнала автоматич. измен етс  напр жение источника 10 управл емого сигнала. Это обеспечивает настройку управл емого по частоте полосового фильтра 3 на тактовую частоту входного сигнала, выработку эталонного сигнала благодар  подаче этого напр жени  на сумматор 9 предварительную подстройку петли фазовой автоподстройки частоты (ФАЛ) на частоту эталонного сигнала. После завершени  подстройки петли ФАЛ дополнительна  ее подстройка по фазе осуществл етс  по цепи, включающей 2-i( фазовый компаратор 13, с последующими узлами интегрировани  и фильтрации, а также регулируемой линией 5 задержки. 1 ил. g О) 00 QD О) Ч СИ

Description

Изобретение относитс  к синхронизации и предназначено дл  генерировани  импульсов синхронизации, синхронизируемых с измен ющейс  частотой воспроизводимого или принимаемого цифрового сигнала.
Цель изобретени  - повьппение стабильности синхронизации.
На чертеже представлена структурна  функциональна  электрическа  схе ма генератора с автоматической регулировкой фазы.
Генератор с автоматической регулировкой фазы содержит дифференцирующую цепь 1, двухполупериодный выпр митель 2, управл емый по частоте полосовой фильтр 3, второй делитель 4 частоты, регулируемую линию 5 задержки , формирователь 6 трапецеидальных импульсов, первый фазовьш компаратор 7, фильтр 8 нижних частот, сумматор 9, источник 10 управл ющего сигнала, управл емый напр жением генератор 11, первый делитель 12 частоты , второй фазовый компаратор 13, коммутатор 14 с трем  устойчивыми состо ни ми, генератор 15 тока зар да , генератор 16 тока разр да, зар дный конденсатор 17 и дополнительный фильтр 18 нижних частот.
Генератор с автоматической регулировкой фазы работает следующим образом .
Выходным сигналом  вл етс  выходное напр жение управл емого напр жением генератора 11, частота и фаза которого синхронизированы по фазе с частотой сигнала с помощью петли фазовой автоподстройки частоты, включающей первый делитель 12 частоты, первый фазовый компаратор 7, фильтр В нижних частот и сумматор 9. При этом цепь, состо ща  из второго фазового компаратора 13, коммутатора 14, генераторов токов зар да и разр да 15 и 16 соответственно, зар дного конденсатора 17, дополнительного фильтра 18 нижних частот и регулируемой линии 5 задержки, управл ет фазой этого эталонного сигнала путем сравнени  фазы напр жени  на информационном входе, представл ющем циф-
Таким образом, достигаетс  повыш
ровой бинарный сигнал, с фазой напр жени  управл емого напр жением гене- гг ние стабильности синхронизации. ратора 11, и последующей выработки Источник 10 управл ющего сигнал управл ющего напр жени  астатическим звеном, образованным коммутатором 14, генераторами 15 и 16 токов, и зар дможет быть выполнен в виде частотного дискриминатора частоты следовани  импульсов. В этом случае его вход
15
20
25
1ШМ конденсатором 17 с его последующей фильтрацией дополнительным фильтром 18 нижних частот и использованием выработанного напр жени  дл  управлени  задержкой эталоинрго напр жени  в регулируемой линии 5 задержки .
Эталонный сигнал вырабатываетс  из напр жени  на информационном вхо- О де путем дифференцировани  входного цифрового бинарного сигнала, в результате чего вырабатываютс  бипол рные импульсы, соответствующие фронтам цифрового бинарного сигнала, двухпо- лупериодного выпр млени  полученных бипол рных импульсов в двухполупери- одном выпр мителе 2, фильтрации одно- пол рн1)1х импульсов управл емым по частоте полосовым фильтром 3, в результате чего на его выходе образуетс  напр жение, частота которого соответствует тактовой частоте входного цифрового бинарного сигнала, и делени  частоты вторым делителем 4 частоты, коэффициент делени  которого равен коэффициенту делени  первого делител  частоты 12, что и обеспечивает равенство частоты выходного напр жени  генератора 11 тактовой частоте выходного цифрового бинарного сигнала.
При скачкообразном изменении частоты входного цифрового бинарного сигнала автоматически измен етс  нап- 35 р жение источника 10 управл ющего сигнала. Это обеспечивает настройку управл емого на частоте полосового фильтра 3 на тактовую частоту входного цифрового бинарного сигнала, выработку эталонного сигнала и, кроме того, обеспечивает благодар  подаче этого напр жени  на сумматор 9 предварительную подстройку петли фазовой автоподстройки частоты на частоту 45 эталонного сигнала. После завершени  подстройки петли фазовой автоподстройки частоты дополнительна  подстройка петли ФАЛ по фазе осуществл етс  по цепи, включающей второй фазовый компаратор 13, с последующими уз30
40
50
лами интегрировани  и фильтрации, а также регулируемой линией 5 задержки.
Таким образом, достигаетс  повышение стабильности синхронизации. Источник 10 управл ющего сигнал
ние стабильности синхронизации. Источник 10 управл ющего сигнал
может быть выполнен в виде частотного дискриминатора частоты следовани  импульсов. В этом случае его вход
должен соедин тьс  с источником импульсов , частота которых соответствует или пропорциональна тактовой частоте следовани  импульсов на информационном входе.

Claims (1)

  1. Формула изобретени 
    Генератор с автоматической регулировкой фазы, содержащий поспедова- тельно соединенные первый фазовый компаратор, фильтр нижних частот, сумматор, второй вход которого соединен с источником управл ющего сигнала , управл емый напр жением генера- тор, первый делитель частоты, подключенный к второму входу первого фазового компаратора, отличающийс  тем, что, с целью повышени  стабильности синхронизации, в него введены последовательно соединенные дифференцирующа  цепь, вход
    Редактор А.Долинич
    Составитель С.Даниэл н Техред Н.Глушенко
    Заказ 2225/59
    Тираж 902Подписное
    ВНИИПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  иаб., д. 4/5
    -Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
    которой  вл етс  информационным входом устройства, двухполупериодный выпр митель, управл емый по частоте полосовой фильтр, вход управлени  которого соединен с источником управл ющего сигнала, второй делитель частоты , регулируема  лини  задержки и формирователь трапецеидальных импульсов , а также второй фазовый компаратор , входы которого подключены соответственно к информационному входу устройства и выходу управл емого напр жением генератора, коммутатор с трем , устойчивыми состо ни ми, к первому входу которого подключен генератор тока зар да, к второму входу - генератор тока разр да, а параллельно выходу - зар дный конденсатор, и дополнительный фильтр нижних частот, включенный между выходом коммутатора и управл ющим входом регулируемой линии задержки.
    Корректор И.Эрдейи
SU803210746A 1979-10-31 1980-10-30 Генератор с автоматической регулировкой фазы SU1314967A3 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14167179A JPS5665530A (en) 1979-10-31 1979-10-31 Pll circuit

Publications (1)

Publication Number Publication Date
SU1314967A3 true SU1314967A3 (ru) 1987-05-30

Family

ID=15297477

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803210746A SU1314967A3 (ru) 1979-10-31 1980-10-30 Генератор с автоматической регулировкой фазы

Country Status (9)

Country Link
US (1) US4376268A (ru)
JP (1) JPS5665530A (ru)
CA (1) CA1148653A (ru)
DE (1) DE3040909A1 (ru)
FR (1) FR2469050B1 (ru)
GB (1) GB2063597B (ru)
IT (1) IT1133739B (ru)
NL (1) NL8005931A (ru)
SU (1) SU1314967A3 (ru)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2129634B (en) * 1980-03-10 1984-10-31 Control Data Corp A self-adjusting delay device
JPS5864608A (ja) * 1981-10-15 1983-04-18 Victor Co Of Japan Ltd デイジタル信号記録再生方式
JPS5972814A (ja) * 1982-10-20 1984-04-24 Sanyo Electric Co Ltd 遅延回路
JPH07107759B2 (ja) * 1983-09-14 1995-11-15 株式会社日立製作所 回転ヘッドｐｃｍレコ−ダ
JPS60261281A (ja) * 1984-06-08 1985-12-24 Matsushita Electric Ind Co Ltd 色信号処理装置
JPH0772982B2 (ja) * 1985-09-20 1995-08-02 株式会社日立製作所 情報記録再生装置
JPH0734536Y2 (ja) * 1985-11-25 1995-08-02 株式会社ケンウッド デジタルテ−プレコ−ダ
US4811128A (en) * 1986-02-14 1989-03-07 Victor Company Of Japan Digital signal recording and reproducing apparatus having rotary magnetic heads
JPS62164651U (ru) * 1986-04-07 1987-10-19
JPH0720229B2 (ja) * 1987-04-30 1995-03-06 日本電気株式会社 圧縮画像デ−タ再生システム
NL8801844A (nl) * 1988-07-21 1990-02-16 Philips Nv Opstarten van de timing in een inrichting voor het afleiden van een kloksignaal.
US4875108A (en) * 1988-08-02 1989-10-17 Magnetic Peripherals Inc. Phase lock loop
JPH0282719A (ja) * 1988-09-19 1990-03-23 Sanyo Electric Co Ltd 発振回路
JPH04129070A (ja) * 1989-12-05 1992-04-30 Seiko Epson Corp 情報記録媒体の再生側信号処理装置
US5119043A (en) * 1990-06-27 1992-06-02 Digital Equipment Corporation Auto-centered phase-locked loop
US5036293A (en) * 1990-10-19 1991-07-30 Rca Licensing Corporation Oscillator for use with video signal time scaling apparatus
US5307212A (en) * 1991-08-22 1994-04-26 Rohm Co., Ltd. Trapezoidal wave generation in a video control signal write circuit
JPH05298866A (ja) * 1992-04-14 1993-11-12 Sony Corp 情報信号記録再生装置
KR970003810B1 (ko) * 1993-04-14 1997-03-22 삼성전자 주식회사 어드레스 천이 검출회로를 내장하는 불휘발성 반도체 집적회로
JP2616701B2 (ja) * 1994-06-29 1997-06-04 日本電気株式会社 クロック従属同期装置の高速引込み制御回路
US6014417A (en) * 1997-06-11 2000-01-11 National Semiconductor Corporation On-chip phase step generator for a digital phase locked loop
US5943379A (en) * 1997-06-11 1999-08-24 National Semiconductor Corporation Multi-phase trapezoidal wave synthesizer used in phase-to-frequency converter
JP3879951B2 (ja) * 1997-09-02 2007-02-14 ソニー株式会社 位相調整装置、位相調整方法及び表示装置
US7856224B2 (en) * 2005-03-31 2010-12-21 General Electric Company Systems and methods for recovering a signal of interest from a complex signal
US7869499B2 (en) * 2007-07-27 2011-01-11 Fsp Technology Inc. Variable-frequency circuit with a compensation mechanism
US9264052B1 (en) 2015-01-20 2016-02-16 International Business Machines Corporation Implementing dynamic phase error correction method and circuit for phase locked loop (PLL)
US9853807B2 (en) * 2016-04-21 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic detection of change in PLL locking trend

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609408A (en) * 1969-09-30 1971-09-28 Rca Corp Clock pulse generator
US3657661A (en) * 1970-06-16 1972-04-18 Itt Fm demodulator system
US3753143A (en) * 1971-08-05 1973-08-14 Honeywell Inf Systems Phase locked oscillator for integer pulse rates
US3792473A (en) * 1972-11-21 1974-02-12 Bendix Corp Vor receiver with adaptive filters and phase shifter for improved accuracy
JPS516515A (ru) * 1974-07-05 1976-01-20 Hitachi Ltd
US3908115A (en) * 1974-10-07 1975-09-23 Weston Instruments Inc Adaptively tuned data receiver
US4156855A (en) * 1978-01-26 1979-05-29 Rca Corporation Phase-locked loop with variable gain and bandwidth
FR2437733A1 (fr) * 1978-08-30 1980-04-25 Cit Alcatel Procede de regeneration de l'onde porteuse de modulation d'un signal module comportant des raies symetriques par rapport a cette porteuse et dispositif de mise en oeuvre

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Губернаторов О.И. Цифровые синтезаторы частот радиотехнических систем. М.: Энерги , 1975, с. 49, рис. 2.7. Патент Англии № 1444860, кл. Н 3 А, 1976. *

Also Published As

Publication number Publication date
IT1133739B (it) 1986-07-09
US4376268A (en) 1983-03-08
FR2469050B1 (fr) 1985-10-31
JPS6247375B2 (ru) 1987-10-07
IT8025711A0 (it) 1980-10-31
JPS5665530A (en) 1981-06-03
NL8005931A (nl) 1981-06-01
GB2063597B (en) 1984-02-08
FR2469050A1 (fr) 1981-05-08
DE3040909A1 (de) 1981-05-14
GB2063597A (en) 1981-06-03
CA1148653A (en) 1983-06-21

Similar Documents

Publication Publication Date Title
SU1314967A3 (ru) Генератор с автоматической регулировкой фазы
US4613827A (en) Write clock pulse generator used for a time base corrector
US4092672A (en) Master oscillator synchronizing system
US5517159A (en) Frequency modulating system including feedback clamping circuit
US4127866A (en) Reference signal generator
JPS61191121A (ja) 発振装置
US4358740A (en) Voltage control oscillator having frequency control circuit with improved memory
US4112259A (en) Automatic phase controlled pilot signal generator
US4630000A (en) Apparatus for controlling the frequency of a voltage controlled oscillator
JPS5915235B2 (ja) 位相同期装置
JPS5936352B2 (ja) 可変遅延装置
SU698115A1 (ru) Устройство дл фазовой автоподстройки частоты
JPS56162580A (en) Pll circuit
JPS6117588Y2 (ru)
SU985945A1 (ru) Устройство фазовой автоподстройки частоты
JPS6244604Y2 (ru)
JPS6276385A (ja) Ａｆｃ検波回路
KR920005658B1 (ko) 영상신호의 수평동기신호를 이용한 기준신호의 주파수 안정화 회로
SU860319A1 (ru) Синтезатор частот
JPH0528829Y2 (ru)
JP3420618B2 (ja) ９０°移相手段を有した２逓倍回路及びｎｔｓｃ／ｐａｌ変換回路
JPH01149512A (ja) 自動周波数制御回路
JP2592675B2 (ja) フェーズロックループ回路調整方法
JPH0732464B2 (ja) Ｐｌｌ回路
JPS58148568A (ja) 同期信号ゲ−ト回路