JPH0772982B2 - 情報記録再生装置 - Google Patents
情報記録再生装置Info
- Publication number
- JPH0772982B2 JPH0772982B2 JP60206468A JP20646885A JPH0772982B2 JP H0772982 B2 JPH0772982 B2 JP H0772982B2 JP 60206468 A JP60206468 A JP 60206468A JP 20646885 A JP20646885 A JP 20646885A JP H0772982 B2 JPH0772982 B2 JP H0772982B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- reproduction
- pcm
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ヘリカルスキャン形のディジタル情報記録再
生装置に係り、特にテープ走行速度を通常速度と異なら
せて再生する可変速再生時におけるディジタル情報の検
出に好敵な情報記録再生装置に関する。
生装置に係り、特にテープ走行速度を通常速度と異なら
せて再生する可変速再生時におけるディジタル情報の検
出に好敵な情報記録再生装置に関する。
最近のヘリカルスキャン形VTRでは、再生音声の高品位
化をはかる傾向にある。その具体的手段の１つとして、
音声信号をディジタル信号に変換し、１フィールド期間
ごとに時間軸圧縮して、映像信号記録トラックの延長上
であり、少なくとも２つの回転ヘッドが同時にテープ上
を走査している期間（オーバーラップ期間）に形成され
るトラック区間にPCM記録する方法が知られている。
化をはかる傾向にある。その具体的手段の１つとして、
音声信号をディジタル信号に変換し、１フィールド期間
ごとに時間軸圧縮して、映像信号記録トラックの延長上
であり、少なくとも２つの回転ヘッドが同時にテープ上
を走査している期間（オーバーラップ期間）に形成され
るトラック区間にPCM記録する方法が知られている。
このような音声信号の時間軸圧縮PCM記録対応のVTRにお
いて、例えば特開昭58−222402号に記載されているよう
に、本来映像信号が記録されるトラックにも時間軸圧縮
PCM音声信号を記録する方式が提案されている。（以
下、この方式をPCMマルチトラック記録方式と記す。）
この提案は、映像信号記録トラックを例えば５等分し、
それぞれに時間軸圧縮PCM音声信号を記録することによ
り、オーバーラップ期間を含め、合計６つのPCM音声ト
ラックを形成するものである。従って、このVTRをオー
ディオ専用機として使用する場合は、通常のビデオ用と
して使用する場合の６倍の記録時間が可能となり高品位
なPCM音声の長時間記録再生が実現できる。
いて、例えば特開昭58−222402号に記載されているよう
に、本来映像信号が記録されるトラックにも時間軸圧縮
PCM音声信号を記録する方式が提案されている。（以
下、この方式をPCMマルチトラック記録方式と記す。）
この提案は、映像信号記録トラックを例えば５等分し、
それぞれに時間軸圧縮PCM音声信号を記録することによ
り、オーバーラップ期間を含め、合計６つのPCM音声ト
ラックを形成するものである。従って、このVTRをオー
ディオ専用機として使用する場合は、通常のビデオ用と
して使用する場合の６倍の記録時間が可能となり高品位
なPCM音声の長時間記録再生が実現できる。
しかしながら、例えばこのシステムで記録時間が２時間
のテープを用いる場合を考えると、その記録時間は６倍
の12時間となり普通の音楽であれば100曲以上の記録が
可能となる。そのため、再生時に従来のVTRと同じよう
に“再生”“巻きもどし",“速送り”の繰り返しによっ
て再生しようとする曲の検索、いわゆる頭出しを行なう
のでは非常に煩わしく時間のかかるものとなる。
のテープを用いる場合を考えると、その記録時間は６倍
の12時間となり普通の音楽であれば100曲以上の記録が
可能となる。そのため、再生時に従来のVTRと同じよう
に“再生”“巻きもどし",“速送り”の繰り返しによっ
て再生しようとする曲の検索、いわゆる頭出しを行なう
のでは非常に煩わしく時間のかかるものとなる。
本発明の目的は、上記の問題点に鑑み、テープ速度を通
常速度に比べて大幅に速くした高速サーチ再生において
もディジタル情報を高い確率で検出可能とし、多くの情
報が記録されているテープにおいて、再生時に必要とす
る任意の情報を高速且つ正確に検索することが可能な情
報記録再生装置を提供することである。
常速度に比べて大幅に速くした高速サーチ再生において
もディジタル情報を高い確率で検出可能とし、多くの情
報が記録されているテープにおいて、再生時に必要とす
る任意の情報を高速且つ正確に検索することが可能な情
報記録再生装置を提供することである。
上記目的を達成するために、本発明は、サーチ再生時に
はテープ速度が早くなることから、ヘッドとテープの相
対速度が変化し、再生されるパルス符号変調情報の周波
数が変化する。そこで本発明では、再生パルス符号変調
情報を検出するデータストローブ手段を、位相比較器お
よび周波数制御発振器等から成るフェーズロックループ
で構成し、サーチ再生時にヘッドとテープの相対速度に
応じて上記フェーズロックループの中心周波数及び引込
み周波数範囲を補正するようにしている。
はテープ速度が早くなることから、ヘッドとテープの相
対速度が変化し、再生されるパルス符号変調情報の周波
数が変化する。そこで本発明では、再生パルス符号変調
情報を検出するデータストローブ手段を、位相比較器お
よび周波数制御発振器等から成るフェーズロックループ
で構成し、サーチ再生時にヘッドとテープの相対速度に
応じて上記フェーズロックループの中心周波数及び引込
み周波数範囲を補正するようにしている。
以下、本発明の実施例を図面を用いて説明する。
本実施例では、記録情報としてディジタル信号に変換し
た音声信号を記録再生する場合を例にして説明する。
た音声信号を記録再生する場合を例にして説明する。
第１図は本発明を用い、再生時に任意の曲の自動的な頭
出しが可能な音声記録再生装置の全体ブロック図であ
る。第１図において、1,2は音声信号の入出力端子、３
は折り返し雑音防止用抵域通過波器（LPF）、４は入
力音声信号のダイナミックレンジ圧縮回路、５はアナロ
グ・ディジタル変換回路（A/Dコンバータ）、６は「記
録」「再生」「サーチ」「停止」等のモードを制御する
システムコントローラ、７は記録内容、プログラムナン
バ，テープカウント等の情報を有するID信号の発生回
路、８は上記ID信号のデコーダ、27はID情報表示回路、
９はPCMプロセッサに内蔵されたクロック切り換え用ス
イッチの制御回路、10は１フィールド期間のディジタル
音声用メモリ、11はディジタル音声信号の変復調や再生
時のエラー検出・訂正等を行なうPCMプロセサ、12は記
録アンプ、13はテープ26上の記録・再生トラックの選択
制御を行なうマルチコントローラ、14は記録時及び再生
時のシリンダ回転制御とテープ走行制御を行なうサーボ
回路、15はPCM信号処理の基準となるマスタークロックM
CKの発生回路、16はプリアンプ、17は再生PCM信号の等
化回路、18は等化された再生PCM信号よりクロックを再
生するとともに“1",“0"データ識別をしてPCMプロセサ
11へ識別データPBDと再生クロックPBCKを供給するデー
タ・ストローブ回路、20はディジタル・アナログ変換回
路（D/Aコンバータ）、21はサンプリングによって生じ
た不要高域成分を減衰するLPF、22は再生音声信号のダ
イナミックレンジ伸張回路、23は記録・再生切り換えス
イッチ、24はシリンダ、25は回転ヘッド、26は磁気テー
プである。なお上記のダイナミックレンジの圧縮回路４
とダイナミックレンジの伸張回路20は合わせてノイズリ
ダクションシステムを構成している。
出しが可能な音声記録再生装置の全体ブロック図であ
る。第１図において、1,2は音声信号の入出力端子、３
は折り返し雑音防止用抵域通過波器（LPF）、４は入
力音声信号のダイナミックレンジ圧縮回路、５はアナロ
グ・ディジタル変換回路（A/Dコンバータ）、６は「記
録」「再生」「サーチ」「停止」等のモードを制御する
システムコントローラ、７は記録内容、プログラムナン
バ，テープカウント等の情報を有するID信号の発生回
路、８は上記ID信号のデコーダ、27はID情報表示回路、
９はPCMプロセッサに内蔵されたクロック切り換え用ス
イッチの制御回路、10は１フィールド期間のディジタル
音声用メモリ、11はディジタル音声信号の変復調や再生
時のエラー検出・訂正等を行なうPCMプロセサ、12は記
録アンプ、13はテープ26上の記録・再生トラックの選択
制御を行なうマルチコントローラ、14は記録時及び再生
時のシリンダ回転制御とテープ走行制御を行なうサーボ
回路、15はPCM信号処理の基準となるマスタークロックM
CKの発生回路、16はプリアンプ、17は再生PCM信号の等
化回路、18は等化された再生PCM信号よりクロックを再
生するとともに“1",“0"データ識別をしてPCMプロセサ
11へ識別データPBDと再生クロックPBCKを供給するデー
タ・ストローブ回路、20はディジタル・アナログ変換回
路（D/Aコンバータ）、21はサンプリングによって生じ
た不要高域成分を減衰するLPF、22は再生音声信号のダ
イナミックレンジ伸張回路、23は記録・再生切り換えス
イッチ、24はシリンダ、25は回転ヘッド、26は磁気テー
プである。なお上記のダイナミックレンジの圧縮回路４
とダイナミックレンジの伸張回路20は合わせてノイズリ
ダクションシステムを構成している。
第１図において、入力端子１より入力された音声信号RA
はLPFにより折り返し雑音の原因となる高域成分を充分
に減衰された後、ダイナミックレンジの圧縮回路４に入
力され、ダイナミックレンジを1/2に対数圧縮される。
ダイナミックレンジを圧縮された音声信号はA/Dコンバ
ータ５により10ビットのディジタル信号に変換されてPC
Mプロセッサ11に供給される。PCMプロセッサ11では、ま
ず10ビットのディジタル音声信号を伝送ビット数である
８ビットに変換する。この10ビット・８ビット圧縮は、
小振幅信号に対しては上位２ビットを削除して10ビット
精度のまま８ビットで伝送し、振幅が大きくなるに従っ
て、９ビット精度,8ビット精度，そして最大振幅付近で
は７ビット精度の８ビットデータとして伝送するもので
ある。これは振幅が大きくなるほど量子化雑音が目だた
なくなるという特性を利用したものであり、従って、８
ビットの伝送ビット数で10ビットと同程度のダイナミッ
クレンジを確保するものである。ビット圧縮されたディ
ジタル音声データは、１フィールド期間毎にメモリ10に
記憶される。そして、インターリーブされた後、例えば
132のブロックに分割され、エラー検出・訂正符号及
び、ID信号発生回路７より供給されるIDビットが付加さ
れ、約1/6に時間軸圧縮される。この時間軸圧縮された
ディジタル音声信号は磁気記録に適した例えばバイ−フ
ェーズマーク信号に変調された後、マルチコントローラ
13より供給されるシリンダ24の回転位相に同期したPCM
タイミング信号PCM30に従って、5.79Mbpsの伝送レート
で時間間欠的に記録アンプ12へ供給され、記録時にはRE
C端子側に閉じているスイッチ23を介して磁気テープ26
上に記録される。
はLPFにより折り返し雑音の原因となる高域成分を充分
に減衰された後、ダイナミックレンジの圧縮回路４に入
力され、ダイナミックレンジを1/2に対数圧縮される。
ダイナミックレンジを圧縮された音声信号はA/Dコンバ
ータ５により10ビットのディジタル信号に変換されてPC
Mプロセッサ11に供給される。PCMプロセッサ11では、ま
ず10ビットのディジタル音声信号を伝送ビット数である
８ビットに変換する。この10ビット・８ビット圧縮は、
小振幅信号に対しては上位２ビットを削除して10ビット
精度のまま８ビットで伝送し、振幅が大きくなるに従っ
て、９ビット精度,8ビット精度，そして最大振幅付近で
は７ビット精度の８ビットデータとして伝送するもので
ある。これは振幅が大きくなるほど量子化雑音が目だた
なくなるという特性を利用したものであり、従って、８
ビットの伝送ビット数で10ビットと同程度のダイナミッ
クレンジを確保するものである。ビット圧縮されたディ
ジタル音声データは、１フィールド期間毎にメモリ10に
記憶される。そして、インターリーブされた後、例えば
132のブロックに分割され、エラー検出・訂正符号及
び、ID信号発生回路７より供給されるIDビットが付加さ
れ、約1/6に時間軸圧縮される。この時間軸圧縮された
ディジタル音声信号は磁気記録に適した例えばバイ−フ
ェーズマーク信号に変調された後、マルチコントローラ
13より供給されるシリンダ24の回転位相に同期したPCM
タイミング信号PCM30に従って、5.79Mbpsの伝送レート
で時間間欠的に記録アンプ12へ供給され、記録時にはRE
C端子側に閉じているスイッチ23を介して磁気テープ26
上に記録される。
それではここで上記のPCMタイミング信号PCM30と時間軸
圧縮PCM音声信号について、第２図，第３図，及び第４
図を用いて説明する。
圧縮PCM音声信号について、第２図，第３図，及び第４
図を用いて説明する。
第２図（Ａ）は磁気テープのシリンダへのローディング
状態を、（Ｂ）はPCMマルチトラックの記録方式で記録
されるテープパターンを示している。この図からわかる
ようにPCMマルチトラック記録方式では記録又は再生し
ようとするトラック（第２図のTr1,Tr2……Tr6）に対応
してヘッド25a及び25bの回転位相に同期したタイミング
信号PCM30が必要である。このタイミング信号PCM30は第
３図（Ａ）に示すマルチコントローラ13により発生され
る。マルチコントローラ13はサーボ回路14より入力端子
40を介して供給されるヘッド回転位相検出信号SW30を基
準にし、この信号SW30の位相を36゜×（Ｎ−１）〔Ｎは
1,2,…６〕ずつ遅らせた６種類の信号を発生する６相SW
30発生回路44と、この６相のタイミング信号の中から記
録又は再生しようとするトラックに応じて１つの信号PC
M30を選択すると共にその時の時間軸圧縮PCM信号期間を
表わすゲート信号SGTを発生するトラックセレクト回路4
5により構成されている。第３図（Ｂ）のタイミングチ
ャートにおいて、（１）はヘッド位相検出信号SW30、
（２）はPCMタイミング信号PCM30、そして、（３）は時
間軸圧縮PCM信号期間を表わすゲート信号SGTである。上
記（２）のPCMタイミング信号PCM30と（３）のゲート信
号SGTで添字の1,2,…６は記録・再生時に選択されたト
ラックのナンバーに対応している。
状態を、（Ｂ）はPCMマルチトラックの記録方式で記録
されるテープパターンを示している。この図からわかる
ようにPCMマルチトラック記録方式では記録又は再生し
ようとするトラック（第２図のTr1,Tr2……Tr6）に対応
してヘッド25a及び25bの回転位相に同期したタイミング
信号PCM30が必要である。このタイミング信号PCM30は第
３図（Ａ）に示すマルチコントローラ13により発生され
る。マルチコントローラ13はサーボ回路14より入力端子
40を介して供給されるヘッド回転位相検出信号SW30を基
準にし、この信号SW30の位相を36゜×（Ｎ−１）〔Ｎは
1,2,…６〕ずつ遅らせた６種類の信号を発生する６相SW
30発生回路44と、この６相のタイミング信号の中から記
録又は再生しようとするトラックに応じて１つの信号PC
M30を選択すると共にその時の時間軸圧縮PCM信号期間を
表わすゲート信号SGTを発生するトラックセレクト回路4
5により構成されている。第３図（Ｂ）のタイミングチ
ャートにおいて、（１）はヘッド位相検出信号SW30、
（２）はPCMタイミング信号PCM30、そして、（３）は時
間軸圧縮PCM信号期間を表わすゲート信号SGTである。上
記（２）のPCMタイミング信号PCM30と（３）のゲート信
号SGTで添字の1,2,…６は記録・再生時に選択されたト
ラックのナンバーに対応している。
なお、上記のヘッド位相検出信号SW30は、シリンダ24の
回転により発生するタックパルスTPを基準にしてサーボ
回路14で作られる信号であり、第２図（Ａ）のヘッド25
aがテープ26の180゜領域を走査している期間がロウレベ
ル・ヘッド・25bがテープ26の180゜領域を走査している
期間がハイレベルとなる信号である。
回転により発生するタックパルスTPを基準にしてサーボ
回路14で作られる信号であり、第２図（Ａ）のヘッド25
aがテープ26の180゜領域を走査している期間がロウレベ
ル・ヘッド・25bがテープ26の180゜領域を走査している
期間がハイレベルとなる信号である。
第４図に選択したトラックナンバーに対する時間軸圧縮
PCM信号RDの発生タイミング及び１つのトラックのデー
タ構成を示す。第４図において（１）はヘッド位相検出
信号SW30、（２）は入力音声信号RA、（３）は各選択ト
ラック（Tr1,Tr2…Tr6）に対応して発生される時間軸圧
縮PCM信号RD（４）は１トラックを構成する132ブロック
のデータ、そして（５）は132ブロック中の１ブロック
を構成している音声データ及びその他の付加データのフ
ォーマットである。上記（５）のデータフォーマットで
Ｓはブロック同期信号（３ビット相当）、Adはアドレス
（８ビット）、Ｑ及びＰはエラー訂正用のパリティワー
ド（16ビット）、IDはID信号ビット（８ビット）、D1,D
2……D7は音声データ（56ビット）、そしてCRCCはエラ
ー検出ビット（16ビット）である。なお、ID信号ビット
はすべてのブロックに含まれるのではなく、本実施例で
は132ブロック中第1,第２ブロックのB0,B1,第45,第46ブ
ロックのB44,B45,そして第89,第90ブロックB88,B89の合
計６ブロックに含まれ、１つのトラック当り６ワードの
ID信号が付加されている。
PCM信号RDの発生タイミング及び１つのトラックのデー
タ構成を示す。第４図において（１）はヘッド位相検出
信号SW30、（２）は入力音声信号RA、（３）は各選択ト
ラック（Tr1,Tr2…Tr6）に対応して発生される時間軸圧
縮PCM信号RD（４）は１トラックを構成する132ブロック
のデータ、そして（５）は132ブロック中の１ブロック
を構成している音声データ及びその他の付加データのフ
ォーマットである。上記（５）のデータフォーマットで
Ｓはブロック同期信号（３ビット相当）、Adはアドレス
（８ビット）、Ｑ及びＰはエラー訂正用のパリティワー
ド（16ビット）、IDはID信号ビット（８ビット）、D1,D
2……D7は音声データ（56ビット）、そしてCRCCはエラ
ー検出ビット（16ビット）である。なお、ID信号ビット
はすべてのブロックに含まれるのではなく、本実施例で
は132ブロック中第1,第２ブロックのB0,B1,第45,第46ブ
ロックのB44,B45,そして第89,第90ブロックB88,B89の合
計６ブロックに含まれ、１つのトラック当り６ワードの
ID信号が付加されている。
ではここで再生時の頭出しに重要な働きをするID信号に
ついて説明する。ID信号には上記したように１トラック
当り６ワード（48ビット）が与えられており、（以下こ
の６ワードのID信号を区別するためにID0,ID1,……ID5
と記す。）再生時の頭出しに必要な情報として、例え
ば、プログラムナンバー（曲のナンバー）をID1にそし
て、各プログラム（曲）の頭からの経過時間をID2
（分）,ID3（秒）に記録する。このID信号の情報は第１
図に示したID発生回路７により発生される。そして再生
時は上記ID信号ID1,ID2,ID3を検出し、再生したいプロ
グラムナンバの経過時間が０分０秒になるところまでテ
ープを高速サーチによって送り、そこから再生するわけ
である。尚再生時の頭出しにおいて最も重要な点である
高速サーチ時における上記ID信号の検出方法については
第１図を用いた通常再生の説明をした上で詳細に後述す
る。
ついて説明する。ID信号には上記したように１トラック
当り６ワード（48ビット）が与えられており、（以下こ
の６ワードのID信号を区別するためにID0,ID1,……ID5
と記す。）再生時の頭出しに必要な情報として、例え
ば、プログラムナンバー（曲のナンバー）をID1にそし
て、各プログラム（曲）の頭からの経過時間をID2
（分）,ID3（秒）に記録する。このID信号の情報は第１
図に示したID発生回路７により発生される。そして再生
時は上記ID信号ID1,ID2,ID3を検出し、再生したいプロ
グラムナンバの経過時間が０分０秒になるところまでテ
ープを高速サーチによって送り、そこから再生するわけ
である。尚再生時の頭出しにおいて最も重要な点である
高速サーチ時における上記ID信号の検出方法については
第１図を用いた通常再生の説明をした上で詳細に後述す
る。
それでは再生系について説明する。第１図において、ヘ
ッド25によりテープ26から再生された時間軸圧縮PCM音
声信号はプリアンプ16により充分増幅された後、等化回
路17へ供給される。等化回路17はヘッド・テープ系の微
分特性と帯域制限特性による再生PCM信号の符号間干渉
を補償した後、再生PCM信号PBSをデータ・ストロープ回
路へ供給する。データ・ストローブ回路18は再生PCM信
号PBSからフェーズ・ロックド・ループ（PLL）を用いて
再生クロックPBCKを発生し、この再生クロックPBCKによ
り再生PCM信号をラッチ（再生PCM信号の“1",“0"デー
タ識別）し、PCMデータPBDと再生クロックPBCKをPCMプ
ロセッサ11へ供給する。なお、この通常再生の場合、再
生PCM信号PBSの伝送レートは記録時と等しい5.79Mbpsで
あるため、上記クロック再生用PLLの電圧制御形発振器
（VCO）の中心周波数０は伝送レートの２倍である11.
58MHzになる様に０制御回路19により制御されてい
る。データ・ストローブ回路18より供給されるPCMデー
タPBDはPCMプロセッサ11にて、復調，エラー検出・訂
正，時間軸伸張，デインターリーブされた後、音声デー
タは10ビットデータにビット伸張されてD/Aコンバータ2
0へ供給される。またID信号はPCMプロセサ11にて分離さ
れID信号デコード回路８へ供給される。ID信号デコード
回路８はID情報を表示回路27及びシステムコントローラ
６へ供給する。10ビットの再生ディジタル音声信号はD/
Aコンバータ20でアナログ信号に変換された後LPFでサン
プリングにより生じた不要高域成分を充分に減衰され
て、ダイナミックレンジ伸張回路22へ供給される。ダイ
ナミックレンジ伸張回路22で元のダイナミックレンジに
伸張された再生音声信号PAは出力端子２より出力され
る。
ッド25によりテープ26から再生された時間軸圧縮PCM音
声信号はプリアンプ16により充分増幅された後、等化回
路17へ供給される。等化回路17はヘッド・テープ系の微
分特性と帯域制限特性による再生PCM信号の符号間干渉
を補償した後、再生PCM信号PBSをデータ・ストロープ回
路へ供給する。データ・ストローブ回路18は再生PCM信
号PBSからフェーズ・ロックド・ループ（PLL）を用いて
再生クロックPBCKを発生し、この再生クロックPBCKによ
り再生PCM信号をラッチ（再生PCM信号の“1",“0"デー
タ識別）し、PCMデータPBDと再生クロックPBCKをPCMプ
ロセッサ11へ供給する。なお、この通常再生の場合、再
生PCM信号PBSの伝送レートは記録時と等しい5.79Mbpsで
あるため、上記クロック再生用PLLの電圧制御形発振器
（VCO）の中心周波数０は伝送レートの２倍である11.
58MHzになる様に０制御回路19により制御されてい
る。データ・ストローブ回路18より供給されるPCMデー
タPBDはPCMプロセッサ11にて、復調，エラー検出・訂
正，時間軸伸張，デインターリーブされた後、音声デー
タは10ビットデータにビット伸張されてD/Aコンバータ2
0へ供給される。またID信号はPCMプロセサ11にて分離さ
れID信号デコード回路８へ供給される。ID信号デコード
回路８はID情報を表示回路27及びシステムコントローラ
６へ供給する。10ビットの再生ディジタル音声信号はD/
Aコンバータ20でアナログ信号に変換された後LPFでサン
プリングにより生じた不要高域成分を充分に減衰され
て、ダイナミックレンジ伸張回路22へ供給される。ダイ
ナミックレンジ伸張回路22で元のダイナミックレンジに
伸張された再生音声信号PAは出力端子２より出力され
る。
それでは次に本特許で最も重要である高速サーチ時にお
けるID信号の検出方式について説明する。
けるID信号の検出方式について説明する。
高速サーチ時において、最大の問題点は再生PCM信号PBS
の周波数が、通常再生時の周波数に対して変動してしま
うことである。これは、テープ走行が高速になるため、
テープ，ヘッドの相対速度が変化し、そのため、順方向
サーチでは再生PCM信号の周波数が低くなり、逆方向サ
ーチでは周波数が高くなってしまう。例えば８ミリビデ
オ規格のVTRについて言えばこの周波数変動量は順方向
の30倍速サーチで約−11.0％、逆方向の30倍速サーチで
約11.8％となってしまう。サーチスピードを速くすると
この周波数変動量は増々大きくなる。従って、これらの
状態ではデータ・ストローブ回路18における再生クロッ
クPBCKの周波数はヘッド位相検出信号SW30を基準として
作られるマスタークロックMCKの周波数に比べ11％程変
動してしまい、PCMデータの正確な処理が行なえなくな
る。そこで本発明では再生データの処理系にクロックの
切り換えスイッチ59を設け、第５図に示す構成としてい
る。なお、第５図における破線11で囲まれた部分は第１
図に示したPCMプロセサ11である。
の周波数が、通常再生時の周波数に対して変動してしま
うことである。これは、テープ走行が高速になるため、
テープ，ヘッドの相対速度が変化し、そのため、順方向
サーチでは再生PCM信号の周波数が低くなり、逆方向サ
ーチでは周波数が高くなってしまう。例えば８ミリビデ
オ規格のVTRについて言えばこの周波数変動量は順方向
の30倍速サーチで約−11.0％、逆方向の30倍速サーチで
約11.8％となってしまう。サーチスピードを速くすると
この周波数変動量は増々大きくなる。従って、これらの
状態ではデータ・ストローブ回路18における再生クロッ
クPBCKの周波数はヘッド位相検出信号SW30を基準として
作られるマスタークロックMCKの周波数に比べ11％程変
動してしまい、PCMデータの正確な処理が行なえなくな
る。そこで本発明では再生データの処理系にクロックの
切り換えスイッチ59を設け、第５図に示す構成としてい
る。なお、第５図における破線11で囲まれた部分は第１
図に示したPCMプロセサ11である。
第５図において、テープ・ヘッド系より再生されたPCM
信号は増幅，等換された後、データストローブ回路18へ
供給される。データ・ストローブ回路18では再生PCM信
号に同期したクロックPBCKを発生し、このクロックPBCK
により再生PCM信号をストローブする。そして、再生ク
ロックPBCKとストローブデータをPCMプロセサ11へ供給
している。PCMプセッサ11では、まずスイッチ53によ
り、選択したトラック区間だけのストローブデータを得
調回路54へ供給する。これは選択したトラック以外のト
ラックにもPCM信号が記録されている場合、例えば、第
６図に示す様に、第１トラックTr1を選択し、再生する
場合は、他の第２トラックTr2及び第３トラックTr3等に
記録されている場合にでも、第１トラックTr1だけを復
調するようにするためである。このスイッチ53を制御す
るウインドパルスWiはウインドパルス発生回路60にて、
PCMタイミング信号PCM30のエッジ部より内部クロックCK
をカウントすることにより発生している。第６図におけ
る（３）のＷ−Ａがウインドパルスである。スイッチ53
より出力されたストローブデータ同期検出回路54と復調
回路55に供給される。同期検出回路54は例えば前記した
132のブロックにおいて、同期信号Ｓを検出して各ブロ
ックの境界を判別するものである。この同期信号Ｓの検
出、言い換えればブロック境界の判別性能は、データ復
調，エラー検出・訂正に極めて重要であるため、同期検
出回路54は同期信号保護機能を有する。第７図に同期検
出回路の具体的一構成例を示す。第７図（Ａ）におい
て、71はストローブデータPBDの入力端子、72は内部ク
ロックCKの入力端子、73はパターン比較回路74は同期信
号パターン発生回路、75はカウンタ、76はデコーダ、77
はゲート回路、78は擬似同期検出信号の発生回路、79は
セレクト回路、80は同期検出信号の出力端子である。第
７図（Ａ）において、入力端子71より入力されたストロ
ーブデータPBDはパターン比較回路73に供給され、同期
信号パターン発生回路74から送られてくる同期信号パタ
ーンと比較される。そして、パターン比較回路73では信
号パターンが一致すると同期信号と判別し、第７図
（Ｂ）の（１）に示すような同期検出信号Ｓφをセレク
ト回路79及びゲート回路77へ供給する。ゲート回路77は
デコーダ76より送られる第７図（Ｂ）の（２）に示す様
な同期ゲートパルスGATのゲート期間（ハイの期間）の
みの同様検出信号S1（第７図（Ｂ）の（３））をセレク
ト回路79へ供給する。
信号は増幅，等換された後、データストローブ回路18へ
供給される。データ・ストローブ回路18では再生PCM信
号に同期したクロックPBCKを発生し、このクロックPBCK
により再生PCM信号をストローブする。そして、再生ク
ロックPBCKとストローブデータをPCMプロセサ11へ供給
している。PCMプセッサ11では、まずスイッチ53によ
り、選択したトラック区間だけのストローブデータを得
調回路54へ供給する。これは選択したトラック以外のト
ラックにもPCM信号が記録されている場合、例えば、第
６図に示す様に、第１トラックTr1を選択し、再生する
場合は、他の第２トラックTr2及び第３トラックTr3等に
記録されている場合にでも、第１トラックTr1だけを復
調するようにするためである。このスイッチ53を制御す
るウインドパルスWiはウインドパルス発生回路60にて、
PCMタイミング信号PCM30のエッジ部より内部クロックCK
をカウントすることにより発生している。第６図におけ
る（３）のＷ−Ａがウインドパルスである。スイッチ53
より出力されたストローブデータ同期検出回路54と復調
回路55に供給される。同期検出回路54は例えば前記した
132のブロックにおいて、同期信号Ｓを検出して各ブロ
ックの境界を判別するものである。この同期信号Ｓの検
出、言い換えればブロック境界の判別性能は、データ復
調，エラー検出・訂正に極めて重要であるため、同期検
出回路54は同期信号保護機能を有する。第７図に同期検
出回路の具体的一構成例を示す。第７図（Ａ）におい
て、71はストローブデータPBDの入力端子、72は内部ク
ロックCKの入力端子、73はパターン比較回路74は同期信
号パターン発生回路、75はカウンタ、76はデコーダ、77
はゲート回路、78は擬似同期検出信号の発生回路、79は
セレクト回路、80は同期検出信号の出力端子である。第
７図（Ａ）において、入力端子71より入力されたストロ
ーブデータPBDはパターン比較回路73に供給され、同期
信号パターン発生回路74から送られてくる同期信号パタ
ーンと比較される。そして、パターン比較回路73では信
号パターンが一致すると同期信号と判別し、第７図
（Ｂ）の（１）に示すような同期検出信号Ｓφをセレク
ト回路79及びゲート回路77へ供給する。ゲート回路77は
デコーダ76より送られる第７図（Ｂ）の（２）に示す様
な同期ゲートパルスGATのゲート期間（ハイの期間）の
みの同様検出信号S1（第７図（Ｂ）の（３））をセレク
ト回路79へ供給する。
一方カウンタ75は、セレクト回路79より供給される同期
検出信号BSをリセット信号として、入力端子72より入力
される内部クロックCKをカウントする。このカウント出
力はデコーダへ供給され、１ブロック期間のカウント値
を検出し、次の同期信号の検出タイミング付近で同期ゲ
ートパルスGATをゲート回路77へ供給する。
検出信号BSをリセット信号として、入力端子72より入力
される内部クロックCKをカウントする。このカウント出
力はデコーダへ供給され、１ブロック期間のカウント値
を検出し、次の同期信号の検出タイミング付近で同期ゲ
ートパルスGATをゲート回路77へ供給する。
これは、例えばパターン比較回路で誤検出し、第７図
（Ｂ）の（１）に示すように誤検出の信号を発生した
場合に、この信号を同期検出信号として扱うとストロー
ブデータを正しく復調できなくなるためである。擬似同
期検出信号発生回路78はデコーダ76より供給されるタイ
ミング信号ST1により第７図（Ｂ）の（４）に示すよう
な擬似同期検出信号S2をセレクト回路79へ供給する。こ
の擬似同期検出信号S2は、例えば第７図（Ｂ）の（１）
の誤検出に示すように本来、同期信号が検出されるべ
き所でストローブ誤り等により同期検出信号Ｓφ又はS1
が欠落した場合にでもそれ以降の同期検出タイミングを
確保するためのものである。セレクト回路79は上記した
同期検出信号Ｓφと、ゲート回路77を介した同期検出信
号S1及び擬似同期検出信号S2を選択して出力する。この
選択では、ストローブデータPBDが時間軸圧縮された信
号であり、第４図の（３）に示す様に時間間欠的に供給
されるため、フィールド期間ごとにまず最初は同期検出
信号Ｓφを選択し、それ以降はゲート回路77を介した同
期検出信号S1を選択する。そして、上記のゲート回路77
を介した同期検出信号S1が欠落した場合には擬似同期検
出信号S2を選択する。ただし複数回連続してゲート回路
77を介した同期検出信号S1が欠落した場合にはゲートの
タイミングがずれていることが予想されるため、最初の
状態にもどすため、同期検出信号Ｓφを選択する。
（Ｂ）の（１）に示すように誤検出の信号を発生した
場合に、この信号を同期検出信号として扱うとストロー
ブデータを正しく復調できなくなるためである。擬似同
期検出信号発生回路78はデコーダ76より供給されるタイ
ミング信号ST1により第７図（Ｂ）の（４）に示すよう
な擬似同期検出信号S2をセレクト回路79へ供給する。こ
の擬似同期検出信号S2は、例えば第７図（Ｂ）の（１）
の誤検出に示すように本来、同期信号が検出されるべ
き所でストローブ誤り等により同期検出信号Ｓφ又はS1
が欠落した場合にでもそれ以降の同期検出タイミングを
確保するためのものである。セレクト回路79は上記した
同期検出信号Ｓφと、ゲート回路77を介した同期検出信
号S1及び擬似同期検出信号S2を選択して出力する。この
選択では、ストローブデータPBDが時間軸圧縮された信
号であり、第４図の（３）に示す様に時間間欠的に供給
されるため、フィールド期間ごとにまず最初は同期検出
信号Ｓφを選択し、それ以降はゲート回路77を介した同
期検出信号S1を選択する。そして、上記のゲート回路77
を介した同期検出信号S1が欠落した場合には擬似同期検
出信号S2を選択する。ただし複数回連続してゲート回路
77を介した同期検出信号S1が欠落した場合にはゲートの
タイミングがずれていることが予想されるため、最初の
状態にもどすため、同期検出信号Ｓφを選択する。
以上の第７図に示した同期検出回路54における内部クロ
ックCKは、同期検出のタイミングを決定する上で重要で
あり、通常再生の場合は、前記のヘッド位相検出信号SW
30より形成したPCMタイミング信号PCM30を基準にしてマ
スタークロック発生回路15にて発生したマスタークロッ
クMCKを用い、そして高速頭出しサーチ時はスイッチ59
により切り換えてデータストローブ回路18にて発生した
再生クロックPBCKを用いている。これは通常再生時は、
ストローブデータPBDの周波数は記録時と等しく一定で
あるため、再生データの乱れに影響されないマスターク
ロックMCKを利用し、高速サーチ時は前記したようにテ
ープ走行方向とテープスピードに依りストローブデータ
PBDの周波数が変動するため、ストローブデータの周波
数変動に一致して周波数の変化する再生クロックPBCKを
利用する。このマスタークロックMCKと再生クロックPBC
Kの切り換えは第５図に示したスイッチ59を用いて行な
うものである。上記のクロック切り換えスイッチ59はス
イッチ制御回路９より供給される制御信号SCにより制御
される。制御信号SCのタイムチャートを第８図に示す。
第８図において、（１）は選択したトラックのストロー
ブデータPBD、（２）は時間軸圧縮されたPCM信号の発生
及び再生タイミングを示すゲート信号SGT、（３）及び
（４）はシステムコントローラより供給される逆方向高
速サーチ時にハイになる制御信号Sr及び順方向高速サー
チ時にハイになる制御信号Sfである。（５）はスイッチ
59の切り換え制御信号SC、（６）はデータストローブ回
路のクロック再生PLLにおけるVCOの０制御信号ｃ、
そして（７）は上記VCOの発振中心周波数VCO０であ
る。上記クロック切り換えスイッチ59は、上記切り換え
制御信号SCがハイの期間（高速サーチ時であり、時間軸
圧縮PCM信号が再生されている期間）はＡ側に閉じら
れ、再生クロックPBCKを出力し、制御信号SCがロウの期
間はＢ側に閉じられ、マスタークロックMCKを出力す
る。ここで高速サーチ時に時間軸圧縮PCM信号の再生期
間だけに内部クロックCKを再生クロックPBCKにしている
のは、例えば、高速サーチ時に常に内部クロックCKを再
生クロックPBCKにしてしまうと第５図に示したウィンド
パルス発生回路60で発生されるウィンドパルスWiが第６
図に示す様に逆方向高速サーチの場合はパルス幅が広く
なり（第６図（３）のWi−Ｂ）選択したトラック以外の
トラックの信号まで通過させてしまい、逆に順方向高速
サーチの場合はパルス幅が狭くなり（第６図（３）のWi
−Ｃ）選択したトラックの信号を充分に通過させること
ができなくなるためである。しかも、再生クロックPBCK
はデータストローブ回路18のPLLにより発生しているの
で、時間軸圧縮PCM信号の再生期間以外ではPLLのVCOが
フリー発振し周波数が足らなくなるためなおさらであ
る。
ックCKは、同期検出のタイミングを決定する上で重要で
あり、通常再生の場合は、前記のヘッド位相検出信号SW
30より形成したPCMタイミング信号PCM30を基準にしてマ
スタークロック発生回路15にて発生したマスタークロッ
クMCKを用い、そして高速頭出しサーチ時はスイッチ59
により切り換えてデータストローブ回路18にて発生した
再生クロックPBCKを用いている。これは通常再生時は、
ストローブデータPBDの周波数は記録時と等しく一定で
あるため、再生データの乱れに影響されないマスターク
ロックMCKを利用し、高速サーチ時は前記したようにテ
ープ走行方向とテープスピードに依りストローブデータ
PBDの周波数が変動するため、ストローブデータの周波
数変動に一致して周波数の変化する再生クロックPBCKを
利用する。このマスタークロックMCKと再生クロックPBC
Kの切り換えは第５図に示したスイッチ59を用いて行な
うものである。上記のクロック切り換えスイッチ59はス
イッチ制御回路９より供給される制御信号SCにより制御
される。制御信号SCのタイムチャートを第８図に示す。
第８図において、（１）は選択したトラックのストロー
ブデータPBD、（２）は時間軸圧縮されたPCM信号の発生
及び再生タイミングを示すゲート信号SGT、（３）及び
（４）はシステムコントローラより供給される逆方向高
速サーチ時にハイになる制御信号Sr及び順方向高速サー
チ時にハイになる制御信号Sfである。（５）はスイッチ
59の切り換え制御信号SC、（６）はデータストローブ回
路のクロック再生PLLにおけるVCOの０制御信号ｃ、
そして（７）は上記VCOの発振中心周波数VCO０であ
る。上記クロック切り換えスイッチ59は、上記切り換え
制御信号SCがハイの期間（高速サーチ時であり、時間軸
圧縮PCM信号が再生されている期間）はＡ側に閉じら
れ、再生クロックPBCKを出力し、制御信号SCがロウの期
間はＢ側に閉じられ、マスタークロックMCKを出力す
る。ここで高速サーチ時に時間軸圧縮PCM信号の再生期
間だけに内部クロックCKを再生クロックPBCKにしている
のは、例えば、高速サーチ時に常に内部クロックCKを再
生クロックPBCKにしてしまうと第５図に示したウィンド
パルス発生回路60で発生されるウィンドパルスWiが第６
図に示す様に逆方向高速サーチの場合はパルス幅が広く
なり（第６図（３）のWi−Ｂ）選択したトラック以外の
トラックの信号まで通過させてしまい、逆に順方向高速
サーチの場合はパルス幅が狭くなり（第６図（３）のWi
−Ｃ）選択したトラックの信号を充分に通過させること
ができなくなるためである。しかも、再生クロックPBCK
はデータストローブ回路18のPLLにより発生しているの
で、時間軸圧縮PCM信号の再生期間以外ではPLLのVCOが
フリー発振し周波数が足らなくなるためなおさらであ
る。
ではここでデータストローブ回路18について説明する。
第９図にデータストローブ回路18の一構成例を示す。点
線18で囲まれた部分がデータストローブ回路である。第
９図において、81は等化された再生PCM信号の入力端
子、82はリミッタ、83はデータストローブ用Ｄ型フリッ
プフロップ、84は位相検波回路、85は低域通過波器
（LPF）、86は電圧制御圧発振器（VCO）、87はリミッ
タ、88はストローブデータの出力端子、89は再生クロッ
クの出力端子である。そして、90,91はそれぞれ順方
向，逆方向における高速サーチを表わす制御信号Sf,Sr
の入力端子である。なお、上記位相検波回路84,LPF85そ
して、VCO86はクロック再生用PLLを構成している。この
データストローブ回路におけるクロック再生用PLLで
は、通常再生時と順方向及び逆方向での高速サーチ時と
でVCO86の発振中心周波数０を変化させている。これ
は先ほど来、説明してきたように、再生PCM信号の周波
数が通常再生時と、高速サーチ時とで大幅に変化するた
めである。この再生PCM信号の周波数変動をPLL回路の保
持・引込範囲を広げることで対応しようとした場合、本
来の発振周波数とは異なった周波数で引き込む、いわゆ
る擬似ロック現象が生じたり、ストローブ時のデータ識
別誤りを増加させる定常位誤差を増大することになる。
そこで第９図に示したデータストローブ回路18のクロッ
ク再生PLLではシステムコントローラより入力端子90,91
を介して供給される制御信号Sf,Srにより０制御回路1
9にて発生される０制御信号ｃに従って再生のモー
ドによりVCOの中心周波数を変化させている。制御信号S
r及びSfと０制御信号ｃの再生モード別の波形を第
８図に示す。第８図における（19）の制御信号Srは逆方
向高速サーチ時のみにハイレベルとなり、（20）の制御
信号Ｓは順方向高速サーチ時のみにハイレベルとな
る。そして（22）の０制御信号は上記制御信号Sr,Sf
に従って逆方向高速サーチ時は通常再生時の電位Enに比
べ高電位Erになり、順方向高速サーチ時は通常再生時の
電位Enに比べ低電位Efとなる。上記０制御信号ｃに
よりクロック再生PLLの中心周波数及び引込範囲は第10
図に示すものとなる。第10図で０は通常再生時の中心
周波数、ｒは逆方向高速サーチ時の中心周波数、そし
て、ｆは順方向高速サーチ時の中心周波数である。
（８ミリビデオ規格のVTRで30倍速サーチの場合は０
＝11.58MHz,ｒ＝12.94MHz,ｆ＝10.31MHzである。）
上記０制御信号ｃに従って発振中心周波数を変化さ
せるVCOの具体的な一構成例を第11図に示す。第11図
（Ａ）はLCタンク回路を用いたVCOであり、100は０制
御信号ｃの入力端子、101は第９図のLPF85を介した位
相検波出力の入力端子、102はVCO出力信号の出力端子で
あり、103はタンク回路、104はループ利得を得るための
増幅器、105はバッファ、そして106は位相シフト回路で
ある。なお第11図（Ｂ）は上記タンク回路103の振幅と
位相の周波数特性を表わしている。それでは第11図
（Ａ）に示したVCOの周波数制御原理を説明する。このV
COは位相シフト回路106の位相量が零の場合は発振中心
周波数０はタンク回路103の共振周波数である。
第９図にデータストローブ回路18の一構成例を示す。点
線18で囲まれた部分がデータストローブ回路である。第
９図において、81は等化された再生PCM信号の入力端
子、82はリミッタ、83はデータストローブ用Ｄ型フリッ
プフロップ、84は位相検波回路、85は低域通過波器
（LPF）、86は電圧制御圧発振器（VCO）、87はリミッ
タ、88はストローブデータの出力端子、89は再生クロッ
クの出力端子である。そして、90,91はそれぞれ順方
向，逆方向における高速サーチを表わす制御信号Sf,Sr
の入力端子である。なお、上記位相検波回路84,LPF85そ
して、VCO86はクロック再生用PLLを構成している。この
データストローブ回路におけるクロック再生用PLLで
は、通常再生時と順方向及び逆方向での高速サーチ時と
でVCO86の発振中心周波数０を変化させている。これ
は先ほど来、説明してきたように、再生PCM信号の周波
数が通常再生時と、高速サーチ時とで大幅に変化するた
めである。この再生PCM信号の周波数変動をPLL回路の保
持・引込範囲を広げることで対応しようとした場合、本
来の発振周波数とは異なった周波数で引き込む、いわゆ
る擬似ロック現象が生じたり、ストローブ時のデータ識
別誤りを増加させる定常位誤差を増大することになる。
そこで第９図に示したデータストローブ回路18のクロッ
ク再生PLLではシステムコントローラより入力端子90,91
を介して供給される制御信号Sf,Srにより０制御回路1
9にて発生される０制御信号ｃに従って再生のモー
ドによりVCOの中心周波数を変化させている。制御信号S
r及びSfと０制御信号ｃの再生モード別の波形を第
８図に示す。第８図における（19）の制御信号Srは逆方
向高速サーチ時のみにハイレベルとなり、（20）の制御
信号Ｓは順方向高速サーチ時のみにハイレベルとな
る。そして（22）の０制御信号は上記制御信号Sr,Sf
に従って逆方向高速サーチ時は通常再生時の電位Enに比
べ高電位Erになり、順方向高速サーチ時は通常再生時の
電位Enに比べ低電位Efとなる。上記０制御信号ｃに
よりクロック再生PLLの中心周波数及び引込範囲は第10
図に示すものとなる。第10図で０は通常再生時の中心
周波数、ｒは逆方向高速サーチ時の中心周波数、そし
て、ｆは順方向高速サーチ時の中心周波数である。
（８ミリビデオ規格のVTRで30倍速サーチの場合は０
＝11.58MHz,ｒ＝12.94MHz,ｆ＝10.31MHzである。）
上記０制御信号ｃに従って発振中心周波数を変化さ
せるVCOの具体的な一構成例を第11図に示す。第11図
（Ａ）はLCタンク回路を用いたVCOであり、100は０制
御信号ｃの入力端子、101は第９図のLPF85を介した位
相検波出力の入力端子、102はVCO出力信号の出力端子で
あり、103はタンク回路、104はループ利得を得るための
増幅器、105はバッファ、そして106は位相シフト回路で
ある。なお第11図（Ｂ）は上記タンク回路103の振幅と
位相の周波数特性を表わしている。それでは第11図
（Ａ）に示したVCOの周波数制御原理を説明する。このV
COは位相シフト回路106の位相量が零の場合は発振中心
周波数０はタンク回路103の共振周波数である。
となる。この場合、コンデンサC1は例えば可変容量ダイ
オードを用いており、その容量は入力端子100を介して
供給される０制御信号ｃにより変化するため、発振
中心周波数は０制御信号ｃに従って変化する。一
方、入力端子101より供給される位相検波出力により位
相シフト回路106で、例えばだけ位相を遅らされる
と、正帰還をかけるためにタンク回路103では位相が
だけ進まねばならず、発振周波数は第11図（Ｂ）に示す
様に中心周波数より低い周波数となる。
オードを用いており、その容量は入力端子100を介して
供給される０制御信号ｃにより変化するため、発振
中心周波数は０制御信号ｃに従って変化する。一
方、入力端子101より供給される位相検波出力により位
相シフト回路106で、例えばだけ位相を遅らされる
と、正帰還をかけるためにタンク回路103では位相が
だけ進まねばならず、発振周波数は第11図（Ｂ）に示す
様に中心周波数より低い周波数となる。
以上説明してきたデータストローブ回路18により再生さ
れるクロックPBCKを高速サーチ時には内部クロックCKと
して用いることにより第５図の同期検出回路で正確にブ
ロックの同期検出を行なわれた再生PCMデータは復調回
路55で復調される。復調された再生データはエラー検出
回路58でブロックごとにエラー検出され、もし、そのブ
ロックがエラーの場合にはエラーを表わすデータパター
ンに置き換える。こうしてエラー検出された再生データ
は、メモリ制御回路58より供給される再生クロックPBCK
に同期した書き込み制御信号WEに従って内部メモリ57へ
書き込まれる。そして１ブロック分のデータが書き込ま
れた後、今度はメモリ制御回路58より供給される内部ク
ロックCKに同期した読み出し制御信号REに従って読み出
され外部メモリ10へ供給される。上記内部メモリ57は２
ブロック分のデータ容量を有しており、PCMデータの再
生期間は随時１ブロック毎に書き込みと読み出しを同時
に行なっている。そしてこの内部メモリ57は時間軸変動
を有する再生データを内部クロックCKに同期して読み出
すことにより以降のディジタル処理において内部クロッ
クCKを用いることができるようにしている。この場合の
内部クロックCKはスイッチ59で切り換えられ、通常再生
時は周波数の安定したマスタークロックMCKであり、高
速サーチ時は再生データの伝送周波数に合致した再生ク
ロックPBCKとなっている。
れるクロックPBCKを高速サーチ時には内部クロックCKと
して用いることにより第５図の同期検出回路で正確にブ
ロックの同期検出を行なわれた再生PCMデータは復調回
路55で復調される。復調された再生データはエラー検出
回路58でブロックごとにエラー検出され、もし、そのブ
ロックがエラーの場合にはエラーを表わすデータパター
ンに置き換える。こうしてエラー検出された再生データ
は、メモリ制御回路58より供給される再生クロックPBCK
に同期した書き込み制御信号WEに従って内部メモリ57へ
書き込まれる。そして１ブロック分のデータが書き込ま
れた後、今度はメモリ制御回路58より供給される内部ク
ロックCKに同期した読み出し制御信号REに従って読み出
され外部メモリ10へ供給される。上記内部メモリ57は２
ブロック分のデータ容量を有しており、PCMデータの再
生期間は随時１ブロック毎に書き込みと読み出しを同時
に行なっている。そしてこの内部メモリ57は時間軸変動
を有する再生データを内部クロックCKに同期して読み出
すことにより以降のディジタル処理において内部クロッ
クCKを用いることができるようにしている。この場合の
内部クロックCKはスイッチ59で切り換えられ、通常再生
時は周波数の安定したマスタークロックMCKであり、高
速サーチ時は再生データの伝送周波数に合致した再生ク
ロックPBCKとなっている。
内部メモリー57より読み出された再生データは、メモリ
制御回路61より供給される制御信号RACにより、外部メ
モリ10へ書き込まれる。そして外部メモリ10へ１フィー
ルド分のデータが書き込まれるとエラー訂正回路62との
間でパリティワードを用いたエラー訂正が行なわれ、エ
ラーデータと訂正データとが書き代えられる。そして、
エラー訂正が終了すると、時間軸を元にもどすため、書
き込み時よりも低い周波数で読み出し、音声データは８
ビット・10ビット伸張回路63へ供給され、ID信号はID分
離回路64へ供給される。ただし、高速サーチ再生の場合
はヘッドの一走査で複数のトラックの信号を再生し、再
生データが例えば第12図の様に数トラックにわたるた
め、正しいエラー訂正が行なわれず、誤訂正を行なう場
合がある。そこで本実施例では高速サーチ時はエラー訂
正を停止している。これはシステムコントローラ６より
供給される高速サーチモードを表わす制御信号SERによ
りメモリ制御回路61が、エラーデータと訂正データとの
書き代えを禁止することにより行なっている。
制御回路61より供給される制御信号RACにより、外部メ
モリ10へ書き込まれる。そして外部メモリ10へ１フィー
ルド分のデータが書き込まれるとエラー訂正回路62との
間でパリティワードを用いたエラー訂正が行なわれ、エ
ラーデータと訂正データとが書き代えられる。そして、
エラー訂正が終了すると、時間軸を元にもどすため、書
き込み時よりも低い周波数で読み出し、音声データは８
ビット・10ビット伸張回路63へ供給され、ID信号はID分
離回路64へ供給される。ただし、高速サーチ再生の場合
はヘッドの一走査で複数のトラックの信号を再生し、再
生データが例えば第12図の様に数トラックにわたるた
め、正しいエラー訂正が行なわれず、誤訂正を行なう場
合がある。そこで本実施例では高速サーチ時はエラー訂
正を停止している。これはシステムコントローラ６より
供給される高速サーチモードを表わす制御信号SERによ
りメモリ制御回路61が、エラーデータと訂正データとの
書き代えを禁止することにより行なっている。
８ビット・10ビット伸張回路へ供給された８ビット音声
データは10ビット音声データに変換され出力端子51を介
して第１図に示すDAコンバータ20へ供給される。一方ID
分離回路64より出力されたIDデータPIDは出力端子52を
介して第１図に示すIDデコーダ８へ供給される。IDデコ
ーダ８では再生されたID信号PIDをデコードし表示回路2
7及びシステムコントローラ６へのプログラムナンバー
及び経過時間等の情報を供給する。
データは10ビット音声データに変換され出力端子51を介
して第１図に示すDAコンバータ20へ供給される。一方ID
分離回路64より出力されたIDデータPIDは出力端子52を
介して第１図に示すIDデコーダ８へ供給される。IDデコ
ーダ８では再生されたID信号PIDをデコードし表示回路2
7及びシステムコントローラ６へのプログラムナンバー
及び経過時間等の情報を供給する。
それではID信号を用いた高速サーチによる頭出しの具体
的な方法について説明する。
的な方法について説明する。
第13図に高速サーチによる頭出し行程の一例をフローチ
ャートで示す。第13図において、まず頭出しをしたい曲
のナンバー（以下SN0を記す）を外部よりシステムコン
トローラ６へ入力する。次に頭出しを開始した時点にお
ける曲のナンバー（以下PBN0と記す）を通常再生にて検
出し、SN0とPBN0を比較する。そして、SN0＞PBN0の場合
は、順方向に高速サーチ検出を行なう。この高速サーチ
検出中は常にSN0とPBN0との大小関係の比較を行ない、S
N0＝PBN0となる時点まで順方向高速サーチを行なう。そ
して今度は各曲の頭からの経過時間を検出しこれが０分
０秒となるところまで低速サーチによりテープを送る。
これは高速サーチの場合、SN0＝PBN0を検出しても瞬時
にそこでテープ走行を停止することが難しく「行きす
ぎ」が生じるためである。一方、SN0≦PBN0の場合はSN0
＝PBN0であり、且つ、例えば経過時間が０分30秒以下に
なるまで逆方向高速サーチを行なう。そして、その後経
過時間が０分０秒になるまで低速サーチ検出を行なう。
経過時間が０分30秒以下を検出すると低速サーチにする
のは、上記「行きすぎ」により経過時間０分０秒を通り
越すことを防ぐためである。なお上記「行きすぎ」は高
速サーチのスピードと、ID信号検出から実際にテープ走
行系を停止するまでの時間差によって決まり、例えば高
速サーチスピードが30倍速で上記時間差が0.5秒の場合
は「行きすぎ」量は通常再生の15秒分に相当する。
ャートで示す。第13図において、まず頭出しをしたい曲
のナンバー（以下SN0を記す）を外部よりシステムコン
トローラ６へ入力する。次に頭出しを開始した時点にお
ける曲のナンバー（以下PBN0と記す）を通常再生にて検
出し、SN0とPBN0を比較する。そして、SN0＞PBN0の場合
は、順方向に高速サーチ検出を行なう。この高速サーチ
検出中は常にSN0とPBN0との大小関係の比較を行ない、S
N0＝PBN0となる時点まで順方向高速サーチを行なう。そ
して今度は各曲の頭からの経過時間を検出しこれが０分
０秒となるところまで低速サーチによりテープを送る。
これは高速サーチの場合、SN0＝PBN0を検出しても瞬時
にそこでテープ走行を停止することが難しく「行きす
ぎ」が生じるためである。一方、SN0≦PBN0の場合はSN0
＝PBN0であり、且つ、例えば経過時間が０分30秒以下に
なるまで逆方向高速サーチを行なう。そして、その後経
過時間が０分０秒になるまで低速サーチ検出を行なう。
経過時間が０分30秒以下を検出すると低速サーチにする
のは、上記「行きすぎ」により経過時間０分０秒を通り
越すことを防ぐためである。なお上記「行きすぎ」は高
速サーチのスピードと、ID信号検出から実際にテープ走
行系を停止するまでの時間差によって決まり、例えば高
速サーチスピードが30倍速で上記時間差が0.5秒の場合
は「行きすぎ」量は通常再生の15秒分に相当する。
第14図に上記の高速サーチによる頭出し行程をテープを
基準にして模式的に示す。
基準にして模式的に示す。
なお以上の高速サーチによる頭出しではID信号として曲
のナンバー（プログラムナンバー）と各曲の頭からの経
過時間を用いて行なったがこの他にも例えば記録時に各
曲間を検出しID信号として記録し、再生時に、この曲間
を表わすID信号を検出することにより頭出しを行なって
もよい。
のナンバー（プログラムナンバー）と各曲の頭からの経
過時間を用いて行なったがこの他にも例えば記録時に各
曲間を検出しID信号として記録し、再生時に、この曲間
を表わすID信号を検出することにより頭出しを行なって
もよい。
以上説明したように本実施例によれば、クロック再生用
PLLにおけるVCOの発振中心周波数を、高速サーチ時に
は、テープ走行速度とテープ走行方向に従って変化する
ことにより、再生PCM信号の周波数が変動した場合にで
も正確なクロックを再生することができる。そして、PC
Mプロセッサにおけるディジタル信号処理の基準となる
クロックを、通常再生時は、シリンダの回転位相に同期
して発生したマスタ・クロックを用い、高速サーチ時で
はPCM信号の再生期間は上記PLLにより再生したPCM信号
に同期した再生クロックを用い、それ以外の期間は上記
マスタークロックを用いることにより、通常再生時は時
間軸変動の極めて小さい高品位の音声を再生することが
可能となり、一方、高速サーチ時は、再生PCM信号の周
波数が大幅に変動してもID信号を検出することが可能と
なる。しかも高速サーチ時はPCMプロセッサにおけるエ
ラー訂正機能を停止することにより、誤ったID信号の検
出を防止することができ、再生時の正確且つ迅速な頭出
しを行なう上で効果がある。
PLLにおけるVCOの発振中心周波数を、高速サーチ時に
は、テープ走行速度とテープ走行方向に従って変化する
ことにより、再生PCM信号の周波数が変動した場合にで
も正確なクロックを再生することができる。そして、PC
Mプロセッサにおけるディジタル信号処理の基準となる
クロックを、通常再生時は、シリンダの回転位相に同期
して発生したマスタ・クロックを用い、高速サーチ時で
はPCM信号の再生期間は上記PLLにより再生したPCM信号
に同期した再生クロックを用い、それ以外の期間は上記
マスタークロックを用いることにより、通常再生時は時
間軸変動の極めて小さい高品位の音声を再生することが
可能となり、一方、高速サーチ時は、再生PCM信号の周
波数が大幅に変動してもID信号を検出することが可能と
なる。しかも高速サーチ時はPCMプロセッサにおけるエ
ラー訂正機能を停止することにより、誤ったID信号の検
出を防止することができ、再生時の正確且つ迅速な頭出
しを行なう上で効果がある。
以上説明したように本発明によれば、テープ速度を通常
速度に比べて大幅に速くした高速サーチ再生においても
ディジタル情報を高い確率で検出可能となり、多くの情
報が記録されているテープにおいて、再生時に必要とす
る任意の情報を高速且つ正確に検索することができ、そ
の効果は大である。
速度に比べて大幅に速くした高速サーチ再生においても
ディジタル情報を高い確率で検出可能となり、多くの情
報が記録されているテープにおいて、再生時に必要とす
る任意の情報を高速且つ正確に検索することができ、そ
の効果は大である。
第１図は本発明の実施例を示すシステムのブロック図、
第２図はテープのローディング状態を示す模式図とテー
プパターン図、第３図はマルチコントローラのブロック
図と制御信号のタイミングチャート、第４図は時間軸圧
縮PCM信号の発生タイミングとデータ模式を示す図、第
５図はPCMプロセサのブロック図、第６図はウインドパ
ルスの発生タイミングチャート、第７図は同期検出回路
のブロック図と主要信号のタイミングチャート、第８図
はタイミングチャート、第９図はデータストローブ回路
のブロック図、第10図はPLL回路の中心周波数及び引込
範囲を示す図、第11図（Ａ）はVCOの一構成例を示すブ
ロック図、第11図（Ｂ）はタンク回路の周波数特性を示
す図、第12図はテープパターンと高速サーチ時のヘッド
走査軌跡を示す図、第13図は高速頭出しを行なう場合に
おけるシステムのフローチャート、第14図は高速頭出し
時の経過を示す図である。 符号の説明 ６……システムコントローラ ７……ID発生回路 ８……IDデコーダ ９……スイッチ制御回路 10……メモリ 11……PCMプロセサ 13……マルチコントローラ
第２図はテープのローディング状態を示す模式図とテー
プパターン図、第３図はマルチコントローラのブロック
図と制御信号のタイミングチャート、第４図は時間軸圧
縮PCM信号の発生タイミングとデータ模式を示す図、第
５図はPCMプロセサのブロック図、第６図はウインドパ
ルスの発生タイミングチャート、第７図は同期検出回路
のブロック図と主要信号のタイミングチャート、第８図
はタイミングチャート、第９図はデータストローブ回路
のブロック図、第10図はPLL回路の中心周波数及び引込
範囲を示す図、第11図（Ａ）はVCOの一構成例を示すブ
ロック図、第11図（Ｂ）はタンク回路の周波数特性を示
す図、第12図はテープパターンと高速サーチ時のヘッド
走査軌跡を示す図、第13図は高速頭出しを行なう場合に
おけるシステムのフローチャート、第14図は高速頭出し
時の経過を示す図である。 符号の説明 ６……システムコントローラ ７……ID発生回路 ８……IDデコーダ ９……スイッチ制御回路 10……メモリ 11……PCMプロセサ 13……マルチコントローラ
Claims (1)
- 【請求項１】回転ヘッドでテープ上をヘリカル走査し、
パルス符号変調された情報を記録再生する情報記録再生
装置において、 テープ走行速度を通常の記録再生時に比べて早くするサ
ーチ再生手段と、位相比較器および周波数制御発振器で
構成されるフェーズロックループにより上記ヘッドから
再生されるパルス符号変調信号に同期したクロックを発
生すると共に、該クロックにより上記パルス符号変調信
号をストローブするデータストローブ手段と、サーチ再
生時に上記ヘッドと上記テープの相対速度に関連した制
御信号を発生する制御信号発生手段とを備え、サーチ再
生時に上記制御信号に従って上記フェーズロックループ
の中心周波数及び引込み周波数範囲を補正するようにし
たことを特徴とする情報記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60206468A JPH0772982B2 (ja) | 1985-09-20 | 1985-09-20 | 情報記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60206468A JPH0772982B2 (ja) | 1985-09-20 | 1985-09-20 | 情報記録再生装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31321097A Division JPH10154382A (ja) | 1997-11-14 | 1997-11-14 | 情報記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6267785A JPS6267785A (ja) | 1987-03-27 |
| JPH0772982B2 true JPH0772982B2 (ja) | 1995-08-02 |
Family
ID=16523872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60206468A Expired - Lifetime JPH0772982B2 (ja) | 1985-09-20 | 1985-09-20 | 情報記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772982B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2527562B2 (ja) * | 1987-06-20 | 1996-08-28 | 三洋電機株式会社 | 回転ヘッド形ディジタル磁気再生装置 |
| JPS6423724U (ja) * | 1987-07-29 | 1989-02-08 | ||
| JPH04209384A (ja) * | 1990-11-30 | 1992-07-30 | Sharp Corp | 磁気テープ記録／再生装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665530A (en) * | 1979-10-31 | 1981-06-03 | Sony Corp | Pll circuit |
| JPS59198516A (ja) * | 1983-04-12 | 1984-11-10 | Sony Corp | デイジタルビデオテ−プレコ−ダ |
-
1985
- 1985-09-20 JP JP60206468A patent/JPH0772982B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665530A (en) * | 1979-10-31 | 1981-06-03 | Sony Corp | Pll circuit |
| JPS59198516A (ja) * | 1983-04-12 | 1984-11-10 | Sony Corp | デイジタルビデオテ−プレコ−ダ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6267785A (ja) | 1987-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4466029A (en) | Method and apparatus for detecting an edit point on a record medium | |
| US7035029B2 (en) | Method of and apparatus for recording/reading information, circuit for recording/reading signal | |
| US5905601A (en) | Apparatus for reproducing data having a restart read gate signal generator in a disk storage system | |
| JP2849006B2 (ja) | 情報再生装置 | |
| EP0425475B1 (en) | Data transmission and detection system | |
| JPH0279246A (ja) | 回転ヘッド型再生装置 | |
| JPH0772982B2 (ja) | 情報記録再生装置 | |
| EP0496429B1 (en) | Error correction coded digital data reproducing apparatus | |
| JP2924831B2 (ja) | データ記録再生装置 | |
| JPH09147309A (ja) | 磁気記録再生装置 | |
| JPH10154382A (ja) | 情報記録再生装置 | |
| JPS59177713A (ja) | 複数のヘツドで記録されたデイジタル信号の再生装置 | |
| JPH0734302B2 (ja) | 記録再生装置 | |
| JP3532339B2 (ja) | 信号処理装置 | |
| JPH0772959B2 (ja) | 情報記録再生装置 | |
| JP2559347B2 (ja) | 光ディスク記録装置 | |
| JP2004128903A (ja) | 音声信号処理装置 | |
| JPS63102073A (ja) | デイジタル音声記録再生装置 | |
| JPH0421985A (ja) | データ再生装置 | |
| JPS62273641A (ja) | Ｐｃｍ音声信号記録再生装置 | |
| JPS6342068A (ja) | Ｐｃｍ信号の記録再生装置 | |
| JPS607610A (ja) | 磁気再生装置 | |
| JPH04355273A (ja) | ディジタルデータの記録再生装置 | |
| JPH05189769A (ja) | ディスク再生装置 | |
| JPH01154306A (ja) | 回転ヘッド形磁気記録再生装置 |