DE3333019A1 - Synchronisierschaltung - Google Patents

Description

RCA 78125

Ser. No. 417,525

AT: 13. September 1982

RCA Corporation,
New York, N.Y., V.St.ν.Α.

Synchronisierschaltung

T Die Erfindung bezieht sich auf Synchronisierschaltungen und betrifft insbesondere die Synchronisierung einer derartigen Schaltung mit einem äußeren Bezugssignal (sogenannte Genlock-Schaltung). Eine bekannte Genlock-Schaltung (siehe auch Fig. 1 der nachfolgenden Beschreibung) verwendet eine Synchronsignaltrennschaltung, welche Synchronsignale von einem externen Bezugsvideosignal abtrennt und daraus einen VertikalrUcksetzimpuls ableitet, der einen Vertikalzähler des zu synchronisierenden Synchronimpulsgenerators schnell zurücksetzt, wenn das externe Videosignal erstmalig an die Genlock-Schaltung angelegt wird. Dieses schnelle Rücksetzen kann eine vorübergehende Phasenstörung im Vertikalsynchronsignal der gesteuerten oder sekundären Synchronsignalquelle (slaved sync source) zur Folge haben. Eine

-\ falsche Triggerung ist dummerweise auch möglich, wenn eine falsche Synchronsignalabtrennung durch eine schlechte Verbindung des das externe Videosignal zuführenden Kabels oder durch eine andere solche zeitweilige Unterbrechung dieses Signals verursacht wird. Als Folge treten gravierende Bildstörungen auf. Durch schnelle Veränderungen der Synchronisierzeit können auch in den Ablenkschaltungen verwendete Leistungstransistoren und Schaltnetzteile zerstört werden. Beim Genlock-Be- -]0 trieb ist es ferner wünschenswert, mit der kürzeren Phasendifferenz von beispielsweise -10° anstatt +350° zwischen den Signalen zu arbeiten, um Störungen weiterhin zu reduzieren.

Gemäß der Erfindung ist eine Vorrichtung zur Erzeugung eines internen Synchronisationssignals mit einer vorbestimmten Phasenbeziehung zu einem externen Synchronisationssignal vorgesehen, welche einen ersten Eingang zur Zuführung des externen Synchronisationssignals,

2Q einen zweiten Eingang zur Zuführung eines Bezugssignals vorbestimmter Frequenz, einen Frequenzteiler zur Frequenzteilung des Bezugssignals zwecks Erzeugung des internen Synchronisationssignals und eine Teilersteuerschaltung aufweist, welche aufgrund des externen.Signals den Teiler so steuert, daß die Phasenbeziehung erhalten wird. Die erfindungsgemäße Schaltung zeichnet sich dadurch aus, daß der Teiler ein variables Frequenzteilerverhältnis hat und daß die Teilerstörschaltung eine Phasenvergleichsschaltung zum Vergleich der Phasen

OQ des internen und des externen Synchronisationssignals und zur Veränderung des Frequenzteilungsverhältnisses des Teilers in Abhängigkeit von der erwähnten kürzeren Phasendifferenz enthält.

-7-

Bei einer Ausführung der Erfindung wird ein Bezugssignal erzeugt und in seiner Frequenz mit einem anfänglichen Teilerverhältnis zur Erzeugung eines internen Synchroni-■sationssignals geteilt, die Phase des internen Synchronies sationssignals wird mit einem externen Synchronisationssignal verglichen, um die kürzere Phasendifferenz zwischen beiden Signalen festzustellen, und das Teilerverhältnis wird entsprechend dem Ergebnis des Phasenvergleichs verändert, um die Synchronisierung (Verriegelt) lung) des internen Synchronisationssignals mit dem externen Synchronisationssignal zu verlangsamen, bis die Phasensynchronisierung (Phasenverriegelung) des internen Synchronisationssignals erreicht ist, und danach wird das Teilerverhältnis wieder auf das anfäng- ^c liehe Teilerverhältnis geändert.

In den beiliegenden Zeichnungen zeigen:

Fig. 1 eine bekannte Genlock-Schaltung,

Fig. 2 ein Blockschaltbild eines Ausführungsbeispiels einer erfindungsgemäßen Genlock-Schaltung,

Fig. 3, 4 und 5 Zeitdiagramme zur Erläuterung der Betriebsweise der Schaltung nach Fig. 2;

Fig. 6 die Verwendung einer integrierten Schaltung gemäß Fig. 2 in einer sich zeitlich selbst einstellenden Schleife einer Basisstations-Kamera-2Q Steuereinheit;

Fig. 7 die Verwendung der integrierten Schaltung am Kamerakopf;

Fig. 8 die Verbindung der Schaltungen nach den Figuren 6 und 7;

-| Fig. 9 ein Blockschaltbild einer Phasenvergleichsschaltung, die sich für die Verwendung in den Schaltungen in den Schaltungen nach Fig. 2 oder 6 eignet, und

Fig. 10 Signaldiagramme zur Veranschaulichung der Betriebsweise der Vergleichsschaltung nach Fig. 9.

IQ Fig. 1 veranschaulicht ein typisches bekanntes Genlock-System, wie es bei einer NTSC-Fernsehkamera verwendet wird. Es wird ein Synchronimpulsgenerator-Chip 10 gemäß der US-Patentschrift 41 69 659 verwendet. Bei Betrieb mit Kristall liegt der Schalter S1 in Fig. 1 in der c- gezeichneten Lage. Ein 3,58 MHz-Kristalloszillator 12 (NTSC-Farbträger) liefert ein Master-Bezugssignal, welches vom Teiler 14 in seiner Frequenz um einen Faktor 910 geteilt wird. Damit erhält man ein Signal f_H/₄. welches einem Eingang 16 eines Phasendetektors 18 zuge-

2Q führt wird, der beispielsweise mit Flankentriggerung arbeitet, etv/a -die RCA-Type CD 4046. Dem Eingang 20 des Phasendetektors 18 wird ferner ein Signal f_H/₄ vom spannungssteuerbaren Oszillator VCO 22 nach Frequenzteilung durch einen Faktor 67 in einen Teiler 24 und dann durch einen Faktor 2 in einen Teiler 26 (beide Teiler befinden sich im Synchronimpulsgenerator 10) und schließlich nach Frequenzteilung um einen Faktor 4 in einen zusätzlichen Teiler 28 zugeführt. Die Frequenz des VCO 22 wird durch ein Fehlersignal vom Ausgang

OQ des Detektors 18 geändert, welches in bekannter Weise durch ein Tiefpaßfilter 30 geglättet wird, und die Frequenzänderung erfolgt so lange, bis beide Eingangssignale des Phasendetektors 18 in Phase und Frequenz über-

—9—

einstimmen. Dies tritt ein, weil die Komponenten 22, 24, 26, 28, 18 und 30 eine PLL-Schleife (Phasensynchronisierschleife) 23 bilden. Eine im Synchronimpulsgenerator 10 vorgesehene, durch 525 teilende Teilerschaltung 32 liefert eine Vertikalfrequenz f . (wobei i intern bedeutet). Mit Hilfe der Logikschaltung 34 wird, wie in der US-PS 41 69 659 beschrieben, ein Synchronsignalgemisch erhalten.

Nachdem ein externes Videosignal an den Eingang 36 der analogen Synchronsignaltrennschaltung 38 angelegt ist, nimmt das Genlock-Indikatorsignal am Ausgang 40 den Logikpegel HOCH an und gelangt zum UND-Tor 42. Der nächste Vertikalimpuls f (e bedeutet extern) vom Ausgang 44 der Synchronsignaltrennschaltung gelangt über das Tor 42 zum Rücksetzeingang 46 des Rücksetzzählers 32 im Synchronimpulsgenerator-Chip 10. Das Genlock-Indikatorsignal am Ausgang 40 wird auch als Steuersignal dem Schalter S1 zugeführt, so daß dieser in seine gegenüber der in Fig. 1 gezeigten Lage entgegengesetzte Lage umgeschaltet wird. Der Eingang 16 des Phasendetektors 18 ist dann so geschaltet, daß ihm das Signal f_H/4 zugeführt wird, welches von dem externen Videosignal über einen durch 4 teilenden Frequenzteiler 48 zugeführt wird, der seinerseits ein Horizontalsynchronsignal f„ vom Ausgang 50 der Synchronsignaltrennschal-

tung 38 erhält. Die Horizontalsynchronisierung mit dem externen Synchronsignal erfolgt daher nicht durch Rücksetzen eines Zählers wie im oben beschriebenen Fall der Vertikalsynchronisierung, sondern mit Hilfe der PLL-Schleife 23.

Falls das externe Videosignal am Eingang 36 unterbrochen wird, verschwinden die von der analogen Synchronsignaltrennschaltung .38 gelieferten Signale £„ und f

π ve

schnell, während das Genlock-Indikatorsignal noch für c einige Millisekunden den Logikpegel hoch haben kann, weil das Genlock-Indikatorsignal von einer (nicht dargestellten) Pegeldetektorschaltung innerhalb der Trennschaltung (38) abgeleitet wird, welche den Amplitudenpegel des externen Videosignals feststellt und dann das 1Q Genlock-Indikatorsignal nach Tiefpaßfilterung eines Gleichspannungssignals erzeugt.

Als Folge treten starke Horizontalstörungen auf, weil dem Eingang 16 des flankengetriggerten Phasendetektors 18 nach wie vor über den Schalter S1 extern abgeleitete Signale zugeführt werden, jedoch dort keine solchen Impulse fu/4 vorliegen. Der Phasendetektor erzeugt daher ein großes Fehlersignal. Die bekannte Schaltung nach Fig» 1 hat die Nachteile, daß bei Anschluß eines externen Videosignals Vertikalstörungen auftreten können, welche von der Phasenlage des Signals f · gegenüber dem Signal f abhängen, wenn das Genlock-Indikatorsignal den Logikpegel hoch angenommen hat, und wenn das externe Videosignal verschwindet, treten Horizontaistörungen auf. Momentane Unterbrechungen des externen Videosignals führen sowohl zu Horizontal- wie auch Vertikalstörungen.

Ein Blockschaltbild einer Ausführungsform der Erfindung zeigt Fig. 2. Die analoge Synchronsignaltrennschaltung 38 ist die gleiche wie in Fig. 1 , jedoch fehlt der durch 4 teilende Teiler 48. Der Schalter S1 und der

OO O OO

Phasendetektor 18a befinden sich nun innerhalb des neuen Synchronsignalgenerator-Chips 10a in Fig. 2. Der durch 4 teilende Teiler 28 fehlt ebenfalls. Der Farbträger-Masteroszillator 12 ist ebenso wie der

durch 910 teilende Teiler 14 aus Fig. 1 entfallen und der Oszillator 22 aus Fig„ 1 ist durch einen spannungssteuerbaren Kristalloszillator VCXO 22a ersetzt worden,, der als der neue Master-Bezugsoszillator für das System dient und ein Signal von 134 f_H liefert.

Im Kristallbetrieb hat der Schalter S1 die in Fig. 2 gezeichnete Position. Zur genauen Frequenzeinstellung des Oszillators 22a kann ein Potentiometer P1 verwendet werden. Die Logikschaltung 34, wie sie etv/a in der

-j 5 US-PS 46 19 659 beschrieben ist, liefert das Synchronsignalgemisch und weitere Steuersignale. Das Tiefpaßfilter 30 dient nicht zum Glätten des Oszillatoreingangssignals im Kristallbetrieb, weil das Eingangssignal ja ein Gleichspannungssignal ist.

Nach Anschließen eines externen Videosignals nimmt das Genlock-Indikatorsignal am Ausgang 40 den Logikpegel hoch an und schaltet den Schalter S1 in die gegenüber der Darstellung nach Fig. 2 entgegengesetzte Lage.

Zum Eingang 16 des Phasendetektors 18a gelangen externe Signale £„ vom Ausgang 50 der analogen Synchronsignaltrennschaltung 38, und daraufhin wird der Kristalloszillator 22a in der noch zu beschreibenden V/eise mit dem externen Horizontalsynchronsignal synchronisiert. Der Phasendetektor 18 umfaßt einen Schalter und arbeitet folgendermaßen: Am Eingang 16 liegt das Signal f„, welches schmale Impulse (0,5 με), enthält, die innerhalb der Trennschaltung 38 vom externen Videosignal abgelei-

tet worden sind und in Fig. 3b dargestellt sind. Dieses Signal schließt den Schalter des Phasendetektors (oder Koinzidenzdetektor) und läßt das am Eingang 20 liegende und in Fig. 3a dargestellte Signal aus breiten Impulsen f über den Schalter S1 zum Tiefpaßfilter 30 gelangen,

so daß die Regelschaltung gemäß Fig. 3c für den Kristalloszillator 22a entsteht, bis Koinzidenz erreicht wird. (Diese Art von Koinzidenz-Phasendetektor ist in der US-Patentschrift 42 63 609 beschrieben). Ein wichtiges Merkmal eines solchen Phasendetektors besteht darin, daß nach dem Verschwinden des Signals am Eingang 16 sich die Regelspannung für den Kristalloszillator 22a nicht ändert. Demzufolge wirkt sich ein momentanes Verschwinden des externen Signals oder eine Unterbrechung des externen Videosignals nicht auf den spannungssteuerbaren Oszillator aus, wie es bei der bekannten Schaltung nach Fig. 1 der Fall ist. Auch haben solche Detektoren eine sehr hohe Verstärkung, so daß sich

eine Verstärkung ihres Ausgangssignals erübrigt.
20

Der vom externen Videosignal abgeleitete_Vertikalimpuls f , der am Ausgang 44 erscheint, wird der Phasenvergleichsschaltung 52 zugeführt, die ebenfalls das Signal f . vom Teiler 32a und ein Taktsignal 2f„ vom Teiler

Vl η

24 erhält. Die Vergleichsschaltung 52 liefert Ausgangssteuersignale, die bezeichnet sind mit AKTIVIEREN, AUF/AB und GROB/FEIN. Diese Steuersignale werden Teiler 32a zugeführt. Je nach der Phasenlage von f . gegenüber f aktivieren diese drei Steuersignale den Teiler 32a zur Änderung seines Teilerverhältnisses. Ein Beispiel einer Schaltung, die für die Phasenvergleichsschaltung 52 verwendet werden kann, ist in der US-Patentanmeldung No. 408,143 vom 18. August 1982 beschrie-

ό'όό'όϋ'Ι'β

ben (Erfinder: Glenn A. Reitmeier und Felix Aschwanden) und wird nachfolgend anhand der Figuren 9 und 10 im einzelnen erörtert.

Fig. 4 zeigt den Fall, daß f . (in Fig. 4a dargestellt) f (siehe Fig. 4b) voreilt. Um Koinzidenz zwischen f . und f zu erreichen, muß der Teiler 32a durch ein Teilerverhältnis von mehr als 225 teilen, bis Koinzidenz herrscht. Innerhalb der Phasenvergleichsschaltung 52 wird ein Meßfenstersignal erzeugt, welches die in Fig. 4c gezeigte Form haben kann und die Phasendifferenz (als Intervall ^to~^t-i dargestellt) zwischen f . und f darstellt. Dieses Fenster läßt den Zähler innerhalb der Vergleichsschaltung 52 2f_u-Taktimpulse vom Teiler

ri

67 während des Intervalls t„ bis t₁ zählen. Wenn der Inhalt des Zählers der Vergleichsschaltung 52 'nach ^t-\größer oder gleich 7 ist, dann nimmt das GROB/FEIN-Signal den Pegel HOCH ein, dagegen den Pegel NIEDRIG, falls der Inhalt kleiner als 7 ist. Das Steuersignal

AUF/AB läßt sich durch Abtasten des Logikpegels von f . mit Hilfe des Impulses f innerhalb der Vergleichsschaltung 52 erhalten, die Polarität des Signals auf AUF/AB ist in Fig. 4e während des Auftretens des Impul-

" ^{ses f}„o ^{H0CH und in Fi}9- 5e NIEDRIG für den Fall, daß

f . gegenüber f nacheilt. Es sei darauf hingewiesen, daß das Meßfenster mit der Vorderflanke von f beginnt und mit der Vorderflanke von f . in Fig. 5c beginnt, für Fig. 4c gilt das Entgegengesetzte. Da f . in Fig. 5 gegenüber f nacheilt, muß der Teiler 32a in Fig.

2 durch ein Teilerverhältnis von weniger als 525 dividieren. Das Signal AUF/AB bestimmt daher, ob der Teiler 32a sein Teilerverhältnis gegenüber 525 erhöhen oder erniedrigen muß, und gibt außerdem die Zählrichtung an. Wird das Teilerverhältnis geändert, dann erhält

man ein nicht normgemäßes Signal. Dies kann zu Schwie-

^ rigkeiten bei Fernsehgeräten, wie Recordern oder Geräten für Spezialeffekte, führen. Um die Zeit, während derer das nicht normgerechte Signal vorhanden ist, zu verringern, wird ein Phasendifferenzsignal entsprechend der

c- kürzeren Phasendifferenz verwendet (-10° anstatt +350°). Das AUF/AB-Signal gibt das Vorzeichen des Signals an und erlaubt diese Betriebsweise. Zur Erzeugung eines Aktivierungssteuersignals kann das Meßfenstersignal gemäß Figuren 4c und 5c benutzt werden. Es leuchtet ein, daß dieses Signal immer dann NIEDRIG ist, wenn f . mit f zusammenfällt, andernfalls ist es HOCH.

Das GROB/FEIN-Steuersignal, das AKTIVIERUNGS-Signal und das AUF/AB-Signal werden innerhalb des Zählers 32a zur Bestimmung des Teilerverhältnisses des Teilers 32a (der einen programmierbaren 10-Bit-Zähler enthält), decodiert, wie die nachfolgende Tabelle zeigt.

TABELLE 1
20

SIGNAL ODER VERHÄLTNIS ZUSTAND

AKTIVIEREN H HHHL

AUF/AB L LHHX

GROB/FEIN L HLHX

TEILERVERHÄLTNIS 524 517 526 533 525

In der vorstehenden Tabelle bedeuten H, L und X HOCH, NIEDRIG bzw. UNWICHTIG. Aus Tabelle 1 sieht man, daß das Signal GROB/FEIN bestimmt, ob die Synchronisierung oder Verriegelung in Schritten von 8 (GROB) oder 1 (FEIN) Impulsen 2f„ eintritt. Man sieht ferner, daß

der GROB-Synchronisierungsschritt (8 Halbzeilen) nicht genau der GROB-Messung des Phasenfehlers (7 oder mehr Halbzeilen) entsprechen muß, weil die Phasensynchronisierung durch den FEIN-Synchronisationsschritt sichergestellt wird.

Die Synchronisierungsgeschwindigkeit läßt sich folgendermaßen berechnen: Eine halbe Halbbilddifferenz zwischen f . und f ist der im schlechtesten Fall auftretende Fehler.und entspricht

525, was etwa gleich 262 Taktperioden der Taktfre-

2 quenz 2f„ vom Teiler 24 ist.
π

Dieser Fehler wird durch Veränderung des Teilerverhältnisses gemäß Tabelle 1 korrigiert.

Durch Herausfinden von Vielfachen aus 1 und 8, deren Summen gleich 262 sind - dies stellt den Maximalwert (180° = 525/2)" der Phasendifferenz dar -, läßt sich bestimmen, daß eine Gesamtanzahl von 38 Korrekturzyklen nötig ist

(32 χ 8 +6 x 1 = 262, 32 + 6 = 38)

um im schlechtesten Fall eine Korrektur zu bewirken. Eine Korrektur kann einmal pro Halbbild durchgeführt ■ werden und dauert

-= 16,6 ms

60 Hz

und daher benötigen 38 Zyklen 0,63 Sekunden (schlechtester Fall). (Der Wert der GROB-Korrektur 8 2f„ könnte

zur Variierung der Synchronisiergeschwindigkeit geändert 35

werden. Das soeben beschriebene Verfahren kann auch für die horizontale Korrektur verwendet werden, beispielsweise mit einem Zähler, dessen Teilerverhältnis um 134 verändert werden kann und der durch die Ver-

gleichsschaltung 56 gemäß Fig. 6 gesteuert wird, wie nachfolgend noch erläutert werden wird. Das Verfahren eignet sich für alle Fernsehnormen, beispielsweise würde für den Vertikalzähler im Falle der europäischen PAL-Norm ein Teilerverhältnis um 625 veränderbar sein.

Aufwendigere Kameras in zwei Einheiten unterteilt, nämlich den Kamerakopf und die Basisstation, und dieser Einheiten sind mit Hilfe von mehradrigen Kabeln, Triax-Kabeln etc., miteinander verbunden. Der Abstand zwischen Kopf- "und Basisstaion kann zwischen 15 m und mehreren Kilometern variieren, und daher tritt je nach Kabellänge eine beträchtliche Signalverzögerung auf. Zur Kompensation dieser Verzögerung werden sogenannte Autotiming-Schleifen verwendet, welche das Synchronisiersystem des Kamerakopfes gegenüber der Basisstation voreilen lassen. Hierbei" ist wiederum eine weich erfolgende Synchronisierung wünschenswert. Dies ist möglich durch Verwendung derselben Schaltungen, wie sie oben beschrieben wurden. Durch Mehrfachbelegung von Anschlüssen kann der in Fig. 2 dargestellte Chip 10a für diese Autotiming-Schleife verwendet werden, wie nachstehend erläutert wird.

Fig. 6 zeigt die Basisstation. Der rechte Teil in Fig. 6 entspricht Fig. 2 und liefert das Signal f · , welches im linken Teil der Schaltung zugeführt wird. Die Schaltung links umfaßt das Chip 10b, welches mit dem Chip

-17-

10a aus Fig. 2 mit der Ausnahme übereinstimmt, daß die drei Ausgänge der Phasenvergleichsschaltung 52 auch von außen zugänglich sind und ein Schalter S2¹ ebensowie ein Schaltersteuereingang 54 (mit der Bezeichnung Genlock-Autotiming) hinzugefügt ist. Liegt der Schalter S2 in der in Fig. 6 gezeichneten Lage, dann ist der Ausgang des Zählers 32' von der Phasenvergleichsschaltung 52' abgetrennt. Es sei darauf hingewiesen, daß der Schaltung links in Fig. 6 dasselbe Bezugssignal 134 fr, zugeführt wird, welches das Chip 10a vom Kristalloszillator 22a erhält. Die analoge Synchronsignaltrennschaltung 38· erhält am Eingang 36' das Synchronsignalgemisch von dem (nicht dargestellten) Kamerakopf und trennt von diesem horizontale Synchronsignale f„_H (das zweite H steht für Kamerakopf) und vertikale Synchronsignale f„_H ab und liefert diese abgetrennten Signale an den Ausgängen 50' bzw. 44' zum Vergleich mit den entsprechenden Bezugssignalen von der Basisstation. Um Fig. 6 zu vereinfachen, ist nur der Vergleich der Vertikalsignale F„_H mit f . veranschaulicht. Ein ähnlicher Phasenvergleich wird für die Horizontal-Synchronsignale durchgeführt durch Vergleichen von f„_u mit

Hn

f„. mit Hilfe der Phasenvergleichsschaltung 56 (die mit gestrichelten Linien dargestellt ist). Die Vergleichsschaltung 56 enthält einen internen durch 2 dividierenden Teiler (der hier nicht dargestellt ist), welcher dem Teiler 26 in Fig. 2 entspricht und das Signal 2f„ vom Teiler 24' teilt. Die Phasenvergleichs-

- schaltung 52' vergleicht f ^ und f_yH und liefert die

3Q .drei Signale AKTIVIEREN, AUF/AB und GROB/FEIN je nach dem Phasenfehler zwischen f ■ und f„„, wie es oben

Vl Vn

beschrieben wurde. Diese drei Signale werden dem Kamera-

kopf über ein Kabel 58 zur Korrektur des Phasenfehlers am Kamerakopf zugeführt. Fig.· 7 zeigt ein Chip 10c im Kamerakopf, welches ähnlich den Chips 10a und 10b ist. Wiederum sind einige Schalter hinzugefügt, und ein mit KOPF/BASIS bezeichnetes Steuersignal wird am Eingang 60 zugeführt und steuert die zusätzlichen Schalter S„, S₄, und S₅. Liegen die Schalter S„, S und S₁- in der in Fig. 7 gezeichneten offenen Position, dann kann das Teilerverhältnis des Teilers 32 mit Hilfe dieser drei Steuersignale, die von der Basisstation 10b über das Kabel 58 ankommen, gesteuert werden. Es sei wiederum erwähnt, daß auch die Horizontalphase im Kamerakopf 10c geregelt werden muß. Di.es läßt sich in genau derselben Weise durchführen wie die Regelung der Vertikalphase durch Hinzufügung einer (nicht dargestellten) zweiten Phase der Gleichschaltung, wie dies beim Kopf-Chip 10b durch die Phasenvergleichsschaltung 56 erfolgt.

Das Chip 10c in Fig. 7 erhält am Eingang 62 ebenfalls einen Bezugtakt 134 f , der in Phase und Frequenz mit dem Bezugssignal 134 f^ in der Basisstation synchronisiert sein muß. "Das Kopf-Bezugsignal muß mit dem Bezugsignal der Basisstation synchronisiert sein, und die Korrektursignale können von der Basisstation zum Kopf in der in Fig. 8 gezeigten Weise' übertragen werden.

Von der Basisstation zum Kamerakopf müssen viele Video- und Steuer- bzw. Regelsignale hin- und herübertragen werden. Beispielsweise liefert die Basisstation ein VF-Videosignal (view finder -signal) an den Kamerakopf. Es hat sich gezeigt, daß die Videosignale zweckmäßigerweise über eine Trägerfrequenz anstatt im Basisband übertragen werden, weil die Kompensierung des Kabelfrequenzganges wesentlich einfacher ist. Bei der Schaltung nach Fig. 8 wird vom Multiplizierer 70 eine Trägerfre-

H · Ii ft A * A *

-19-

quenz von 3 x 134 f_H .(= 6,3 MHz) erzeugt. Im Kamerakopf wird dieser Träger von einer Schaltung 72 ausgesondert, und nach Division durch einen Faktor 3 mit Hilfe des Teilers 64.erhält man das Bezugssignal 134 f_H, welches in

der erforderlichen Weise mit dem Basisstations-Bezugssignal synchronisiert (verriegelt) ist.

Bei komplizierteren Kameras müssen etwa 200 verschiedene Steuer- und Regelsignale von der Basisstation zum Kamerakopf übertragen werden, und dies wird nur dann einfach, wenn man Mikroprozessoren 66 und 68 zur Steuerung des Datenverkehrs einsetzt. Es ist sehr leicht, die Korrektursignale für das Synchronisiersystem mit einem solchen Mikroprozessor-Steuersystem zu verbinden, wie es in Fig.

8 als Blockschaltbild veranschaulicht ist.

Das soeben beschriebene veranschaulichte System ist sehr wirtschaftlich: Ein einziges Chip kann auf drei verschiedene Weisen verwendet werden; nämlich: Zur Genlock-Synchronisierung der Anlage mit externen Videosignalen, in Autotiming-Schleifen zur Lieferung von Korrektursignalen, welche zum Kamerakopf zu übertragen de Horizontal- und Vertikal-Fehlersignale enthalten, und in Autotiming-Schleifen, welchen diese Fehlersignale zur Synchronisierung der Schleife zugeführt werden.

Das für die Phasenvergleichsschaltung 52 benutzte Schaltungsbeispiel sei nun anhand der Fig. 9 und 10 beschrieben. f_v£ und f werden Eingängen 90 und 91 zugeführt.

3Q Das Taktsignal 2f_H wird an einen Eingang 95 gelegt, f ^ wird in den flankengetriggerten D-Flipflop 92 durch die Vorderflanke des Signals f eingetaktet, und daher gibt das Signal am Q-Ausgang des Flipflop 92 die Richtung des Phasenunterschiedes zwischen den beiden Signa-

^ len wieder. Wenn beispielsweise am Q-Ausgang des Flipflop 92 eine EINS erscheint, dann eilt f . gegenüber £ vor, wenn jedoch das Signal am Q-Ausgang NULL ist, dann eilt f gegenüber dem Signal f . vor. Damit die Signale an den Ausgängen der Schaltung nach Fig. 9 immer die Phasendifferenz in der kürzesten Richtung angeben, muß f ^ ein Tastverhältnis von 50 % haben, weil dann, wenn f nach den 50 %-Punkt zwischen den Vorderflanken von f_vi beginnt, der Phasenunterschied zur nächstfolgenden Vorderflanke die gewünschte Meßgröße ist.

Das Ausgangssignal vom Ausgang Q des Flipflop 92 erscheint am Ausgang 93 und gibt das Vorzeichen der Phasendifferenz an und steuert auch die Lage der Schalter

SI und S2, um f ^ und f zu den ' jeweils richtigen Ausgängen VOREILUNG und NACHEILUNG der Schalter SI bzw. S2 gelangen zu lassen. Das Q-Ausgangssignal des Flipflop 92 bildet auch das Ausgangssignal AUF/AB der Vergleichsschaltung τ 52. Hat das Q-Ausgangssignal des Flipflop 92 den Wert EINS, dann liegen die Schalter S1und S2 in den in Fig. 9 gezeigten Lagen, und der Schalter S1 ist mit dem Kontakt S12 verbunden, während der Schalter S2 mit dem Kontakt S12 verbunden, während der Schalter S2 mit dem Kontakt SI 8 verbunden ist. Entsprechend befinden sich beim Q-Ausgangssignal NULL dann die Schalter S1 und S2 in der gegenüber Fig. 1 entgegengesetzten Lage, also der Schalter S1 ist mit dem Kontakt S14 und der Schalter S2 mit dem Kontakt

„_ S16 verbunden. Auf diese Weise bilden f . und f Vorei-■ vi ve

lungs- und Nacheilungssignale, deren Phasendifferenz nun gemessen werden kann. Das Signal VOREILUNG taktet eine verdrahtete EINS in den Flanken getriggerten D-Flip-

flop 94, während das Signal NACHEILUNG um einen Zyklus des am Eingang 95 liegenden Taktsignals 2f„ durch das

D-Flipflop 96 verzögert wird, dessen Ausgang VERZÖGERUNG das Flipflop 94 zurücksetzt. Damit ist das Q-Ausgangssignal des Flipflop 94 das Fenstersignal, dessen Breite den Zeitunterschied zwischen den Vorderflanken der beiden Eingangssignale f - und f angibt. Fallen f · und £ zusammen, dann beträgt die Breite des Fenstersignales einen Taktzyklus, während bei einem Auseinanderliegen von N-TaktSignalen das Fenstersignal eine Breite von N+1-Zyklen hat. Dieses Fenstersignal wird dann dem Eingang RUCKSETZEN eines Zählers 97 zugeführt, während das Taktsignal 2f„ auf den Takteingang des Zählers gegeben wird. Dies führt dazu, daß der Zähler den Wert NULL enthält, sofern nicht das Fenstersignal eine EINS ist (in diesem Fall läßt das Auftreten eines Taktimpulses den Zähler 97 weiterzählen). Das Fenstersignal muß N+1-Taktzyklen breit sein, um den Zähler 97 um N-Zählwerte vorrücken zu lassen, da die entweder mit den Vorder_T oder den Rückflanken des Fenstersignals zusammenfallenden Taktsignalflanken den Zähler 97 nicht weiterschalten. Nur die innerhalb des Fenstersignals liegenden Taktsignalflanken lassen den Zähler 97 weiterrücken. Der Zähler 97 ist ein 3-Bit-Zähler, und die beiden Flipflops 98 und 99 dienen zur Angabe des Vorhandenseins von Phasenunterschieden zwischen 1 und 7 Taktzyklen (FEIN-Fehler) und 7 oder mehr Taktzyklen (GROB-Fehler). Auf diese Weise kann die Schaltung zum Messen kleiner Phasendifferenzen unter Benutzung eines Taktes sehr hoher Frequenz (2f_H) gegenüber den Eingangssignalen verwendet werden, ohne die Notwendigkeit eines größeren Zählers oder Registers.

Tritt ein im Bereich der Fein-Korrektur liegender Fehler auf, was zu Veranschaulichungszwecken für 5 Taktzyklen angenommen sei, die zwischen den Figuren 10b (Eingangssignal f_vi) und 10c (Eingangssignal f gezeigt ist, dann zählt der Zähler 97 die Taktimpulse von Fig. 10a während der Dauer des Fenstersignals von Fig. 1Od. Sobald die erste Stufe des Zählers 97 den Zustand EINS erreicht hat, liefert ein an die Ausgänge aller Stufen des Zählers 97 angeschlossene ODER-Tor 80 ein Signal EINS, gemäß Fig. 1Oe, an den Eingang des D-Flipflop 98. Dieses Signal EINS erscheint am Q-Ausgang des Flipflop 98 bei Auftreten des Signals VERZÖGERUNG (welches das gleiche wie in Fig. 10, jedoch um einen Taktzyklus verzögert, ist) vom Flipflop 96, also am Ende eines Phasenmeßintervalls. Daher entsteht zu diesem Zeitpunkt am Ausgang des ODER-Tores 82 eine EINS, welche ein Signal AKTIVIERUNG für einen (nicht dargestellten) Zähler bildet und anzeigt, daß ein Phasenfehler zwischen den Signalen -A und B aufgetreten ist.

Das D-Flipflop 81 liefert an seinen Q-Ausgahg ein um einen Taktzyklus verzögertes Fenstersignal, welches an einen Eingang des NOR-Tores 83 geliefert wird. Am anderen Eingang des Tores 83 liegt das FENSTER-Signal vom Ausgang Q-des Flipflop 94. Damit entsteht am Ausgang des Tores 83 ein EINS-Impuls 301 von der Breite eines Taktzyklus, wie er in Fig. 10G gezeigt ist. Diese Impulse 301 stellen das Flipflop 99 bei Beginn jedes Phasenmeßintervalls zurück. Das UND-Tor 84 ist mit den Ausgängen aller Stufen des Zählers 97 gekoppelt, da jedoch nur · ein Feinkorrekturfehler aufgetreten ist, ist der Zähler 97 nicht voll, und daher liefert das Tor 84 an den Takteingang des Flipflop 99 ein Signal NULL.

·} Dieser Flipflop 99 wird nicht getaktet, und daher bleibt das Ausgangssignal an seinem Ausgang Q, welches ein Signal GROB/FEIN ist, NULL (wie Fig. 1OF zeigt) und deutet damit einen kleinen oder gar keinen Fehler an.

c Dieses Signal NULL wird dem ODER-Tor 92 zugeführt, weil jedoch ein Signal EINS vom Flipflop 98 kommt, bleibt das Ausgangs signal des Tores 82 eine EINS.

Wenn ein GROB-Fehler auftritt, wie etwa 17 Taktimpulse, die in den Figuren 1OH bzw. 101 zwischen den Signalen f. und f veranschaulicht sind, dann zählt der Zähler 97 Taktimpulse während der Dauer des Fenstersignals nach Fig. 10J. Wie vorher, liefert das ODER-Tor 80 ein Ausgangs signal EINS, sobald die erste Stufe des Zählers 97 ein Ausgangssignal EINS liefert. Wie Fig. 10K zeigt, sind jedoch im Ausgangssignal des Tores 80 negativ gerichtete 'Impulse 302 beim achten und beim sechzehnten Taktimpuls vorhanden, weil die Stufen des 3-Bit-Zählers 97 periodisch einen Zustand mit lauter o NULLen erreicht. Wenn also das Signal 302 in das Flipflop 98 eingetaktet wird, dann ist das resultierende Ausgangssignal des Flipflop 98 nicht immer EINS.

Wie vorher wird das Flipflop 99 zu Beginn jedes Phasenmeßintervalles vom NOR-Tor 83, welches Impulse 303 gemäß Fig. 10L liefert, zurückgesetzt. Wenn jedoch ein GROB-Fehler vorliegt (größer oder gleich als 7 Taktimpulse), dann liefert das UND-Tor 84 ein Signal EINS, wenn der Zähler 97 seinen maximalen Zählwert

o erreicht. Dieser taktet eine verdrahtete EINS in das Flipflop 99. Diese EINS ist in Fig. 10M als Impuls 304 gezeigt und erscheint am Ausgang Q des Flipflop

99 und zeigt an, daß ein GROB-Fehler vorliegt; außerdem gelangt der Impuls zum ODER-Tor 82, so daß dieses ein Ausgangssignal EINS liefert.

■is-

Leerseite

Claims (1)

1. DR. DIETER V. BEZOLD

   DIPL. ING. PETER SCHÜTZ

   DIPL. ING.WOLFGANG HEUSLER

   PATENTANWÄLTE

   MARIA-THERESIA-STRASSE 22 POSTFACH 86 02 00

   D-8OOO MUENCHEN 86

   RCA 78125 Sch/Schä

   Ser. No. 4-17,525

   AT: 13. September 1982

   RCA Corporation, New York, N.Y., V.St.v.A.

   Synchronisierschaltung Patentansprüche

   ZUGELASSEN BEIM EUROPÄISCHEN PATENTAMT

   EUROPEAN PATENT ATTORNEYS MANDATAtRES EN BREVETS EUROPEENS

   TELEFON (089) 4706006

   TELEX 522638

   TELEGRAMM SOMBEZ

   FAX GR Il + III (089) 2716063

   ^y Vorrichtung zur Erzeugung eines internen Synchronisationssignals (f · ) in vorbestimmter Phasenbeziehung zu einem externen Synchronisationssignal (f ), mit einem ersten Eingang zur Zuführung des externen Synchronisationssignals, einem zweiten Eingang zur Zuführung eines .Bezugssignals vorbestimmter Frequenz, einem Frequenzteiler zur Teilung des Frequenz-Bezugssignals und Erzeugung des internen Synchronisationssignals, und mit einer durch das externe Signal gesteuerten Einrichtung zur Steuerung des Teilers zur Herstellung dieser Phasenbeziehung, dadurch gekennzeichnet, daß der Teiler (24, 32a) ein variables Frequenz-Teilerver-

   TSCHFCK MONCHFN MB ΛΟΙ ι

   hältnis hat und daß die Steuereinrichtung (52) eine Phasenvergleichsschaltung zum Vergleich der Phasen von internen und externen Synchronisationssignalen und zur Veränderung des Frequenz-Teilerverhältnisses des Teilers in Abhängigkeit von der auf dem kürzesten Weg gemessenen Phasendifferenz enthält.

   2. Vorrichtung nach Anspruch 1 , dadurch gekennzeichnet, daß die Steuereinrichtung (52) das Teilerverhältnis

   -)0 schrittweise entsprechend den Phasenvergleichen aufeinanderfolgender interner Synchronisationssignale mit entsprechenden externen Synchronisationssignalen verändert.

   3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet,

   daß die Steuereinrichtung das Teilerverhältnis in vorbestimmten Grob- und Fein-Schritten verändert.

   4. Vorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß das interne Synchronisationssignal (f .)

   und das externe Synchronisationssignal (f ) Fernseh-Vertikaisynchronisationssignale sind.

   5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet,
   daß ein Oszillator (22a) steuerbarer Frequenz mit dem

   zweiten Eingang zur Zuführung des Bezugssignals gekoppelt ist, daß der Teiler (24, 32a) ein Frequenzteiler
   (32a) mit veränderbarem Teilerverhältnis ist und daß
   zwischen ihm und dem zweiten Eingang ein weiterer Teiler (24) eingeschaltet ist, und daß der Oszillator und

   der weitere Teiler in einer PLL-Schleife angeschlossen sind, die außerdem einen Phasendetektor (18a) zur Erzeugung eines Signals, welches die Phasendifferenz zwischen einem von dem weiteren Teiler (24) abgeleiteten frequenz-

   ■3-

   geteilten Bezugssignals (f_H) und einem weiteren externen Synchronisationssignal anzeigt, sowie ein Tiefpaßfilter (30) zur Erzeugung eines Regelsignals für den Oszillator (22a) zur Regelung der Frequenz des Bezugssignals, und einen auf ein Genlock-Anzeigesignal reagierenden Schalter zum wahlweisen Verbinden des Eingangs des Filters (30) mit einer Bezugsquelle (P1) und dem Phasendetektor (18a) enthält.

   6· Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Phasendetektor (18a) ein Koinzidenz-Phasendetektor in solcher Schaltung ist, daß das für den Oszillator

   """".""(22a) aufgrund des frequenzgeteilten Bezugssignals und des weiteren externen Synchronsignals erzeugte Regelsignal auch Verschwinden des weiteren Signals aufrechterhalten bleibt,

   7. Vorrichtung nach Anspruch 5 oder 6, dadurch gekenn zeichnet, daß das weitere externe Synchronisationssignal ein Fernseh-Horizontalsynchronisationssignal ist.

   8; Vorrichtung nach Anspruch 5, 6 oder 7 gekennzeichnet durch eine Synchronsignal-Trennschaltung (38) mit einem Eingang (36) zur Zuführung mindestens eines Synchronsignalgemisches und mit Ausgängen (40, 50, 44) zur Erzeugung des Genlock-Anzeigesignals, des weiteren Synchronisationssignals und des erstgenannten externen Synchronisätionssignals.

   3Q 9- Vorrichtung (TOa) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß sie mit einer weiteren solchen Vorrichtung (10b) kombiniert ist und daß eine

   -] Vorrichtung (22a) zur Erzeugung eines den zweiten Eingängen beider dieser Vorrichtungen (10a und 10b) zuzuführenden Bezugssignals (134 £„) vorges'ehen ist, und daß die Kombination mindestens ein Teil einer Kamerasteuereinheit für ein Fernsehkamera-Steuersystem bildet. (Fig. 6).

   10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß ein zweiter Frequenzteiler (32) in Fig. 7 mit veränderbarem Teilerverhältnis in einem Kamerakopf angeordnet und durch das Bezugssignal (134 £"„) und die Steuereinrichtung (52¹) an der Steuereinheit steuerbar ist. (Fig. 6).