DE3136342C3

DE3136342C3 - Farbfernsehempfänger mit einer Vertikal-Synchronisierschaltung und mindestens einer die Bilddarstellung stabilisierenden oder steuernden Hilfsschaltung

Info

Publication number: DE3136342C3
Application number: DE19813136342
Authority: DE
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1980-09-12
Filing date: 1981-09-14
Publication date: 1988-06-16
Also published as: DE3136342A1; DE3136342C2; JPS6230551B2; JPS5752266A; US4425576A

Abstract

Eine bildstabilisierende Schaltung in einem Farbfernsehempfänger dekodiert einen Zählwert in einen Zähler, der einen vertikal synchronisierenden Schaltkreis eines Impulszähl systems bildet um einen unwirksam machenden Impuls zu erzeugen, der eine Zeitdauer abdeckt, die eine vertikal synchronisierende Zeitdauer und eine Ausgleichsimpulszeitdauer enthält. Der Schaltkreis spricht auf den unwirksam machenden Impuls an, um unwirksam zu werden, oder für die Impulsdauer ein zusammengesetztes Synchronisiersignal auszublenden, welches an einem Bild zugehörigen Schaltkreis, wie beispielsweise automatischen Horizontalfrequenz-Schaltkreis, automatischen Horizontal-Phasensteuerungsschaltkreis, einen Synchron-Detektor-Schaltkreis o.dgl. angelegt wird, während ein Burst-Torimpuls-Erzeugerschaltkreis und ein Gleichstrom-Rückstellschaltkreis während der Zeitdauer der unwirksam machenden Impulse unwirksam werden. Der Schaltkreis hat ein Flip-Flop um einen unwirksam machenden Impuls zu erzeugen, das auf einen Dekoder, der mit dem Zähler verbunden ist, ansprechend eingestellt und auf den anderen, mit dem Zähler verbundenen Dekoder ansprechend rückgestellt wird. Das Ausgangssignal des Flip-Flops wird als unwirksam machender Impuls verwendet.

Description

Die Erfindung betrifft einen Farbfernsehempfänger von der im Oberbegriff des Patentanspruches 1 angegebenen Art.

Aus DE-AS 24 49 535 Ist dnc derartige Vcrllkal-Synehronlslcrschallung für einen Farbfernsehempfänger bekannt Bei dieser bekannten Schaltung Ist der erzeugte Steuerimpuls, der mindestens solange dauert wie der Verilkalsynchronimpuls, ein Aktlvlcrungslmpuls, der dazu dlcnl, ein Suchlntcrvall für die VerUkalsynelirnnlslerung /u ileflnlcren. Innerhalb dessen das empfangene Vcrllkalsynchronslgnal zur Vcrllkalablcnkslulc durchgelassen wird Der Steuerimpuls spielt somit eine Rolle nur Innerhalb der Vcrllkalsynchronlslcrung.

Der vorliegenden l-illndung liegt das Problem zugrunde, das sich Immer dann ergibt, wenn der Farbfernsehempfänger zellenlreiiucntgesleuerte 1 Hilfschaltungen aufweist, die die Bilddarstellung stabilisierend und/oder steuernd beeinflussen. Hei solchen Hllfsschallungcn kann es sich Insbesondere handeln um

- eine automatische Zellenfrequcnzregclung,

J₁;; - eine niili-jmiillccbc ZPllpnph^SPirPEPlnnS

- eine Hurst -Torschaltung (Farbsynchronlmpuls-Auslaslsehallung),

- eine Schaltung zur Wiederherstellung der Gleichstromkomponente
des Vldco-Slgnals,

- eine Synchronisallons-Überwachungsschallung.

Allen diesen Illlfsschallungen Ist gemeinsam, dall sie von /.eilensynchrpncn b/.w. zeilenperiodischen Impulsen angesteuert werden (nämlich von den Horlzontalsynehronislerlmpulscn Im Falle def automatischen Horizontal-

frequenzregelung, Horizontalphasenregelung und der Synchronisler-Überwachungsschaltung, bzw. von den Burst-Impulsen Im Falle der Bursl-Torschaltung und der Glelchslrom-Wlederherstellungsschaltung). Diese Schaltungen werden zwar nur für die eigentliche 3llddarstellung benötigt, bleiben aber bei den bisher bekannten Farbfernsehempfängern auch während der DlldaustastlQcke, also auch während des Vertikalsynchronimpulses, in Betrieb und werden auch von diesem beaufschlagt. Durch die Wechselwirkung mit dem Verilkalsynchronimpuls kann sich eine störende Beeinflussung der Hilfsschaltung ergeben, die sich z. B. als Bildstörung nach Beendlgung des Vertlkalsprunges, also In den ersten Zellen des folgenden Halbbildes, bemerkbar machen kann. Weiterhin kann durch das Beaufschlagen mit dem Vcrtlkalsynchronlsierimpuls die Enipflndllchkeü und das Signal-Rauschverhaltnis von blldstablllsiereiiden HUfsschaltungcn, z. B. der Synchronlsler-Überwachungsschallung, nachirJllg beeinflußt werden und dadurch eine Verschlechterung der Bildstabilisierung und Bildqualität insgesamt eintreten.

Aus Valvo-Berichte, Band XVIII, Heft 1/2, April 1974, S. 59-76, ist eine Horizontalsynchronisierschaltung bekannt, bei der ein die zeilenfrequente Spannung liefernder Oszillator durch die Zeilensynchronimpulse mittels eines Phasendiskriminators synchronisiert wird. Während jedes Vertikalsynchronimpulses wird mittels einer Torschaltung der Phasendiskriminator, und damit die Zeilenimpulssynchronisierung des Oszillators, g, gesperrt, um während dieser Zeit entstehende Regelspannungsfehler zu reduzieren. Dies geschieht jedoch

nur während des eigentlichen Vertikalsynchronimpulses und somit können Störeinflüsse, die von den dem

™ Vertikalsynchronimpulses vorangehenden und nachfolgenden Ausgleichsimpulsen bzw. Vor- und Nachtrabanten ausgehen können, nicht beseitig, werden.

Der Erfindung liegt die Aufgabe zugrunde, einen Farbfernsehempfänger der genannten Art so zu verbessern, daß Verschlechterungen der Bildqualität und Bildstabilisierung, insbesondere auch bei schwacher Intensität des Eingangssignals, die durch Wechselwirkung mit dem gesamten Vertikalsynchronisiersignal auftreten können, vermieden werden.

Diese Aufgabe wird durch die Merkmale des Patentanspruchs 1 gelöst.

Durch das Unwirksamwerden der jeweiligen Hilfsschaltung während der Dauer des Steuerimpulses, d. h. während mindestens der Dauer des Vertikalsynchronimpulses, wird jede Wechselwirkung des Vertikalsynchron- ^J5 impulses mit der zcllenfrequentgestcucrten Hilfsschaltung vermieden; diese kann ihre bildstabilisierende und/oder steuernde Funktion rein aufgrund der während der Zellenabtastung auftretenden Betriebsverhältnisse durchführen. Handelt es sich bei der Hilfsschaltung um eine automatische Zellenfrequenzregelung und/oder eine automatische Zeilenphasenregelung, dann wird durch die erflndungsgemäße Lösung die am Beginn der Zeilenabtastung auftretende Bildstörung vermieden. Handelt es sich um eine Schaltung zur Erzeugung von Burst-Austastlmpulsen, dann wird durch die Erfindung vermieden, daß diese währencl der Dauer der Abwesenheit des Farbsynchronlmpulses einen Störinipuls erzeugt, der bei Zuführung zur Farbverarbeitungsstufe deren Signalrauschverhiiltnls verschlechtern würde. Dient die Hilfsschaltung zum Wiederherstellen der Gleichstromkomponente des Video-Signals, dann würde diese während der Dauer des Vertikalsynchronimpulses und des Ausglelchimpulscs einen falschen Signalpcgcl und damit eine Helligkeitsänderung verursachen; dies wird durch das erflndungsgcmaßc Unwirksammachen der Schaltung vermieden. Wenn die Hilfsschaltung eine Synchronisalions-Überwachungsschaliung Ist, dann weist diese In der Regel einen logischen Schaltkreis auf, an dessen Eingängen das zusammengesetzte Synchronisiersignal und der Zellenrücklauflmpuls anliegen. Das Zuführen des Vertikalsynchronisierimpulses und Ausglclchslmpulses würde die Empfindlichkeit dieser Schaltung herabsetzen; auch dies wird durch das erfindungsgemäße Unwirksammachen verhindert. "^

Zum Erzeugen des die llilfsschaltungen unwirksam machenden Steuerimpulses kann die Vertikalsynchronisierschaltung insbesondere einen Dekoder, der mit einem Zähler verbunden Ist, und einen Schaltkreis mit zwei Zuständen aufweisen, dessen Ausgangssignal als Steuerimpuls dient.

Weitere Ausführungsformen der Erfindung sind In den Unteransprüchen angegeben.

Ausführungsformen der Erfindung werden anhand der Zeichnungen näher erläutert. Es zeigt ^AS

Fig. 1 eine Ausführungsform für eine Verllkal-Synchronlslerschaltung mit Einrichtung zur Erzeugung eines Sperrimpulses;

Flg. 2 ein Zeltdiagramm zur Erläuterung des Betriebes der Schaltung gemäß Flg. 1;

Fig. 3 ein Blockschaltbild einer Ausführungslbrm für eine Zellen-Synchronislcrschaltung und einen Schaltkreis zur Erzeugung eines Burst-Torimpulses; Fig. 4 ein Zeltdiagramm zur Erläuterung des Betriebes der Schaltung gemäß Flg. 3.

Fig. 1 zeigt eine Vertlkal-Synchronlsierschaltung vom Impulszählsystem und einen zugeordneten Schaltkreis zum Erzeugen eines Sperrimpulses. In Flg. 1 sind die mit Q und einer Zahl bezeichneten Transistoren solche, die nach der I²L-Technlk ausgebildet sind, während Transistoren, die mit den Bezugsziffern T und einer Zahl bezeichnet sind, solche sind, die In gewöhnlicher Bipolartechnik ausgebildet sind, wobei jeder als eine Umkehrsture wirkt; das gleiche gilt für Fl g. 3, die spüler beschrieben wird.

Die Vertlkal-Synchronlslerschaltung 1 gemäß Flg. 1 besteht aus einem Abwärtszähler 3, einer Eiiuleh-Frequenzbereich-Elnstellschaltung S und einer Rückstellschaltung 7. Der Abwärtszähler 3 besteht aus neun T-Fllp-Flops F6 bis F14, die als Kaskade geschaltet sind. Der Abwärtszähler 3 1st so geschaltet, daß er als ein Zähleingangssignal das Ausgangssignal von einer Horizontal-Synchronlslerschaltung (Im folgenden beschrieben), "° d. h. ein Horizontalsynchronisiersignal Hsym: das über einen Umkehrlranslstor Q106 angelegt wird. Ein derartiger Vertlkal-Synchronlslerschaltkrels 1 vom Impulszählsystem mit einem Abwärtszählcr 3 Ist beispielsweise In dem Artikel »A Highly Stable Integrated Sync System« von Mllton Wilcox In »IEEE Transactions on Consumer Electronics«, Vol. CE-24, Nr. 3, August 1978, beschrieben.

Die Frequenzberelchs-Elnstellschaltung 5 zielt darauf ab, den Einziehbereich der Verttkal-Schwlngungsfrequenz einzustellen und die dargestellte Ausführungsform Ist so ausgebildet, daß der Einzugsbereich zwischen dem NTSC-System und dem PAL-System schaltbar Ist und auch je nach Empfang einer elektrischen Rundfunk-

welle oder eines Signals von einem Vldco-Absplelgerat, wie beispielsweise einem Videorekorder, änderbar 1st, 7. B. gemäß der Tabelle I:

Tabetic I

System Fernsehsender- Vitloo-Rckortler-

empl'ang Hniplung

NTSC 57 846 bis 61 461 Hz 54 632 bis 65 558 II/.
&iacgr;&ogr; I'AL 48 828 bis 51 398 Hz 44 389 bis 54 253 Hz

Die Elnzugsfrcquenzberelchs-Elnslellschaltung 5 umfaßt Dekoder 51, 54 und 52, 53 zum Einstellen der unleren bzw. oberen Frequenzgrenzen des Einzugsbereiches beim Empfang eines Signals von einem Videorekorder bzw. von einem Fernsehsender. Der Dekoder 51 umfaßt die Transistoren (MOl, (M02, (»103, 0105 und 058 Tür das NTSC-System, d. h. für die Frequenz von 54.632 Hz. Der Transistor QUM ist so geschaltet, daß er als ein Basiseingangssignal das Ausgangssignal Q eines Fllp-Flops FIl crhilll und die Transistoren 0102 und 0103 sind in der Folge In Form einer Kaskade zum Transistor 0101 geschaltet. Der Transistor 0105 erhält als Basiselngangssilgnal das Ausgangssignal Q eines Fllp-Flops F14 und der Kollektor des Transistors 0105 Ist mit dem Kollektor des Transistors ()103 verbunden, wobei das logische Produkt dieser beiden Ausgangsslgnalc erhallen wird, und das Ausgangssignal des logischen Produktes wird an die Basis des Transistors 058 angelegt.

Der Dekoder 52 weist die Transistoren 097, £108, 0109 und 061 für das NTSC-System auf,_d. h. für die Frequenz von 57.846 Hz. Der Transistor 097 erhält als Basiseingangssignal das Ausgangsslgnal 0 eines Flip-Flops FlO. Der Transistor 0108 erhält als Baslsclngangsslgnal das Ausgangssignal 0 eines Fllp-Flops F14, und der Transistor 0109 Ist In Form einer Kaskade mit dem Transistor 01(18 verbunden. Der Kollektor des Transistors 0109 Ist mit dem Kollektor des Transistors 097 verbunden, wobei diese beiden Ausgangsslgnale summiert werden, und das summierte Ausgangssignal wird als ein Eingangssignal an die Basis des Transistors 061 gelegt.

Der Dekoder 53 enthalt die Transistoren 0105 und 072 für das NTSC-System. Der Transistor 0105 erhält als Basiseingangssignal das Ausgangssignal 0 eines Fllp-Flops /·&Iacgr;4. Das Kollektor-Ausgangssignal des Transistors 0105 ist als Basiseingangssignal an den Transistor 072 angelegt.

Der Dekoder 54 enthält die Transistoren 097 und 068 für das NTSC-System. Der Transistor 097 1st so geschaltet, daß er als ein Baslselngangsslgnal das Ausgangssignal Q eines Fllp-Flops /·&Iacgr;0 erhält. Die Basis des Transistors 068 Ist so geschallet, daß sie das Kollektorausgangssignal des Transistors 097 und das summierte Ausgangsslgnal der entsprechenden Ausgilngc Q der Fllp-Flops /·&Iacgr;1, Fl 2 und F13 erhallt.

Die Elnsicllschallung 5 1st so ausgebildet, daß die vertikale Os/.lllallonsfrcqucnz Im Einzugsberclch entsprechend einem Zilhlwert am Zähler 3 eingestellt werden kann, wobei der Zählwcrt des Abwärlszählers 3 In den Tabellen Il und 111 für das NTSC-System und das PAL-System angegeben Ist:

Tabelle II (NTSC-System)

Frequenz (M/) Zählwerl

54 632 288 (- 2" + 2')

57 846 272 (- 2* + 2*)

59 93') (Miltellrqucnz) 262,5

61 461 256 (- 2»)

65 558 240 (= 2⁷ + 2* + 2< + 2*)

Tabelle III (PAL-System)

l'rcquen/ (Hz) Zählwcrl

jj 44 389 352 (- 2" + 2'· + 2·⁵)

48 828 320 (-2"+ 2")

50 000 (Mittclfrequenz) 312,5

51398 304 (= 2« + 2< + 2*)

54 253 288(-2" + 2^)

Wie Im folgenden im ein/einen beschrieben, wird der AbwUrlszilhlcr 3 mittels der Klnstellschaltung 5 und der Rückstellschaltung 7, synchron mit dem vertikalen Synchronisiersignal rückgcstelll, wenn das vertikale Synchronisiersignal auftritt und der Zählwert Innerhalb des Eln/ugsberciches des Frequenzbereiches liegt, oder h5 wenn der Zilhlwerl entsprechend der unleren Frequenzgrenze des Einzugsbereiches gezählt wird und das vertikalc Synchronisiersignal nicht auftritt. Die Mlndestzühlwertc, entsprechend der unteren Frequenzgrenze sind in den Tabellen Il und III dargestellt.

Wie aus den Tabellen II und UI ersichtlich, liegt der Elnzugsfrcqucnzbereich beim Empfang des Signals vom

NTSC-System von einem Videorekorder Im Bereich von 288 bis 240 Zilhlclnhcllen und von einem Fernsehsender Im Bereich von 272 bis 256 Zählclnhellen. Für den Fall des PAl.-Systems geht der Hlnzugsfrequenzberelch von 352 bis 288 (beim Empfang von einem Videorekorder) und von 320 bis 304 (für den F.mpfang eines Rundfunksignals) Zähleinheiten. Die Beziehung zwischen diesen Zählwcrtcn und damit Frequenzen und den entsprechenden Ausgangssignalen 0 der Fllp-Flops /^:'6 bis Fl 4 lsi In der Tabelle IV dargestellt.

Tabelle IV	/14	/•13	/12	(25)	/IU	(2-M	/8	/7	/•6
l-'rciiuun/	(2«)	<2'l	(2")	I	(2⁴)	0	{2h	(2¹)	(2")
/.ä hl wert	I	0	0		0		0	(I	0
54 632 11/				0		0
(288)	I	0	0		1		0	0	(I
57 846 11/				0		0
(272)	I	0	0		0		0	O	0
61 461 II/				1		0
(256)	0	1	I		1		0	0	0
65 558 II/
(240)

44 389 Hz. 1 0 I 1 0 0 0 0 (I (352)

48 828 11z I 0 I 0 0 0 0 (I 0 (320)

51 398 II/. 1 0 0 I 1 0 0 0 0 (304)

54 253 Hz 10 0 1 0 0 0 0 0 (288) _M

Wie aus der Tabelle IV ersichtlich, erhält für den Fall des NTSC-Systems der Dekoder 51 die Ausgnngssignale der Fllp-Flops F14 und FIl, der Dekoder 52 die Ausgangssignale der Fllp-Flops F14, FlO. der Dekoder 53 die Ausgangssignale des Fllp-Flops F14 und der Dekoder 54 die Ausgangsslgnalc der Fllp-Flops F13, F12, FIl und FlO.

Der Dekoder 51 zur Abgrenzung der unteren Grenze des Elnzugsfrequenzbcrelches beim Empfang des Signals von einem Video reproduzierenden Gerät, wie beispielsweise einem Videorekorder, besteht für das PAL-System, d.h. für die Frequenz von 44.389 Hz, aus den Transistoren 0101, 0104, 0108, 0110 und 059. DerTransistor 0101 erhält das Ausgangssignal 0 des Fllp-Flops FIl und der Transistor 0104 das Ausgangssignal Q des Fllp-Flops F12. Die Kollcktorausgangsslgnalc der Transistoren 0101 und 0104 werden summiert und das summierte Ausgangssignal wird an die Basis des Transistors 059 angelegt. Das Ausgangssignal 0 des Fllp-Flops F14 wird an die Basis des Transistors 0108 angelegt und das Kollektor-Ausgangssignal des Transistors 0108 an die Basis des Transistors 0110. Um die Anzahl der verwendeten Tore zu verringern 1st die Ausführungsform so aufgebaut, daß der Abwärtszähler 3 erstmalig dann zurückgestellt wird, wenn die Fllp-Flops F6 bis F14 den Wert 256 zählen und erneut zurückgestellt wird, wenn die Fllp-Flops F6 und F14 den Wert 96 (= 352-2") zählen. Genauer gesagt wird das Ausgangssignal 0 des Fllp-Flops F14 hoch, wenn die Fllp-Flops F6 bis F14 256 zählen. Dieses Ausgangsslgnal 0 des Fllp-Flops F14 wird der Eingangsklemme D des D-Fllp-Flops F15 über die Transistoren 0108 und 0110 zugeführt. Demgemäß wird das Ausgangssignal 0 des Fllp-Flops F15 hoch, und wird der Basis des Transistors 0107 zugeführt. Daher wird der Kollektor des Transistors 0107 zu diesem Zeltpunkt niedrig, und demgemäß wird der Transistor 7&Iacgr;65 abgeschaltet. Hierdurch werden die Fllp-Flops F6 bis F14 zurückgestellt und es beginnt ein neuer Zahlvorgang des Abwäriszählers 3 von Null aus. Dann wird das .summierte Ausgangssignal aus den Ausgangssignalen den Transistoren 0101 und 0104 der Basis des Transistors 059 zugeführt, wenn der Abwärtszählcr 3 96 zählt, d. h. die Ausgangsslgnale 0 der Fllp-Flops FIl und F12 werden hoch. Somit erzeugt der Dekoder 51 Im Falle des PAL-Sysiems das Ausgangssignal in Abhängigkeit von den Ausgangsslgnalcn der Fllp-Flops FI4, F12 und FIl. Die Im Dekoder 51 enthaltenen Transistoren 058 und 059 funktionieren als ein Auswahlschaltcr, um entweder das NTSC-System oder das PAL-System auszuwählen.

Der Dekoder 52, der die untere Einzugsgrenzc des Frequenzbereiches für den Fall des Empfangs des Fernsehsendersignals festlegt, besieht für das PAL-System, d. h. für die Frequenz von 48.828 Hz, aus den Transistoren 0104, (J108, 0110 und 062. Die Transistoren 0108 und 0110 funktionleren auf die gleiche Art und Welse wie beim Dekoder 51. Der Transistor 0104 erhält das Ausgangssignal Q des Fllp-Flops FI2 an der Basis, und das Ausgangssignal des Transistors 0104 wird an der Basis des Transistors 062 angelegt. Die Transistoren 061 und 062 funktionieren als Auswahlschalter, um entweder das NTSC-System oder das PAL-System zu wählen.

Der Dekoder 53 zur Festlegung der oberen Einzugsgrenze des Frequenzbereiches für den Fall des Empfangs des Fernsehsendersignals besieht für das PAL-System, d. h. für die Frequenz von 51.398 Hz, aus den Transistoren 097, 098, 0100, 0101, 0103, 0108, 0110 und 071. Die Transistoren 0108 und 0110 funktionieren auf die gleiche Art wie bei dem Dekoder 51 beschrieben. Der Transistor 097 erhält an der Basis das Ausgangssignal Q 97 des Fllp-Flops FIO, und das Ausgangssignal des Transistors 097 wird an die Transistoren 098 und 0100 angelegt, die als Kaskade geschaltet sind. Der Transistor 0101 erhält an der Basis das Ausgangssignal 0 des Fllp-Flops FIl, und das Ausgangssignal des Transistors 0101 wird an die Transistoren 0102 und 0103 angelegt,

die als Kaskade geschaltet sind. Der Kollektor des Transistors 0100 und der Kollektor des Transistors 0103 sind zusammen mit der Basis des Transistors 071 verbunden. Die Transistoren 071 und 072 funktionieren als Auswahlschalter, um entweder das NTSC-System oder das PAL-System zu wählen.
Der Dekoder 54 zur Festlegung der oberen Elnzugsgrenzc des Frequenzbereiches beim Empfang eines Signals von z. B. einem Videorekorder, enthüll für das PAL-System, d. h. Tür die Frequenz von 54.253 Hz, die Transistoren QlOl, 0108, 0110 und 067. Die Funktion der Transistoren 0108 und 0110 Ist die gleiche wie anhand des Dekoders Sl beschrieben. Der Transistor 0101 erhält das Ausgangssignal Q des Fllp-Flops &Pgr;&Igr;, und das Ausgangssignal des Transistors 0101 wird an die Basis des Transistors 067 angelegt. Die Transistoren 067 und 068 funktionieren als Auswahlschaitcr, um entweder das NTSC-System oder das PAL-System auszuwählen.

Die In der Vertlkalsynchronlslcrschaltung 1 enthaltene Rückstellschaltung 7 umfaßt ein Flip-Flop FSl, ein D-Fllp-Flop FlS und die Transistoren 0107 und 7&Iacgr;46. Das Flip-Flop KSl enthält die kreuzweise miteinander verbundenen Transistoren 065 und 066, und sein Ausgangssignal wird am Kollektor des Transistors 066 erhalten. Das Flip-Flop FSl Ist ein R-S-Fllp-Flop, dessen Setzeingang so geschallet lsi, dall er die Ausgangsslgnalc der Dekoder 53 und 54 enthält. Die Basis des Transistors 066 Ist mil den Kollektoren der Transistoren 067, &sfgr;/68 und 071, 072 verbunden. Das Ausgangssignal des Fllp-Flops KVl und das Kollcktor-Ausgangsslgnal des Transistors 064 werden zusammen an den Dateneingang D des Fllp-Flops /-"IS angelegt. Der Transistor 064 ist so geschaltet, daß er an der Basis das vertikale Synchronisiersignal vwie, welches von dem vorhandenen zusammengesetzten Videosignal abgetrennt Ist, und das Ausgangssignal des Dekoders 51 und das Ausgangsslgnal des Dekoders 52 erhält. Genauer gesagt 1st die Basis des Transistors 064 mit den Kollektoren der Transistoren 058, 059 und 061. 062 verbunden. Dem Takteingang C des Fllp-Flops /-&Iacgr;5 wird eine Umkehrung des Ausgangsslgnals 0 des Fllp-Flops FA zugeführt, wobei ein Abwärls/ähler 17 den Horlzonlal-Synchronlsicrschallkrcls (Fig. 3), der Im folgenden beschrieben wird, bildet. Die Umkehrung des Ausgangsslgnals 0 des Fllp-Flops F4 (Flg. 3) wird an den Transistor 041 angelegt und das Ausgangssignal des Transistors 041 und das Ausgangssignal des Fllp-Flops /&Iacgr;5 werden summiert und das summierte Ausgangssignal an die Basis des Transistors 0107 angelegt. Das Ausgangssignal des Transistors 0107 1st auf die Basis des Transistors 7165 geschaltet, und das Kollektorausgangssignal des Transistors &Pgr;65 wird als ein Rückstelllmpuls erhallen. Der Rückslellimpuls wird an die jeweiligen Rückstellclngänge der Fllp-Flops /'6 bis FU angelegt, die den Abwärtszähler 3 bilden. Ferner wird der vom Transistor 7&Iacgr;65 erhaltene Rückstelllmpuls über einen Puffcrlranslstor oder einen Umkchrtranslstor (nicht dargestellt) wenn notwendig an den vertikalen Anlrlebsschaltkrels (nicht dargestellt) als ein Vertlkalantrelblmpuls VD (nicht dargestellt) angelegt.

Der Abwärtszähler 3 der Vertlkalsynchronlslerschaltung 1 erhält somit an seinem Zählclngang das horizontale Synchronisiersignal, so daß er In Abhängigkeit von dem Rückstelllmpuls vom Rückslellschallkreis 7 rückgestellt wird, wobei ein Zählvorgang von Null aus erneut gestartet wird. Für den Fall, daß das vertikale Synchronisiersignal Vsync Im Elnzugsbereleh des Frequenzbereiches, d. h. Im Bereich des In der Tabelle Il oder III gezeigten

JS Wertes liegt, wird der Rückslellimpuls als eine Funktion des Ausgangssignals vom Transistor 064 erhalten. Falls das vertikale Synchronisiersignal nicht Im Elnzugsfrcqucn/.bcrclch existiert, wird der Rückstelllmpuls als eine Funktion des Ausgangs des Dekoders 51 oder des Ausgangs des Dekoders 52 erhalten. Der Zähler 3 wird also bei Erhalt des vertikalen Synchronisiersignals oder wenn der Zühler einen Z'lhlweri entsprechend der unteren Grenze des durch den Dekoder 51 oder 52 eingestellten liln/ugsfrcquenzberclches zählt, rückgcsiellt. &igr;

Die Einrichtung 9 zur F.r/cugung des Sperrlmpulscs umfaßt ein R-S-Fllp-Flop FSl und die Dekoder 91 und !

92 Der Dekoder 91 dient /um Sct/cn und der Dekoder 92 zum Rückstellen des Fllp-Flops FSl.

Das R-S-Flip-Flop KV2 enthält zwei kreuzweise miteinander verbundene Transistoren 053 und 054; sein Setzeingang ist so geschähet, daß er die Kollcktorausgangsslgnale der Transistoren 056 und 057 erhält, und sein Rückslellelngang ist so geschaltet, daß er das Ausgangssignal des Transistors 055 erhall. Der Dekoder 91 weist für das NTSC-System die Transistoren 0108, 0109, 094, 095, 091, 092, 084 und 057 auf. Der Transistor 01(18 erhält an seiner Basis das Ausgangssignal 0 de? im Abwärlszähler 3 enthaltenen Flip-Flops FS4, und sein Ausgangssignal wird an den Transistor 0109 angelegt. Der Transistor 094 erhalt an seiner Basis das Ausgangsslgnal 0 des Flip-Flops F8, und sein Ausgangssignal wird an den Transistor 095 angelegt. Der Transistor 091 erhält an seiner Basis das Ausgangssignal 0 des Fllp-Flops H, und sein Ausgangssignal Ist an den Transistor 092 angelegt. Der Transistor 084 erhüll den von einer Zellen-Endstufe (nicht dargestellt) gelieferten Zcllen-Rücklauflmpuls Pl mil positiver Polarität, so das der Transistor 084 während der Zcllcn-Auslastlücke eingeschaltet und während der restlichen Zelt ausgeschaltet Ist. Die Kollcktorausgänge der Transistoren 084, 092,

093 und 0109 sind alle zusammen an die Basis des Transistors 057 geschaltet, die somit mil der Summe dieser Ausgangssignale, d. h. dem Ausgangssignal Q des Fllp-Flops &Pgr;, dem Ausgangssignal 0 des Fllp-Flops F8, dem Ausgangsslgnal 0 des Fllp-Flops K14 sowie dem umgekehrten Ausgangssignal des horizontalen Rücklaufimpulscs beaufschlagt wird.

Der Dekoder 91 enthält für das i'AI.-Syslem die Transistoren 0108, 0109, 083. 082, 0101, 0102, 0103, 094, 095, 096, 089, 079, 084 und 056. Der Transistor 0108 erhält das Ausgangssignal 0 des Fllp-Flops /14, und sein Ausgangssignal wird an die Transistoren 0109, 083 und 082 angelegt, die in Kaskade geschaltet sind Der

Mi Transistor (MOl erhält an seiner Basis das Ausgangssignal des Flip-Flops FIl, und sein Ausgangsslgnal wird an die Transistoren 0102 und 0103 angelegt, die In Kaskade geschallet sind. Der Transistor 094 erhall an seiner Basis das Ausgangsslgnal 0 des Fllp-Flops KR, und sein Ausgangsslgnal wird an die in Kaskade ticschallclen Transistoren 095 und 096 angelegt. Der Transistor 089 erhält an seiner Basis das Ausgangssignal 0 des Flip-Flops K6. und sein Ausgangssignal lsi an den Transistor 079 angelegt. Der Transistor 084 erhält, wie erwähnt,

fi5 den horizontalen Auslastimpuls. Die Kollektoren der Transistoren 084. 079, 096 und 082 sind zusammen mit der Basis des Transistors 056 verbunden, die somit mit der Summe aus den Ausgangssignalen der Fllp-Flops /~6, F&, FU und /"14 sowie dem umgekehrten Ausgangssignnl des horizontalen Rücklauflmpulscs beaufschlagt lsi. Der Dekoder 92 zum Rückstellen des Flip-Flops KS'2 wird sowohl für das NTSC-System als auch für das

PAL-System verwendet. Er enthüll die Transistoren 094, 089, 079, 084 und 048. Der Transistor 094 erhält an seiner Basis das Ausgangsslgnal 0 des den Abwarlszühler 3 bildenden Fllp-Flops /T). Der Transistor 089 erhält an seiner Basis das Ausgangsslgnal 0 des Fllp-Flops Fi, und sein Ausgangsslgnal wird an den Transistor 079 angelegt. Der Transistor 084 erhalt, wie vorstehend beschrieben, den horizontalen Rücktaufimpuls Pf. An der Basis des Transistors 048 liegt das Ausgangsslgnal des Transistors 047. Am Eingang des Transistors 047 Hegt das Ausgangssignal des R-S-Fllp-Flops FS3 und somit das Ausgangssignal des Transistors 045. Das Flip-Flop FS3 wird In Abhängigkeit von dem Rückslelllmpuls gesetzt, der durch den Transistor 04J aus der Rücksicllschaltkreis 7 erhalten wird, und wird In Abhängigkeit von dem nicht dargestellten 20-Sekunden-Zellenwahlimpuls rückgestellt. Die Ausgänge der Transistoren 04H, 084, 079 und 094 sind zusammen an die Basis des Transistors 055 geschaltet, die somit mit der Summe aus den Ausgangsslgnalcn der Fllp-Flops Fi und /TJ, dem umgekehrten Ausgangssignal des horizontalen Rücklauilmpulses und dem Ausgangssignal des Transistors 048 beaufschlagt Ist. Das Ausgangssignal des Transistors 055 liegt am Rückstellelngang des Fllp-Flops FSl und damit an der Basis des Transistors 053.

Das mil den Transistoren 053 und 054 versehene R-S-Flip-Flop FSl wird für den Fall des NTSC-Systems durch das Ausgangssignal des Transistors 057 gesetzt und durch das Ausgangssignal des Transistors 055 rückgcsteiii, während es für den Fail des S'AL-Syslcms durch das Ausgangssigna! des Transistors 056 gesetzt und durch das Ausgangssignal des Transistors 055 rückgcstelll wird. Die Ausgangssignale des Fllp-Flops FSl, d. h. die von den Transistoren 054 und 053 erhaltenen Impulse,_werden an die verschiedenen Hllfsschaliungen, die im folgenden beschrieben werden, als Sperrimpulse Pm und Pm angelegt.

Flg. 2 zeigt ein Zeltdiagramm zur Erläuterung der Funktionsweise der Ausrührungsform gemäß Flg. 1 und Insbesondere der Funktionsweise der Schallung 9 zur Erzeugung des Sperrimpulses, und zwar für das NTSC-System. Hierbei wird das Flip-Flop FSl durch das Ausgangsslgnal des Transistors 057 gesetzt. Am Eingang des Transistors 057 Hegen die summierten Ausgangssignale der Fllp-Flops Fl, FH und /&Iacgr;4, und das umgekehrte Ausgangssignal vom horizontalen RUeklauflmpuls PJ an. In der Flg. 2 ist das Ausgangssignal 0 des Flip-Flops Fl bei (F), das Ausgangssignal 0 des Fllp-Flops /TJ bei (G) und das Ausgangssignal 0 des Fllp-Flops F14 bei (M) und der Zellen-Austastimpuls oder Rücklaufimpuls PJ bei (N) dargestellt. Demgemäß erzeugt der Transistor 057 das Ausgangssignal mil hohem Wert, wenn das Ausgangssignal 0 des Fllp-Flops F14, das Ausgangssignal Q des Flip-Flops /TJ und das Ausgangssignal 0 des Fllp-Flops Fl hoch sind und der Rücklaufimpuls Pf hoch, d. h. das Ausgangssignal des Transistors 084 auf tiefem Niveau Ist. Demgemäß wird das Ausgangssignal des Transistors 053 des Fllp-Flops FSl, d. h. der Spcrrlmpulsc Pm, entsprechend dem Zcltdlagramm (O) in Flg. 2. .in hoch. Somit werden die Sperrimpulsc Pm und Pm vom Flip-Flop FSl erhallen.

Das Flip-Flop FSl wird durch das Ausgangssignal des Transistors 055 rückgestellt. Am Eingang des Transistors 055 liegen die Ausgangssignale der Fllp-Flops Fi und FH, und das umgekehrte Ausgangssignal vom Zcllcn-Rücklaul'lmpuls Pf mit UND-Vcrknüpfung an. Die Ausgangssignale 0 der Fllp-Flops Fi und Fa sind in der Flg. 2 bei (F.) und (G) dargestellt. Demgemäß wird, wie aus der Flg. 2 ersichtlich, das Flip-Flop FSl « zurückgestellt, wenn das Ausgangsslgnal 0 des Fllp-Flops /'6 einen hohen Wert hai, das Ausgangssignal 0 des Fllp-Flops FH, das Ausgangssignal des Transistors 084 (bei Abwesenheit des Zellen-Rücklaurimpulses P/1 und das Ausgangssignal des Transistors 048 den hohen Wert annehmen. Somit wird der Anfang des Sperrimpulses durch den Dekoder 91 und sein Ende durch den Dekoder 92 bestimmt.

Die Erzeugung des Spcrrimpulscs helm Betrieb mit PAL-System jedoch erfolgt Im wesentlichen auf die gleiehe Welse, wobei jedoch das Flip-Flop /\S'2 vom Transistor 056 gesetzt wird.

Wie beschrieben, werden die Sperrlmpulse Pm und Pin von der Schaltung 9 erhallen, wobei der Sperrimpuls Pm gemäß Fig. 2 so lang ist, daß er das vertikale Synchronlslerlnlcrvall und das davor und danach vorgesehene Abgleichimpulsintervall abdeckt. Da der Sperrimpuls Pm als eine Funktion der Zählwertc im Abwärtszähler 3 erzeugt wird, kann die Dauer des Spcrrimpuiscs mit extremer Genauigkeit aufrechterhalten werden. Der so erzeugte Sperrimpuls dient dazu, die Zuführung des zusammengesetzten Synchronisiersignals zu Vldeo-Hilfsschaltungen, wie z. B. einer automatischen Zellenfrequcnzregclung. einer automatischen Zellenphasenregelung oder der Synchronlsallons-Dcteklorschaltung zu unterbrechen oder um BHd-Illlfsschaliungen, wie z. B. eine Schaltung zur Erzeugung des Burst-Au.slasilmpulscs oder eine Schallung zur Erzeugung des Klemmimpulses zum Regenieren der Gleichstromkomponente des Videosignals, während der Dauer des Sperrimpulses unwirksam zu machen.

In dem Blockschallbild von Flg. 3 Ist die Zcllensynchronlslerschaltung Il und die Schaltung 13 zur Erzeugung des Burst-Austastlmpulses dargestellt.

Die horizontale Synchronlslcrschallung 11 kann eine automatische Frequenzregelung oder eine automatische Phasenregelung sein; in Fig. 3 ist eine automatische Phasenregelung dargestellt. Die Zeilensynchronlsierschallung 11 enlhäll einen spannungsgesieuerten Oszillator 15, eine Abwärtszlihlschaltung 17, eine Phasenvergleichsschaltung 19, eine Entladesteuerschaltung 21, eine Ladcsleucrschaliung 23 und einen Kondensator 25 Der spannungsgesteuerle Oszillator 15 umfaßt einen keramischen Vibrator 151 und 1st als ein variabler Frequenzoszillator ausgebildet, der eine Schwingung mit einer Mlttcnfrcquen/. von 32./;, erzeugt, wobei I_n die Zellen-Oszlllaiorfreilticn/ lsi. Das Ausgangsslgnal des sp;innungsge.sieuerten Os/Ilialors 15 wird an die Abwilrls/ShlschaUung 17 m angelegt, die IQnI In Kaskadcnschallung angeordnete T-FHp-Flops /&Iacgr; bis /5 enthüll, wobei am Trlggcrelnunng des Flip-Flops /·! das Ausgangssignal des .spannungsgcsieuerlcn Oszillators 15 anliegt, das durch die Abwärlszählschallung 17 im Frequcnztellungsverhilllnls von % geteilt wird, so daß am Ausgang 0 Jes Fllp-Flops FS ein horizontaler Treibcrlmpuls HD mil einem Tastverhältnis von 50% und der Frequenz f., erzeugt wird Das Ausgangssignal Pm des Flip-Flops FS liegt an der Basis des Transistors 025, der die Phasenvergleichsschaltung 0, 19 bildet. Sein Kolleklorausgangsslgnal liegt an der Basis des Transistors 026 und auch am Kolleklorausgang " des Transistors 022. Der Kollektor des Transistors 026 Ist ebenfalls mit dem Kollektor de, T™«.««™ mi

Der Transistor QIl wird von dem Ausgangssigna! des Transistors Tl 45 gesteuert, der das Ausgangssignal von der Synchronstufe 27 erhält, die In bekannter Welse von dem zusammengesetzten Videosignal das zusammengesetzte Synchronlslerslgn·.·! abtrennt, das dann an die Kollektoren der Transistoren QlS und Q16 mit der gleichen Polarität angelegt wird. Demgemäß erzeugen die Transistoren £25 und Q16 als ein PhasendlfTerenzslgnal ein UND-verknüpftes Ausgangssignal aus den Kolleklorausgangssignalen und dem Im zusammengesetzten Synchronisiersignal enthaltenen Zellensynchronsignal. Das Phasendlfiercnzslgnal vom Kollektor des Transistors C>25 wird an die Ladesleuerungsschaltung 23 und das vom Kollektor des Transistors QId an die Entladesteuerungsschaltung 21 angelegt, so daß diese In Abhängigkeit von den PhasendllTcrcnzslgnalcn die Aufladung und die Entladung des Kondensators 25 steuern. Demgemäß wird die Klemmspannung des Kondensators 25 eine in Glelchstromspannung, die dem Phasenunterschied zwischen dem Oszlllaiorausgangsslgnal des spannungsgeslcuerten Oszillators 15 und dem Zellcn-Synclironisierslgnal, welches Im von der Synchrontrennslufe 27 erhaltenen zusammengesetzten Synchronisiersignal enthalten ist, entspricht. Eine solche automatische Phasenregelung ist allgemein bekannt.

Gemäß Fig. 3 ist ein Transistor 7&Iacgr;70 als Sperrglied am Ausgang der Synchron-Trcnnslufe 27 vorgesehen. An seiner Basis Hegt der Sperrimpuls Pm vom Flip-Flop FSl an, und sein Kollektor ist mit dem Ausgang der Synchron-Trennstufe 2.7 verbunden, d. h. der Eingang des Transistors &Pgr;45 und der Emitter des Transistors &Pgr;70 sind mit Masse verbunden. Demgemäß wird die Zuführung des zusammengesetzten Synchronisiersignals zu der Phasenvergleicherschaltung 19 während des Spcrrlmpulscs I'm, der das vertikale Synchronlslerlnlervall und die Abgleichimpulsintervalle abdeckt, unwirksam gemacht. Demgemäß werden der automatischen Zeilenphasensteuerschaltung und/oder Zellcnfrcqucnz-Steuerschullung weder das vertikale Synchronisiersignal noch die Abgleichimpulse zugeführt und daher kann eine Bildstörung am Beginn des Zcilcnabtastens verhindert werden.

Im folgenden wird die Schaltung 13 zur Erzeugung des Burst-Auslastlmpulscs beschrieben. Sie erzeugt den

Bursl-Austastlmpuls unter Verwendung des Zellcn-Rücklauflmpulscs Pf und des Ausgangssignals von FMp-Flops der Abwärtszählschaltung 17, die das Ausgangssignal des spannungsgesteuerten Oszillators 15 abzählt. Die Bursi-Austastimpulsschaltung 13 enthält eine Kaskadenschaltung von Transistoren Q6, 05, Q4 und Q3. An der Basis des Transistors i^6 liegt das Ausgangssignal Q des Flip-Flops Fl und gleichzeitig das Ausgangssignal Q des Flip-Flpps F2. Das Ausgangssignal des Transistors Qb wird über die Transistoren Q5 und Q4 an den Eingang des Transistors ()3 angelegt, an dem auch das Ausgangssignal Q des Fllp-Flops F3 und der Zeilcn-Rücklaufimpuls Pj anliegen.

Flg. 4 zeigt ein Zcltdlagramm zur Erläuterung der Funktionsweise der Schaltung 13. An der Basis des Transistors Qa Hegen die UND-verknüpften Ausgangsslgnalc Q der Flip-Flops Fl und Fl an, wie bei (C) In Fig.4 dargestellt. Demgemäß Hegt am Ausgang des Transistors Q4 und damit am Eingang des Transistors Qi das in Flg. 4 bei (D) dargestellte Signal an. Ferner sind das Ausgangsslgnal Q des Fllp-Flops /·3 In Flg. 4 bei (E), der Zellen-RUcklauflmpuls Pf bei (F) und das Ausgangssignal des Transistors Q3 und damit der Bursl-Austaslimpulsschaltung 13 bei (I) dargestellt.

Wie erwähnt hat der spannungsgeslcuerlc Oszillator 15 seine Mlitcnfrcqucnz bei 32/,, und 1st auf die Mute des Zehensynchronslgnals Hsync synchronisiert. Daher wird die Steuerung leicht so erfolgen, daß der Anfang des Bursi-Ausiasllmpulscs Im Intervall des Zellen-Synchronlslcrslgnals (G) und sein Ende vor dem Ende des Rücklaufimpulscs (F) liegt.

Bei dci Ausführungsform wird der Basis des Transistor Q3 auch der Sperrimpuls PTn vom Flip-Flop FSl zugeführt. Demgemäß wird während des Sperrimpulses Pm der Bursl-Auslasllmpuls (wie bei (I) In Fig. 4) notwendigerweise hoch. Der lUirsi-Auslastlmpuls wird der Bursl-Auslaslschaltung 29 und auch über die in Kaskade geschalteten Transistoren T\ und 73 der Glclchstrom-Rcgencrlcrschallung 31 zugeführt. Demgemäß •iS wird während der Dauer des Sperrlmpulses, d. h. während der Abglclchlmpulslnlervalle und dem vertikalen Synchroriislerlmpulslnicrvall, von der Burst-Austustschaltung 29 kein Ausgangsslgnal erzeugt, und daher wird verhindert, daß das Slgnal-Rauschvcrhällnls des reproduzierten Farbsignals verschlechtert wird. Ferner wird während der Dauer des Sperrlmpulses die Glelchstrom-Rct:cncrler.schaltung 31 ebenfalls unwirksam, und daher wird verhindert, daß das Ausgangssignal dieser Schallung 31 auf dem Spitzenwert des vertikalen Synchronlsicr-SO signals fixiert wird. Demgemäß kann eine Helllgkeltsi>bwelchung am oberen Teil des Halbbildes bei Beginn des auf das vertikale Synchronlslcrlnlervall und das Ausglelchslmpulslntcrvall folgenden Videosignals verhindert werden.

Bei der Ausführungsform nach Flg. 3 wird das Ausgangssignal der Synchron-Trennslufc 27 an die Synchron-Detektorschaltung 33 angelegt; dieses vergleicht die Phasen des Zellen-Synchronlslerslgnals, welches Im /usammengcseuien Synchronisiersignal enthalten Ist. und des /cllcn-RücklauflmpuLscs und delektiert, ob der Empfänger Im synchronisierten Zustand ist. Auch das an die Synchron-Dcleklorschallung 33 angelegte zusammengesetzte Synchronisiersignal wird durch das Sperrglied, il. h. dem Transistor 7&Iacgr;70, während der Dauer des Sperrlmpulses, der das vertikale Synehronlsierlntervall und das Ausglclchlmpulslnlcrvall abdeckt, unwirksam gemacht Dadurch wird vorlcilhaflerwelsc verhindert, dall die Dotcklionscmpfindllchkcit der Synchron-Delck-

Hicrzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Farbfernsehempfänger mit einer Vertikal-Synchronisierschaltung, die in Abhängigkeit von einem empfangenen Vertikal-Synchronisiersignal die Vertikal-Ablenkung synchronisiert, und mit mindestens einer, von zeilenperiodischen Impulsen gesteuerten, die Bilddarstellung stabilisierenden oder steuernden Hilfsschaltung, wobei die Vertikal-Synchronisierschaliung einen mit Impulsen mit der Frequenz der Horizontal-Synchronisierimpulse oder einem vielfachen davon beaufschlagten Zähler sowie eine Einrichtung mit einem bistabilen Element umfaßt, die in Abhängigkeit vom Zählwert des Zählers ein bei einem ersten Zählwert beginnendes und bei einem zweiten Zählwert, endendes Steuersignal, von zumindest

&iacgr;&ogr; der Dauer des Vertikal-Synchronisiersignals erzeugt, dadurch gekennzeichnet, daß ein erster Dekoder (91) das bistabile Element (FSl) bei einem ersten Zählwert, der dem Beginn der der vertikalen Synchronisierungsperiode vorangehenden Ausgleichsimpulse entspricht, einstellt und ein zweiter Dekoder (92) das bistabile Element (FSl) bei einem zweiten Zählwert, der dem Ende der der vertikalen Synchronisierungsperiode folgenden Ausgleichsimpulse entspricht, zurückstellt, und daß das Steuersignal als Sperrimpuls die von den zeilenperiodischen Impulsen gesteuerte Hilfsschaltung oder Hilfsschaltungen (11, 13, 31, 33) während der das Vertikal Synchronisiersignal sowie die ihm vorangehenden und folgenden Ausgleichsimpulse umfassende Dauer des Sperrimpulses unwirksam macht.

2. Farbfernsehempfänger nach Anspruch 1, dadurch gekennzeichnet, daß für das dem ersten Dekoder (91) zugeordnete erste Ausgangssignal des Zählers (3) zwei Werte vorbestimmt sind, von denen der erste

&mgr; Decoder (91) den einen bei Empfang eines Farbfernsehsignals von NTSC-Norm und den anderen bei Empfang eines Farbfernsehsignals von PAL-Norm, verwendet.

3. Farbfernsehempfänger nach Anspruch 1, dadurch gekennzeichnet, daß die Frequenz des dem Zähler (3) zugeführten Signals gleich der Frequenz des Zeilensynchronisiersignals ist, der Zähler (3) eine Kaskadenschaltung von neun Flip-Flops (F6 bis FU) aufweist und der erste Dekoder (91) eine Schaltung aufweist, die Ausgangssignale bestimmter Flip-Flops der Kaskadenschaltung und das Zeilenrücklaufsignal (Ff) als logisches Produkt verarbeitet.

4. Farbfernsehempfänger nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Hilfsschaltung eine automatische Zeilenfrequenzregelschaltung oder automatische Zeilenphasenregelschaltung ist und daß der Sperrimpuls die Zuführung des zusammengesetzten Synchronisierungssignals zur Hilfsschaltung während der Dauer des Sperrimpulses sperrt.

5. Farbfernsehempfänger nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Hilfsschaltung eine Schaltung (13) zur Erzeugung eines Burst-Austastimpulses in Abhängigkeit von einem mit dem Zeilensynchronisiersignal frequenz- und phasenmäßig übereinstimmenden Signal und dem Zeilenriicklaufimpuls ist, und daß der Sperrimpuls den von der Hilfsschaltung erzeugten Burst-Austastimpuls während der Dauer des Sperrimpulses sperrt.

6. Farbfernsehempfänger nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Hilfsschaltung einen Klemmimpuls für die Wiederherstellung der Gleichstromkomponente des Videosignals erzeugt und daß der Sperrimpuis den Klemmimpuls während der Dauer des Sperrimpulses sperrt.

7. Farbfernsehempfänger nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Hilfs-Schaltung eine Synchronisier-Überwachungsschaltung (33) ist, die durch Phasenvergleich des im zusammengesetzten Synchronisiersignals enthaltenden Zeilensynchronisiersignals und des Zeilenrücklaufimpulses den synchronisierten Zustand des Farbfernsehempfängers detektiert, und daß der Sperrimpuls die Zuführung des zusammengesetzten Synchronisiersignals zur Hilfsschaltung während der Dauer des Sperrimpulses sperrt.