DE3136342C2

DE3136342C2 - Farbfernsehempfänger mit einer Vertikal-Synchronisierschaltung und mindestens einer die Bilddarstellung stabilisierenden oder steuernden Hilfsschaltung

Info

Publication number: DE3136342C2
Application number: DE3136342A
Authority: DE
Inventors: Nobukazu Nara Hosoya
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1980-09-12
Filing date: 1981-09-14
Publication date: 1984-07-19
Also published as: DE3136342C3; JPS5752266A; JPS6230551B2; DE3136342A1; US4425576A

Abstract

Eine bildstabilisierende Schaltung in einem Farbfernsehempfänger dekodiert einen Zählwert in einen Zähler, der einen vertikal synchronisierenden Schaltkreis eines Impulszähl systems bildet um einen unwirksam machenden Impuls zu erzeugen, der eine Zeitdauer abdeckt, die eine vertikal synchronisierende Zeitdauer und eine Ausgleichsimpulszeitdauer enthält. Der Schaltkreis spricht auf den unwirksam machenden Impuls an, um unwirksam zu werden, oder für die Impulsdauer ein zusammengesetztes Synchronisiersignal auszublenden, welches an einem Bild zugehörigen Schaltkreis, wie beispielsweise automatischen Horizontalfrequenz-Schaltkreis, automatischen Horizontal-Phasensteuerungsschaltkreis, einen Synchron-Detektor-Schaltkreis o.dgl. angelegt wird, während ein Burst-Torimpuls-Erzeugerschaltkreis und ein Gleichstrom-Rückstellschaltkreis während der Zeitdauer der unwirksam machenden Impulse unwirksam werden. Der Schaltkreis hat ein Flip-Flop um einen unwirksam machenden Impuls zu erzeugen, das auf einen Dekoder, der mit dem Zähler verbunden ist, ansprechend eingestellt und auf den anderen, mit dem Zähler verbundenen Dekoder ansprechend rückgestellt wird. Das Ausgangssignal des Flip-Flops wird als unwirksam machender Impuls verwendet.

Description

Die Erfindung betrifft einen Farbfernsehempfänger mit einer Vcrtikal-Synchronisiersjhallung, die In Abhängigkeit von einem empfangenen Vertikal-Synchronisiersignal die Vertikal-Ablenkung synchronisiert, und mil mindestens einer, von zellenperiodlschcn Impulsen gesicucrten. die Bilddarslcllung stabilisierenden oder steuernden Hilfsschaltung, wobei die Verlikal-Synchronislcrschallung einen mit Impulsen mit der Frequenz der Horlzonial-Synchronlsierlmpulsc oder einem Vielfachen davon beaufschlagten Zahler sowie eine Einrichtung, die in Abhängigkell vom Zählwen des Zählers einen Steuerimpuls von mindestens der Dauer des Vertikal-Synchronisiersignals erzeugt, aufweist.

Aus DE-AS 24 49 535 lsi eine derartige Verilkal-Synehronlslcr.sehallung für einen Farbfernsehempfänger bekannt. Bei dieser bekannten Schallung ist der erzeugte Steuerimpuls, der mindestens solange dauert wie der Vertikalsynchronimpuls, ein Aktivlcrungslmpuls, der dazu dlcni, ein Suchintcrvall für die Vertikalsynchroni-

«) sierung zu definieren. Innerhalb dessen das empfangene Verllkiiisynchronsfgnal zur Yerllkalahlenksiufc durchgelassen wird. Der Steuerimpuls spielt somll eine Rolle nur Innerhalb der Vcrtlkalsynchronislerung.

Der vorliegenden Erfindung licgi das Problem zugrunde, das sich immer dann ergibt, wenn der Farbfernsehempfänger zeilenfrcquentgesleuerte llillsschallungen aufweist, die die Bilddarslcllung stabilisierend und/oder steuernd beeinflussen. Bei solchen Millssihaltungcn kann es sich Insbesondere handeln um

- eine automatische Zeilenfrequenzregelung.
• eine automalische /einphasenregelung.

- eine Burst-Torschaltung (Farbsynchronlmpuls-

Ausla.slschallung),

- cine Schaltung zur Wiederherstellung der Gleichstromkomponente des Video-Signals.

- eine Synchronisatlons-Überwachungsschaltung.

Allen diesen I Hilfschaltungen Ist gemeinsam, dall sie von zeilensynchronen bzw. /.eilenperiodischen Impulsen angesteuert werden (nämlich von den Horizonialsynchronisierimpulsen Im Falle der automatischen Hortzontalfrequenzregelung, Horizontalphasenregelung und der Synchronlsfer-Überwachungsschaltung, bzw. von den Burst-Impulsen im Falle der Burst-Torschaliung und der Gleichstrom-Wiederherstellungsschaltung). Diese Schaltungen werden zwar nur für die eigentliche Bilddarsteliung benötigt, bleiben aber bei den bisher bekannten Farbfernsehempfängern auch während der Bildaustastlücke, also auch während des Vertikalsynchronimpulses, in Betrieb und werden auch von diesem beaufschlagt. Durch die Wechselwirkung mit dem Vertikaisynchronimpuls kann sich eine störende Beeinflussung der Hilfsschaltung ergeben, die sich z. B. als Bildstörung nach Beendigung des Verlikalsprunges, also In den ersten Zeilen des folgenden Halbbildes, bemerkbar machen kann. Weiterhin kann durch das Beaufschlagen mit dem Vertikalsynchronisierimpuls die Empfindlichkeit und das Signal-Rauschverhältnis von bildstabilisicrendcn llllfsschallungcn, ι. B. der Synchronisier-Überwachungsschallung, nachteilig beeinflußt werden und dadurch eine Verschlechterung der Bildsiabilislerung und Bildqualität insgesamt eintreten.

Der Erfindung liegt die Aufgabe zugrunde, einen Farbfernsehempfänger der genannten Art so zu verbessern, daß Verschlechterungen der BildquaÜtäi und Bildstablllslerung. insbesondere auch bei schwacher Intensität des Eingangssignals, aufgrund der Wechselwirkung mit der Vertlkalsynchronisierung vermieden werdesr.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Steuerimpuls als Sperrimpuls die von den zeilenperiodischen Impulsen gesteuerte Hillsschaltung oder Hllfsschaltungen während der Dauer des Sperriiupulses unwirksam macht.

Durch das Unwirksamwerden der jeweiligen Hilfsschaltung während der Dauer des Steuerimpulses, d. h. wahrend mindestens der Dauer des Vertikalsynchronimpulses, wird jede Wechselwirkung des Vertikalsynchronimpulses mit der zciienfrequentgesteuerten Hilfsschaltung vermieden; diese kann ihre bildstabilisierende und/oder steuernde Funktion rein aufgrund der während der Zellenabtastung auftretenden Betriebsverhältnisse durchführen. Handelt es sich bei der Hilfsschaltung um eine automatische Zellenfrequenzregelung und/oder eine automatische Zellenphasenregelung, dann wird durch die erfindungsgemäße Lösung die am Beginn der Zeilenabtastung auftretende Bildstörung vermieden. Handelt es sich um eine Schaltung zur Erzeugung von Burst-Austastlmpulsen, dann wird durch die Erfindung vermieden, daß diese während der Dauer der Abwesenheit des Farbsynchronimpuises einen Storlmpuls erzeugt, der bei Zuführung zur Farbverarbeitungsstufe deren Signalrauschverhällnis verschlechtern würde. Dient die Hilfsschaltung zum Wiederherstellen der Gleichstromkomponente des Video-Signals, dann würde diese während der Dauer des Vertikalsynchronimpulses und des Ausglelchimpulscs einen falschen Slgnalpegcl und damit eine Helligkeitsänderung verursachen; dies wird durch das erflndungsgcmäße Unwirksammachcn der Schallung vermieden. Wenn die Hilfsschaltung eine Synchronlsations-Überwachungsschallung ist, dann weist diese In der Regel einen logischen Schaltkreis auf, an dessen Eingängen das zusammengesetzte Synchronisiersignal und der Zeilenrücklauflmpuls anliegen. Das Zuführen des Vertikalsynchronisierimpulses und Ausglelchsimpulses würdt die Empfindlichkeit dieser Schaltung herabsetzen; -M) auch dies wird durch das erfindungsgemäße Unwirksammachen verhindert.

Zum Erzeugen des die llilfsschaltungen unwirksam machenden Steuerimpulses kann die Vcrtlkahynchronisierschaltung insbesondere einen Dekoder, der mit einem Zähler verbunden ist, und einen Schaltkreis mit zwei Zuständen aufweisen, dessen Ausgangssignal als Steuerimpuls dient.

Weitere Ausführungsformen db: Erfindung sind In den Unteransprüchen angegeben.

Ausführungsformen der Erfindung werden anhand der Zeichnungen näher erläutert. Es zeigt

Flg. 1 eine Ausführungsform für eine Vcrtlkal-Synchronisierschaltung mit Einrichtung zur Erzeugung eines Sperrimpulses;

Fig. 2 ein Zeitdiagr-mm zur Erläuterung des Betriebes der Schaltung gemäß Fig. 1;

Flg. 3 ein Blockschaltbild einer Ausführungsform für eine Zellen-Synchronisicrschallung und einen Schaltkreis zu; Erzeugung eines Burst-Torlmpulses;

Fig. 4 ein Zeitdiagramm zur Erläuterung des Betriebes der Schaltung gemilß Flg. 3.

Flg. I zeigt eine Vertlkal-Synchronlslerschaltung vom Impulszählsystem und einen zugeordneten Schaltkreis zum Erzeugen eines Sperrimpulses. In Fig. I sind die mit Q und einer Zahl bezeichneten Transistoren solche, die nach der I²L-Technlk ausgebildet sind, während Transistoren, die mit den Bezugsziffern T und einer Zahl bezeichnet sind, solche sind, die in gewöhnlicher Bipolartechnik ausgebildet sind, wobei jeder als eine Umkehrstufe wirkt; das gleiche gilt für Fl g. 3, die spüler beschrieben wird.

Die Vertlkal-Synchronlslerschallung I gemäß Flg. 1 besteht aus eine.n Abwärtszähler 3, einer Elnzleh-I'requenzbercich-Elnstellschaltung 5 und einer Rückstellschaltung 7. Der Abwärtszähler 3 besteht aus neun T-Fllp-Flops Fd bis F14, die als Kaskade geschaltet sind. Der Abwärtszähler 3 1st so geschaltet, daß er -sls ein (* Zähleingangssignal das Ausgangssignal von einer Horlzontal-Synchronlslerschaltung (Im folgenden beschrieben), d. h. ein Horizontalsynchronisiersignal llsym; das über einen Umkehrlranslstor 0106 angelegt wird. Ein derartiger Vertikal-Synchronlslerschaltkrels I vom Impulszählsyslem mit einem Abwärtszähler 3 Ist beispielsweise in dem Artikel »A Highly Stable Integrated Sync Systerp« von Mllton Wllcox In γ,ΙΕΕΕ Transactions on Consumer Electronics«, Vol. CE-24, Nr. 3, August 1978, beschrlcoen.

Die Frequenzbcreic/is-Einstellschaltung S zielt darauf ab, den Elnzlehbcrelch der Vcrtlkal-Schwlngungsfrequenz einzustellen und die dargeslclltc Auslührungsform Ist so ausgebildet, daß der F.lnzugsberelch zwischen dem NTSC-System und dem PAL-System schaltbar Ist und auch je nach Empfang einer elektrischen Rundfunk-

welle oder eines Signals von einem Vulco-Absplclgeräl, wie beispielsweise einem Videorekorder, änderbar ist, /. B. gemäß der Tabelle 1:

Libelle I

Sislem fernsehsender- Vicleo-Rckortler-

enipliing I -implant;

NTSC 57 84() bis 61 461 II/ 54 6.12 bis 65 558 II/
ίο I'AL 48 828 bis 51 398 Hz 44 389 bis 54 253 II/

Die Elnzugsfrcquenzberelchs-Einslcllschaltung 5 umfaßt Dekoder 51, 54 und 52, 53 zum Einstellen der unteren bzw. oberen Frequenzgrenzen des Einzugsbereiches beim Empfang eines Signals von einem Videorekorder bzw. von einem Fernsehsender. Der Dekoder 51 umfaßt die Transistoren QlOl, 0102. 0103, 0105 und 058 für das NTSC-System, d. h. für die Frequenz von 54.632 Hz. Der Transistor 0101 Ist so geschaltet, daß er als ein Baslselngangsslgnal das Ausgangssignal 0 eines Fllp-Flops FIi erhalt und die Transistoren 0102 und 0103 sind in der Folge In Form einer Kaskade zum Transistor 0101 geschaltet. Der Transistor 0105 erhält als Baslseingangsslgnal das Ausgangssignal Q eines Fllp-Flops /-Ί4 und der Kollektor des Transistors 0105 Ist mit dem Kollektor des Transistors 0103 verbunden, wobei das logische Produkt dieser beiden Ausgangsslgnalc erhalten

2Ii wird, und das Ausgangssignal des logischen Produktes wird an die Basis des Transistors 058 angelegt.

Der Dekoder 52 weist die Transistoren 097, 0108, 0109 und 061 Tür das NTSC-System auf,_d. h. Tür die Frequenz von 57.846 Hz. Der Transistor 097 erhält als Basiseingangssignal das Ausgangssignal 0 eines Flip-Flops FiO. Der Transistor 0108 erhält als Baslselngangsslgnal das Ausgangssignal 0 eines Fllp-Flops Π4, und der Transistor 0109 Ist In Form einer Kaskade mit dem Transistor 0108 verbunden. Der Kollektor des Translstors 0109 Ist mit dem Kollektor des Transistors 097 verbunden, wobei diese beiden Ausgangssignale summiert werden, und das summierte Ausgangssignal wird als ein Eingangssignal an die Basis des Transistors 061 gelegt.

Der Dekoder 53 enthält die Transistoren 0105 und 072 für das NTSC-System. Der Transistor 0105 erhält als Baslselngangsslgnal das Ausgangssignal 0 eines Fllp-Flops /14. Das Kollcktor-Ausgangssignal des Transistors

M 0105 Ist als Basiseingangssignal an den Transistor 072 angelegt.

Der Dekoder 54 enthält die Transistoren 097 und 068 für das NTSC-System. Der Transistor 097 ist so geschaltet, daß er als ein Baslselngangsslgnal das Ausgangsslgnal 0 eines Fllp-Flops /10 erhält. Die Basis des Transistors 068 Ist so geschalte!, daß sie das Kollckiorausgangsslgnal des Transistors 097 und das summierte Ausgangsslgnal der entsprechenden Ausgänge 0 der Fllp-Flops /11, /12 und Π3 erhält.

Die Elnsiellschaltung 5 ist so ausgebildet, dall die vertikale Os/Illallonsfrequcn/ Im F-Inzugsbereich entsprechend einem Zahlwert am Zähler 3 eingestellt werden kann, wobei der Ziihlwen des Abwärtszählers 3 in den Tabellen Il und III für das NTSC-System und das I¹AI.-System angegeben Ist:

Tabelle 11 (NTSC-System)
IreiiUL-n/ (I l/l Ziihlwen

54 632 288 ( 2^s t 2^S)

57 846 272 ( 2* t 2¹)

59 939 (Mittelfrquen/) 262.5

61 461 256 ( 2»)

65 558 240 ( 2' -I- 2" 4 2⁽ 4- 2¹)

Tabelie III (PAL-System)

lreiiuen/ (II/) Ziihlwen

^₅ 44 389 352 ( - 2^N + 2" + 2^?)

48 828 320 ( 2^S 4- 2")

50 000 (Mittelfrequen/) 312.5

51 398 304 (- 2^S 4- 2> 4- 2-")
54 253 288 (2" + 2⁵)

Wie Im folgenden im ein/einen beschrieben, wird der Abwärts/ählcr 3 mittels der Einstellschaltung 5 und der Rückstellschaltung 7, synchron mit dem vertikalen Synchronisiersignal rückgestelll. wenn das vertikale Synchronisiersignal auftritt und der Zählwert Innerhalb des Einzugsbereiches des Frequenzbereiches liegt, oder to wenn der Zühlweri entsprechend der unteren Frequenzgrenzc des Einzugsbereiches gezählt wird und das vertikale Synchronisiersignal nicht auftritt. Die Mindestzahlwerte. entsprechend der unteren Frequenzgrenze sind in den Tabellen II und II! dargestellt.

Wie aus den Tabellen II und Hi ersichtlich, liegt der Ein/ugsfrequenzbereich beim Empfang des Signals vom

NTSC-System von einem Videorekorder Im Herden von 2XX bis 2-10 /ühlelnhcitcn und von einem lernsehseniler im Herelth von 272 bis 250 Zähleinheilen. IUr den Fall des PAt. -Systems geht der F.lnz.ugsfrcqucnzbereich von 352 bis 2^8 (beim Empfang von einem Videorekorder) und von 320 bis 304 (für den Kmplany eines Rundlunkslgnals) Zähleinhciten. Die Beziehung /wischen diesen Zahlwerten und damit Frequenzen und den entsprechenden Ausgangsslgnalcn 0 der Flip-Flops /6 bis /14 ist In der Tabelle IV dargestellt.

Tabelle IV

Ircciucn/ I IA /1.1 IM /11/10/9 /H /7 /6

/iihlwL-rt (,Vi C¹) 12") (2Ί |2⁴> (2'l |2-| (2¹I (2")

54 ()32 II/ I t) 0 I 0 0 (I 0 0

(2XS)
57 846 II/ I 0 0 0 1 (I (I 0 (I

(2721

61 461 II/	I	0	(I	0	0	0	0	0	I)
1256)
65 55S II/	0	I	I	I	!	(I	(i	I)	0
(2401
44 389 II/	I	(I	I	1	0	0	Ii	0	(I
(352)
48 828 II/	1	0	1	0	0	0	0	0	I)
(320)
51 398 H/	I	0	0	I	1	I)	Il	0	(I
(304)

54 253 II/ 10 0 1 0 (I 0 0 (I (288)

Wie aus der Tabelle IV ersichtlich, erhält tür den Fall des NTSC-Systems der Dekoder 51 die Ausgangssignale der Flip-Flops /14 und /II, der Dekoder 52 die Ausgangsslgnalc der Flip-Flops /14, /10. der Dekoder 53 die Ausgangssignale des Fllp-Flops /14 und der Dekoder 54 die Ausgangsslgnalc der Fllp-Flops /13, /12, /11 und /10.

Der Dekoder 51 zur Abgrenzung der unteren Grenze des Einzugsfrequenzbereiches beim Empfang des Signals von einem Video reproduzierenden Gerüi, *!ü beispieiswel.se einem Videorekorder, besieht für das PAL-System, d. h. für die Frequenz von 44.389 Hz, aus den Transistoren 001, 0104, 0108. QWQ und QSt. DerTransistor 0101 erhält das Ausgangssignal Q des Flip-Flops /11 und der Transistor 004 das Ausgangssignal Q des Fllp-Flops /12. Die Kollcktorausgangssignalc der Transistoren 001 und 004 werden summiert und das summierte Ausgangssignal wird an die Basis des Transistors 059 angelegt. Das Ausgangssignal Q des Flip-Flops /14 wird an die Basis des Transistors 008 angelegt und das Kollektor-Ausgangssignal des Transistors 008 an die Basis des Transistors 010. Um die Anzahl der verwendeten Tore zu verringern Ist die Ausführungsform so aufgebaut, daß der Abwärtszähler 3 erstmalig dann zurückgestellt wird, wenn die Fllp-Flops /6 bis /14 den Wert 256 zahlen und erneut zurückgestellt wird, wenn die Fllp-Flops /'6 und /14 den Wert 96 (=352-2*) zahlen. Genauer gesagt wird das Ausgangssignal Q des Fllp-Flops /14 hoch, wenn die Fllp-Flops /"6 bis /"14 256 zählen. Dieses Ausgangssignal Q des Fllp-Flops /14 wird der Eingangsklemme D des D-Flip-Flops /15 über die Transistoren 008 und 010 zugeführt. Demgemäß wird das Ausgangssignal Q des Flip-Flops /15 hoch, und wird der Basis des Transistors 007 zugeführt. Daher wird der Kollektor des Transistors 007 zu diesem Zeitpunkt niedrig, und demgemäß wird der Transistor 7165 abgeschaltet. Hierdurch werden die Fllp-Flops F6 bis /14 zurückgestellt und es beginnt ein neuer Zählvorgang des Abwärtszählers 3 von Null aus. Dann wird das summierte Ausgangssignal aus den Ausgangssignalen den Transistoren 001 und 004 der Basis des Transistors Q59 zugeführt, wenn der Abwartszahlcr 3 96 zählt, d. h. die Ausgangssignale Q der Fllp-Flops /11 und /12 werden hoch. Somit erzeugt der Dekoder 51 im Falle des PAL-Systems das Ausgar.gsslgnal In Abhängigkeit von den Ausgangssignalcn der Fllp-Flops /14, /12 und /11. Die im Dekoder 51 enthaltenen Transistoren 058 und 059 funktionieren als ein Auswahlschalter, um entweder das NTSC-System oder das PAL-System auszuwählen.

Der Dekoder 52, der die untere Einzugsgrenzc des Frequenzbereiches für den Fall des Empfangs des Fernsehsendersignals festlegt, besteht für das PAL-System, d. h. für die Frequenz von 48.828 Hz, aus den Transistoren 0104, 0108, 0110 und 062. Die Transistoren 0108 und 0110 funktionieren auf die gleiche Art und Welse wie beim Dekoder 51. Der Transistor 0104 erhält das Ausgangssignal 0 des Fllp-Flops /12 an der Basis, und das Ausgangssignal des Transistors 0104 wird an der Basis des Transistors 062 angelegt. Die Transistoren 061 und 062 funktionieren als Auswahlschalter, um entweder das NTSC-System oder das PAL-System zu wählen.

Der Dekoder 53 zur Festlegung der oberen Einzugsgrenze des Frequenzbereiches für den Fall des Empfangs des Fernsehsendersignals besteht für das PAL-System, d. h. für die Frequenz von 51.398 Hz, aus den Transistoren 097, 098, 0100, 010!, 0iö3, 0108. 010 und 07i. Die Transistoren 0108 und 0110 funktionieren auf die gleiche Art wie bei dem Dekoder 51 beschrieben. Der Transistor 097 erhält an der Basis das Ausgangssignai Q 97 des Flip-Flops /10, und das Ausgangssignal des Transistors 097 wird an die Transistoren 098 und 0100 angelegt, die als Kaskade geschaltet sind. Der Transistor 0101 erhalt an der Basis das Ausgangssignal 0 des Flip-Flops FW, und das Ausgangssignal des Transistors 0101 wird an die Transistoren 0102 und 0103 angelegt.

V- die als Kaskade geschaltet sind. Der Kollektor des Transistors 0100 und der Kollektor des Transistors 0103 sind

\'i> zusammen mit der Basis des Transistors 071 verbunden. Die Transistoren 071 und 072 funktionleren als

% Auswahlschalter, um entweder das NTSC-System oder das PAL-System zu wählen.

■Ά Der Dekoder 54 zur Festlegung der oberen Elnzugsgrenzc des Frequenzbereiches beim Empfang eines Signals

5 von z. B. einem Videorekorder, enthalt für das PAL-System, d. h. für die Frequenz von 54.253 Hz, die Tran-

4; slstoren 0101. 0108, 0110 und 067. Die Funktion der Transistoren 0108 und QIlO Ist die gleiche wie anhand

'<fj des Dekoders 51 beschrieben. Der Transistor 0101 erhält das Ausgangssignal 0 des Fllp-Flops FIl, und das

ψ Ausgangssitnal des Transistors 0101 wird an die Basis des Transistors 067 angelegt. Die Transistoren 067 und

J^i 068 funktionieren als Auswahlschalter, um entweder das NTSC-System oder das PAL-System auszuwählen.

(S ίο Die In der Vertlkalsynchronlslcrschaltung 1 enthaltene Rückstellschaltung 7 umfaßt ein Flip-Flop FSl, ein D-

vi Flip-Flop F15 und die Transistoren 0107 und 7146. Das Flip-Flop FSl enthalt die kreuzweise miteinander

-·' verbundenen Transistoren 065 und 066, und sein Ausgangssignal wird am Kollektor des Transistors 066 erhal-

:.' ten. Das Flip-Flop FSl Ist ein R-S-Fllp-Flop, dessen Setzeingang so geschaltet Ist, daß er die Ausgangsslgnalc

^; der Dekoder 53 und 54 enthält. Die Basis des Transistors 066 Ist mit den Kollektoren der Transistoren 067, Q6H

>■_': 15 und 071, QIl verbunden. Das Ausgangssignal des Fllp-Flops FSl und das Kollcktor-Ausgangsslgnal des Tran-

v, slsiors 064 werden zusammen an den Daienelngang O des Fllp-Flops F15 angelegt. Der Transistor 064 Ist so

■ ^r geschaltet, daß er an der Basis das vertikale Synchronisiersignal m«, welches von dem vorhandenen zusam-

',i mengesetzten Videosignal abgetrennt Ist, und das Ausgangssignal des Dekoders 51 und das Ausgangssignal des

':k Dekoders 52 erhalt. Genauer gesagt Ist die Basis des Transistors QM mit den Kollektoren der Transistoren 058,

;i 20 059 und 061. 062 verbunden. Dem Takteingang C des Fllp-Flops /15 wird eine umkehrung des Ausgangs-

^i; signals 0 des Flip-Flops F4 zugeführt, wobei ein Abwilrtszähler 17 den llorlzontal-Synchronlsicrschaltkreis

}<: (Fig. 3), der im folgenden beschrieben wird, bildet. Die Umkehrung des Ausgangssignals 0 des Flip-Flops F4

■t (Fig. 3) wird an den Transistor 041 angelegt und das Ausgangsslgnal des Transistors 041 und das Ausgangs-

·:? signal des Fllp-Flops FIS werden summiert und das summierte Ausgangsslgnal an die Basis des Transistors

jfi 25 0107 angelegt. Das Ausgangsslgnal des Transistors 0107 ist auf die Basis des Transistors Π65 geschaltet, und

^ das Kollektorausgangssignal des Transistors 7Ί65 wird als ein Rückstellimpuls erhalten. Der Rückslellimpuls

?ij wird an die jeweiligen Rückstelleingänge der Fllp-Flops F6 bis FI4 angelegt, die den Abwärtszahler 3 bilden.

ijf Ferner wird der vom Transistor 7Ί65 erhaltene Rückstellimpuls über einen Puffertransistor oder einen Umkehr-

tranststor (nicht dargestellt) wenn notwendig an den vertikalen Antricbsschaltkrcls (nicht dargestellt) als ein Vertikalantreibimpuls ID (nicht dargestellt) angelegt.

Der Abwärlszähler 3 der Vertlkaisynchronlsierschaltung 1 erhüll somit an seinem Zahleingang das horizontale Synchronisiersignal, so daß er In Abhängigkeit von dem Rückslellimpuls vom Rückstellschaltkreis 7 rückgestellt wird, wobei ein Zählvorgang von Null aus erneut gestartet wird. Für den Fall, daß das vertikale Synchronisiersignal V'sync Im Einzugsbereich des Frequenzbereiches, d. h. Im Bereich des In der Tabelle U oder Ul gezeigten Wertes liegt, wird der Rückstellimpuls als eine Funktion des Ausgangssignals vom Transistor 064 erhalten. Falls das vertikale Synchronisiersignal nicht Im Elnzugsl'requenzbercich existiert, wird der Rückslellimpuls als eine Funktion des Ausgangs des Dekoders 51 oder des Ausgangs des Dekoders 52 erhallen. Der Zähler 3 wird also bei Erhalt des vertikalen Synchronisiersignals oder wenn der Zähler einen Zählwert entsprechend der unteren Grenze des durch den Dekoder 51 oder 52 eingestellten liin/ugsfrcqucnzberelches zählt, rückgesielli. •to Die Einrichtung 9 zur Erzeugung des Sperrimpulses umfaßt ein R-S-FUp-Flop FS2 und die Dekoder 91 und

92 Der Dekoder 91 dient /um Setzen und der Dekoder 92 zum Rückstellen des Fllp-Flops FS2.

Das R-S-Flip-Flcp F.V2 enthält zwei kreuzweise miteinander verbundene Transistoren 053 un_u 054; sein Setzeingang ist so geschaltet, daß er die Kollckiorausgangsslgnale der Transistoren 056 und 057 erhält, und sein Rückstelleingang ist so geschaltet, daß er das Ausgangsslgnal des Transistors 055 erhält. Der Dekoder 91 weist für das NTSC-System die Transistoren 0108, 0109. 094. 095, 091, 092. 084 und 057 auf. Der Transistor 0108 erhält an seiner Basis das Ausgangsslgnal 0 des Im Abwärlszähler 3 enthaltenen Flip-Flops FS4, und sein Ausgangssignal wird an den Transistor 0109 angelegt. Der Transistor 094 erhält an seiner Basis das Ausgangssignal Q des Fllp-Flops F8, und sein Ausgangssignal wird an den Transistor 095 angelegt. Der Transistor 091 erhält an seiner Basis das Ausgangsslgnal 0 des Flip-Flops F7. und sein Ausgangssignal Ist an den Transistor 092 angelegt. Der Transistor 084 erhält den von einer Zeilen-Endstufe (nicht dargestellt) gelieferten Zcllen-Rücklauflmpuls Pt mit positiver Polarität, so das der Transistor 084 während der Zeilen-Austastlücke eingeschaltet und während der restlichen Zelt ausgeschaltet ist. Die Kollcklorausgänge der Transistoren 084, 092.

093 und 0109 sind alle zusammen an die Basis des Transistors 057 geschaltet, die somit mil der Summe dieser Ausgangsstgnale. d. h. dem Ausgangsslgnal 0 des Flip-Flops F7, dem Ausgangssignal 0 des Fllp-Flops F8, dem Ausgangsslgnal 0 des Flip-Flops F14 sowie dem umgekehrten Ausgangssignal des horizontalen Rücklaufimpulses beaufschlagt wird.

Der Dekoder 91 enthält für das PAL-System die Transistoren 0108. 0109, 083. 082. 0101, 0102, 0103, 094. 095. 096, 089, 079, 084 und 056. Der Transistor 0108 erhält das Ausgangssignal 0 des Flip-Flops F14. und sein Ausgangsslgnal wird an die Transistoren 0109, 083 und 082 angelegt, die in Kaskade geschaltet sind. Der Transistor 0101 erhält an seiner Basis das Ausgangsslgnal des Fllp-Flops /11, und sein Ausgangssignal wird an die Transistoren 0102 und 0103 angelegt, die in Kaskade geschaltet sind. Der Transistor 094 erhält an seiner Basis das Ausgangsslgnal Q des Fllp-Flops F8. und sein Ausgangssignal wird an die in Kaskade geschalteten Transistoren 095 und 096 angelegt. Der Transistor 0H9 erhält an seiner Basis das Ausgangsslgnal 0 des Flip-Flops F6. und sein Ausgangssignal Ist an den Transistor 079 angelegt. Der Transistor 084 erhält, wie erwähnt.

den horizontalen Austastimpuls. Die Kollektoren der Transistoren 084. 079, 096 und 082 sind zusammen mit der Basis des Transistors 056 verbunden, die somit mit der Summe aus den Ausgangssignaien der Fiip-Fiops F6, FS, t\\ und Π4 sowie dem umgekehrten Ausgangssignal des horizontalen Rücklaufimpulses beaufschlagt is.'. Der Dekoder 92 zum Rückstellen des Fllp-Flops F.V2 wird sowohl für das NTSC-System als auch für das

PAL-System verwendet. Hr enthüll die Transistoren {/94, 089, (/79, 084 und 048. Der Transistor Q94 erhalt an seiner Basis das Ausgangssignal 0 des den Abwilriszähler 3 bildenden Fllp-Flops /S. Der Transistor 089 erhält in seiner hasis das Ausgangsslgmil 0 des Fllp-Flops F(t, und sein Ausgangsslgnal wird an den Transistor 079 ;inj;elegt. Der Transistor 084 erhall, wie vorstehend beschrieben, den horizontalen Rücklaufimpuls Pf. An der Basis des Transistors 048 liegt das Ausgangsslgnal des Transistors 047. Am Eingang des Transistors QW licgi <, das Ausgangssignal des R-S-Fllp-Flops l-'Si und somit das Ausgangssignal des Transistors Q4S. Das Flip-Flop KY3 wird In Abhängigkeit von dem Rücksielllmpuls gesetzt, der durch den Transistor Q43 aus der Rückstcllschaltkrels 7 erhalten wird, und wird In Abhängigkeit von dem nicht dargestellten 20-Sekunden-Zellenwahllmpuls rückgestellt. Die Ausgange der Transistoren QM, 084. QT) und Q94 sind zusammen an die Basis des Transistors QSS geschaltet, die somit mit der Summe aus den Ausgangssignalen der Fllp-Flops /6 und F8, dem umgekehrten Ausgangssignal des horizontalen Rücklaufimpulses und dem Ausgangssignal des Transistors 048 beaufschlagt ist. Das Ausgangssignal des Transistors 055 liegt am Rückstelleingang des Fllp-Flops FSl und damit an der Basis des Transistors QSi.

Das mil den Transistoren 053 und 054 versehene R-S-P.ip-Flop FSl wird für den Fall des NTSC-Systems durch das Ausgangssignal des Transistors 057 gesetzt und durch das Ausgangssigna! des Transistors QSS rückgestellt, während es für den Fall des I'AL-Systems durch das Ausgangssignal des Transistors 056 gesetzt und durch das Ausgangssignal des Transistors 055 rückgcstellt wird. Die Ausgangssignale des Fllp-Flops FSl, d. h. die von den Transistoren QS4 und 053 erhaltenen Impulse, werden an die verschiedenen Hilfsschaltungen, die Im folgenden bischrieben werden, als .Sperrimpulse Pm und FJn angelegt.

Flg. 2 zeigt ein Zeltdiagramm zur Erläuterung der Funktionsweise der Ausführungsform gemüß Flg. 1 und Insbesondere der Funktionsweise der Schallung 9 zur Erzeugung des Sperrimpulses, und zwar für das NTSC-System. Hierbei wird das Flip-Flop FSl durch das Ausgangssignal des Transistors QSl gesetzt. Am Eingang des Transistors 057 liegen die summierten Ausgangssignale der Fllp-Flops Fl, FS und fl4, und das umgekehrte Ausgangssignal vom horizontalen Rücklauflmpuls PJ an. In der Flg. 2 ist das Ausgangssignal Q des Fllp-Flops Π bei (F), das Ausgangssignal Q des Fllp-Fiops F% bei (G) und das Ausgangssignal Q des Fllp-Flops F\4 bei (M) und der Zellen-Austastimpuls oder Rücklauflmpuls Pf bei (N) dargestellt. Demgemäß erzeugt der Transistor 057 das Ausgangssignal mit hohem Wert, wenn das Ausgangssignal Q des Fllp-Flops Π4, das Ausgangssignal Q des Flip-Flops FS und das Ausgangssignal Q des Fllp-Flops Fl hoch sind und der Rücklauflmpuls P/hoch, d. h. das Ausgangssignal des 1 Ynnsislors 084 auf tiefem Niveau ist. Demgemäß wird das Ausgangssignal des Transistors 053 des Fllp-Flops FSZ, d. h. der Sperrimpulse Pm, entsprechend dem Zeltdiagramm (O) In Flg. 2. j« hoch. Somit werden die Sperrimpulse Pm und Pm vom Flip-Flop FS2 erhalten.

Das Flip-Flop FSl wird durch das Ausgangssignal des Transistors 055 rücKgestellt. Am Eingang des Transistors 055 liegen die Ausgangsslgnalc der Flip-Flops Fb und /8, und das umgekehrte Ausgangssignal vom Zeilen-Rücklauflmpuls Pf mit UND-Verknüpl'ung an. Die Ausgangssignale 0 der Flip-Flops Ft und FS sind In der Flg. 2 bei (F.) und (G) dargestellt. Demgemäß wird, wie aus der Flg. 2 ersichtlich, das Flip-Flop FSl zurückgestellt, wenn das Ausgangssignal 0 des Fllp-Flops F6 einen hohen Wert hat, das Ausgangssignal Q des Füp-Fiops ro, das Ausgangssigna! des Transistors 084 (bei Abwesenheit des Zeiien-Rückiaufimpuises Pß und das Ausgangssignal des Transistors 048 den hohen Wert annehmen. Somit wird der Anfang des Sperrimpulses durch den Dekoder 91 und sein Ende durch den Dekoder 92 bestimmt.

Die Erzeugung des Sperrimpulses beim Betrieb mit PAL-System jedoch erfolgt im wesentlichen auf die gleiehe Weise, wobei jedoch das Flip-Flop FSl vom Transistor 056 gesetzt wird.

Wie beschrieben, werden die Sperrimpulse Pm und Pitt von der Schaltung 9 erhalten, wobei der Sperrimpuls Pm gemäß Fig. 2 so lang ist, daß er das vertikale Synchronlslerintcrvall und das davor und danach vorgesehene Abgleichimpulsintervall abdeckt. Da der Sperrlmpuls Pm als eine Funktion der Zahlwerte im Abwärtszahler 3 erzeugt wird, kann die Dauer des Sperrimpulses mit extremer Genauigkeit aufrechterhalten werden. Der so erzeugte Sperrimpuls dient dazu, die Zuführung des zusammengesetzten Synchronisiersignals zu Vldeo-Hllfsschaltungen, wie z. B. einer automatischen Zellenfrequcnzregclung, einer automatischen Zellenphasenregelung oder der Synchronlsatlons-Detektorschaltung zu unterbrechen oder um Blld-Hllfsschaltungen, wie z. B. eine Schaltung zur Erzeugung des Burst-Austastimpulscs oder eine Schaltung zur Erzeugung des Klemmimpulses zum Regenleren der Gleichstromkomponente des Videosignals, während der Dauer des Sperrimpulses unwlrksam zu machen.

In dem Blockschaltbild von Fig. 3 ist die Zeilensynchronislerschaltung 11 und die Schaltung 13 zur Erzeugung des Burst-Austcstlmpulses dargestellt.

Die horizontale Synchronisierschaltung U kann eine automatische Frequenzregelung oder eine automatische Phasenregelung sein; in Fig. 3 ist eine automatische Phasenregelung dargestellt. Die Zeilensynchronisierschaltung U enthält einen spannungsgesteuerten Oszillator 15, eine Abwäriszühlschaltung 17, eine Phasenvergleichsschaltung 19, eine Entladesteuerschaltung 21, eine Ladesteuerschaltung 23 und einen Kondensator 25. Der spannungsgesteuerte Oszillator 15 umfaßt einen kera-mischen Vibrator 151 und ist als ein variabler Frequenzoszillator ausgebildet, der eine Schwingung mit einer Mlttcnfrequen/. von 32./}, erzeugt, wobei/,, die Zellen-Oszlllalorfreiiucnz lsi. Das Ausgangssignal des spannungsgesicuerten Oszillators IS wird an die Abwärtszählschaltiing 17 m> angelegt, die fünf in Kaskadenschaltung angeordnete T-Fllp-Flops Fl bis /"5 enthält, wobei am Triggcrelngung des Fllp-Flops Fl das Ausgangssignal des spannungsgesteuerten Oszillators 15 anliegt, das durch die Abwärtszählschallung 17 Im Frequenzteilungsverhaitnis von Y₁₂ geteilt wird, so daß am Ausgang 0 des Fllp-Flops FS ein horizontaler Jjelberlmpuls HD mit einem Tastverhältnis von 50% und der Frequenz („ erzeugt wird. Das Ausgangssignal Pm des Flip-Flops F5 liegt an der Basis des Transistors 025, der die Phasenvergleichsschaltung 19 bildet. Sein Kollektorausgangssignal liegt an der Basis des Transistors 026 und auch am Kollektorausgang des Transistors 022. Der Kollektor des Transistors 026 lsi ebenfalls mit dem Kollektor des Transistors verbunden.

Der Transistor 022 wird von dem Ausgangssignal des Transistors Π45 gesteuert, der das Ausgangssignal von der Synchronsiufe 27 erhält, die in bekannter Welse von dem zusammengesetzten Videosignal das zusammengesetzte Synchronisiersignal abtrennt, das dann an die Kollektoren der Transistoren 025 und Q26 mit der glelchen Polarität angelegt wird. Demgemäß erzeugen die Transistoren Q25 und 026 als ein Phasendlfferenzslgnal ein UND-verknüpftes Ausgangssignal aus den Kollektorausgangssignalen und dem im zusammengesetzten Synchronisierslgiial enthaltenen Zeilensynchronsignal. Das Phasendiffercnzsignal vom Kollektor des Transistors 025 wird an die Ladesteuerungsschaltung 23 und das vom Kollektor des Transistors Q26 an die Entladesteuerungsschaltung 21 angelegt, so daß diese In Abhängigkeit von den Phasendifferenzslgnalen die Aufladung und die Entladung des Kondensators 25 steuern. Demgemäß wird die Klemmspannung des Kondensators 25 eine Gleichstromspannung, die dem Phasenunterschied zwischen dem Oszillatorausgangssignal des spannungsgesteuerten Oszillators 15 und dem Zellen-Synchronislerslgnal, welches im von der Synchrontrennstufe 27 erhaltenen zusammengesetzten Synchronisiersignal enthalten ist, entspricht. Eine solche automatische Phasenregelung ist allgemein bekannt.

Gemäß Fi g. 3 ist ein Transistor Π70 als Sperrglied am Ausgang der Synchron-Trennstufe 27 vorgesehen. An seiner Basis liegt der Sperrimpuls Pm vom Flip-Flop FSl an, und sein Kollektor ist mit dem Ausgang der

Synchron-Trennstufe 27 verbunden, d. h. der Eingang des Transistors Π45 und der Emitter des Transistors 7170 sind mit Masse verbunden. Demgemäß wird die Zuführung des zusammengesetzten Synchronisiersignals zu der Phasenvergleicherschaltung 19 während des Spcrrimpulscs Pm, der das vertikale Synchronisierintervall und die Abglelchimpulslnlervalle abdeckt, unwirksam gemacht. Demgemäß werden der automatischen Zeilenphasensteuerschaltung und/oder Zellenfrequenz-Steuerschaltung weder das vertikale Synchronisiersignal noch die Abgleichimpulse zugeführt und daher kann eine Bildstflrung am Beginn des Zcilcnabtastens verhindert werden.

Im folgenden wird die Schaltung 13 zur Erzeugung des Burst-Austastimpulses beschrieben. Sie erzeugt den

Burst-Austastlmpuls unter Verwendung des Zeilen-ROcklaufimpulses Pf und des Ausgangssignals von FHp-Flops der Abwärtszählschaliung 17, die das Ausgangssigna! des spannungsgesteuerten Oszillators 15 abzählt. Die Burst-Austastimpulsschaltung 13 enthält eine Kaskadenschaltung von Transistoren Q6, 05, QA und 03. An der Basis des Transistors Q6 Hegt das Ausgangssignal Q des Fllp-Flops /Ί und gleichzeitig das Ausgangssignal Q des Flip-Flpps Fl. Das Ausgangssignal des Transistors 06 wird Ober die Transistoren QS und QA an den Eingang des Transistors 03 angelegt, an dem auch das Ausgangssignal Q des Fllp-Flops Fi und der Zeilen-Rücklaufimpuls Pf anliegen.

Fig. 4 zeigt ein Zeltdiagramm zur Erläuterung der Funktionsweise der Schaltung 13. An der Basis des Transistors 06 liegen die UND-verknüpften Ausgangssignale Q der Flip-Flops Fl und Fl an, wie bei (C) in Fig. 4 durgestellt. Demgemäß Hegt am Ausgang des Transistors Q4 und damit am Eingang des Transistors 03 das in Fig. 4 bei (D) dargestellte Signal an. Ferner sind das Ausgangssignal 0 des Flip-Flops /3 in Flg. 4 bei (E), der Zellen-Rücklaufimpuls /'/bei (F) und das Ausgangssignal des Transistors 03 und damit der Bursi-Austastimpulsschaltung 13 bei (I) dargestellt.

Wie erwähnt hat der spannungsgcslcuerlc Oszillator 15 seine Mitlenfrequcnz bei 32 /„ und ist auf die Mitte des Zeilensynchronsignals Hsync synchronisiert. Daher wird die Steuerung leicht so erfolgen, daß der Anfang des Bursi-Austastimpulses Im Intervall des Zcilen-Synchronisicrsignals (G) und sein Ende vor der* Ende des Rücklaufimpulses (F) liegt.

Bei der Ausführungsform wird der Basis des Transistors 03 auch der Spcrrlmpuls Pin vom Flip-Flop FSl zugeführt. Demgemäß wird während des Sperrimpulses Pin der Burst-Austastimpuls (wie bei (I) In Fig. 4) notwendigerweise hoch. Der Bursl-Auslastimpuls wird der Burst-Austastschaltung 29 und auch über die in Kaskade geschalteten Transistoren 7Ί und 73 der Gleichstrom-Regenerierschaltung 31 zugeführt. Demgemäß •»5 wird während der Dauer des Sperrimpulses, d. h. während der Abglelchimpulslnlervalle und dem vertikalen Synchronlsierlmpulslntervull, von der Burst-Austastschaltung 29 kein Ausgangssignal erzeugt, und daher wird verhindert, daß das Signal-Rauschverhallnls des reproduzierten Farbslgnals verschlechtert wird. Ferner wird während der Dauer des Sperrln.pulses die Glelchstrom-Rcgencricrschaltung 31 ebenfalls unwirksam, und daher wird verhindert, daß das Ausgangssignal dieser Schaltung 31 auf dem Spitzenwert des vertikalen Synchronisiersignals fixiert wird. Demgemäß kann eine Mclligkelisabwclchung am oberen Teil des Halbbildes bei Beginn des auf das vertikale Synchronlslerlntervall und das Ausglcichsimpulsintcrvall folgenden Videosignals verhindert werden.

Bei der Auslührungsform nach Flg. 3 wird das Ausgangssignal der Synchron-Trennstufe 27 an die Synchron-Deleklorschaliung 33 angelegt; dieses vergleicht die Phasen des Zcllen-Synchronlsicrsignals, welches Im zusammengesemcn Synchronisiersignal enthalten lsi, und des /ellcn-Rücklauflmpulses und delektiert, ob der Empfanger Im synchronisierten Zustand Ist. Auch das an die Synchmn-Deteklorschaltung 33 angelegte zusammengesetzte Synchronisiersignal wird durch das Sperrglied, d. h. dem Transistor 7Ί70, während der Dauer des Sperrimpulses, der das vertikale Synchronlsicrintcrvall und das Ausglclchlmpulslnicrvall abdeckt, unwirksam gemacht. Dadurch wird vorleilhal'terwdsc verhindert, daß die Dctckiionscmpfindllchkcii der Synchron-Detek- «' torschaltung 33 verrlngcn wird.

Hierzu 5 Blatt Zeichnungen

Claims

Palentansprüche:

1. Farbfernsehempfänger mit einer Vertlkal-Synchronisierschaitung, die In Abhängigkeil von einem empfangenen Vertikal-Synchronisiersignal die Vertikal-Ablenkung synchronisiert, und mit mindestens einer, von zeilenperiodischen Impulsen gesteuerten, die BllddarsteHung stabilisierenden oder steuernden Hilfsschaltung, wobei die Vertlkal-Synchronlsierschaltung einen mit Impulsen mit der Frequenz der Horizontal-Synchronislerimpulse oder einem Vielfachen davon beaufschlagten Zähler sowie eine Einrichtung, die in Abhängigkeit vom Zählwert des Zählers einen Steuerimpuls von mindestens der Dauer des Vertikal-Synchronlslersignals erzeugt, aufweist, dadurch gekennzeichnet, daß der Steuerimpuls als Sperrimpuls die von den zeilenperiodischen Impulsen gesteuerte Hilfsschaltung oder Hllfsschaltungen (11. 13, 31, 33) während der Dauer des Sperrimpulses unwirksam macht.

2. Farbfernsehempfänger nach Anspruch 1, dadurch gekennzeichnet, daß die Vertikalsynchronisierschaltung zum Erzeugen des Sperrimpulses (Pm) ein bistabiles Element (FS2), dessen Ausgangssigna! der Sperrimpuls Ist, und einen ersten und zweiten Dekoder (S-I, 92). der bei einem ersten und zweiten vorbestimmten Ausgangssignal des Zählers (3) das bistabile Element iFSl) einstellt bzw. rückstellt, aufweist.

3. Farbfernsehempfänger nach Anspruch 2, dadurch gekennzeichnet, daß für das dem ersten Dekoder (91) zugeordnete erste Ausgangssignal des Zählers (3) zwei Werte vorbestimmt sind, von denen der erste Dekoder (91) den einen bei Empfang eines Farbfernsehsignals von NTSC-Norm und den anderen bei Empfang eines Farbfernsehsignal von PAL-Norm, verwendet.

4. farbfernsehempfänger nach Anspruch 2, dadurch gekennzeichnet, daß der erste Dekoder (91) das bistabile Element \FS2) bei Beginn der der vertikalen Synchronisierperlode vorangehenden AusgletchsSrnpu's einstellt und der zweite Dekoder (92) es am der der vertikalen Synchronisierperiode folgenden Ausgleichs-Impuls rückstellt.

5. Farbfernsehempfänger nach Anspruch 4, dadurch gekennzeichnet, daß die Frequenz des dem Zähler (3) zugefOhrien Signals gleich der Frequenz des Zellensynchronsierslgnals ist, der Zähler (3) eine Kaskadenschaltung von neun Flip-Flops (F6 bis F14) aufweist und der erste Dekoder (91) eine Schaltung aufweist, die Ausgangssignale bestimmter Flip-Flops der Kaskadenschaltung und das Zeilenrücklaulsignal (Pf) als logisches Produkt verarbeitet.

6. Farbfernsehempfänger nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Hilfsschaltung eine automatische Zellcnfrequenzregelschaltung oder automatische Zeilenphasenregelschaltung ist und daß der Sperrimpuls die Zuführung des zusammengesetzten Synchronisiersignals zur Hilfsschaltung während der Dauer des SperrlmpuJ«es sperrt.

7. Farbfernsehempfänger nach einem der Ansprüche I bis 5, dadurch gekennzeichnet, daß die Hilfsschaltung eine Schaltung (13) τψ Erzeugung eines Burst-Ausiastlmpulses In Abhängigkeit von einem mit dem Zeilensynchronisiersignal Irequenz- und phasenmäßig übereinstimmenden Signal und dem Zellenrücklaufimpuls ist. und daß der Sperrimpuls den von der Hilfsschaltung erzeugten Bursi-Ausiastimpuls während der Dauer des Sperrimpulses sperrt.

8. Farbfernsehempfänger nach einem der Ansprüche 1 bis 5. dadurch gekennzeichnet, daß die Hilfsschaltung einen Klemmimpuls für die Wiederherstellung der Cilcichsiromkomponcnvs des Videosignals erzeugt und daß der Sperrimpuls den Klemmimpuls während der Dauer des Sperrimpulses sperrt.

9. Farbfernsehempfänger nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Hilfsschaltung eine Synchronlsler-ÜbcrwachungssL^ltung (33) Ist. die durch Phasenvergleich des im zusammengesetzten Synchronisiersignals enthaltenden Zeilensynchronisiersignal und des ZcilenrUcklaufimpulses den synchronisierten Zustand des Farbfernsehempfängers delektiert, und daß der Sperrimpuls die Zuführung des zusammengesetzten Synchronisiersignale zur Hilfsschaltung während der Dauer des Sperrimpulses sperrt.