JPS6044845B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS6044845B2 JPS6044845B2 JP52028002A JP2800277A JPS6044845B2 JP S6044845 B2 JPS6044845 B2 JP S6044845B2 JP 52028002 A JP52028002 A JP 52028002A JP 2800277 A JP2800277 A JP 2800277A JP S6044845 B2 JPS6044845 B2 JP S6044845B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- resistor
- transistors
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 title claims description 32
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000007599 discharging Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
本発明はテレビジョン受像機の水平発振回路等に使用し
て好適な集積回路化が容易な発振回路に関する。
て好適な集積回路化が容易な発振回路に関する。
従来テレビジョン受像機の水平発振回路を集積′曾 ・
・ ヤーー、”れ１、・・一、・゜′゜♂に、『゛フ
、、、、：＝：＝＝、−Ｊ−４ミゝ１゛？５ιゝι（（
Ξ＝１ｎＦｉｉζ』、【９Ｆ、ミーー３口：えられてい
る。
・ ヤーー、”れ１、・・一、・゜′゜♂に、『゛フ
、、、、：＝：＝＝、−Ｊ−４ミゝ１゛？５ιゝι（（
Ξ＝１ｎＦｉｉζ』、【９Ｆ、ミーー３口：えられてい
る。
この従来の発振回路について第１図を参照して説明する
と、その回路構成は次の通りである。すなわちエミッタ
同志を接続したＮＰＮ形の第１第２トランジスタ１０、
１１は差動形に構成され、そのエミッタ接続点にはＮＰ
Ｎ形の第３トランジスタ１２のコレクタが接続され、こ
のトランジスタ１２のエミッタは抵抗１３を介して接地
される。このトランジスタ１２のベースは抵抗１４を介
して動作電源端子１５に接続されると共にコレクターベ
ース間を短絡したＮＰＮ形の第４トランジスタ３１のコ
レクタと接続されており、このトランジスタ３１のエミ
ッタは抵抗１６を介して接地されている。前記第１トラ
ンジスタ１０のベースは電源端子１５と接地魚−間に直
列に接続した抵抗１７、１６の接続点と接続されており
、又コレクタは直接電源端子１５と接続されている。一
方前記第２トランジスタ１１のベースは充放電用コンデ
ンサ１９を介して接地されると共にコレクタは抵抗２０
を介して電源端）子１５と接続されている。そしてこの
コレクタには更にＰＮＰ形の第５トランジスタ２１のベ
ースが接続されており、第５トランジスタ２１のエミッ
タは抵抗２２を介して電源端子１５に接続される。第５
トランジスタ２１のコレクタは抵抗２３ｓを介して接地
されると共に夫々抵抗２４、２５を介してＮＰＮ形の第
６第７トランジスタ２６，２７のベースと接続される。
この第６トランジスタ２６のエミツタは直接接地される
と共にコレクタは抵抗２８を介して前記第１トランジス
タ１０のベースと接続される。同様に第７トランジスタ
２７のエミツタは直接接地されコレクタは抵抗２９を介
して前記第２トランジスタ１１のベースと接続され、こ
の第２トランジスタ１１のベースは抵抗３０を介して電
源端子１５と接続して発振回路を構成している。次にこ
の発振回路の動作について説明すれば、まずコンデンサ
１９の端子電圧が低く第１トランジスタ１０がオンで第
２トランジスタ１１がオフの状態にあると仮定する。
と、その回路構成は次の通りである。すなわちエミッタ
同志を接続したＮＰＮ形の第１第２トランジスタ１０、
１１は差動形に構成され、そのエミッタ接続点にはＮＰ
Ｎ形の第３トランジスタ１２のコレクタが接続され、こ
のトランジスタ１２のエミッタは抵抗１３を介して接地
される。このトランジスタ１２のベースは抵抗１４を介
して動作電源端子１５に接続されると共にコレクターベ
ース間を短絡したＮＰＮ形の第４トランジスタ３１のコ
レクタと接続されており、このトランジスタ３１のエミ
ッタは抵抗１６を介して接地されている。前記第１トラ
ンジスタ１０のベースは電源端子１５と接地魚−間に直
列に接続した抵抗１７、１６の接続点と接続されており
、又コレクタは直接電源端子１５と接続されている。一
方前記第２トランジスタ１１のベースは充放電用コンデ
ンサ１９を介して接地されると共にコレクタは抵抗２０
を介して電源端）子１５と接続されている。そしてこの
コレクタには更にＰＮＰ形の第５トランジスタ２１のベ
ースが接続されており、第５トランジスタ２１のエミッ
タは抵抗２２を介して電源端子１５に接続される。第５
トランジスタ２１のコレクタは抵抗２３ｓを介して接地
されると共に夫々抵抗２４、２５を介してＮＰＮ形の第
６第７トランジスタ２６，２７のベースと接続される。
この第６トランジスタ２６のエミツタは直接接地される
と共にコレクタは抵抗２８を介して前記第１トランジス
タ１０のベースと接続される。同様に第７トランジスタ
２７のエミツタは直接接地されコレクタは抵抗２９を介
して前記第２トランジスタ１１のベースと接続され、こ
の第２トランジスタ１１のベースは抵抗３０を介して電
源端子１５と接続して発振回路を構成している。次にこ
の発振回路の動作について説明すれば、まずコンデンサ
１９の端子電圧が低く第１トランジスタ１０がオンで第
２トランジスタ１１がオフの状態にあると仮定する。
この状態においては第１トランジスタ１０のベース電圧
は第２図ａに示す様に一定電圧に保持されている。そし
てコンデンサ１９には電源端子１５からの電源電圧によ
つて抵抗３０を介して充電電流が流れ指数関数的に充電
をおこなつていく。このコンデンサ１９の両端電圧をみ
れば第２図ｂの様になる。このコンデンサ１９の充電電
圧が第１トランジスタ１０のしきい値を越える電肚Ｈま
で充電されると第１第２トランジスタ１０，１１の動作
が反転して第２トランジスタ１１がオン、第１トランジ
スタ１０がオフとなる。第２トランジスタ１１がオンす
ることによつてコレクタ電流が流れ抵抗２０に電圧降下
を生じコレクタ電位を低下させる。このため第５トラン
ジスタ２１がオンとなりコレクタ電流が流れて抵抗２３
の端子電圧を上昇させる。この端子電圧の上昇は第２図
Ｃに示す様になりこの結一果第６第７トランジスタ２６
，２７が共にオンする。この時抵抗２９に対して抵抗３
０の関係をＲ２９＜Ｒ３Ｏに設定しておくことによつて
コンデンサ１９に充電されていた充電電荷は抵抗２９及
び第７トランジスタ２７を通して放電する。この抵．抗
２９とトランジスタ２７のコレクタとの接続点電圧波形
を示せば第２図ｄの様になる。一方第６トランジスタ２
６がオンすることによつて第１トランジスタ１０のベー
ス電圧はとなつて低下する。
は第２図ａに示す様に一定電圧に保持されている。そし
てコンデンサ１９には電源端子１５からの電源電圧によ
つて抵抗３０を介して充電電流が流れ指数関数的に充電
をおこなつていく。このコンデンサ１９の両端電圧をみ
れば第２図ｂの様になる。このコンデンサ１９の充電電
圧が第１トランジスタ１０のしきい値を越える電肚Ｈま
で充電されると第１第２トランジスタ１０，１１の動作
が反転して第２トランジスタ１１がオン、第１トランジ
スタ１０がオフとなる。第２トランジスタ１１がオンす
ることによつてコレクタ電流が流れ抵抗２０に電圧降下
を生じコレクタ電位を低下させる。このため第５トラン
ジスタ２１がオンとなりコレクタ電流が流れて抵抗２３
の端子電圧を上昇させる。この端子電圧の上昇は第２図
Ｃに示す様になりこの結一果第６第７トランジスタ２６
，２７が共にオンする。この時抵抗２９に対して抵抗３
０の関係をＲ２９＜Ｒ３Ｏに設定しておくことによつて
コンデンサ１９に充電されていた充電電荷は抵抗２９及
び第７トランジスタ２７を通して放電する。この抵．抗
２９とトランジスタ２７のコレクタとの接続点電圧波形
を示せば第２図ｄの様になる。一方第６トランジスタ２
６がオンすることによつて第１トランジスタ１０のベー
ス電圧はとなつて低下する。
但し ＶＯ。
・・・電源電圧 Ｒｌ７・・・抵抗１７の抵抗値
Ｒｌ８・・・抵抗１８の抵抗値
Ｒ２８・・・抵抗２８の抵抗値
このため第１トランジスタ１０はオア状態にあり第２ト
ランジスタ１１はオン状態を保持する。
ランジスタ１１はオン状態を保持する。
従つて第７トランジスタ２７も飽和領域でオン状態を保
持しているのでコンデンサ１９の充電電荷は抵抗２９を
通して放電しつづけ第２図Ｂｆ）Ｖしレベルまで放電し
つづける。このＶＬレベルまで放電すると第２トランジ
スタ１１はオフ状態に反ｊ転させられ、このため第５、
第６及び第７トランジスタ２１，２６，２７も夫々オフ
になる。第６トランジスタ２６がオフに転することによ
り第１トランジスタ１０のベース電圧は抵抗１７，１８
によつて分圧された分圧電圧となり第１トランジスタ１
０がオン状態となりコンデンサ１９が抵抗３０を通して
て再び充電され始める。
持しているのでコンデンサ１９の充電電荷は抵抗２９を
通して放電しつづけ第２図Ｂｆ）Ｖしレベルまで放電し
つづける。このＶＬレベルまで放電すると第２トランジ
スタ１１はオフ状態に反ｊ転させられ、このため第５、
第６及び第７トランジスタ２１，２６，２７も夫々オフ
になる。第６トランジスタ２６がオフに転することによ
り第１トランジスタ１０のベース電圧は抵抗１７，１８
によつて分圧された分圧電圧となり第１トランジスタ１
０がオン状態となりコンデンサ１９が抵抗３０を通して
て再び充電され始める。
この様な動作を繰返すことにより発振動作が継続される
訳であるが第７トランジスタ２７がオン状態からオフ状
態に転換する際トランジスタ２７の蓄積効果による蓄積
時間の遅れが発生し、コンデンサ１９の放電電圧は所定
値以下まで放電をしてしまう結果となりコンデンサ１９
の端子電圧は第２図の期間ｔで５レベル以下にまで低下
してしまう。
訳であるが第７トランジスタ２７がオン状態からオフ状
態に転換する際トランジスタ２７の蓄積効果による蓄積
時間の遅れが発生し、コンデンサ１９の放電電圧は所定
値以下まで放電をしてしまう結果となりコンデンサ１９
の端子電圧は第２図の期間ｔで５レベル以下にまで低下
してしまう。
このため発振回路の発振周波数は所定の発振周波数より
も低下してしまう欠点があり、また蓄積時間は温度によ
つて大きく左右するため温度変化によつて発振周波数が
変動する欠点があつた。本発明はこの様な点に鑑みなさ
れたもので発振周波数の低下がなく、しかも温度変化に
対しても安定な動作をおこなう発振回路を提供するもの
である。
も低下してしまう欠点があり、また蓄積時間は温度によ
つて大きく左右するため温度変化によつて発振周波数が
変動する欠点があつた。本発明はこの様な点に鑑みなさ
れたもので発振周波数の低下がなく、しかも温度変化に
対しても安定な動作をおこなう発振回路を提供するもの
である。
以下第３図を参照して説明するとその回数は次の様に構
成される。
成される。
すなわちＮＰＮ形の第１及び第２トランジスタ４０，４
１のエミツタ同志を互いに接続して差動形態に構成し、
このエミツタをＮＰＮ形の第３トランジスタ４２のコレ
クタと接続し、このトランジスタ４２のエミツタは抵抗
４３を通して接地されている。
１のエミツタ同志を互いに接続して差動形態に構成し、
このエミツタをＮＰＮ形の第３トランジスタ４２のコレ
クタと接続し、このトランジスタ４２のエミツタは抵抗
４３を通して接地されている。
前記第３トランジスタ４２のベースはベースとコレクタ
間を接続したＮＰＮ形の第４トランジスタ４４のコレク
タに接続されると共に抵抗４５を介して動作電圧Ｖｃｃ
が供給される電源端子４６に接続されており第４トラン
ジスタ４４のエミツタは抵抗４７を介して接地されてい
る。前記第１トランジスタ４０のベースは電源端子４６
と接地へ間に接続された抵抗４８，４９の接続点に接続
されコレクタは電源端子４６に直接接続されている。一
方前記第２トランジスタ４１のベースは電源端子４６と
接地点間に直列に接続された抵抗５０と充放電用コンデ
ンサ５１との接続点に接続され、そのコレクタは負荷抵
抗５２を介して電源端子４６に接続されている。この第
２トランジスタ４１のコレクタは更にＰＮＰ形に構成さ
れた第５及び第６トランジスタ５３，５４の夫々のベー
スと接続されており、第５第６トランジスタ５３，５４
の夫々のエミツタは抵抗５５，５６を介して電源端子４
６と接続され、夫々のコレクタは抵抗５７，５８を介し
て接地されている。この夫々の抵抗５７，５８と夫々の
コレクタとの接続点はＮＰＮ形の第７及び第８トランジ
スタ５９，６０のベースと接続されている。この第７ト
ランジスタ５９のエミツタは接地されておりコレクタは
抵抗６１を介して前記第１トランジスタ４０のベースに
接続され、又第８トランジスタ６０のエミツタは接地さ
れコレクタは抵抗６２を介して前記第２トランジスタ４
１のベースと接続されている。前記第７トランジスタ５
９のコレクタはＮＰＮ形の第９トランジスタ６３のエミ
ツタとも接続されており、このトランジスタ６３のコレ
クタは前記第５トランジスタ５３のエミツタと接続され
ている。そしてトランジスタ６３のベースはＮＰＮ形の
第１０トランジスタ６４のベースに接続しており、この
トランジスタ６４のエミツタは前記第８トランジスタ６
０のコレクタと接続され、又コレクタは前記第６トラン
ジスタ５４のエミツタと接続している。して前記第９及
び第１叶ランジスタ６３，６４のベースはＰＮＰ形のエ
ミツタフオロアとして動作する第１１トランジスタ６５
のエミツタと接続しており、このエミツタは抵抗６６を
介して電源端子４６に接続され、コレクタは接地されて
いる。このトランジスタ６５のベースは電源端子４６と
接地点間に直列に接地された抵抗６７，６８の接続点に
接続されている。前記第２トランジスタ４１のベースに
は入力端子６９及び抵抗７０を介して自動周波数制御回
路７１が接続されており、又第２トランジスタ４１のコ
レクタにはＰＮＰ形の第１２トランジスタ７２のベース
が接続されている。このトランジスタ７２のエミツタは
抵抗７３を介して電源端子４６と接続され、コレクタは
抵抗７４を介して接地されると共にフリツプフロツプ回
路７５を介して水平ドライブ回路７６と接続されて発振
回路を構成している。次に上記発振回路の動作について
説明するとコンデンサ５１の端子電圧が低く第２トラン
ジスタ４１がオフで第１トランジスタ４０がオンの状態
にあると仮定する。この状態では第２トランジスタ４１
がオフの状態にあるからコレクタ電位は略電源電圧ＶＯ
。まで上昇しており、このため第５、第６トランジスタ
５３，５４はオア状態となつている。このトランジスタ
５３，５４がオフの間は第７第８及び第９第１０トラン
ジスタ５９，６０，６３，６４も夫々オア状態となつて
いる。そして第１１トランジスタ６５と抵抗６６，６７
，６８は第９第１０トランジスタ６３，６４のバイアス
回路として動作をおこなつている。第２トランジスタ４
１がオア状態の間はコンデンサ５１に抵抗５０を通して
充電電流が流れコンデンサ５１に指数関数的に増加する
充電電圧を蓄わえる。この充電電圧が第１トランジスタ
４０のベース電圧以上となると第２トランジスタ４１が
オンに転じ第１トランジスタ４０はオフとなる。第２ト
ランジスタ４１がオンとなることによつて抵抗５２を通
してコレクタ電流が流れこの抵抗５２の両端に電圧降下
゛を生じるのでコレクタ電位が低下する。このため第５
第６トランジスタ５３，５４が共にオン状態となりエミ
ツタコレクタ間に電流が流れ夫々のコレクタ抵抗５７，
５８の両端に電圧降下を生じるので第７第８トランジス
タ５９，６０が共にオン・する。この第７第８トランジ
スタ５９，６０のコレクタ電圧はバイアス回路を構成す
る抵抗６７，６８によつて設定されたバイアス電圧以下
には低下しない。すなわち第７第８トランジスタ５９，
６０のコレクタ電圧が前記バイアス電圧以下に低ノ下す
ると第９第１叶ランジスタ６３，６４が順方向にバイア
スされるので第９第１０トランジスタ６３，６４に電流
が流れ、この電流は第９トランジスタ６３については抵
抗５５→トランジスタ６３のコレクタエミツタ通路→ト
ランジスタ５９のコレクタエミツタ通路→地点の経路で
流れる。同様に第１０トランジスタ６４については抵抗
５６→トランジスタ６４のコレクタエミツタ通路→トラ
ンジスタ６０のコレクタエミツタ通路→接地点間の経路
で電流が流れる。この電流の流れる経路は、第５トラン
ジスタ５３及び抵抗５７と、第６トランジスタ５４及び
抵抗５８を流れる電流通路に対する分流経路として働く
ことになり、このため第７第８トランジスタ５９，６０
の夫々のベース電位は低下してくる。したがつて第７第
８トランジスタ５９，６０のコレクタ電圧が抵抗６７，
６８で設定されるバイアス電圧以上となつた場合には第
９第１０トランジスタ６３，６４はオフとなり分流経路
は遮断されるので第７第８トランジスタ５９，６０のベ
ース電位は低下しない。この第７第８トランジスタ５９
，６０のオン時のコレクタ電圧はとして表わすことがで
きる。
間を接続したＮＰＮ形の第４トランジスタ４４のコレク
タに接続されると共に抵抗４５を介して動作電圧Ｖｃｃ
が供給される電源端子４６に接続されており第４トラン
ジスタ４４のエミツタは抵抗４７を介して接地されてい
る。前記第１トランジスタ４０のベースは電源端子４６
と接地へ間に接続された抵抗４８，４９の接続点に接続
されコレクタは電源端子４６に直接接続されている。一
方前記第２トランジスタ４１のベースは電源端子４６と
接地点間に直列に接続された抵抗５０と充放電用コンデ
ンサ５１との接続点に接続され、そのコレクタは負荷抵
抗５２を介して電源端子４６に接続されている。この第
２トランジスタ４１のコレクタは更にＰＮＰ形に構成さ
れた第５及び第６トランジスタ５３，５４の夫々のベー
スと接続されており、第５第６トランジスタ５３，５４
の夫々のエミツタは抵抗５５，５６を介して電源端子４
６と接続され、夫々のコレクタは抵抗５７，５８を介し
て接地されている。この夫々の抵抗５７，５８と夫々の
コレクタとの接続点はＮＰＮ形の第７及び第８トランジ
スタ５９，６０のベースと接続されている。この第７ト
ランジスタ５９のエミツタは接地されておりコレクタは
抵抗６１を介して前記第１トランジスタ４０のベースに
接続され、又第８トランジスタ６０のエミツタは接地さ
れコレクタは抵抗６２を介して前記第２トランジスタ４
１のベースと接続されている。前記第７トランジスタ５
９のコレクタはＮＰＮ形の第９トランジスタ６３のエミ
ツタとも接続されており、このトランジスタ６３のコレ
クタは前記第５トランジスタ５３のエミツタと接続され
ている。そしてトランジスタ６３のベースはＮＰＮ形の
第１０トランジスタ６４のベースに接続しており、この
トランジスタ６４のエミツタは前記第８トランジスタ６
０のコレクタと接続され、又コレクタは前記第６トラン
ジスタ５４のエミツタと接続している。して前記第９及
び第１叶ランジスタ６３，６４のベースはＰＮＰ形のエ
ミツタフオロアとして動作する第１１トランジスタ６５
のエミツタと接続しており、このエミツタは抵抗６６を
介して電源端子４６に接続され、コレクタは接地されて
いる。このトランジスタ６５のベースは電源端子４６と
接地点間に直列に接地された抵抗６７，６８の接続点に
接続されている。前記第２トランジスタ４１のベースに
は入力端子６９及び抵抗７０を介して自動周波数制御回
路７１が接続されており、又第２トランジスタ４１のコ
レクタにはＰＮＰ形の第１２トランジスタ７２のベース
が接続されている。このトランジスタ７２のエミツタは
抵抗７３を介して電源端子４６と接続され、コレクタは
抵抗７４を介して接地されると共にフリツプフロツプ回
路７５を介して水平ドライブ回路７６と接続されて発振
回路を構成している。次に上記発振回路の動作について
説明するとコンデンサ５１の端子電圧が低く第２トラン
ジスタ４１がオフで第１トランジスタ４０がオンの状態
にあると仮定する。この状態では第２トランジスタ４１
がオフの状態にあるからコレクタ電位は略電源電圧ＶＯ
。まで上昇しており、このため第５、第６トランジスタ
５３，５４はオア状態となつている。このトランジスタ
５３，５４がオフの間は第７第８及び第９第１０トラン
ジスタ５９，６０，６３，６４も夫々オア状態となつて
いる。そして第１１トランジスタ６５と抵抗６６，６７
，６８は第９第１０トランジスタ６３，６４のバイアス
回路として動作をおこなつている。第２トランジスタ４
１がオア状態の間はコンデンサ５１に抵抗５０を通して
充電電流が流れコンデンサ５１に指数関数的に増加する
充電電圧を蓄わえる。この充電電圧が第１トランジスタ
４０のベース電圧以上となると第２トランジスタ４１が
オンに転じ第１トランジスタ４０はオフとなる。第２ト
ランジスタ４１がオンとなることによつて抵抗５２を通
してコレクタ電流が流れこの抵抗５２の両端に電圧降下
゛を生じるのでコレクタ電位が低下する。このため第５
第６トランジスタ５３，５４が共にオン状態となりエミ
ツタコレクタ間に電流が流れ夫々のコレクタ抵抗５７，
５８の両端に電圧降下を生じるので第７第８トランジス
タ５９，６０が共にオン・する。この第７第８トランジ
スタ５９，６０のコレクタ電圧はバイアス回路を構成す
る抵抗６７，６８によつて設定されたバイアス電圧以下
には低下しない。すなわち第７第８トランジスタ５９，
６０のコレクタ電圧が前記バイアス電圧以下に低ノ下す
ると第９第１叶ランジスタ６３，６４が順方向にバイア
スされるので第９第１０トランジスタ６３，６４に電流
が流れ、この電流は第９トランジスタ６３については抵
抗５５→トランジスタ６３のコレクタエミツタ通路→ト
ランジスタ５９のコレクタエミツタ通路→地点の経路で
流れる。同様に第１０トランジスタ６４については抵抗
５６→トランジスタ６４のコレクタエミツタ通路→トラ
ンジスタ６０のコレクタエミツタ通路→接地点間の経路
で電流が流れる。この電流の流れる経路は、第５トラン
ジスタ５３及び抵抗５７と、第６トランジスタ５４及び
抵抗５８を流れる電流通路に対する分流経路として働く
ことになり、このため第７第８トランジスタ５９，６０
の夫々のベース電位は低下してくる。したがつて第７第
８トランジスタ５９，６０のコレクタ電圧が抵抗６７，
６８で設定されるバイアス電圧以上となつた場合には第
９第１０トランジスタ６３，６４はオフとなり分流経路
は遮断されるので第７第８トランジスタ５９，６０のベ
ース電位は低下しない。この第７第８トランジスタ５９
，６０のオン時のコレクタ電圧はとして表わすことがで
きる。
但し Ｃｃ・・・電源電圧
Ｒ６７・・・抵抗６７の抵抗値
Ｒ６８・・・抵抗６８の抵抗値
ＶＢＥ６５・・・トランジスタ６５のベースエミツタ
間電圧ＢＥ６３，６Ｏ・・・トランジスタ６
３又はトランジス 夕６４のベースエミツタ
間電圧したがつて第７第８トランジスタ５９，６０は飽
和領域で動作をせず能動領域内で動作をおこなう．こと
となる。
間電圧ＢＥ６３，６Ｏ・・・トランジスタ６
３又はトランジス 夕６４のベースエミツタ
間電圧したがつて第７第８トランジスタ５９，６０は飽
和領域で動作をせず能動領域内で動作をおこなう．こと
となる。
この第８トランジスタ６０がオンすることによつて抵抗
６２と抵抗５０との値を抵抗６２〈抵抗５０となる様に
設定しておくことによりコンデンサ５１に充電されてい
た充電電荷は抵抗６２及び第８トランジスタ６０のコレ
クタエミツタ間通路を通して放電する。そしてこのコン
デンサ５１の放電電圧が第１トランジスタ４０のベ一又
電圧以下にまで低下すると第２トランジスタ４１がオフ
となり第１トランジスタ４０がオンとなる。この結果第
５第６トランジスタ５３，５４及び第７第８トランジス
タ５９，６０もオフとなり再びコンデンサ５１にして充
電を開始する。以後この動作を繰返えす。前記第８トラ
ンジスタ６０は飽和領域で動作させらいで能動領域で動
作させることによつてトランジスタの蓄積時間による遅
れがないためコンデンサ５１が，レベル以下にまでは低
下しないので発振周波数の低下や温度変化に対する影響
を受けないので発振周波数変動をおさえることができる
。尚発振周波数は第２トランジスタ４１のコレクタから
取り出され第１２トランジスタ７２を介してフリツプフ
ロツプ回路７５供給され、このフリツプフロツプ回路７
５の出力で水平ドライブ回路７６を制御する。一方この
発振回路の発振周波が到来テレビジヨン信号中の同期信
号と同期がとれらていない場合には自動周波数制御回路
７１から制御電圧が第２トランジスタ４１のベースに供
給され発振周波数と同期をとる様に制御される。又｛３
）式から判る様にＶＢＥ６５とＶＢＥ６３（０ｉ）は集
積回路においてはＢＥ６Ｓ″．ＢＯ６３（６４）するこ
とが比較的容易に設定できるので（３）式はと書き表わ
すことができ、トランジスタ５９，６０のコレクタ電圧
は電源電圧と抵抗６７，６８の比によつて容易に設定す
ることができる。
６２と抵抗５０との値を抵抗６２〈抵抗５０となる様に
設定しておくことによりコンデンサ５１に充電されてい
た充電電荷は抵抗６２及び第８トランジスタ６０のコレ
クタエミツタ間通路を通して放電する。そしてこのコン
デンサ５１の放電電圧が第１トランジスタ４０のベ一又
電圧以下にまで低下すると第２トランジスタ４１がオフ
となり第１トランジスタ４０がオンとなる。この結果第
５第６トランジスタ５３，５４及び第７第８トランジス
タ５９，６０もオフとなり再びコンデンサ５１にして充
電を開始する。以後この動作を繰返えす。前記第８トラ
ンジスタ６０は飽和領域で動作させらいで能動領域で動
作させることによつてトランジスタの蓄積時間による遅
れがないためコンデンサ５１が，レベル以下にまでは低
下しないので発振周波数の低下や温度変化に対する影響
を受けないので発振周波数変動をおさえることができる
。尚発振周波数は第２トランジスタ４１のコレクタから
取り出され第１２トランジスタ７２を介してフリツプフ
ロツプ回路７５供給され、このフリツプフロツプ回路７
５の出力で水平ドライブ回路７６を制御する。一方この
発振回路の発振周波が到来テレビジヨン信号中の同期信
号と同期がとれらていない場合には自動周波数制御回路
７１から制御電圧が第２トランジスタ４１のベースに供
給され発振周波数と同期をとる様に制御される。又｛３
）式から判る様にＶＢＥ６５とＶＢＥ６３（０ｉ）は集
積回路においてはＢＥ６Ｓ″．ＢＯ６３（６４）するこ
とが比較的容易に設定できるので（３）式はと書き表わ
すことができ、トランジスタ５９，６０のコレクタ電圧
は電源電圧と抵抗６７，６８の比によつて容易に設定す
ることができる。
上記発振回路の発振周波数は
で表わされる。
但しＣはコンデンサを又Ｒは抵抗を夫々示し各数字は夫
々の素子の説明の際に使用した番号を付してその素子を
表わしている。この（５）式からも判る様にこの発振回
路はトランジスタの直流電流増幅率を充分高くすること
によつて電源電圧に依存しない回路構成とすることがで
き、又コンデンサ５１抵抗６２，５０以外の素子は抵抗
比で決まるため、抵抗比の精度が高くとれる集積回路に
適用すれば極めて好適である。以上述べてきた様に本発
明の発振回路によれば発振周波数の変動が少なくしかも
温度変化に対しても安定性の高い集積回路に適用して好
適な発振回路を提供することができる。
々の素子の説明の際に使用した番号を付してその素子を
表わしている。この（５）式からも判る様にこの発振回
路はトランジスタの直流電流増幅率を充分高くすること
によつて電源電圧に依存しない回路構成とすることがで
き、又コンデンサ５１抵抗６２，５０以外の素子は抵抗
比で決まるため、抵抗比の精度が高くとれる集積回路に
適用すれば極めて好適である。以上述べてきた様に本発
明の発振回路によれば発振周波数の変動が少なくしかも
温度変化に対しても安定性の高い集積回路に適用して好
適な発振回路を提供することができる。
第１図は従来の発振回路を示す回路図、第２図は第１図
に示す発振回路の各部の信号波形を示す波形図、第３図
は本発明に係る発振回路を示す回路図である。 ４０・・・第１トランジスタ、４１・・・第２トランジ
スタ、４８，４９・・・分圧回路を構成する抵抗、５０
，５５，５６，６１，６２，６６，６７，６８・・・抵
抗、５１・・・充放電用コンデンサ、５３，５４，５９
，６３，６４・・・トランジスタ、６０・・・放電用の
トランジスタ、６５・・・エミッタフオロア用のトラン
ジスタ。
に示す発振回路の各部の信号波形を示す波形図、第３図
は本発明に係る発振回路を示す回路図である。 ４０・・・第１トランジスタ、４１・・・第２トランジ
スタ、４８，４９・・・分圧回路を構成する抵抗、５０
，５５，５６，６１，６２，６６，６７，６８・・・抵
抗、５１・・・充放電用コンデンサ、５３，５４，５９
，６３，６４・・・トランジスタ、６０・・・放電用の
トランジスタ、６５・・・エミッタフオロア用のトラン
ジスタ。
Claims (1)
- １ 第１及び第２のトランジスタを差動構成に接続し、
この第１のトランジスタのベースには分圧回路を、又第
２のトランジスタのベースには充放電用のコンデンサを
夫々接続し、このコンデンサを充電する充電手段を設け
ると共に前記トランジスタのいずれかの出力回路に接続
された制御用トランジスタ回路によつてベースバイアス
を制御され前記第１のトランジスタのベースバイアスを
制御する第７のトランジスタ及び前記コンデンサの放電
路を構成する第８のトランジスタを夫々設け、前記第７
及び第８のトランジスタのコレクタと前記トランジスタ
回路間に第９及び第１０のトランジスタのコレクタエミ
ッタ通路を介在させ、この両トランジスタのベースバイ
アスを抵抗分割によつてベースバイアスが設定されたエ
ミッタフォロア回路から得る様にし、前記第７及び第８
のトランジスタを非飽和領域で動作させたことを特徴と
する発振回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52028002A JPS6044845B2 (ja) | 1977-03-16 | 1977-03-16 | 発振回路 |
| DE19772759841 DE2759841C2 (de) | 1977-03-16 | 1977-12-28 | Horizontal-Treiberschaltung |
| GB54003/77A GB1556841A (en) | 1976-12-28 | 1977-12-28 | Automatic frequency control circuit |
| US05/865,111 US4155049A (en) | 1976-12-28 | 1977-12-28 | Automatic frequency control circuit for television horizontal oscillator |
| DE2758478A DE2758478C3 (de) | 1976-12-28 | 1977-12-28 | Automatische Frequenzregelschaltung |
| MY179/81A MY8100179A (en) | 1976-12-28 | 1981-12-30 | Automatic frequency control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52028002A JPS6044845B2 (ja) | 1977-03-16 | 1977-03-16 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53114336A JPS53114336A (en) | 1978-10-05 |
| JPS6044845B2 true JPS6044845B2 (ja) | 1985-10-05 |
Family
ID=12236580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52028002A Expired JPS6044845B2 (ja) | 1976-12-28 | 1977-03-16 | 発振回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6044845B2 (ja) |
| DE (1) | DE2759841C2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60161230A (ja) * | 1984-01-31 | 1985-08-22 | Isuzu Motors Ltd | ドアミラ−の傾倒姿勢保持装置 |
| JPS60165239U (ja) * | 1984-04-13 | 1985-11-01 | 市光工業株式会社 | 可倒式ドアミラ− |
| JPS60165238U (ja) * | 1984-04-13 | 1985-11-01 | 市光工業株式会社 | 可倒式ドアミラ− |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827432A (ja) * | 1981-08-10 | 1983-02-18 | Matsushita Electronics Corp | タイマ集積回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081251A (ja) * | 1973-11-16 | 1975-07-01 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1762322A1 (de) * | 1968-05-25 | 1970-04-23 | Telefunken Patent | Phasenvergleichsschaltung fuer die Zeilenablenkung in einem Fernsehempfaenger |
| US3824494A (en) * | 1973-06-08 | 1974-07-16 | Motorola Inc | Temperature stable relaxation oscillator having controllable output frequency |
| DE2525927C3 (de) * | 1975-06-11 | 1978-10-05 | Blaupunkt-Werke Gmbh, 3200 Hildesheim | Schaltungsanordnung zur Verhinderung störender Auswirkungen von Störsignalen in einem Fernsehempfangsgerät |
-
1977
- 1977-03-16 JP JP52028002A patent/JPS6044845B2/ja not_active Expired
- 1977-12-28 DE DE19772759841 patent/DE2759841C2/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081251A (ja) * | 1973-11-16 | 1975-07-01 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60161230A (ja) * | 1984-01-31 | 1985-08-22 | Isuzu Motors Ltd | ドアミラ−の傾倒姿勢保持装置 |
| JPS60165239U (ja) * | 1984-04-13 | 1985-11-01 | 市光工業株式会社 | 可倒式ドアミラ− |
| JPS60165238U (ja) * | 1984-04-13 | 1985-11-01 | 市光工業株式会社 | 可倒式ドアミラ− |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53114336A (en) | 1978-10-05 |
| DE2759841C2 (de) | 1984-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0119294B2 (ja) | ||
| US4611136A (en) | Signal delay generating circuit | |
| JPS6044845B2 (ja) | 発振回路 | |
| JP3036756B2 (ja) | 発振回路 | |
| JPH04282905A (ja) | 位相検波器 | |
| JPS635922B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JPH0336110Y2 (ja) | ||
| JPH03117015A (ja) | エミッタ結合マルチバイブレータ回路 | |
| JPS5944806B2 (ja) | 発振回路 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPS623938Y2 (ja) | ||
| JPH063449Y2 (ja) | 台形波発生回路 | |
| JPH0244174B2 (ja) | ||
| JPS5921219B2 (ja) | 差動ｃｒ発振回路 | |
| JPS5811763B2 (ja) | デンアツセイギヨハツシンキ | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| US2869002A (en) | Transistor frequency dividers | |
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPH0254689B2 (ja) | ||
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| JPH0151216B2 (ja) | ||
| JPS6150410B2 (ja) |