JPH03117015A - エミッタ結合マルチバイブレータ回路 - Google Patents
エミッタ結合マルチバイブレータ回路Info
- Publication number
- JPH03117015A JPH03117015A JP2188152A JP18815290A JPH03117015A JP H03117015 A JPH03117015 A JP H03117015A JP 2188152 A JP2188152 A JP 2188152A JP 18815290 A JP18815290 A JP 18815290A JP H03117015 A JPH03117015 A JP H03117015A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- coupled
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000001419 dependent effect Effects 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
- H03K3/2821—Emitters connected to one another by using a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electronic Switches (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、２つのスイッチングトランジスタを有する発
振器回路と、電流制御回路と、少なくとも１つの基準電
圧を生じる電圧源回路とを具えるエミッタ結合マルチバ
イブレータ回路に関するものである。
振器回路と、電流制御回路と、少なくとも１つの基準電
圧を生じる電圧源回路とを具えるエミッタ結合マルチバ
イブレータ回路に関するものである。
（従来の技術）
エミッタ結合されたマルチバイブレータの動作原理に本
質的に基いており、バイポーラ集積回路の分野に用いら
れている周波数可制御発振器、例えば電圧又は電流制御
発振器（ＶＣＯ又はＣＣ０）や、位相制御回路における
固定発振器や周波数変調器の上述した回路はドイツ連邦
共和国特許第ＥＤ ＰＳ２５４０８６７ Ｃ２号及び第
Ｐ３６３２４５８ Ｃ２号明細書に記載されており既知
である。
質的に基いており、バイポーラ集積回路の分野に用いら
れている周波数可制御発振器、例えば電圧又は電流制御
発振器（ＶＣＯ又はＣＣ０）や、位相制御回路における
固定発振器や周波数変調器の上述した回路はドイツ連邦
共和国特許第ＥＤ ＰＳ２５４０８６７ Ｃ２号及び第
Ｐ３６３２４５８ Ｃ２号明細書に記載されており既知
である。
既知の分野では特に、電源電圧に依存せず変動のない発
振周波数が望まれている。変動が所望の通りに生じない
ようにするためには、本質的に、コンデンサの充電電流
や、上側及び下側しきい値０ 電圧の発生時に発振器をトリガするこれら上側及び下側
しきい値電圧を温度に依存しないようにするか、或いは
これらの依存性を互いに補償するようにする必要がある
。
振周波数が望まれている。変動が所望の通りに生じない
ようにするためには、本質的に、コンデンサの充電電流
や、上側及び下側しきい値０ 電圧の発生時に発振器をトリガするこれら上側及び下側
しきい値電圧を温度に依存しないようにするか、或いは
これらの依存性を互いに補償するようにする必要がある
。
エミッタ結合されたマルチバイブレータの周波数変動を
減少せしめうる方法は前記のドイツ連邦共和国特許明細
書に記載されており既知である。
減少せしめうる方法は前記のドイツ連邦共和国特許明細
書に記載されており既知である。
しかし、このドイツ連邦共和国特許明細書に記載されて
いる２つの既知の方法は、集積回路の大量生産に特に適
さず或いは極めて複雑な回路網を必要とするという欠点
がある。
いる２つの既知の方法は、集積回路の大量生産に特に適
さず或いは極めて複雑な回路網を必要とするという欠点
がある。
例えば、ドイツ連邦共和国特許箱ＤＥ ＰＳ ２５４０
８６７Ｃ２号明細書には、２つのスイッチングトランジ
スタと、これらスイッチングトランジスタのエミッタ電
極間の時間制御キャパシタと、これらスイッチングトラ
ンジスタのエミッタ電極及び固定電位点間に接続された
２つの電流源とを具え、供給電流が基準電圧により制御
され、一方、前記のスイッチングトランジスタのコレク
タ電流を制御する複雑な装置が、前記の時間制御キャパ
シタの端子間型圧が前記の第１及び第２電流源により供
給される電流の所定の倍数に等しい電流の流れで半導体
接合の空乏層電圧にほぼ等しくなった際にマルチバイブ
レータがトリガするように設けられている温度補償エミ
ッタ結合マルチバイブレータ回路が開示されている。こ
のマルチバイブレータ回路に更に、電流源に対する基準
電圧が半導体接合の空乏層電圧にほぼ等しくなるように
この基準電圧を生ぜしめる一層複雑な装置が設けられて
いる。
８６７Ｃ２号明細書には、２つのスイッチングトランジ
スタと、これらスイッチングトランジスタのエミッタ電
極間の時間制御キャパシタと、これらスイッチングトラ
ンジスタのエミッタ電極及び固定電位点間に接続された
２つの電流源とを具え、供給電流が基準電圧により制御
され、一方、前記のスイッチングトランジスタのコレク
タ電流を制御する複雑な装置が、前記の時間制御キャパ
シタの端子間型圧が前記の第１及び第２電流源により供
給される電流の所定の倍数に等しい電流の流れで半導体
接合の空乏層電圧にほぼ等しくなった際にマルチバイブ
レータがトリガするように設けられている温度補償エミ
ッタ結合マルチバイブレータ回路が開示されている。こ
のマルチバイブレータ回路に更に、電流源に対する基準
電圧が半導体接合の空乏層電圧にほぼ等しくなるように
この基準電圧を生ぜしめる一層複雑な装置が設けられて
いる。
このような原理的な回路は上述したところで既に極めて
複雑である。しかも、同じ又はより一層好まし温度条件
の下でマルチバイブレータの周波数を直線的に変える電
圧制御を望む場合には回路が一層複雑となる。これに対
応する回路は、トランジスタの電流増幅率が温度に依存
して変化する為に生じる温度依存ベース電流変化を減少
させることを目的としている。適切な原理としては、２
つの方法、すなわちダーリントントランジスタを用いる
ことによりトランジスタのベース電流を減少させる方法
と、不都合な温度依存ベース電流には■ ぼ等しい補償用の温度依存電流を生ぜしめる回路を付加
する方法とが用いられている。しかしこのような回路は
依然として集積回路の大量生産に適しているも、極めて
複雑で妨害が生じるおそれがある。
複雑である。しかも、同じ又はより一層好まし温度条件
の下でマルチバイブレータの周波数を直線的に変える電
圧制御を望む場合には回路が一層複雑となる。これに対
応する回路は、トランジスタの電流増幅率が温度に依存
して変化する為に生じる温度依存ベース電流変化を減少
させることを目的としている。適切な原理としては、２
つの方法、すなわちダーリントントランジスタを用いる
ことによりトランジスタのベース電流を減少させる方法
と、不都合な温度依存ベース電流には■ ぼ等しい補償用の温度依存電流を生ぜしめる回路を付加
する方法とが用いられている。しかしこのような回路は
依然として集積回路の大量生産に適しているも、極めて
複雑で妨害が生じるおそれがある。
（発明が解決しようとする課題）
本発明の目的は、温度及び電源電圧の変動に依存せず、
構成素子が少数で、特に集積回路技術での大量生産に適
している、可調整発振周波数を生じるエミッタ結合マル
チバイブレータ回路を提供せんとするにある。
構成素子が少数で、特に集積回路技術での大量生産に適
している、可調整発振周波数を生じるエミッタ結合マル
チバイブレータ回路を提供せんとするにある。
（課題を解決するための手段）
本発明は、２つのスイッチングトランジスタを有する発
振器回路と、電流制御回路と、少なくとも１つの基準電
圧を生じる電圧源回路とを具えるエミッタ結合マルチバ
イブレータ回路において、前記のスイッチングトランジ
スタのコレクタが低しきい値電圧用の２つの第１インタ
セプトトランジスタのコレクタ−エミッタ分岐にそれぞ
れ結合され且つ高しきい値電圧用の２つの第２インク３ セプトトランジスタのコレクタ−エミッタ分岐にそれぞ
れ結合され、しかも能動負荷にそれぞれ結合されており
、前記のインタラプトトランジスタ及び前記の能動負荷
は前記の電流制御回路の一部であり、前記の能動負荷に
は少なくとも２つの第１及び第２トランジスタと電流源
とを有する電流ミラー分岐が関連しており、前記の第１
インタラプトトランジスタは基準電圧を受けるために前
記の電圧源回路に結合されており、前記の第２インタラ
プトトランジスタは前記の電流ミラー分岐の第２トラン
ジスタのエミッタに結合されており、前記のインタラプ
トトランジスタのエミッタ表面積が対で前記の電流ミラ
ー分岐のトランジスタのエミッタ表面積に対しある比率
となっており、前記の電圧源回路は電源電圧に殆ど依存
しない発振周波数を発生せしめるための少なくとも１つ
の基準電圧を生じるようになっていることを特徴とする
。
振器回路と、電流制御回路と、少なくとも１つの基準電
圧を生じる電圧源回路とを具えるエミッタ結合マルチバ
イブレータ回路において、前記のスイッチングトランジ
スタのコレクタが低しきい値電圧用の２つの第１インタ
セプトトランジスタのコレクタ−エミッタ分岐にそれぞ
れ結合され且つ高しきい値電圧用の２つの第２インク３ セプトトランジスタのコレクタ−エミッタ分岐にそれぞ
れ結合され、しかも能動負荷にそれぞれ結合されており
、前記のインタラプトトランジスタ及び前記の能動負荷
は前記の電流制御回路の一部であり、前記の能動負荷に
は少なくとも２つの第１及び第２トランジスタと電流源
とを有する電流ミラー分岐が関連しており、前記の第１
インタラプトトランジスタは基準電圧を受けるために前
記の電圧源回路に結合されており、前記の第２インタラ
プトトランジスタは前記の電流ミラー分岐の第２トラン
ジスタのエミッタに結合されており、前記のインタラプ
トトランジスタのエミッタ表面積が対で前記の電流ミラ
ー分岐のトランジスタのエミッタ表面積に対しある比率
となっており、前記の電圧源回路は電源電圧に殆ど依存
しない発振周波数を発生せしめるための少なくとも１つ
の基準電圧を生じるようになっていることを特徴とする
。
前記のスイッチングトランジスタのエミッタがキャパシ
タを経て相互接続されているとともにそ４ れぞれトランジスタと抵抗とを有する電流源を経て電源
電圧の接地端子に接続されており、これらスイッチング
トランジスタには交差結合レベルシフトトランジスタが
接続され、これらレベルシフトトランジスタのコレクタ
は電圧源に接続され、これらレベルシフトトランジスタ
のエミッタはそれぞれスイッチングトランジスタのベー
スに接続されており且つそれぞれトランジスタと抵抗と
を有する電流源を経て接地され、前記の電流源のトラン
ジスタのベースが基準電圧点に接続されている発振器回
路では、発振周波数は、スイッチングトランジスタと例
えばその前段の抵抗とを流れる充放電電流の値と、キャ
パシタの値と、発振器をトリガするための２つの駆動前
しきい値電圧間の所定の差とによって次式（１）に応じ
て決定される。
タを経て相互接続されているとともにそ４ れぞれトランジスタと抵抗とを有する電流源を経て電源
電圧の接地端子に接続されており、これらスイッチング
トランジスタには交差結合レベルシフトトランジスタが
接続され、これらレベルシフトトランジスタのコレクタ
は電圧源に接続され、これらレベルシフトトランジスタ
のエミッタはそれぞれスイッチングトランジスタのベー
スに接続されており且つそれぞれトランジスタと抵抗と
を有する電流源を経て接地され、前記の電流源のトラン
ジスタのベースが基準電圧点に接続されている発振器回
路では、発振周波数は、スイッチングトランジスタと例
えばその前段の抵抗とを流れる充放電電流の値と、キャ
パシタの値と、発振器をトリガするための２つの駆動前
しきい値電圧間の所定の差とによって次式（１）に応じ
て決定される。
ｆ＝ＩＯ／２ Ｕ、Ｃ−（１）
この式において、Ｉｏは充放電電流の値であり、Ｃはキ
ャパシタのキャパシタンスであり、ＵＨはしきい値電圧
間の許容差である。
ャパシタのキャパシタンスであり、ＵＨはしきい値電圧
間の許容差である。
しきい値電圧間の差ＯＨに対しては次式（２）の近５
似式を得ることができ、この近似式は発振器回路の回路
パラメータに応じてしきい値電圧差Ｕ、の値を示してい
る。
パラメータに応じてしきい値電圧差Ｕ、の値を示してい
る。
［８＝ ２ＲＩｏ −２０Ｔｎ ｎ（２ｅ Ｒ１ｏ／Ｕ
７） ”’（２）ここに、Ｒは例えばスイッチングトラ
ンジスタの各コレクタと電源電圧の正端子との間に接続
される各抵抗の値であり、ｅは自然対数の底であり、Ｕ
Ｔは次式（３）により得られる。
７） ”’（２）ここに、Ｒは例えばスイッチングトラ
ンジスタの各コレクタと電源電圧の正端子との間に接続
される各抵抗の値であり、ｅは自然対数の底であり、Ｕ
Ｔは次式（３）により得られる。
ＩＴ ＝ ｋＴ／ｑ゛ ・・・（３）こ
こにｋはボルツマン定数であり、Ｔはケルビン温度であ
り、ｑは電荷素置である。このことから明らかなように
、温度依存電流及び温度依存キャパシタの場合、発振周
波数は式（２）によるしきい値電圧間の差ＵＨの温度変
動によって決定され、従って温度非依存性でない。
こにｋはボルツマン定数であり、Ｔはケルビン温度であ
り、ｑは電荷素置である。このことから明らかなように
、温度依存電流及び温度依存キャパシタの場合、発振周
波数は式（２）によるしきい値電圧間の差ＵＨの温度変
動によって決定され、従って温度非依存性でない。
抵抗を有しないも、能動負荷を有し、特に電流制御回路
のトランジスタを有する前述した本発明の最初の特徴に
応じてスイッチングトランジスタが動作するという事実
により、又前記の電流ミラー分岐の第２トランジスタの
エミッタ表面積が、６ 互いに同じエミッタ表面積とした前記の第１インタラプ
トトランジスタの各々のエミッタ表面積のＮ倍となって
おり、これら第１インタラプトトランジスタのコレクタ
が電源電圧端子に結合され、前記の電流ミラー分岐の第
１トランジスタのエミッタ表面積が、エミッタ表面積を
互いに同じとした前記の第２インタラプトトランジスタ
の各々のエミッタ表面積のＰ倍となっており、これら第
２インタラプトトランジスタのコレクタが接地結合され
ているようにすることにより、しきい値電圧の差ＵＨの
温度非依存性を有効に得ることができる。
のトランジスタを有する前述した本発明の最初の特徴に
応じてスイッチングトランジスタが動作するという事実
により、又前記の電流ミラー分岐の第２トランジスタの
エミッタ表面積が、６ 互いに同じエミッタ表面積とした前記の第１インタラプ
トトランジスタの各々のエミッタ表面積のＮ倍となって
おり、これら第１インタラプトトランジスタのコレクタ
が電源電圧端子に結合され、前記の電流ミラー分岐の第
１トランジスタのエミッタ表面積が、エミッタ表面積を
互いに同じとした前記の第２インタラプトトランジスタ
の各々のエミッタ表面積のＰ倍となっており、これら第
２インタラプトトランジスタのコレクタが接地結合され
ているようにすることにより、しきい値電圧の差ＵＨの
温度非依存性を有効に得ることができる。
乗数Ｎ及びＰの積は一定値、特に値１１とし、これによ
り温度非依存性を保証するようにするのが特に有利であ
る。また、電流ミラー分岐の第２トランジスタがダイオ
ードとして接続され、第１トランジスタがベース−コレ
クタ接続を有し、電流ミラー分岐の電流源がトランジス
タと、接地結合された抵抗との直列回路から成っており
、第１トランジスタのエミッタが電圧源に接続されてい
る７ ようにするのが特に有利である。更に、能動負荷と、電
流ミラーとして作用する電流ミラー分岐の第１トランジ
スタと、第２インタセプトトランジスタとをＰＮＰトラ
ンジスタとし、第１インタセプトトランジスタと、電流
ミラー分岐の第２トランジスタと、電流源として作用す
るトランジスタとをＮＰＮトランジスタにするのが有利
である。この場合、ここに述べなかったすべてのトラン
ジスタはＮＰＮ ）ランジスタとする必要がある。
り温度非依存性を保証するようにするのが特に有利であ
る。また、電流ミラー分岐の第２トランジスタがダイオ
ードとして接続され、第１トランジスタがベース−コレ
クタ接続を有し、電流ミラー分岐の電流源がトランジス
タと、接地結合された抵抗との直列回路から成っており
、第１トランジスタのエミッタが電圧源に接続されてい
る７ ようにするのが特に有利である。更に、能動負荷と、電
流ミラーとして作用する電流ミラー分岐の第１トランジ
スタと、第２インタセプトトランジスタとをＰＮＰトラ
ンジスタとし、第１インタセプトトランジスタと、電流
ミラー分岐の第２トランジスタと、電流源として作用す
るトランジスタとをＮＰＮトランジスタにするのが有利
である。この場合、ここに述べなかったすべてのトラン
ジスタはＮＰＮ ）ランジスタとする必要がある。
更に、基準電圧を生じる電圧源回路が、数個の抵抗を有
する電源電圧分割用の抵抗分圧器を有するようにするの
が特に有利である。
する電源電圧分割用の抵抗分圧器を有するようにするの
が特に有利である。
第１抵抗の端子間電圧は電流制御回路の第１インタセプ
トトランジスタのベースに対する基準電圧として作用し
、前記の抵抗分圧器の最後の抵抗の端子間電圧は電圧−
電流変換器を接続する機能を有し、最終的に発振器回路
及び電流制御回路の電流源に対する基準電圧を生ぜしめ
る。
トトランジスタのベースに対する基準電圧として作用し
、前記の抵抗分圧器の最後の抵抗の端子間電圧は電圧−
電流変換器を接続する機能を有し、最終的に発振器回路
及び電流制御回路の電流源に対する基準電圧を生ぜしめ
る。
従って、発振器回路の周波数は電源電圧に依存しなくな
る。電圧源回路の抵抗を除いて回路全体８ をモノリシック集積回路に集積化するように実現しうる
。この場合、外部に設ける抵抗は発振周波数を補償する
作用をしつる。
る。電圧源回路の抵抗を除いて回路全体８ をモノリシック集積回路に集積化するように実現しうる
。この場合、外部に設ける抵抗は発振周波数を補償する
作用をしつる。
（実施例）
以下図面につき説明するに、第１図に示す本発明による
マルチバイブレータ回路１０は本質的に３つのサブ回路
、すなわち発振器回路１１と、電流制御回路１２と、電
圧源回路１３とより成っている。電圧源回路１３の外部
には抵抗１４が配置されており、この抵抗１４は特に電
圧源回路１３を補償する作用をする。電源電圧Ｕの正端
子は抵抗１４の上側ピン１５に接続されている。この抵
抗１４はその温度変動を無視しうるように構成するのが
好ましい。この抵抗は更に、例えばこの抵抗を除いて集
積化されるように構成するマルチバイブレータ回路１０
の外部抵抗を構成する。
マルチバイブレータ回路１０は本質的に３つのサブ回路
、すなわち発振器回路１１と、電流制御回路１２と、電
圧源回路１３とより成っている。電圧源回路１３の外部
には抵抗１４が配置されており、この抵抗１４は特に電
圧源回路１３を補償する作用をする。電源電圧Ｕの正端
子は抵抗１４の上側ピン１５に接続されている。この抵
抗１４はその温度変動を無視しうるように構成するのが
好ましい。この抵抗は更に、例えばこの抵抗を除いて集
積化されるように構成するマルチバイブレータ回路１０
の外部抵抗を構成する。
発振器回路１１は本質的に既知のように構成される。こ
の発振器回路は２つのスイッチングトランジスタ１５及
び１６を有し、これらトランジスタのエミッタはキャパ
シタ１７を経て相互接続されているとともに、それぞれ
トランジスタ１８及び１９と、それぞれ抵抗２０及び２
１との直列回路を有する電流源を経てそれぞれ接地され
ている。発振器回路１１は更に、スイッチングトランジ
スタ１５及び１６に対応して接続された交差結合のレベ
ルシフトトランジスタ２２及び２３を有し、これらレベ
ルシフトトランジスタのエミッタはそれぞれトランジス
タ２４及び２５とそれぞれ抵抗２６及び２７とを有する
電流源をそれぞれ経て接地されている。トランジスタ１
８．１９゜２４及び２５のそれぞれのベース電極は基準
電圧源Ｕｂｌに接続されている。レベルシフトトランジ
スタ２２及び２３のコレクタは例えば電流制御回路１２
を経て、又電圧源回路１３は直接電源電圧Ｕの端子に接
続されている。
の発振器回路は２つのスイッチングトランジスタ１５及
び１６を有し、これらトランジスタのエミッタはキャパ
シタ１７を経て相互接続されているとともに、それぞれ
トランジスタ１８及び１９と、それぞれ抵抗２０及び２
１との直列回路を有する電流源を経てそれぞれ接地され
ている。発振器回路１１は更に、スイッチングトランジ
スタ１５及び１６に対応して接続された交差結合のレベ
ルシフトトランジスタ２２及び２３を有し、これらレベ
ルシフトトランジスタのエミッタはそれぞれトランジス
タ２４及び２５とそれぞれ抵抗２６及び２７とを有する
電流源をそれぞれ経て接地されている。トランジスタ１
８．１９゜２４及び２５のそれぞれのベース電極は基準
電圧源Ｕｂｌに接続されている。レベルシフトトランジ
スタ２２及び２３のコレクタは例えば電流制御回路１２
を経て、又電圧源回路１３は直接電源電圧Ｕの端子に接
続されている。
スイッチングトランジスタ１５及び１６をそれぞれトリ
ガするしきい値電圧の差ＵＨを温度に依存しないように
するために、これらスイッチングトランジスタ１５及び
１６のコレクタを電流制御回路１２内に導入し、この電
流制御回路内でこれらコレクタが能動負荷２８及び２９
と一緒に機能するようにする。
ガするしきい値電圧の差ＵＨを温度に依存しないように
するために、これらスイッチングトランジスタ１５及び
１６のコレクタを電流制御回路１２内に導入し、この電
流制御回路内でこれらコレクタが能動負荷２８及び２９
と一緒に機能するようにする。
これら能動負荷２８及び２９はＰＮＰ電流源トランジス
タの形態にするのが好ましく、これらのエミッタ側を電
源電圧Ｕの端子に接続する。従って、スイッチングトラ
ンジスタ１５のコレクタは負荷トランジスタ２８のコレ
クタと一緒に機能し、スイッチングトランジスタ１６の
コレクタは負荷トランジスタ２９のコレクタと一緒に機
能する。これら負荷トランジスタ２８及び２９は電流ミ
ラー分岐３１中の第１トランジスタ３０と相俟って電流
ミラーを構成する。
タの形態にするのが好ましく、これらのエミッタ側を電
源電圧Ｕの端子に接続する。従って、スイッチングトラ
ンジスタ１５のコレクタは負荷トランジスタ２８のコレ
クタと一緒に機能し、スイッチングトランジスタ１６の
コレクタは負荷トランジスタ２９のコレクタと一緒に機
能する。これら負荷トランジスタ２８及び２９は電流ミ
ラー分岐３１中の第１トランジスタ３０と相俟って電流
ミラーを構成する。
電流ミラー分岐３１中でトランジスタ３２及び抵抗３３
を有する直列回路より成る電流源により基準電流Ｉｏが
調整される。電流ミラー分岐３１中には更にダイオード
接続した第２トランジスタ３４を配置する。電流ミラー
分岐３１の第１トランジスタ３０及び第２トランジスタ
３４を有する直列回路が上側しきい値電圧用の第２イン
タセプトトランジスタに対するベース電位を与える。従
って、これらのインタセプトトランジスタ３５及び３６
は発振器回路１１のスイッチングトランジスタ１５及び
１６のコレクタにおける電圧差ＵＨの上側値を規定する
。この電圧１ 差Ｕｌ（の下側値は第１インタセプトトランジスタ３７
及び３８によって調整される。これらトランジスタ３７
及び３８のベース電位は電圧源回路１３の基準電圧源Ｕ
ｂ２により調整される。上述した回路素子の機能的動作
の組合せは以下の通りである。同一のトランジスタ２８
．２９及び３０により、トランジスタ２８及び２９のコ
レクタにそれぞれ基準電流Ｉ。に−致する電流が得られ
る。
を有する直列回路より成る電流源により基準電流Ｉｏが
調整される。電流ミラー分岐３１中には更にダイオード
接続した第２トランジスタ３４を配置する。電流ミラー
分岐３１の第１トランジスタ３０及び第２トランジスタ
３４を有する直列回路が上側しきい値電圧用の第２イン
タセプトトランジスタに対するベース電位を与える。従
って、これらのインタセプトトランジスタ３５及び３６
は発振器回路１１のスイッチングトランジスタ１５及び
１６のコレクタにおける電圧差ＵＨの上側値を規定する
。この電圧１ 差Ｕｌ（の下側値は第１インタセプトトランジスタ３７
及び３８によって調整される。これらトランジスタ３７
及び３８のベース電位は電圧源回路１３の基準電圧源Ｕ
ｂ２により調整される。上述した回路素子の機能的動作
の組合せは以下の通りである。同一のトランジスタ２８
．２９及び３０により、トランジスタ２８及び２９のコ
レクタにそれぞれ基準電流Ｉ。に−致する電流が得られ
る。
まず最初、スイッチングトランジスタ１５が導通し、ス
イッチングトランジスタ１６が遮断しているものとする
と、約２Ｉｏの電流がスイッチングトランジスタ１５を
流れる。負荷トランジスタ２８はＩ。の電流のみを生じ
る為、残りの電流Ｉ。は下側値インタセプトトランジス
タの一方、すなわちインタセプトトランジスタ３７を流
れる必要がある。従って、インタセプトトランジスタ３
７は導通し、上側値インタセプトトランジスタのうちの
インタセプトトランジスタ３５が遮断する。遮断してい
ると仮定したスイッチングトランジスタ１６に対しては
、このトランジスタがほぼ零の電流を流していると２ いうことを確かめた。従って、負荷トランジスタ２９の
コレクタ電流■。はインタセプトトランジスタ３６を流
れる。インタセプトトランジスタ３６は導通し、インタ
セプトトランジスタ３８は遮断する。
イッチングトランジスタ１６が遮断しているものとする
と、約２Ｉｏの電流がスイッチングトランジスタ１５を
流れる。負荷トランジスタ２８はＩ。の電流のみを生じ
る為、残りの電流Ｉ。は下側値インタセプトトランジス
タの一方、すなわちインタセプトトランジスタ３７を流
れる必要がある。従って、インタセプトトランジスタ３
７は導通し、上側値インタセプトトランジスタのうちの
インタセプトトランジスタ３５が遮断する。遮断してい
ると仮定したスイッチングトランジスタ１６に対しては
、このトランジスタがほぼ零の電流を流していると２ いうことを確かめた。従って、負荷トランジスタ２９の
コレクタ電流■。はインタセプトトランジスタ３６を流
れる。インタセプトトランジスタ３６は導通し、インタ
セプトトランジスタ３８は遮断する。
この場合とは逆で、スイッチングトランジスタ１５が遮
断し、スイッチングトランジスタ１６が導通している場
合にも、対応した説明が成立つ。
断し、スイッチングトランジスタ１６が導通している場
合にも、対応した説明が成立つ。
理論的には、エミッタ結合マルチバイブレータは、ルー
プ増幅率が１である場合に、そのスイッチング状態を変
える。この点で、電流比Ｚ”１０／１２を以下の三次式
で表わすことができる。
プ増幅率が１である場合に、そのスイッチング状態を変
える。この点で、電流比Ｚ”１０／１２を以下の三次式
で表わすことができる。
（１０／ｌ２）３−４（Ｉｎ／ｌ２）２＋４（Ｉｏ／ｌ
２）−Ｉ ＝０・・・（４） ここで１２はマルチバイブレータのカットオフスイッチ
ングトランジスタを流れる電流である。式（４）の数学
的な３つの解のうち以下の（５）式のもののみが物理的
に有効となる。
２）−Ｉ ＝０・・・（４） ここで１２はマルチバイブレータのカットオフスイッチ
ングトランジスタを流れる電流である。式（４）の数学
的な３つの解のうち以下の（５）式のもののみが物理的
に有効となる。
ｚ ＝ Ｉｏ／Ｉ ２ ＝ （３＋Ｊ”ｒ）／２
・（５）従って、発振器回路１１と電流制御回
路１２とを有する回路配置のしきい値電圧差Ｕ）Ｉは次
式（６）に一致する。
・（５）従って、発振器回路１１と電流制御回
路１２とを有する回路配置のしきい値電圧差Ｕ）Ｉは次
式（６）に一致する。
ＵＨ： ２（０４−ｕ−２）
＋２ＵｏＡ ｎ（Ｉｏ２（１−！４）２／ｚ（２−’Δ
月５ＰＩＳＮ）・・・（６） ここにＩＳＰはＰＮＰ トランジスタ３５及び３６のそ
れぞれの飽和電流であり、ＩＳＮはＮＰＮトランジスタ
３７及び３８のそれぞれの飽和電流であり、電圧Ｕ４は
電流ミラー分岐３１における電流源の両端間の電圧であ
る。式（５）を式（６）中に代入すると、次式（７）が
得られる。
月５ＰＩＳＮ）・・・（６） ここにＩＳＰはＰＮＰ トランジスタ３５及び３６のそ
れぞれの飽和電流であり、ＩＳＮはＮＰＮトランジスタ
３７及び３８のそれぞれの飽和電流であり、電圧Ｕ４は
電流ミラー分岐３１における電流源の両端間の電圧であ
る。式（５）を式（６）中に代入すると、次式（７）が
得られる。
ＵＨ＝ （Ｕ４−Ｕｂ２）
＋２Ｕｔｊ２ｎ（０，０９１ｏ”／ｌ５ｐｌｓＮ）
−（７）この式（７）はまだ温度に依存する。温度非依
存性は、式Ｕ４ Ｕｂ２の逆の温度依存性を導入する
ことにより得ることができる。このことは、電流ミラー
分岐３１における第１トランジスタ３０のエミ・ツタ表
面積を第２インタセプトトランジスタ３５及び３６のそ
れぞれのエミッタ表面積のＰ倍とし、電流ミラー分岐３
１における第２トランジスタ３４のエミッタ表面積をイ
ンタセプトトランジスタ３７及び３８のそれぞれのエミ
ッタ表面積のＮ倍とすることにより達成するのが有利で
ある。式［４Ｕｂ２に対しては次式（８）及び（９）が
得られる。
−（７）この式（７）はまだ温度に依存する。温度非依
存性は、式Ｕ４ Ｕｂ２の逆の温度依存性を導入する
ことにより得ることができる。このことは、電流ミラー
分岐３１における第１トランジスタ３０のエミ・ツタ表
面積を第２インタセプトトランジスタ３５及び３６のそ
れぞれのエミッタ表面積のＰ倍とし、電流ミラー分岐３
１における第２トランジスタ３４のエミッタ表面積をイ
ンタセプトトランジスタ３７及び３８のそれぞれのエミ
ッタ表面積のＮ倍とすることにより達成するのが有利で
ある。式［４Ｕｂ２に対しては次式（８）及び（９）が
得られる。
Ｕ４−Ｕｂ２＝ Ｕ−ＵＢＥ −ＵＢＥ −Ｕｂ２
・・・（８）３０ ３４ Ｕ４−Ｕｂ２＝ Ｕ−Ｕｂ２−ＯＴＩＩ −（Ｉｏ’／
Ｐ−Ｎ ・Ｉｓｐ ・ｒｓＮ）・・・（９） 式（９）を式（７）に代入することにより、次式（１０
）が得られる。
・・・（８）３０ ３４ Ｕ４−Ｕｂ２＝ Ｕ−Ｕｂ２−ＯＴＩＩ −（Ｉｏ’／
Ｐ−Ｎ ・Ｉｓｐ ・ｒｓＮ）・・・（９） 式（９）を式（７）に代入することにより、次式（１０
）が得られる。
Ｕ）ｌ＝２（Ｕ−Ｕｂ２）＋２ＵＴ １ ｎ（０，０９
Ｐ−Ｎ） −（１０１この式００）は次式（１０
ａ）が満足されると温度非依存性となる。
Ｐ−Ｎ） −（１０１この式００）は次式（１０
ａ）が満足されると温度非依存性となる。
Ｐ −Ｎ ＝ １１０．０９＝１１ 、
・（１０ａ）従って、トランジスタ３０及び３４のエミ
ッタ表面積を適切に選択することにより、温度に依存し
ないしきい値電圧差ＵＨを生せしめることができる。
・（１０ａ）従って、トランジスタ３０及び３４のエミ
ッタ表面積を適切に選択することにより、温度に依存し
ないしきい値電圧差ＵＨを生せしめることができる。
前述したように、発振器周波数を変動しないようにする
ためには、しきい値電圧差Ｕｌ（のみならず、電流Ｉ。
ためには、しきい値電圧差Ｕｌ（のみならず、電流Ｉ。
をも温度に依存しないようにする必要がある。この場合
、キャパシタ１７の温度変動は無視しうるということに
注意すべきである。
、キャパシタ１７の温度変動は無視しうるということに
注意すべきである。
５
電流■。をも最終的に温度に依存しないようにするため
には、電圧源回路１３が２つの基準電圧Ｕｂｌ及びＵｂ
２を生じるようにする。この場合、抵抗１４は電圧源回
路１３に属するも、集積化されるように構成されないこ
とに注意すべきである。電圧源回路１３において、基準
電圧Ｕｂ２は抵抗３９．４０及び４１を有する抵抗分圧
器により電源電圧Ｕから抵抗３９及び４０間に得られる
。この場合、次式（１１）及び（１２）を満足する。
には、電圧源回路１３が２つの基準電圧Ｕｂｌ及びＵｂ
２を生じるようにする。この場合、抵抗１４は電圧源回
路１３に属するも、集積化されるように構成されないこ
とに注意すべきである。電圧源回路１３において、基準
電圧Ｕｂ２は抵抗３９．４０及び４１を有する抵抗分圧
器により電源電圧Ｕから抵抗３９及び４０間に得られる
。この場合、次式（１１）及び（１２）を満足する。
Ｕｎ ＝ ２（Ｕ−Ｕｂ２） 、 Ｕｂ２＝αＵ
・・・（１１）ＵＨ−２Ｕ（１−ａ ）
−（１２）電流■。は電圧−電流変換器によ
り得られる。
・・・（１１）ＵＨ−２Ｕ（１−ａ ）
−（１２）電流■。は電圧−電流変換器によ
り得られる。
電圧−電流変換器としては、トランジスタ４２．４３゜
４４、４５及び４６と、トランジスタ４２及び４３のコ
レクタを電源電圧Ｕの端子に接続する抵抗４９とを有す
る負帰還演算増幅器を用いる。トランジスタ４２のベー
スは抵抗４０及び４１間に接続する。トランジスタ４２
のコレクタはトランジスタ４５を経て接地するとともに
このトランジスタ４５のベースに接続し、このトランジ
スタ４５のベースはトランジスタ４６の６ ベースに接続する。トランジスタ４３のコレクタはトラ
ンジスタ４６を経て接地するとともにトランジスタ４４
のベースを駆動する。トランジスタ４３のベースは抵抗
１４に接続するとともにトランジスタ４４を経てトラン
ジスタ４７に接続し、トランジスタ４７のエミッタは抵
抗４８を経て接地する。トランジスタ４７はダイオード
として接続する。このトランジスタ４７のベースに基準
電圧Ｕｂ＋が得られる。この基準電圧は電流源トランジ
スタ１８．１９．２４．２５及び３２のベースに印加さ
れる。
４４、４５及び４６と、トランジスタ４２及び４３のコ
レクタを電源電圧Ｕの端子に接続する抵抗４９とを有す
る負帰還演算増幅器を用いる。トランジスタ４２のベー
スは抵抗４０及び４１間に接続する。トランジスタ４２
のコレクタはトランジスタ４５を経て接地するとともに
このトランジスタ４５のベースに接続し、このトランジ
スタ４５のベースはトランジスタ４６の６ ベースに接続する。トランジスタ４３のコレクタはトラ
ンジスタ４６を経て接地するとともにトランジスタ４４
のベースを駆動する。トランジスタ４３のベースは抵抗
１４に接続するとともにトランジスタ４４を経てトラン
ジスタ４７に接続し、トランジスタ４７のエミッタは抵
抗４８を経て接地する。トランジスタ４７はダイオード
として接続する。このトランジスタ４７のベースに基準
電圧Ｕｂ＋が得られる。この基準電圧は電流源トランジ
スタ１８．１９．２４．２５及び３２のベースに印加さ
れる。
電圧−電流変換器は抵抗４０及び４１の両端間に生じる
電圧αＵを抵抗４１の両端間に生じる基準電圧βＵに変
換し、この基準電圧をトランジスタ４３のベースに移し
、この基準電圧を電流負荷にかかわらず一定に保つ。従
って、電流Ｉ。は次式（１３）から計算される。
電圧αＵを抵抗４１の両端間に生じる基準電圧βＵに変
換し、この基準電圧をトランジスタ４３のベースに移し
、この基準電圧を電流負荷にかかわらず一定に保つ。従
って、電流Ｉ。は次式（１３）から計算される。
１ｏ−（Ｕ−βＵ） ／Ｒ・（１３）
ここにＲは抵抗１４の抵抗値である。
発振器の発振周波数ｆは式（（２）及び（１３）を式（
１）に代入することにより得られる。
１）に代入することにより得られる。
７
ｆ ＝ （Ｕ −／３ Ｕ）／ ［４Ｕ（１−ａ ）Ｃ
Ｒｊ ＝１１４）ｆ ＝（１−８）／［４（１
−α）ＣＲｊ−（１５１式（１５）は電源電圧Ｕに依存
せず、従って発振周波数では温度及び電源電圧に依存し
ない、少数の素子を有するエミッタ結合マルチバイブレ
ータ回路が得られる。
Ｒｊ ＝１１４）ｆ ＝（１−８）／［４（１
−α）ＣＲｊ−（１５１式（１５）は電源電圧Ｕに依存
せず、従って発振周波数では温度及び電源電圧に依存し
ない、少数の素子を有するエミッタ結合マルチバイブレ
ータ回路が得られる。
上述した本発明による特徴は個々にも又任意の組合せに
おいても本発明を種々の実施例で実現する上で本質を成
すものである。
おいても本発明を種々の実施例で実現する上で本質を成
すものである。
８
【図面の簡単な説明】
第１図は、温度及び電源電圧に依存しないエミッタ結合
マルチバイブレータ回路を示す回路図である。 １０・・・マルチバイブレータ回路 １１・・・発振器回路 １２・・・電流制御回路 １３・・・電圧源回路 ９
マルチバイブレータ回路を示す回路図である。 １０・・・マルチバイブレータ回路 １１・・・発振器回路 １２・・・電流制御回路 １３・・・電圧源回路 ９
Claims (1)
- 【特許請求の範囲】 １、２つのスイッチングトランジスタを有する発振器回
路と、電流制御回路と、少なくとも１つの基準電圧を生
じる電圧源回路とを具えるエミッタ結合マルチバイブレ
ータ回路において、 前記のスイッチングトランジスタ（１５、１６）のコレ
クタが低しきい値電圧用の２つの第１インタセプトトラ
ンジスタ（３７、３８）のコレクタ−エミッタ分岐にそ
れぞれ結合され且つ高しきい値電圧用の２つの第２イン
タセプトトランジスタ（３５、３６）のコレクタ−エミ
ッタ分岐にそれぞれ結合され、しかも能動負荷（２８、
２９）にそれぞれ結合されており、前記のインタラプト
トランジスタ及び前記の能動負荷は前記の電流制御回路
（１２）の一部であり、前記の能動負荷には少なくとも
２つの第１及び第２トランジスタ（３０、３４）と電流
源（３２、３３）とを有する電流ミラー分岐（３１）が
関連しており、前記の第１インタラプトトランジスタ（
３７、３８）は基準電圧（Ｕ＿ｂ＿２）を受けるために
前記の電圧源回路に結合されており、前記の第２インタ
ラプトトランジスタ（３５、３６）は前記の電流ミラー
分岐（３１）の第２トランジスタ（３４）のエミッタに
結合されており、前記のインタラプトトランジスタ（３
５、３６及び３７、３８）のエミッタ表面積が対で前記
の電流ミラー分岐（３１）のトランジスタ（３０、３４
）のエミッタ表面積に対しある比率となっており、前記
の電圧源回路（１３）は電源電圧に殆ど依存しない発振
周波数（ｆ）を発生せしめるための少なくとも１つの基
準電圧（Ｕ＿ｂ＿１、Ｕ＿ｂ＿２）を生じるようになっ
ていることを特徴とするエミッタ結合マルチバイブレー
タ回路。 ２、請求項１に記載のエミッタ結合マルチバイブレータ
回路において、前記の電流ミラー分岐（３１）の第２ト
ランジスタ（３４）のエミッタ表面積が、互いに同じエ
ミッタ表面積とした前記の第１インタラプトトランジス
タ（３７、３８）の各々のエミッタ表面積のＮ倍となっ
ており、これら第１インタラプトトランジスタのコレク
タが電源電圧端子に結合され、前記の電流ミラー分岐（
３１）の第１トランジスタ（３０）のエミッタ表面積が
、エミッタ表面積を互いに同じとした前記の第２インタ
ラプトトランジスタ（３５、３６）の各々のエミッタ表
面積のＰ倍となっており、これら第２インタラプトトラ
ンジスタのコレクタが接地結合されていることを特徴と
するエミッタ結合マルチバイブレータ回路。３、請求項
１又は２に記載のエミッタ結合マルチバイブレータ回路
において、乗数Ｎ及びＰの積が適切な値、好ましくは１
１であり、これにより発振器回路（１１）のしきい値電
圧差Ｕ＿Ｈの温度非依存性が保証されていることを特徴
とするエミッタ結合マルチバイブレータ回路。 ４、請求項３項に記載のエミッタ結合マルチバイブレー
タ回路において、電流ミラー分岐（３１）の第２トラン
ジスタ（３４）がダイオードとして接続され、第１トラ
ンジスタ（３０）がベース−コレクタ接続を有し、電流
ミラー分岐 （３１）の電流源がトランジスタ（３２）と、接地結合
された抵抗（３３）との直列回路から成っていることを
特徴とするエミッタ結合マルチバイブレータ回路。 ５、請求項４に記載のエミッタ結合マルチバイブレータ
回路において、電流制御回路（１２）における能動負荷
（２８、２９）、第１トランジスタ（３０）及び第２イ
ンタセプトトランジスタ（３５、３６）がＰＮＰトラン
ジスタであり、電流制御回路（１２）における第１イン
タセプトトランジスタ（３７、３８）、第２トランジス
タ（３４）及び電流源のトランジスタ（３２）がＮＰＮ
トランジスタであることを特徴とするエミッタ結合マル
チバイブレータ回路。 ６、請求項１〜５のいずれか一項に記載のエミッタ結合
マルチバイブレータ回路において、前記のスイッチング
トランジスタ（１５、１６）のエミッタがキャパシタ（
１７）を経て相互接続されているとともにそれぞれトラ
ンジスタ（１８或いは１９）と抵抗（２０或いは２１）
とを有する電流源を経て接地されており、これらスイッ
チングトランジスタ（１５、１６）には交差結合レベル
シフトトランジスタ（２２、２３）が接続され、これら
レベルシフトトランジスタのコレクタは電源電圧端子に
結合され、これらレベルシフトトランジスタのエミッタ
はそれぞれスイッチングトランジスタ（１５、１６）の
ベースに接続されており且つそれぞれトランジスタ（２
４或いは２５）と抵抗（２６或いは２７）とを有する電
流源を経て接地結合され、前記の電流源のトランジスタ
（１８、１９、２４、２５）のベース側に基準電圧（Ｕ
＿ｂ＿１）が与えられるようになっていることを特徴と
するエミッタ結合マルチバイブレータ回路。 ７、請求項１〜６のいずれか一項に記載のエミッタ結合
マルチバイブレータ回路において、供給電圧端子に基準
電圧を生じる電圧源回路（１３）が、抵抗（３９及び４
０）間に基準電圧（Ｕ＿ｂ＿２）を生ぜしめるとともに
抵抗（４０及び４１）間に基準電圧（Ｕ＿ｂ＿１）発生
用の電圧−電流変換器を接続する抵抗（３９、４０、４
１）を有する抵抗分圧器を具えていることを特徴とする
エミッタ結合マルチバイブレータ回路。 ８、請求項７に記載のエミッタ結合マルチバイブレータ
回路において、電圧−電流変換器として、エミッタが相
互接続され且つ抵抗（４７）を介して電源電圧端子に接
続されたトランジスタ（４２及び４３）を有する負帰還
演算増幅器が用いられ、これらトランジスタのうちの一
方のトランジスタ（４２）のベースが抵抗（４０及び４
１）間に接続され、この一方のトランジスタのコレクタ
がダイオード接続のトランジスタ（４５）を経て大地に
結合され、他方のトランジスタ（４３）のコレクタがト
ランジスタ（４４）のベースに接続されるとともにトラ
ンジスタ （４６）を経て接地され、この後者のトランジスタ（４
６）のベースが前記のダイオード接続のトランジスタ（
４５）のベースに接続され、前記の他方のトランジスタ
（４３）のベースが抵抗（１４）を経て電源電圧端子に
接続され且つこの他方のトランジスタ（４３）のコレク
タがベースに接続されている前記のトランジスタ（４４
）のエミッタにこの他方のトランジスタ（４３）のベー
スが接続され、この他方のトランジスタ（４３）のベー
スがエミッタに接続された前記のトランジスタ（４４）
のコレクタがトランジスタ（４７）及び抵抗（４８）を
経て接地され、この後者のトランジスタ（４７）のコレ
クタに接続されたこのトランジスタ（４７）のベースに
基準電圧（Ｕ＿ｂ＿１）が得られるようになっているこ
とを特徴とするエミッタ結合マルチバイブレータ回路。 ９、請求項８に記載のエミッタ結合マルチバイブレータ
回路において、前記の他方のトランジスタ（４３）のベ
ースがエミッタに接続された前記のトランジスタ（４４
）のコレクタを接地する前記のトランジスタ（４７）の
ベースが電流源トランジスタ（１８、１９、２４、２５
及び３２）の各々のベースに接続されていることを特徴
とするエミッタ結合マルチバイブレータ回路。 １０、請求項９に記載のエミッタ結合マルチバイブレー
タ回路において、前記の一方のトランジスタ（４２）の
ベースが接続されている２つの前記の抵抗（４０及び４
１）の両端間に電圧αＵが得られ、これら抵抗のうちの
一方の抵抗 （４１）の両端間に電圧βＵが得られ、これにより電源
電圧（Ｕ）に依存しない発振器回路（１１）の発振周波
数 ｆ＝（１−β）／４（１−α）ＣＲ＿１＿４が得られる
ようになっていることを特徴とするエミッタ結合マルチ
バイブレータ回路。 １１、請求項１〜１０のいずれか一項に記載のエミッタ
結合マルチバイブレータ回路において、前記の発振器回
路（１１）、電流制御回路（１２）及び電圧源回路（１
３）が、前記の他方のトランジスタ（４３）のベースを
電源電圧端子に接続する前記の抵抗（１４）を除いて集
積化されるように構成され、この抵抗（１４）は発振器
周波数を補償するように作用し且つこの抵抗の温度変動
は発振器回路（１１）のキャパシタ（１７）と同様に無
視しうるようになっていることを特徴とするエミッタ結
合マルチバイブレータ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3923823A DE3923823A1 (de) | 1989-07-19 | 1989-07-19 | Temperatur- und versorgungsspannungsunabhaengige emittergekoppelte multivibratorschaltung |
| DE3923823.7 | 1989-07-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117015A true JPH03117015A (ja) | 1991-05-17 |
| JP2956781B2 JP2956781B2 (ja) | 1999-10-04 |
Family
ID=6385334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188152A Expired - Lifetime JP2956781B2 (ja) | 1989-07-19 | 1990-07-18 | エミッタ結合マルチバイブレータ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5061908A (ja) |
| EP (1) | EP0409329B1 (ja) |
| JP (1) | JP2956781B2 (ja) |
| KR (1) | KR0143552B1 (ja) |
| DE (2) | DE3923823A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357220A (en) * | 1993-01-21 | 1994-10-18 | Gennum Corporation | Emitter-coupled oscillator with differential switching control |
| US7218161B2 (en) * | 2004-08-20 | 2007-05-15 | Macronix International Co., Ltd. | Substantially temperature independent delay chain |
| US7103492B2 (en) * | 2004-06-18 | 2006-09-05 | Macronix International Co., Ltd. | Process independent delay chain |
| US10079551B2 (en) * | 2014-05-22 | 2018-09-18 | Ozuno Holdings Limited | Symmetry control circuit of a trailing edge phase control dimmer circuit |
| KR102200551B1 (ko) | 2017-10-31 | 2021-01-07 | 주식회사 엘지화학 | 배터리 팩 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582809A (en) * | 1968-09-06 | 1971-06-01 | Signetics Corp | Phased locked loop with voltage controlled oscillator |
| US3725681A (en) * | 1970-09-10 | 1973-04-03 | Motorola Inc | Stabilized multivibrator circuit |
| DD104884A1 (ja) * | 1973-04-25 | 1974-03-20 | ||
| US3904989A (en) * | 1974-09-19 | 1975-09-09 | Bell Telephone Labor Inc | Voltage controlled emitter-coupled multivibrator with temperature compensation |
| GB2051511A (en) * | 1979-06-18 | 1981-01-14 | Ibm | Stabilized oscillators |
| JPS6271320A (ja) * | 1985-09-25 | 1987-04-02 | Toshiba Corp | 電流制御発振器 |
| US4803445B3 (en) * | 1987-04-22 | 1996-12-31 | Silicon Systems Inc | Variable frequency oscillator |
| US4812784A (en) * | 1987-11-19 | 1989-03-14 | International Business Machines Corporation | Temperature stable voltage controlled oscillator with super linear wide frequency range |
| JPH0662724A (ja) * | 1992-08-21 | 1994-03-08 | Soji Iwadare | 緑黄色野菜クッキーの製法 |
-
1989
- 1989-07-19 DE DE3923823A patent/DE3923823A1/de not_active Withdrawn
-
1990
- 1990-07-13 EP EP90201904A patent/EP0409329B1/de not_active Expired - Lifetime
- 1990-07-13 DE DE59009786T patent/DE59009786D1/de not_active Expired - Fee Related
- 1990-07-17 US US07/554,632 patent/US5061908A/en not_active Expired - Fee Related
- 1990-07-18 JP JP2188152A patent/JP2956781B2/ja not_active Expired - Lifetime
- 1990-07-18 KR KR1019900010855A patent/KR0143552B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0409329A2 (de) | 1991-01-23 |
| US5061908A (en) | 1991-10-29 |
| DE3923823A1 (de) | 1991-01-31 |
| DE59009786D1 (de) | 1995-11-23 |
| KR0143552B1 (ko) | 1998-08-17 |
| EP0409329B1 (de) | 1995-10-18 |
| EP0409329A3 (en) | 1991-07-31 |
| KR910003927A (ko) | 1991-02-28 |
| JP2956781B2 (ja) | 1999-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350904A (en) | Current source with modified temperature coefficient | |
| KR0129039B1 (ko) | 발진기 | |
| US4219781A (en) | Transistor amplifier circuit | |
| US4157493A (en) | Delta VBE generator circuit | |
| JPH03117015A (ja) | エミッタ結合マルチバイブレータ回路 | |
| US5166560A (en) | Voltage-controlled variable capacitor | |
| JP4647130B2 (ja) | 基準電圧発生回路 | |
| JPS6031290B2 (ja) | シユミツトトリガ回路 | |
| EP0611105B1 (en) | Current source | |
| US4117391A (en) | Current stabilizing circuit | |
| US4230980A (en) | Bias circuit | |
| JP3596282B2 (ja) | 水晶発振回路 | |
| JPH0471364B2 (ja) | ||
| JPH09128079A (ja) | 定電流発生回路 | |
| JP2003298349A (ja) | 電圧制御型発振回路 | |
| JPS6222284B2 (ja) | ||
| JP3292541B2 (ja) | 電圧電流変換装置 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| KR930008429B1 (ko) | 가변 주파수 전압제어 발진회로 | |
| JPH02227710A (ja) | 基準電圧発生回路 | |
| JPH04245313A (ja) | 定電圧回路 | |
| JPH09121143A (ja) | 温度補償形可変周波発振器 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH104323A (ja) | 電圧電流変換回路 |