JPS5827432A - タイマ集積回路 - Google Patents
タイマ集積回路Info
- Publication number
- JPS5827432A JPS5827432A JP12573281A JP12573281A JPS5827432A JP S5827432 A JPS5827432 A JP S5827432A JP 12573281 A JP12573281 A JP 12573281A JP 12573281 A JP12573281 A JP 12573281A JP S5827432 A JPS5827432 A JP S5827432A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- terminal
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1502—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs programmable
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は時限装置に用いる集積回路、特に、その出力回
路に関するものである。
路に関するものである。
これまでのタイマ集積回路のブロック系統図の一例を第
１図に示す。かかる第１図のタイマ集積回路では定電圧
電源端子１と接地点との間に時限抵抗２とコンデンサ３
との直列接続体が接続されている。時限抵抗２と容量３
の直列接続点である端子１３には電圧比較器４，６の一
方の端子が接続され、また電圧比較器４，５の他方の端
子は定電圧電源端子１の電圧を分割し、比較用の基準電
圧をうるための電圧分割回路を構成する抵抗８゜９．１
ｏの直列接続点１４．１５に接続されている。また、電
圧比較器４，６の出力端子はＲＳフリップフロップ等よ
りなる論理回路６に接続される。さらに論理回路６の一
端は、エミッタが接地され、コレクタが端子１３に接続
された放電用トランジスタ７のベースに接続され、また
他端は分周器１１に接続される。分周器１１には出力回
路１２が接続され、また、この出力回路１２には端子１
６が付設されている。
１図に示す。かかる第１図のタイマ集積回路では定電圧
電源端子１と接地点との間に時限抵抗２とコンデンサ３
との直列接続体が接続されている。時限抵抗２と容量３
の直列接続点である端子１３には電圧比較器４，６の一
方の端子が接続され、また電圧比較器４，５の他方の端
子は定電圧電源端子１の電圧を分割し、比較用の基準電
圧をうるための電圧分割回路を構成する抵抗８゜９．１
ｏの直列接続点１４．１５に接続されている。また、電
圧比較器４，６の出力端子はＲＳフリップフロップ等よ
りなる論理回路６に接続される。さらに論理回路６の一
端は、エミッタが接地され、コレクタが端子１３に接続
された放電用トランジスタ７のベースに接続され、また
他端は分周器１１に接続される。分周器１１には出力回
路１２が接続され、また、この出力回路１２には端子１
６が付設されている。
以上のように構成されている第１図の回路では次のよう
な回路動作が実行される。先ず、電源が投入されると、
コンデンサは時限抵抗２を介して定電圧電源によって充
電され、端子１３の電位ｖｃＲは２時間と共に徐々に上
昇する。この電位が端子１４の基準電圧ｖ１を越えると
電圧比較器４に出力が発生し、この出力に基く論理回路
６の動作で放電トランジスタ７が導通し、このトランジ
スタを通してコンデンサ３の電荷が放電され、端子１３
の電位は低下する。放電が続き端子１３の電位が端子１
６．の基準電圧■２よシ低くなると。
な回路動作が実行される。先ず、電源が投入されると、
コンデンサは時限抵抗２を介して定電圧電源によって充
電され、端子１３の電位ｖｃＲは２時間と共に徐々に上
昇する。この電位が端子１４の基準電圧ｖ１を越えると
電圧比較器４に出力が発生し、この出力に基く論理回路
６の動作で放電トランジスタ７が導通し、このトランジ
スタを通してコンデンサ３の電荷が放電され、端子１３
の電位は低下する。放電が続き端子１３の電位が端子１
６．の基準電圧■２よシ低くなると。
電圧比較器６に出力が発生し、この出力に基く論理回路
６の動作で放電トランジスタ７がしゃ断状態となハ放電
路が開放され、端子１３の電位ＶｃＲは再び上昇する。
６の動作で放電トランジスタ７がしゃ断状態となハ放電
路が開放され、端子１３の電位ＶｃＲは再び上昇する。
このようにして、端子１３には第２図の発振波形が得ら
れる。この発振信号を直接出力させ時間設定に用いる例
もあるが、長時間の設定を行なうには、抵抗２．コンデ
ンサ３の大きさに制限があるので、発振信号と同期して
いる論理回路６の出力信号を分周器１１で分周すること
によって出力信号の周期を伸長し、これを出力回路１２
を通して出力する。概知の機構式タイマでは設定時限に
対して１時間の経過と共に時限表示が変化させ、時間の
経過を知ることができたのであるが、かかるタイマにか
えて、第１図で示す従来のタイマ集積回路を用いた場合
、上記のように設定時限になると、出力が変化する１個
の出力端子が付設されているにすぎないため１時間の経
過とともに時限表示を変化させることはできなかった。
れる。この発振信号を直接出力させ時間設定に用いる例
もあるが、長時間の設定を行なうには、抵抗２．コンデ
ンサ３の大きさに制限があるので、発振信号と同期して
いる論理回路６の出力信号を分周器１１で分周すること
によって出力信号の周期を伸長し、これを出力回路１２
を通して出力する。概知の機構式タイマでは設定時限に
対して１時間の経過と共に時限表示が変化させ、時間の
経過を知ることができたのであるが、かかるタイマにか
えて、第１図で示す従来のタイマ集積回路を用いた場合
、上記のように設定時限になると、出力が変化する１個
の出力端子が付設されているにすぎないため１時間の経
過とともに時限表示を変化させることはできなかった。
本発明は、かかる従来のタイマ集積回路の問題に鑑みな
されたもので１個の集積回路に複数個の出力回路を内蔵
させ、この回路に繋る出力端子に生じる各々の出力が時
間に対しである規則性をもって変化する機能をもたせた
ことを特徴としている。
されたもので１個の集積回路に複数個の出力回路を内蔵
させ、この回路に繋る出力端子に生じる各々の出力が時
間に対しである規則性をもって変化する機能をもたせた
ことを特徴としている。
以下に第３図を参照して本発明のタイマ集積回路につい
て説明する。第３図において１時限抵抗２、コンデンサ
３．電圧比較器４，６．論理回路６、放電用トランジス
タ７、抵抗８，９，１０で構成される発振回路部の構成
は第１図で示した従来のタイマ用集積回路と同じである
。しかし論理回路６の出力発生点にはそれぞれ分周比の
異なる複数の分周器２１．２２，２３，２４が接続され
。
て説明する。第３図において１時限抵抗２、コンデンサ
３．電圧比較器４，６．論理回路６、放電用トランジス
タ７、抵抗８，９，１０で構成される発振回路部の構成
は第１図で示した従来のタイマ用集積回路と同じである
。しかし論理回路６の出力発生点にはそれぞれ分周比の
異なる複数の分周器２１．２２，２３，２４が接続され
。
さらにこれらの分局器にはそれぞれ独立した出力回路２
６〜２８が接続され、これらの出力回路・２６〜２８に
出力端子２９〜３２が付設された構成となっている。
６〜２８が接続され、これらの出力回路・２６〜２８に
出力端子２９〜３２が付設された構成となっている。
第３図の実施例による回路動作の主要な部分を説明する
とＲ−Ｓフリップフロップ等からなる論理回路６から出
力される出力信号は第１図に関係して説明したように端
子１３に生じる発振信号に同期しておシこの出力信号が
分周器２１〜２４で分周される。なお、これらの分周器
２１〜２４の構成は、出力端子２９〜３２に出力させる
べき信号の規則性によシ決定される。
とＲ−Ｓフリップフロップ等からなる論理回路６から出
力される出力信号は第１図に関係して説明したように端
子１３に生じる発振信号に同期しておシこの出力信号が
分周器２１〜２４で分周される。なお、これらの分周器
２１〜２４の構成は、出力端子２９〜３２に出力させる
べき信号の規則性によシ決定される。
第３図の出力端子２９〜３２に得られる出力信号の１例
を第４図に示す。このような出力信号を得るためには各
分周器２１〜２４０分周比は、分周器２４０分周比に対
して分周器２１が４倍、分局器２２が３倍そして分周器
２３が２倍にそれぞれ選定されていなければならない。
を第４図に示す。このような出力信号を得るためには各
分周器２１〜２４０分周比は、分周器２４０分周比に対
して分周器２１が４倍、分局器２２が３倍そして分周器
２３が２倍にそれぞれ選定されていなければならない。
すなわち、論理回路（Ｒ−Ｓフリップフロップ）６がセ
ットされた時の出力論理レベルをＨ”、そして出力回路
２６〜２８で位相反転がないものとし、電源投入後、論
理回路６の出力論理レベルが最初に°Ｈ”レベルとなる
時刻ｔｏからＴの期間が経過したところで出力端子３２
の出力論理レベルがＩＩ ＨＩＩレベルになるものとす
ると、出力端子３０，３１および３２の出力論理レベル
はそれぞれ、ｔｏから２Ｔ 、３Ｔおよび４Ｔの期間が
経過したところでＨ”レベルとなる。
ットされた時の出力論理レベルをＨ”、そして出力回路
２６〜２８で位相反転がないものとし、電源投入後、論
理回路６の出力論理レベルが最初に°Ｈ”レベルとなる
時刻ｔｏからＴの期間が経過したところで出力端子３２
の出力論理レベルがＩＩ ＨＩＩレベルになるものとす
ると、出力端子３０，３１および３２の出力論理レベル
はそれぞれ、ｔｏから２Ｔ 、３Ｔおよび４Ｔの期間が
経過したところでＨ”レベルとなる。
従ってこの出力変化を外部表示器に接続すれば順次、電
気的な方法によハ時間の経過を示すことができる。すな
わち、たとえば端子２９〜３２にそれぞれ発光ダイオー
ド等の表示素子を接続するのみで１時間の経過を容易に
表示することが可能となる。また各種機器の時系列的制
御にも適用可能である。
気的な方法によハ時間の経過を示すことができる。すな
わち、たとえば端子２９〜３２にそれぞれ発光ダイオー
ド等の表示素子を接続するのみで１時間の経過を容易に
表示することが可能となる。また各種機器の時系列的制
御にも適用可能である。
以上本発明の実施例として定電圧電源からコンデンサを
充電する場合を例に説明したが、定電圧によらず定電流
でコンデンサ３を、充放電する場合も同様に可能である
。さらに本実施例の説明では４個の分局器で説明したが
分周器数は２個以上の任意の数としてもよい。また、か
かる出力信号はスイッチ手段のオン、オフいずれの制御
にも利用できる。
充電する場合を例に説明したが、定電圧によらず定電流
でコンデンサ３を、充放電する場合も同様に可能である
。さらに本実施例の説明では４個の分局器で説明したが
分周器数は２個以上の任意の数としてもよい。また、か
かる出力信号はスイッチ手段のオン、オフいずれの制御
にも利用できる。
以上説明したところから明らかなように、本発明のタイ
マ集積回路は、所定の規則性をもち、しかも時間間隔の
異る複数の時限設定用信号を出力するものであり、時間
の経過にともない時限表示を変化させること、各種機器
の時系列的制御を可能にすることなどの効果を奏するも
のである。
マ集積回路は、所定の規則性をもち、しかも時間間隔の
異る複数の時限設定用信号を出力するものであり、時間
の経過にともない時限表示を変化させること、各種機器
の時系列的制御を可能にすることなどの効果を奏するも
のである。
発明の一実施例にかかるタイマ集積回路の構成を示す図
、第４図は第３図の所定の端子の出力波形図である。
、第４図は第３図の所定の端子の出力波形図である。
１・・・・・・定電圧電源端子、２，８，９，１０・・
・・・−・抵抗ｂ ３・・−・・・コンデンサ、４．５
・・拳・・・電圧比較器、６・・・・・・論理回路、７
・・・・・・放電用トランジスタ、２１．２２，２３，
２４・・・・・・・分周器。
・・・−・抵抗ｂ ３・・−・・・コンデンサ、４．５
・・拳・・・電圧比較器、６・・・・・・論理回路、７
・・・・・・放電用トランジスタ、２１．２２，２３，
２４・・・・・・・分周器。
２５ 、２６ 、２７ 、２８−・・・・出力回路、２
９，３０゜３１．３２・・・・・・出力端子。
９，３０゜３１．３２・・・・・・出力端子。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名鵬
ＩＩＩ 図
Ｉ２図
（／＋
一−第
３図
１４図
）−Ｔ−
「
Ｔ
Claims (1)
- 【特許請求の範囲】 所定の電源によシ充電されるコンデンサの端子・電圧と
第１の基準電圧とを比較する第１の電圧比較器、前記端
子電圧と第１の基準電圧よりも低い第２の基準電圧を比
較する第２の電圧比較器、前記コンデンサの放電路開閉
手段、前記第１および第２の電圧比較器の出力で制御さ
れて動作し。 前記放電路開閉手段の開閉動作制御用信号を出力する論
理回路を具備するとともに、同論理回路の出力発生点に
分局比の異なる複数個の分周器が接続され、さらに前記
分周器の分周出力発生点に直接もしくは出力回路を介し
て出力端子が付設されてなる回路を内蔵していることを
特徴とするタイマ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12573281A JPS5827432A (ja) | 1981-08-10 | 1981-08-10 | タイマ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12573281A JPS5827432A (ja) | 1981-08-10 | 1981-08-10 | タイマ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5827432A true JPS5827432A (ja) | 1983-02-18 |
Family
ID=14917408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12573281A Pending JPS5827432A (ja) | 1981-08-10 | 1981-08-10 | タイマ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827432A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4997538A (ja) * | 1973-01-17 | 1974-09-14 | ||
| JPS508985A (ja) * | 1973-05-31 | 1975-01-29 | ||
| JPS5033754A (ja) * | 1973-06-01 | 1975-04-01 | ||
| JPS53114336A (en) * | 1977-03-16 | 1978-10-05 | Toshiba Corp | Oscillator circuit |
| JPS5644227A (en) * | 1979-09-19 | 1981-04-23 | Matsushita Electric Ind Co Ltd | Timer device |
-
1981
- 1981-08-10 JP JP12573281A patent/JPS5827432A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4997538A (ja) * | 1973-01-17 | 1974-09-14 | ||
| JPS508985A (ja) * | 1973-05-31 | 1975-01-29 | ||
| JPS5033754A (ja) * | 1973-06-01 | 1975-04-01 | ||
| JPS53114336A (en) * | 1977-03-16 | 1978-10-05 | Toshiba Corp | Oscillator circuit |
| JPS5644227A (en) * | 1979-09-19 | 1981-04-23 | Matsushita Electric Ind Co Ltd | Timer device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3947697A (en) | Synchronizing circuit including two flip-flops and circuit means to protect a synchronized signal from an unstable state of the flip-flops | |
| US4011516A (en) | Frequency correction arrangement | |
| JPS5827432A (ja) | タイマ集積回路 | |
| JP2758852B2 (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| US4517473A (en) | Solid-state automatic injection control device | |
| JPS635298Y2 (ja) | ||
| SU1359892A1 (ru) | Генератор колебаний треугольной формы | |
| JPH0526825Y2 (ja) | ||
| JPS59225609A (ja) | シユミツトトリガ回路 | |
| SU813756A1 (ru) | Пороговое устройство | |
| JPS5932008B2 (ja) | 制限周波数発振器 | |
| SU748795A1 (ru) | Устройство дл формировани радиоимпульсов | |
| JPH0719012Y2 (ja) | 電圧検出回路 | |
| SU1105836A1 (ru) | Устройство дл контрол генератора тактовых импульсов | |
| SU1422166A1 (ru) | Устройство дл измерени отношени двух сигналов | |
| JP2593279B2 (ja) | 水晶発振回路の周波数調整回路 | |
| SU1582263A1 (ru) | Устройство дл определени соответстви скорости электропривода заданной | |
| RU1813230C (ru) | Преобразователь последовательности импульсов | |
| JPS5825622Y2 (ja) | 垂直発振装置 | |
| JPH0467809B2 (ja) | ||
| SU1483610A1 (ru) | Мультивибратор | |
| RU1770985C (ru) | Устройство дл выделени тактовой частоты при воспроизведении цифрового сигнала | |
| KR910008243Y1 (ko) | 리세트 회로 | |
| SU932599A1 (ru) | Блокинг-генератор | |
| JPS58162127A (ja) | タイマ装置 |