JPH0719012Y2 - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPH0719012Y2 JPH0719012Y2 JP11092889U JP11092889U JPH0719012Y2 JP H0719012 Y2 JPH0719012 Y2 JP H0719012Y2 JP 11092889 U JP11092889 U JP 11092889U JP 11092889 U JP11092889 U JP 11092889U JP H0719012 Y2 JPH0719012 Y2 JP H0719012Y2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- circuit
- level
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、IC（集積回路）内に組み込まれて電源電圧の
低下を検出する電圧検出回路に関する 〔従来の技術〕 従来、IC内部の電源ラインの電圧低下を検出する回路と
しては、その電源電圧を抵抗により分割して適当な反転
レベル（検出閾値）を設定したインバータに入力させる
か、或いは基準電圧を印加した比較器に入力させて、電
源電圧が所定値以下になったか否かを検出するよう構成
していた。そして、その検出出力を制御回路に入力させ
てICの制御（例えば、動作停止）を行っていた。
低下を検出する電圧検出回路に関する 〔従来の技術〕 従来、IC内部の電源ラインの電圧低下を検出する回路と
しては、その電源電圧を抵抗により分割して適当な反転
レベル（検出閾値）を設定したインバータに入力させる
か、或いは基準電圧を印加した比較器に入力させて、電
源電圧が所定値以下になったか否かを検出するよう構成
していた。そして、その検出出力を制御回路に入力させ
てICの制御（例えば、動作停止）を行っていた。
ところが、このような電圧検出回路をICに内蔵させた場
合、分割用抵抗や基準電圧源を内蔵させるためにチップ
面積が大きくなったり、素子の製造上のバラツキによる
検出電圧のバラツキを補正するための調整用抵抗を外付
けしたり或いはIC内でトリミングを行う等の対策を講じ
なければならなかった。
合、分割用抵抗や基準電圧源を内蔵させるためにチップ
面積が大きくなったり、素子の製造上のバラツキによる
検出電圧のバラツキを補正するための調整用抵抗を外付
けしたり或いはIC内でトリミングを行う等の対策を講じ
なければならなかった。
本考案はこのよな点に鑑みてなされたものであり、その
目的は、分割用抵抗や基準電圧源を必要とせず、またバ
ラツキも少ない電圧検出回路を提供することである。
目的は、分割用抵抗や基準電圧源を必要とせず、またバ
ラツキも少ない電圧検出回路を提供することである。
このために本考案は、縦続接続した奇数個のインバータ
群と、該奇数個のインバータ群の初段のインバータの入
力と同相となる点を分岐点として該分岐点の電圧を入力
するよう縦続接続した偶数個のインバータ群と、上記奇
数個のインバータ群の両端間に接続した抵抗と、上記偶
数個のインバータ群の内の終段のインバータと上記奇数
個のインバータ群の内の上記初段のインバータとの間に
接続したコンデンサとからなる発振回路を具備し、上記
分岐する点から上記コンデンサ側のインバータの反転レ
ベルを上記抵抗側のインバータの反転レベルよりも低く
設定して構成した。
群と、該奇数個のインバータ群の初段のインバータの入
力と同相となる点を分岐点として該分岐点の電圧を入力
するよう縦続接続した偶数個のインバータ群と、上記奇
数個のインバータ群の両端間に接続した抵抗と、上記偶
数個のインバータ群の内の終段のインバータと上記奇数
個のインバータ群の内の上記初段のインバータとの間に
接続したコンデンサとからなる発振回路を具備し、上記
分岐する点から上記コンデンサ側のインバータの反転レ
ベルを上記抵抗側のインバータの反転レベルよりも低く
設定して構成した。
以下、本考案の実施例について説明する。第１図はその
一実施例の電圧検出のためのCR発振回路を示す図であ
る。本実施例では、３個のインバータ１〜３を縦続接続
し、このインバータ１〜３の内の初段のインバータ１の
入力と同相の電圧が現れる終段のインバータ３の入力を
受けるように、２個のインバータ４、５を縦続接続し、
インバータ３の出力とインバータ１の入力との間に抵抗
６を、またインバータ５の出力とインバータ１の入力と
の間にコンデンサ７を接続してCR発振回路を構成してい
る。そして、インバータ３の反転レベルをVT1、インバ
ータ４の反転レベルをVT2として、その反転レベルをVT1
＞VT2の関係に設定している。
一実施例の電圧検出のためのCR発振回路を示す図であ
る。本実施例では、３個のインバータ１〜３を縦続接続
し、このインバータ１〜３の内の初段のインバータ１の
入力と同相の電圧が現れる終段のインバータ３の入力を
受けるように、２個のインバータ４、５を縦続接続し、
インバータ３の出力とインバータ１の入力との間に抵抗
６を、またインバータ５の出力とインバータ１の入力と
の間にコンデンサ７を接続してCR発振回路を構成してい
る。そして、インバータ３の反転レベルをVT1、インバ
ータ４の反転レベルをVT2として、その反転レベルをVT1
＞VT2の関係に設定している。
このように構成すると、電源電圧が正常な間はコンデン
サ７に充電した電荷を抵抗６を介して放電し、これを繰
り返して発振を行う。しかし、特定の電圧以下になる
と、インバータ２の出力が“H"レベルから“L"レベルに
移行するとき、インバータ３とインバータ４の反転レベ
ルの違いにより、インバータ３が先に反転する。このと
きインバータ４は、入力が中間レベル（1/2VDD）まで下
がっているので出力レベルがわずかであるが上がるが、
インバータ５の出力のレベルを動かすほどにはでない状
態を作り出すことができる。
サ７に充電した電荷を抵抗６を介して放電し、これを繰
り返して発振を行う。しかし、特定の電圧以下になる
と、インバータ２の出力が“H"レベルから“L"レベルに
移行するとき、インバータ３とインバータ４の反転レベ
ルの違いにより、インバータ３が先に反転する。このと
きインバータ４は、入力が中間レベル（1/2VDD）まで下
がっているので出力レベルがわずかであるが上がるが、
インバータ５の出力のレベルを動かすほどにはでない状
態を作り出すことができる。
このような状態では、インバータ５は全く動作しないた
め、第１図の回路は第２図に示す回路と等価に扱うこと
ができる。このときは、インバータ１〜３の出力が中間
レベルで安定状態となり、発振が停止する。
め、第１図の回路は第２図に示す回路と等価に扱うこと
ができる。このときは、インバータ１〜３の出力が中間
レベルで安定状態となり、発振が停止する。
この発振停止時のインバータ５の出力は必ず“H"レベル
にあるから、これを検出することにより電源電圧が低下
したことを検出することができる。第３図に第１図の点
ａ〜ｄの電圧波形を（ａ）〜（ｄ）で示した。
にあるから、これを検出することにより電源電圧が低下
したことを検出することができる。第３図に第１図の点
ａ〜ｄの電圧波形を（ａ）〜（ｄ）で示した。
第４図はこの発振停止を検出するための回路を示す図で
ある。８は第１図に示したCR発振回路、９、10は縦続接
続したデレイフリップフロップ回路、11はクロック入力
端子、12は出力端子である。
ある。８は第１図に示したCR発振回路、９、10は縦続接
続したデレイフリップフロップ回路、11はクロック入力
端子、12は出力端子である。
この回路では、クロック入力端子11に印加するクロック
の周波数をCR発振回８の発振周波数よりも充分低く選定
する。
の周波数をCR発振回８の発振周波数よりも充分低く選定
する。
この結果、CR発振回路８からパルスが出力している間は
そのパルスの立下りエッジでフリップフロップ回路９、
10がリセットされるので、フリップフロップ10のQ2出力
は“L"レベルに固定される。
そのパルスの立下りエッジでフリップフロップ回路９、
10がリセットされるので、フリップフロップ10のQ2出力
は“L"レベルに固定される。
しかし、そのCR発振回路８の発振動作が停止して、その
出力が“H"レベルから変化しなくなると、まずフリップ
フロップ９がクロックの立下りによりQ1出力を“H"レベ
ルにして後段のフリップフロップ10のＤ端子に印加する
ので、その次のクロックの立下り時にそのフリップフロ
ップ10のQ2出力が“H"レベルに変化して固定される。
出力が“H"レベルから変化しなくなると、まずフリップ
フロップ９がクロックの立下りによりQ1出力を“H"レベ
ルにして後段のフリップフロップ10のＤ端子に印加する
ので、その次のクロックの立下り時にそのフリップフロ
ップ10のQ2出力が“H"レベルに変化して固定される。
よって、出力端子12の出力が“L"レベルのときは電源電
圧正常、“H"レベルのとき異常低下を示すことができ
る。第５図にこの第４図のタイミングチャートを示し
た。
圧正常、“H"レベルのとき異常低下を示すことができ
る。第５図にこの第４図のタイミングチャートを示し
た。
なお、CR発振回路８の発振停止を検出する回路は、第４
図に示した回路に限定されるものではない。
図に示した回路に限定されるものではない。
以上説明したよに本考案は、同じ電圧を入力する２つの
インバータの反転レベルを異ならせることにより電源電
圧低下による発振停止を生ぜしめて、その電源電圧低下
を検出できるようにしたものであり、その反転レベルの
違いは小さいもので充分であるので、製造上のバラツキ
による影響を少なくでき、トリミング等の調整は必要な
い。また従来のように分割用抵抗や基準電圧源等も必要
ない。
インバータの反転レベルを異ならせることにより電源電
圧低下による発振停止を生ぜしめて、その電源電圧低下
を検出できるようにしたものであり、その反転レベルの
違いは小さいもので充分であるので、製造上のバラツキ
による影響を少なくでき、トリミング等の調整は必要な
い。また従来のように分割用抵抗や基準電圧源等も必要
ない。
第１図は本考案の一実施例の電源電圧低下検出回路用発
振回路の回路図、第２図はその発振回路の発振停止時の
等価回路の回路図、第３図は発振回路の発振動作のタイ
ミングチャート、第４図は発振停止を検出する検出回路
の回路図、第５図はその検出回路のタイミングチャート
である。 １〜５…インバータ、６…抵抗、７…コンデンサ、８…
CR発振回路、９、10…ディレイフリップフロップ回路、
11…クロック入力端子、12…出力端子。
振回路の回路図、第２図はその発振回路の発振停止時の
等価回路の回路図、第３図は発振回路の発振動作のタイ
ミングチャート、第４図は発振停止を検出する検出回路
の回路図、第５図はその検出回路のタイミングチャート
である。 １〜５…インバータ、６…抵抗、７…コンデンサ、８…
CR発振回路、９、10…ディレイフリップフロップ回路、
11…クロック入力端子、12…出力端子。
Claims (1)
- 【請求項１】縦続接続した奇数個のインバータ群と、該
奇数個のインバータ群の初段のインバータの入力と同相
となる点を分岐点として該分岐点の電圧を入力するよう
縦続接続した偶数個のインバータ群と、上記奇数個のイ
ンバータ群の両端間に接続した抵抗と、上記偶数個のイ
ンバータ群の内の終段のインバータと上記奇数個のイン
バータ群の内の上記初段のインバータとの間に接続した
コンデンサとからなる発振回路を具備し、上記分岐する
点から上記コンデンサ側のインバータの反転レベルを上
記抵抗側のインバータの反転レベルよりも低く設定した
ことを特徴とする電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11092889U JPH0719012Y2 (ja) | 1989-09-25 | 1989-09-25 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11092889U JPH0719012Y2 (ja) | 1989-09-25 | 1989-09-25 | 電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0351380U JPH0351380U (ja) | 1991-05-20 |
| JPH0719012Y2 true JPH0719012Y2 (ja) | 1995-05-01 |
Family
ID=31659432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11092889U Expired - Lifetime JPH0719012Y2 (ja) | 1989-09-25 | 1989-09-25 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719012Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3039196U (ja) * | 1996-11-08 | 1997-07-11 | 稔 柿山 | 植栽装置 |
-
1989
- 1989-09-25 JP JP11092889U patent/JPH0719012Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0351380U (ja) | 1991-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02296410A (ja) | 遅延回路 | |
| US6597204B2 (en) | Clock interruption detection circuit | |
| JPS62149215A (ja) | 時定数回路 | |
| US6646513B1 (en) | Oscillator circuit having an improved capacitor discharge circuit | |
| JPH0719012Y2 (ja) | 電圧検出回路 | |
| JPS62119A (ja) | 発振器 | |
| US5298799A (en) | Single-shot circuit with fast reset | |
| US6373343B1 (en) | Oscillator and method | |
| JPH0585082B2 (ja) | ||
| JP3222308B2 (ja) | 電気信号遅延回路 | |
| US3950658A (en) | Data separator with compensation circuit | |
| US20020063591A1 (en) | Divider with cycle time correction | |
| CN108649900B (zh) | 一种振荡器链路延时校正电路 | |
| JPH03101159A (ja) | 半導体集積回路 | |
| US6384656B1 (en) | Stable frequency clock generator | |
| JPH0633717Y2 (ja) | 発振回路の歩度調整装置 | |
| JPH06307949A (ja) | 静電容量検出回路 | |
| JPS62171305A (ja) | オフセツト補償回路 | |
| JP6522956B2 (ja) | クロック生成装置、クロック生成モジュール及びクロックソース選択方法 | |
| JP2530635Y2 (ja) | 一端子型ｃｒ発振回路 | |
| JPH026655Y2 (ja) | ||
| JPH01268310A (ja) | クロック回路 | |
| JPH04273602A (ja) | 発振制御回路 | |
| US20020089360A1 (en) | Small-sized analog generator producing clock signals | |
| JPH0270118A (ja) | 発振停止検出回路 |