JPH026655Y2 - - Google Patents

Info

Publication number
JPH026655Y2
JPH026655Y2 JP1983031156U JP3115683U JPH026655Y2 JP H026655 Y2 JPH026655 Y2 JP H026655Y2 JP 1983031156 U JP1983031156 U JP 1983031156U JP 3115683 U JP3115683 U JP 3115683U JP H026655 Y2 JPH026655 Y2 JP H026655Y2
Authority
JP
Japan
Prior art keywords
stage
frequency
frequency divider
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983031156U
Other languages
English (en)
Other versions
JPS59137648U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3115683U priority Critical patent/JPS59137648U/ja
Publication of JPS59137648U publication Critical patent/JPS59137648U/ja
Application granted granted Critical
Publication of JPH026655Y2 publication Critical patent/JPH026655Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electric Clocks (AREA)

Description

【考案の詳細な説明】 本考案は発振回路の歩度調整装置に係り、第m
段の分周器の出力する矩形波周期を第i段の分周
器の出力する矩形波周期の感温素子を用いて選択
された計数値倍だけ増加させて歩度調整を行なう
ことにより、出力信号の周波数が温度変化に依存
ぜず常に一定であり、水晶振動子を常に最適負荷
状態で使用でき、調整が簡単でかつ高精度である
発振回路の歩度調整装置を提供することを目的と
する。
一般に、一定繰り返し周波数の時計信号を取り
出す等の目的で水晶振動子を用いた発振回路が用
いられている。
従来の発振回路における歩度調整は第1図に示
す如く水晶振動子1の負荷となるコンデンサをト
リマコンデンサ2とし、このトリマコンデンサ2
の静電容量を変化させて所望の繰り返し周波数の
信号を得、これを1/2分周器が多段縦続接続され
た分周器3で分周して時計信号を取り出してい
る。しかし、トリマコンデンサ2は温度変化に応
じてその容量値が大きく変化するため発振周波数
が変化して周波数温度特性が悪く、静電容量の変
化と発振周波数の変化との間にヒステリシスが有
り調整作業が複雑であり、また、上記静電容量を
変化させてもある程度の発振周波数の安定度が得
られるような設計とせねばならず、水晶振動子を
発振周波数が最も安定する負荷状態で使用できな
いという欠点があつた。またトリマコンデンサ2
の代りに静電容量の異なるコンデンサを順次取り
替えて発振周波数を所望の値とする方法もコンデ
ンサの静電容量がとびとびの値であるため発振周
波数はとびとびの値となり、コンデンサを順次取
り替えるため調整が複雑で水晶振動子を発振周波
数が最も安定する負荷状態で使用できず、更に、
トリマコンデンサ程ではないが負荷となるコンデ
ンサは温度変化に応じてその容量値が変化するた
め発振周波数が温度に応じて変化し、時計の精度
が悪くなるという欠点があつた。
本考案は上記の欠点を除去したものであり、第
2図以下と共にその一実施例につき説明する。
第2図は本考案装置の一実施例のブロツク系統
図を示す。同図中、5は水晶発振器であり、イン
バータ6、水晶発振子7及び負荷コンデンサ8
a,8bより構成されており、この水晶発振器5
で発生した例えば繰り返し周波数略4MHzの矩形
波は縦続接続された第1段及び第i(iは零以上
の整数であり、この場合i=2)段の1/2分周器
10,11で分周された後段3段の1/2分周器1
3及び第1、第2の論理回路であるアンド回路1
4,15に供給される。1/2分周器13で1/2分周
された矩形波は更に後続する1/2分周器で1/2分周
され第m(mはm>iなる自然数で例えばm=22)
段の1/2分周器の出力する矩形波はアンド回路1
4の入力端子に供給される。
第1の論理回路であるアンド回路14は第m段
の1/2分周器16よりの矩形波はHレベルとなつ
た後1/2分周器11より供給される矩形波のHレ
ベル期間でHレベルとなる信号を発生してn進カ
ウンタ17の計数入力端子に供給する。n進カウ
ンタ17はアンド回路14より供給される矩形波
のパルス数を計数する。このn進カウンタ17は
計数値が例えば「1」〜「10」夫々のときHレベ
ルの計数信号を出力する出力端子17a〜17j
を有しており、これらの出力端子17a〜17j
夫々はアンド回路18a〜18j夫々の一方の入
力端子に接続されている。
次に、入力端子19は抵抗R1を介して接地さ
れると共にコンパレータ20a〜20jの非反転
入力端子に接続されている。また、端子21には
電源電圧が印加されており、この電源電圧は
Ra1,Ra2〜Rj1,Rj2夫々で分圧されてコンパレ
ータ20a〜20jの反転入力端子夫々に基準電
圧として供給される。この基準電圧はコンパレー
タ20aのものが最高で以下コンパレータ20b
〜20jの順にその基準電圧が低くなるよう設定
されている。これらのコンパレータ20a〜20
jの出力端子は夫々アンド回路18a〜18jの
他方の入力端子に接続されている。更にアンド回
路18a〜18j夫々の出力端子はオア回路22
に接続され、オア回路22の出力端子は第2の論
理回路であるアンド回路15の入力端子に接続さ
れている。これらのアンド回路18a〜18j及
びオア回路22により選択回路が構成されてい
る。また、入力端子19と同一の電源電圧が印加
される端子23との間にはサーミスタ等の感温素
子24が接続される。
ここで、常温において例えば入力端子19の電
圧がコンパレータ20aの基準電圧より低く、コ
ンパレータ20bの基準電圧より高くなるような
感温素子24を選択した場合、コンパレータ20
aの出力する選択信号はLレベル、他のコンパレ
ータ20b〜20j夫々の出力する選択信号はH
レベルとなる。このため、n進カウンタ17の計
数値が「2」となるアンド回路18bより計数値
「2」に対応したHレベルの計数信号が取り出さ
れ、オア回路22を介してアンド回路15に供給
される。アンド回路15はオア回路22よりHレ
ベルの信号を供給されると1/2分周器11よりの
矩形波よりリセツトパルスを発生する。このアン
ド回路15の出力するパルスは単安定マルチバイ
ブレータ(モノマルチ)25によつて所定パルス
幅のリセツトパルスとされて第3段の1/2分周器
13より第m段の1/2分周器16までの1/2分周器
夫々のリセツト端子、n進カウンタ17のリセツ
ト端子及び第m+1段の1/2分周器26に供給さ
れる。これによつて段3段から段m段までの1/2
分周器及びn進カウンタ17がリセツトされる。
つまり第m段の1/2分周器16の出力する矩形波
はその1周期をアンド回路18bにより選択され
たn進カウンタ17の計数値に対応する1/2分周
器11の出力する矩形波の周期(この場合2周期
分)だけ増加させている。アンド回路15よりの
リセツトパルスは後続の1/2分周器26等によつ
て順次1/2分周され所望の周期の時計信号とされ
て出力端子27より出力される。
ここで、例えば発振器5の発生する信号の周期
が長くなるような温度変化が起つた場合、感温素
子24の抵抗値はこの温度変化によつて減少す
る。このため入力端子19における電圧は高くな
り、この電圧がコンパレータ20aの基準電圧を
越えると、コンパレータ20a〜20j総ての出
力信号がHレベルとなる。このためn進カウンタ
17の計数値が「1」となるとアンド回路18a
はHレベルの計数信号を出力し、モノマルチ25
はリセツトパルスを出力する。つまり、温度変化
によつて発振器5の発生する信号周期が長い場合
には、1/2分周器16の出力する矩形波周期に加
えられる1/2分周器11の出力する矩形波の周期
の数が少なくなり、出力端子27より出力される
時計信号の周期は温度変化によつて変化せず、常
に一定である。
また、第m段の1/2分周器16の出力する矩形
波の周期を例えば略1秒とすると、第2段の1/2
分周器11が出力する矩形波の周期は略1×10-6
秒であり、これは略0.1秒/日に相当する。ここ
で感温素子24の常温における抵抗値を選択する
ことによりn進カウンタ17の出力する計数信号
を任意に選択し0.1秒/日単位で1秒/日の歩度
調整が可能である。更に、第2図示の一点鎖線に
囲まれる部分は半導体集積回路化されており、こ
の集積回路28において歩度調整用に設けられる
端子は入力端子19だけである。また、端子2
1,23夫々には同一の電源電圧が印加されるの
で、この電源電圧が変動してもn進カウンタ17
の出力する計数信号の選択が変化することはな
い。
上述の如く、本考案になる発振回路の歩度調整
装置は、発振器が発生した一定周波数の信号を縦
続接続された複数段の分周器にて分周し所望の繰
り返し周波数の信号を出力する発振回路に設けら
れ、第m(mはm>1の整数)段の分周器の出力
する矩形波と第i(iは0≦i<mの整数)段の
分周器の出力する矩形波との論理積をとる第1の
論理回路と、第1の論理回路の出力パルスを計数
し計数値に対応した複数の計数信号を出力するカ
ウンタと、一端に一定の電圧を印加されており抵
抗と共に電圧を分圧して温度に応じた電圧を取り
出す感温素子と、夫々で異なつた値の基準電圧と
温度に応じた電圧とを比較して選択信号を発生す
る複数のコンパレータと、複数の計数信号より選
択信号に応じた計数信号を選択して取り出す選択
回路と、選択回路よりの計数信号と第i段の分周
器よりの矩形波との論理積をとつて得られるリセ
ツトパルスで第i+1段より第m段までの分周器
及びカウンタをリセツトせしめると共にリセツト
パルスを第m+1段の分周器に供給する第2の論
理回路とよりなり、第m段の分周器の出力する矩
形波周期を第i段の分周器の出力する矩形波周期
の選択された計数値倍だけ増加させて歩度調整を
行なうよう構成してなるため、温度・周波数特性
を悪化させるトリマコンデンサを除去することが
でき、また水晶振動子を温度変化があつても発振
周波数が変化しないような発振周波数が最も安定
する負荷状態で使用できるので発振周波数の安定
性が良くなり、その調整作業は簡単であり、更に
温度変化による出力矩形波の周波数変化を感温素
子を用いて補正しているため、出力矩形波の周波
数は常に一定で高精度となり、また回路構成が簡
単で部品点数が少なくて済み、温度変化があつた
後歩度調整を行なうまでの時間が短く高精度の調
整が可能となる等の特長を有するものである。
【図面の簡単な説明】
第1図は従来の歩度調整装置の一例のブロツク
系統図、第2図は本考案装置の一実施例のブロツ
ク系統図である。 5……発振器、10〜13,16,26……1/
2分周器、17……n進カウンタ、19……入力
端子、20a〜20j……コンパレータ、21,
23……端子、22……オア回路、24……感温
素子、27……出力端子。

Claims (1)

    【実用新案登録請求の範囲】
  1. 発振器が発生した一定周波数の信号を縦続接続
    された複数段の分周器にて分周し所望の繰り返し
    周波数の信号を出力する発振回路に設けられ、第
    m(mはm>1の整数)段の分周器の出力する矩
    形波と第i(iは0≦i<mの整数)段の分周器
    の出力する矩形波との論理積をとる第1の論理回
    路と、該第1の論理回路の出力パルスを計数し計
    数値に対応した複数の計数信号を出力するカウン
    タと、一端に一定の電圧を印加されており抵抗と
    共に該電圧を分圧して温度に応じた電圧を取り出
    す感温素子と、夫々で異なつた値の基準電圧と該
    温度に応じた電圧とを比較して選択信号を発生す
    る複数のコンパレータと、該複数の計数信号より
    該選択信号に応じた計数信号を選択して取り出す
    選択回路と、該選択回路よりの計数信号と該第i
    段の分周器よりの矩形波との論理積をとつて得ら
    れるリセツトパルスで第i+1段より第m段まで
    の分周器及び該カウンタをリセツトせしめると共
    に該リセツトパルスを第m+1段の分周器に供給
    する第2の論理回路とよりなり、該第m段の分周
    器の出力する矩形波周期を該第i段の分周器の出
    力する矩形波周期の該選択された計数値倍だけ増
    加させて歩度調整を行なうよう構成してなる発振
    回路の歩度調整装置。
JP3115683U 1983-03-04 1983-03-04 発振回路の歩度調整装置 Granted JPS59137648U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3115683U JPS59137648U (ja) 1983-03-04 1983-03-04 発振回路の歩度調整装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3115683U JPS59137648U (ja) 1983-03-04 1983-03-04 発振回路の歩度調整装置

Publications (2)

Publication Number Publication Date
JPS59137648U JPS59137648U (ja) 1984-09-13
JPH026655Y2 true JPH026655Y2 (ja) 1990-02-19

Family

ID=30162011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3115683U Granted JPS59137648U (ja) 1983-03-04 1983-03-04 発振回路の歩度調整装置

Country Status (1)

Country Link
JP (1) JPS59137648U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5036059A (ja) * 1973-07-13 1975-04-04
JPS5681481A (en) * 1979-12-06 1981-07-03 Seiko Instr & Electronics Ltd Electronic clock

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5036059A (ja) * 1973-07-13 1975-04-04
JPS5681481A (en) * 1979-12-06 1981-07-03 Seiko Instr & Electronics Ltd Electronic clock

Also Published As

Publication number Publication date
JPS59137648U (ja) 1984-09-13

Similar Documents

Publication Publication Date Title
JPH021966Y2 (ja)
US20030090316A1 (en) Circuit for tuning an active filter
EP0177557B1 (en) Counting apparatus and method for frequency sampling
US6882235B2 (en) Highly stable integrated time reference
US4340974A (en) Local oscillator frequency drift compensation circuit
JPH026655Y2 (ja)
DE10200698A1 (de) Genaues Zeitverzögerungssystem und Verfahren unter Verwendung eines ungenauen Oszillators
JPH0633717Y2 (ja) 発振回路の歩度調整装置
JPH07280857A (ja) パルス幅測定回路
US7548129B2 (en) On-chip R-C time constant calibration
US4146836A (en) Power monitor
JP3222308B2 (ja) 電気信号遅延回路
JP3198748B2 (ja) 静電容量検出回路
JPS60249422A (ja) 時限発生装置
US5424965A (en) Multiplication circuit for multiplying analog values
JPH0719012Y2 (ja) 電圧検出回路
JPS6333375Y2 (ja)
JP2974129B2 (ja) 信号スペクトラム計測装置
CN115342939A (zh) 电子体温计的电路结构
JPH0441634Y2 (ja)
CN114280467A (zh) 一种基于fpga的时频参数测量装置
JPS61173308A (ja) パラメ−タ設定装置
US4377740A (en) Initializing circuit arrangement for a counter circuit
JPH0727354B2 (ja) ディスプレイモニタのオートトラッキング回路
JPS5964920A (ja) アナログ−デイジタル変換器