JPS6333375Y2 - - Google Patents
Info
- Publication number
- JPS6333375Y2 JPS6333375Y2 JP1981108651U JP10865181U JPS6333375Y2 JP S6333375 Y2 JPS6333375 Y2 JP S6333375Y2 JP 1981108651 U JP1981108651 U JP 1981108651U JP 10865181 U JP10865181 U JP 10865181U JP S6333375 Y2 JPS6333375 Y2 JP S6333375Y2
- Authority
- JP
- Japan
- Prior art keywords
- value
- counter
- reset
- frequency division
- reset circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013256 coordination polymer Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Electronic Switches (AREA)
- Measurement Of Predetermined Time Intervals (AREA)
Description
【考案の詳細な説明】
本考案は、デジタル方式のカウンタを使用して
一定周波数の入力信号から所要周波数の出力信号
を得る分周器に係り、特にそのリセツト回路の改
良に関する。
一定周波数の入力信号から所要周波数の出力信号
を得る分周器に係り、特にそのリセツト回路の改
良に関する。
第１図に示すように、1/2分周機能を有する単
位カウンタを多段に接続してなるカウンタCNT
の入力端子INに一定周波数（本例では1087KHz）
の入力信号（クロツク）CPを与え、且つその計
数値が所要とする分周値（本例では1087とするに
達したときリセツト回路RSTからリセツト端子
Ｒに該計数値を初期値（オ−ル“０”）に復帰さ
せるリセツト信号（これは出力CP′でもある）を
与えれば、出力には入力周波数を1/1087にした
1KHzのクロツクCP′が得られる。リセツト回路
RSTは一般にゲ−ト回路で構成されるが、本例
のようにカウンタCNTがクロツクCPを1087個計
数した時、つまりカウンタCNTの各段の出力の
うちQ0〜Q5とQ10が全て“１”になつたことを検
出するためには７入力のアンドゲ−トANDが必
要である。しかし、７入力のアンドゲ−トは一般
的でないので、これを複数の少数入力アンドゲ−
トの組合わせにすると、リセツト回路RSTを構
成するのに複数のICチツプが必要となる等、設
置スペ−スが増大する難点がある。
位カウンタを多段に接続してなるカウンタCNT
の入力端子INに一定周波数（本例では1087KHz）
の入力信号（クロツク）CPを与え、且つその計
数値が所要とする分周値（本例では1087とするに
達したときリセツト回路RSTからリセツト端子
Ｒに該計数値を初期値（オ−ル“０”）に復帰さ
せるリセツト信号（これは出力CP′でもある）を
与えれば、出力には入力周波数を1/1087にした
1KHzのクロツクCP′が得られる。リセツト回路
RSTは一般にゲ−ト回路で構成されるが、本例
のようにカウンタCNTがクロツクCPを1087個計
数した時、つまりカウンタCNTの各段の出力の
うちQ0〜Q5とQ10が全て“１”になつたことを検
出するためには７入力のアンドゲ−トANDが必
要である。しかし、７入力のアンドゲ−トは一般
的でないので、これを複数の少数入力アンドゲ−
トの組合わせにすると、リセツト回路RSTを構
成するのに複数のICチツプが必要となる等、設
置スペ−スが増大する難点がある。
本考案は、上述したリセツト回路に用いられる
ゲ−ト数を減少させるために積分回路を導入した
もので、1/2分周機能を有する単位カウンタを多
段に接続してなるカウンタと、該カウンタの計数
値が所要とする分周値に達したときリセツト信号
を発生して該計数値を初期値に復帰させるリセツ
ト回路とを備えた分周器において、該リセツト回
路は、該カウンタの計数値が前記分周値未満の所
定数に達してから所定時間内後にリセツト信号を
発生する積分回路あることを特徴とするものであ
る。
ゲ−ト数を減少させるために積分回路を導入した
もので、1/2分周機能を有する単位カウンタを多
段に接続してなるカウンタと、該カウンタの計数
値が所要とする分周値に達したときリセツト信号
を発生して該計数値を初期値に復帰させるリセツ
ト回路とを備えた分周器において、該リセツト回
路は、該カウンタの計数値が前記分周値未満の所
定数に達してから所定時間内後にリセツト信号を
発生する積分回路あることを特徴とするものであ
る。
以下、図示の実施例を参照しながらこれを詳細
に説明する。
に説明する。
第２図は本考案の一実施例で、CNTは第１図
と同様のカウンタある。本例のリセツト回路
RSTは抵抗ＲおよびコンデンサＣからなる積分
回路に高速放電用のダイオ−トＤを接続したもの
で、ゲ−ト回路は全く使用してない。カウンタ
CNTの出力端子Q10はクロツクCPを1024個計数
するとＨ（ハイ）レベルになる。コンデンサＣは
この端子Q10のＨレベル出力で充電される。従つ
て、この時の充電時定数RCを適当に設定するこ
とで、カウンタCNTの計数値が1087になつた時
に出力CP′をＨレベルにし、カウンタCNTをリ
セツトできる。この時必要な充電時定数は例えば
Ｒ＝3.9KΩ、Ｃ＝0.015μFで得られる。
と同様のカウンタある。本例のリセツト回路
RSTは抵抗ＲおよびコンデンサＣからなる積分
回路に高速放電用のダイオ−トＤを接続したもの
で、ゲ−ト回路は全く使用してない。カウンタ
CNTの出力端子Q10はクロツクCPを1024個計数
するとＨ（ハイ）レベルになる。コンデンサＣは
この端子Q10のＨレベル出力で充電される。従つ
て、この時の充電時定数RCを適当に設定するこ
とで、カウンタCNTの計数値が1087になつた時
に出力CP′をＨレベルにし、カウンタCNTをリ
セツトできる。この時必要な充電時定数は例えば
Ｒ＝3.9KΩ、Ｃ＝0.015μFで得られる。
尚、コンデンサＣの放電時定数はダイオ−トＤ
を用いているので短かいが、出力CP′の周期が時
定数CRより充分長ければダイオ−ドＤを省略し
ても差支えない。また抵抗Ｒもしくはコンデンサ
Ｃの一方を可変素子とすれば分周比を任意に変更
することができる。更に、実施例ではリセツト回
路RSTに全くゲ−ト回路を用いていないが、積
分時定数を過度に長くしないように適度に少数の
ゲ−ト回路を併用してもよい。
を用いているので短かいが、出力CP′の周期が時
定数CRより充分長ければダイオ−ドＤを省略し
ても差支えない。また抵抗Ｒもしくはコンデンサ
Ｃの一方を可変素子とすれば分周比を任意に変更
することができる。更に、実施例ではリセツト回
路RSTに全くゲ−ト回路を用いていないが、積
分時定数を過度に長くしないように適度に少数の
ゲ−ト回路を併用してもよい。
以上述べたように本考案によれば、最低限外付
けの抵抗とコンデンサだけで分周器のリセツト回
路を構成できるので小型であり。設置スペ−スの
限られた機器で採用するに有用である。
けの抵抗とコンデンサだけで分周器のリセツト回
路を構成できるので小型であり。設置スペ−スの
限られた機器で採用するに有用である。
第１図は従来の分周器の一例を示す構成図、第
２図は本考案の一実施例を示す構成図である。 図中、CNTはカウンタ、RSTはリセツト回
路、Ｒ，Ｃは積分回路を構成する抵抗およびコン
デンサである。
２図は本考案の一実施例を示す構成図である。 図中、CNTはカウンタ、RSTはリセツト回
路、Ｒ，Ｃは積分回路を構成する抵抗およびコン
デンサである。
Claims (1)
1/2分周機能を有する単位カウンタを多段に接
続してなるカウンタと、該カウンタの計数値が所
要とする分周値に達したときセツト信号を発生し
て該計数値を初期値に復帰させるリセツト回路と
を備えた分周器において、該リセツト回路は、該
カウンタの計数値が前記分周値未満の所定数に達
してから所定時間内後にリセツト信号を発生する
積分回路であることを特徴とする分周器。
続してなるカウンタと、該カウンタの計数値が所
要とする分周値に達したときセツト信号を発生し
て該計数値を初期値に復帰させるリセツト回路と
を備えた分周器において、該リセツト回路は、該
カウンタの計数値が前記分周値未満の所定数に達
してから所定時間内後にリセツト信号を発生する
積分回路であることを特徴とする分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10865181U JPS5816938U (ja) | 1981-07-22 | 1981-07-22 | 分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10865181U JPS5816938U (ja) | 1981-07-22 | 1981-07-22 | 分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5816938U JPS5816938U (ja) | 1983-02-02 |
| JPS6333375Y2 true JPS6333375Y2 (ja) | 1988-09-06 |
Family
ID=29903045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10865181U Granted JPS5816938U (ja) | 1981-07-22 | 1981-07-22 | 分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816938U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117558U (ja) * | 1975-03-18 | 1976-09-24 |
-
1981
- 1981-07-22 JP JP10865181U patent/JPS5816938U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5816938U (ja) | 1983-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021966Y2 (ja) | ||
| JPH0381327B2 (ja) | ||
| US4296380A (en) | Programmable digital frequency divider for synthesizing signals at desired frequency | |
| JPS6333375Y2 (ja) | ||
| JPS6142903B2 (ja) | ||
| JPH02131011A (ja) | パルス幅可変伸長回路 | |
| JPH026655Y2 (ja) | ||
| JPS6233394Y2 (ja) | ||
| JPH0465432B2 (ja) | ||
| US4953116A (en) | Digital word output high-pass filter apparatus | |
| JPH0441634Y2 (ja) | ||
| KR890004865Y1 (ko) | 카운터를 이용한 지연단축형 분주회로 | |
| JPS5834834Y2 (ja) | タイマ回路 | |
| JPH0119299B2 (ja) | ||
| JPS59156018A (ja) | パルス遅延回路 | |
| JP2661117B2 (ja) | クロック位相調整回路 | |
| JPH01300649A (ja) | Ｐｃｍ入力断後方保護回路 | |
| JPS594336Y2 (ja) | デジタル積分回路 | |
| JPH03258055A (ja) | 系選択制御回路 | |
| JPH0556656A (ja) | 基準クロツクを利用したデイジタル・デツドタイム回路 | |
| JPH03256457A (ja) | ディジタル信号分離回路 | |
| JPS6321364B2 (ja) | ||
| JPS6231215A (ja) | 単安定マルチバイブレ−タ回路 | |
| JPS5814626A (ja) | マイクロプロセッサ | |
| JPS63158914A (ja) | 分周回路 |