JPS5964920A - アナログ−デイジタル変換器 - Google Patents
アナログ−デイジタル変換器Info
- Publication number
- JPS5964920A JPS5964920A JP17553682A JP17553682A JPS5964920A JP S5964920 A JPS5964920 A JP S5964920A JP 17553682 A JP17553682 A JP 17553682A JP 17553682 A JP17553682 A JP 17553682A JP S5964920 A JPS5964920 A JP S5964920A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- measured
- output
- value
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、抵抗値の比を対応するディジタル値に変換す
るだめのアナログ−ディジタル変換器（以下、ム／Ｄ変
換器と称す）に関するものである。
るだめのアナログ−ディジタル変換器（以下、ム／Ｄ変
換器と称す）に関するものである。
従来例の構成とその問題点
従来、比較的単純な構成のム／Ｄ変換器ではＯＲ積分回
路の充電時間または放電時間を利用する方法がとられて
いる。これを第１図および第２図を用いて説明する。第
１図でＲｘは測定すべき抵抗で、コンデンサＣと共に積
分回路を構成する。
路の充電時間または放電時間を利用する方法がとられて
いる。これを第１図および第２図を用いて説明する。第
１図でＲｘは測定すべき抵抗で、コンデンサＣと共に積
分回路を構成する。
１はカウンタ、２は制御回路、３はコンデンサＣの両端
に接続されたスイッチ素子、４は電圧比較器、５はゲー
ト回路である。
に接続されたスイッチ素子、４は電圧比較器、５はゲー
ト回路である。
この第１図の動作は次のごとくである。１ず、制御回路
２の制御出力２ａはｌ Ｌ ＋“となり、カウンタ１を
リセットし、スイッチ素子３をオンにする。次に第２図
（ａ）のように制御出力２ａをＩ Ｈｌ“にするとカウ
ンタ１はカウントを始め、スイッチ素子３はオフとなり
測定すべき抵抗Ｒｘの電圧は第２図（ｂ）のように電源
電圧Ｖｃｃから下降し、電圧比較器４で抵抗Ｒ１と抵抗
Ｒ２によって分圧された電圧Ｖｔと比較され、その出力
は第２図（Ｃ）のようになる。電圧比較器４の出力がＬ
″になるとゲート回路５によってクロックパルスＦは遮
断すれ、カウンタ１はカウント動作を停止する。この時
、カウンタ１のカウント出力１ａのカウント値Ｎは充電
開始からの時間Ｔに対応し、クロックパルスＦの周波数
をｆとすると、Ｎ＝ＪＴで表わさで力えられるので−コ
ンデンサＣ１抵抗Ｒ１、抵抗Ｒ２および周波数ｆが一定
であれば、測定すべき抵抗Ｒｘとカウント値Ｎは比例す
る。したがって、このカウント値Ｎが、測定すべき抵抗
Ｒｘに対応するティ／タル値となる。
２の制御出力２ａはｌ Ｌ ＋“となり、カウンタ１を
リセットし、スイッチ素子３をオンにする。次に第２図
（ａ）のように制御出力２ａをＩ Ｈｌ“にするとカウ
ンタ１はカウントを始め、スイッチ素子３はオフとなり
測定すべき抵抗Ｒｘの電圧は第２図（ｂ）のように電源
電圧Ｖｃｃから下降し、電圧比較器４で抵抗Ｒ１と抵抗
Ｒ２によって分圧された電圧Ｖｔと比較され、その出力
は第２図（Ｃ）のようになる。電圧比較器４の出力がＬ
″になるとゲート回路５によってクロックパルスＦは遮
断すれ、カウンタ１はカウント動作を停止する。この時
、カウンタ１のカウント出力１ａのカウント値Ｎは充電
開始からの時間Ｔに対応し、クロックパルスＦの周波数
をｆとすると、Ｎ＝ＪＴで表わさで力えられるので−コ
ンデンサＣ１抵抗Ｒ１、抵抗Ｒ２および周波数ｆが一定
であれば、測定すべき抵抗Ｒｘとカウント値Ｎは比例す
る。したがって、このカウント値Ｎが、測定すべき抵抗
Ｒｘに対応するティ／タル値となる。
しかし、通常コンデンサ０．抵抗Ｒ＋、抵抗Ｒ２および
クロックパルスＦの周波数ｆにはノ゛ラツキがあるので
、カウント値Ｎにはこのバラツキによる誤差が含まれて
いる。したがって、このバラツキ以−にに精度を上げる
ことはできない。高精度のＡ／Ｉ）変換をしようとする
と、これらの部品のバラツキを抑え、経時変化や温度変
化の少ないものを用いなければ々らず、高価々ものにな
ってしまう。
クロックパルスＦの周波数ｆにはノ゛ラツキがあるので
、カウント値Ｎにはこのバラツキによる誤差が含まれて
いる。したがって、このバラツキ以−にに精度を上げる
ことはできない。高精度のＡ／Ｉ）変換をしようとする
と、これらの部品のバラツキを抑え、経時変化や温度変
化の少ないものを用いなければ々らず、高価々ものにな
ってしまう。
発明の目的
本発明は、そのよう外従来の欠点を除去するものであり
、高精度の部品を用いることなく、従来回路と同程度ま
たは、それ以下の構成で、バラツキの少ない高精度のＡ
／Ｄ変換器を提供せんとするものである。
、高精度の部品を用いることなく、従来回路と同程度ま
たは、それ以下の構成で、バラツキの少ない高精度のＡ
／Ｄ変換器を提供せんとするものである。
発明の構成
本発明は、ＯＲ積分回路の充電時間を、基準抵抗と、測
定すべき抵抗性素子とに切換えて２回カウンタで測定し
、そのカラン）・値の比を計算し、そｈをティ／タル値
とすることにより、従来例で誤差の要因となっていた。
定すべき抵抗性素子とに切換えて２回カウンタで測定し
、そのカラン）・値の比を計算し、そｈをティ／タル値
とすることにより、従来例で誤差の要因となっていた。
コンデンサや抵抗などのバラツキや、経時変化・温度変
化の影響をなくし、高価な部品を用いることなくバラツ
キの少々い高精度のＡ／Ｄ変換を行なうようにしだもの
である。
化の影響をなくし、高価な部品を用いることなくバラツ
キの少々い高精度のＡ／Ｄ変換を行なうようにしだもの
である。
実施例の説明
以下、本発明の実施例を第３図以後の図面に基づいて説
明するが、第１図に示した構成要素と同様の構成要素に
は同一の符号を付し、その重複する説明については省略
する。第３図においてＲｒは基準抵抗、８は制御出力２
ｃによって切換えられる切換スイッチ、６は制御出力２
ｂによって動作するラッチ回路、７は割算器である。
明するが、第１図に示した構成要素と同様の構成要素に
は同一の符号を付し、その重複する説明については省略
する。第３図においてＲｒは基準抵抗、８は制御出力２
ｃによって切換えられる切換スイッチ、６は制御出力２
ｂによって動作するラッチ回路、７は割算器である。
次に、Ａ／Ｄ変換の動作について第４図を参照して説明
する。まず、制御出力２ａをＩＩ Ｌ ＩＩにし、カウ
ンタ１をクリアし、スイッチ素子３をオンにする。まだ
、制御出力２ｃを′Ｌ″にし、切換スイッチ８を基準抵
抗Ｒｒの側へ接続するようにしておく。
する。まず、制御出力２ａをＩＩ Ｌ ＩＩにし、カウ
ンタ１をクリアし、スイッチ素子３をオンにする。まだ
、制御出力２ｃを′Ｌ″にし、切換スイッチ８を基準抵
抗Ｒｒの側へ接続するようにしておく。
次に第４図（ａ）に示すように制御出力２ａをＨ″にす
ると、カウンタ１はカウントを始め、スイッチ素子３は
オフとなり、コンデンサＣと基準抵抗Ｒｒで構成される
積分回路により、その出力電圧は第４図（ｂ）のように
下降する。その電圧が抵抗Ｒ１と抵抗Ｒ２によって分圧
された電圧Ｖｔと電圧比較器４で比較され、その出力は
第４図（Ｃ）のようになる。電圧比較器４の出力が’Ｌ
”ｌ／Ｕなると、ゲート回路５によってカウンタ１はカ
ウントを停止し、カウント出力１ａＫは充電開始からの
時間ｔ１に対応するカウント値ｎ１を得る。このカウン
ト値ｎ１は制御信号２ｂによってラッチ回路６に取込ま
れ−ラッチ出力６ａにカウント値ｎ１が現われる。
ると、カウンタ１はカウントを始め、スイッチ素子３は
オフとなり、コンデンサＣと基準抵抗Ｒｒで構成される
積分回路により、その出力電圧は第４図（ｂ）のように
下降する。その電圧が抵抗Ｒ１と抵抗Ｒ２によって分圧
された電圧Ｖｔと電圧比較器４で比較され、その出力は
第４図（Ｃ）のようになる。電圧比較器４の出力が’Ｌ
”ｌ／Ｕなると、ゲート回路５によってカウンタ１はカ
ウントを停止し、カウント出力１ａＫは充電開始からの
時間ｔ１に対応するカウント値ｎ１を得る。このカウン
ト値ｎ１は制御信号２ｂによってラッチ回路６に取込ま
れ−ラッチ出力６ａにカウント値ｎ１が現われる。
次に、第４図（ｄ）のように制御出力２ｃをＨ”″に変
え、切換スイッチ８を測定すべき抵抗Ｒｘ。
え、切換スイッチ８を測定すべき抵抗Ｒｘ。
側へ接続するようにしておき、今度はコンデンサＣと測
定すべき抵抗Ｒｘで積分回路を構成するようにして、前
記と同様にして充電時間ｔ２に対応するカウント値ｎ２
を得る。割算器７にはツノウント出力１ｄとラッチ出力
６ａが供給されているので、その出カフａには、カウン
ト値ｎ２とラッチされているカウント値ｎ１の比が得ら
れ、これをディジタル値とする。このとき−Ｈ＋とｎ２
は、で表わされるので、その比は となり、これには、Ｃ、ＲＩ 、 Ｒ２、ｆなどが含ま
れておらず、しだがって、これらのバラツキの影響を受
けず−得られたディジタル値は、誤差として、割算によ
って生ずる誤差と、割算の前にすでに量子化されている
だめに生ずる誤差と−ＲｘとＲｒＯ比のバラツキによる
誤差しかない。割算によって生ずる誤差と、量子化によ
る誤差についでは。
定すべき抵抗Ｒｘで積分回路を構成するようにして、前
記と同様にして充電時間ｔ２に対応するカウント値ｎ２
を得る。割算器７にはツノウント出力１ｄとラッチ出力
６ａが供給されているので、その出カフａには、カウン
ト値ｎ２とラッチされているカウント値ｎ１の比が得ら
れ、これをディジタル値とする。このとき−Ｈ＋とｎ２
は、で表わされるので、その比は となり、これには、Ｃ、ＲＩ 、 Ｒ２、ｆなどが含ま
れておらず、しだがって、これらのバラツキの影響を受
けず−得られたディジタル値は、誤差として、割算によ
って生ずる誤差と、割算の前にすでに量子化されている
だめに生ずる誤差と−ＲｘとＲｒＯ比のバラツキによる
誤差しかない。割算によって生ずる誤差と、量子化によ
る誤差についでは。
カウンタや、ラッチの桁数を精度に見合う分だけ多くす
ればよく、ＲｘとＲｒの比のバラツキについては、各／
Ｚの抵抗を同一製造過程によって−・度に作成すれば、
そのバラツキは小さくできるので、極めて精度の高いＡ
／Ｄ変換を行なうことができる。
ればよく、ＲｘとＲｒの比のバラツキについては、各／
Ｚの抵抗を同一製造過程によって−・度に作成すれば、
そのバラツキは小さくできるので、極めて精度の高いＡ
／Ｄ変換を行なうことができる。
なお、この実施例では基準抵抗を先に接続したが、逆順
で行なっても何らさしつかえない。まだ、カウンタやラ
ッチの桁数を多くできない場合は、基準抵抗を複数個用
意すればよい。
で行なっても何らさしつかえない。まだ、カウンタやラ
ッチの桁数を多くできない場合は、基準抵抗を複数個用
意すればよい。
また、機器の制御にマイクロコンピュータを用いている
場合−Ａ／Ｄ変換の後処理をマイクロコンピュータで行
なうのであれば、Ａ／Ｄ変換の動作もこのマイクロコン
ピュータが行なえば、非常に単純な構成となり、コスト
も安くなる。この例を第６図に示す。９はマイクロコン
ピュータ、９ａおよび９Ｃはその出力端子、９ｂはその
入力端子である。この場合、第３図における制御回路２
．カウンタ１．ラッチ回路６１割算器７に相当する部分
ヲマイクロコンピュータ９の記憶素子や、ソフトウェア
および、組込まれたハードウェアによって置換えること
ができる。また、ディジタル値が抵抗Ｒ＋、Ｒｚに依存
しないことがら、電圧比較器４０代りにマイクロコンピ
ュータ９の入力端子９ｂのスレッショルド電圧を利用し
て、さらに単純化することができる。
場合−Ａ／Ｄ変換の後処理をマイクロコンピュータで行
なうのであれば、Ａ／Ｄ変換の動作もこのマイクロコン
ピュータが行なえば、非常に単純な構成となり、コスト
も安くなる。この例を第６図に示す。９はマイクロコン
ピュータ、９ａおよび９Ｃはその出力端子、９ｂはその
入力端子である。この場合、第３図における制御回路２
．カウンタ１．ラッチ回路６１割算器７に相当する部分
ヲマイクロコンピュータ９の記憶素子や、ソフトウェア
および、組込まれたハードウェアによって置換えること
ができる。また、ディジタル値が抵抗Ｒ＋、Ｒｚに依存
しないことがら、電圧比較器４０代りにマイクロコンピ
ュータ９の入力端子９ｂのスレッショルド電圧を利用し
て、さらに単純化することができる。
また、測定物が例えば可変抵抗器のようなもので、その
角度に対応したディジタル値を得だい場合、基準抵抗と
占全抵抗値を用い、測定すべき抵抗としてその部分抵抗
値を用いるならば、第６図のような構成をとることがで
きる。第６図で１０は用変抵抗器である。この場合、第
６図１の実施例よりも単純化することができる。
角度に対応したディジタル値を得だい場合、基準抵抗と
占全抵抗値を用い、測定すべき抵抗としてその部分抵抗
値を用いるならば、第６図のような構成をとることがで
きる。第６図で１０は用変抵抗器である。この場合、第
６図１の実施例よりも単純化することができる。
また、逆に基準抵抗として部分抵抗値を用い、測定すべ
き抵抗として全抵抗値を用いて第７図のような構成をと
ることもできる。第７図で、１１は抵抗器付切換スイッ
チで、どの接点に切換えられているかを判別するだめに
Ａ／Ｄ変換を行なうものである。、１１ａは可動接点、
１１ｂは固定接点である。
き抵抗として全抵抗値を用いて第７図のような構成をと
ることもできる。第７図で、１１は抵抗器付切換スイッ
チで、どの接点に切換えられているかを判別するだめに
Ａ／Ｄ変換を行なうものである。、１１ａは可動接点、
１１ｂは固定接点である。
なお、第６図〜第７図でスイッチ素子３および切換スイ
ッチ８はマイクロコンピュータ９の外６回路として構成
したが、内部Ｋｍ込むことも可能である。
ッチ８はマイクロコンピュータ９の外６回路として構成
したが、内部Ｋｍ込むことも可能である。
発明の効果
以上の説明から明らかなように従来の単純な回路構成で
はバラツキなどにより、精度が得にくかっだのに対し、
本発明では同程度の回路構成で測定すべき抵抗と基準抵
抗以外の構成要素のバラツキや経時変化、温度変化など
の影響を受けない高精度のＡ／Ｄ変換器を構成すること
ができる。さらに、マイクロコンピュータなどを用いて
ノフトウエアで処理することにより、一層回路構成を単
純にすることが可能で、コストをより安くすることがで
きるという特長も有する。
はバラツキなどにより、精度が得にくかっだのに対し、
本発明では同程度の回路構成で測定すべき抵抗と基準抵
抗以外の構成要素のバラツキや経時変化、温度変化など
の影響を受けない高精度のＡ／Ｄ変換器を構成すること
ができる。さらに、マイクロコンピュータなどを用いて
ノフトウエアで処理することにより、一層回路構成を単
純にすることが可能で、コストをより安くすることがで
きるという特長も有する。
第１図は従来のＡ／Ｄ変換回路の構成図、第２図体）
、 （ｂ） 、 （Ｃ）は従来のＡ／Ｄ変換回路の動作
波形図、第３図は本発明の一実施例の回路構成図、第４
図（ａ） 、 （ｂ） 、 （Ｃ） 、 （ｄ）は同本
発明の実施例の動作波形図、第６図、第６図および第７
図はそれぞれ本発明の別の実施例を示す回路構成図であ
る。 １・・・・・・カウンタ、２・・・・・・制御回路、３
・・・・・・スイッチ素子、４・・・・・・電圧比較器
、５・・・・・・ゲート回路、Ｃ・・・・・・コンテン
サーＲｘ・旧・・測定すべき抵抗、Ｒｒ・・・・・・基
準抵抗、６・・・・ラッチ回路、７・・・・・割算器、
８・・・・切換スイッチ、９・川・・マイクロコンピュ
ータ、１ｏ・・・・・可変抵抗器、１１ ・・・抵抗器
付切換えスイッチ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 →時開 第３図 第４図 （Ｃ −Ｈ令聞 第５図 第６図 第７図
、 （ｂ） 、 （Ｃ）は従来のＡ／Ｄ変換回路の動作
波形図、第３図は本発明の一実施例の回路構成図、第４
図（ａ） 、 （ｂ） 、 （Ｃ） 、 （ｄ）は同本
発明の実施例の動作波形図、第６図、第６図および第７
図はそれぞれ本発明の別の実施例を示す回路構成図であ
る。 １・・・・・・カウンタ、２・・・・・・制御回路、３
・・・・・・スイッチ素子、４・・・・・・電圧比較器
、５・・・・・・ゲート回路、Ｃ・・・・・・コンテン
サーＲｘ・旧・・測定すべき抵抗、Ｒｒ・・・・・・基
準抵抗、６・・・・ラッチ回路、７・・・・・割算器、
８・・・・切換スイッチ、９・川・・マイクロコンピュ
ータ、１ｏ・・・・・可変抵抗器、１１ ・・・抵抗器
付切換えスイッチ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 →時開 第３図 第４図 （Ｃ −Ｈ令聞 第５図 第６図 第７図
Claims (3)
- （１）測定すべき抵抗性素子と基準抵抗のいずれか一方
を選択するスイッチ手段と、そのスイッチ手段によって
選択される前記抵抗性素子と基準抵抗のいずれか一方と
で積分回路を構成するコンデンサと、前記積分回路の出
力を入力とする電圧比較器と、前記コンデンサへの充電
開始と共にカウントを開始し、前記電圧比較器の出力に
よってカウントを停止するカウント手段と、前記カウン
ト手段の値を一時保持するだめの保持手段と、前記スイ
ッチ手段で選択する抵抗性素子とは別の抵抗性素子を選
択し前記と同様にして得たカウント手段の値と前記保持
手段に保持された値との比を計算する割算手段を具備し
、前記割算手段の出力をデジタル値とするアナログ−デ
ィジタル変換器。 - （２）測定すべき抵抗性素子として測定物の部分抵抗を
用い、基準抵抗として前記測定物の全抵抗を用いた特許
請求の範囲第（１）項記載のアナログ−ディジタル変換
器。 - （３）測定すべき抵抗性素子として測定物の全抵抗を用
い、基準抵抗として前記測定物の部分抵抗を用いた特許
請求の範囲第（１）項記載のアナログ−ディジタル変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17553682A JPS5964920A (ja) | 1982-10-05 | 1982-10-05 | アナログ−デイジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17553682A JPS5964920A (ja) | 1982-10-05 | 1982-10-05 | アナログ−デイジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5964920A true JPS5964920A (ja) | 1984-04-13 |
| JPH0116059B2 JPH0116059B2 (ja) | 1989-03-22 |
Family
ID=15997785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17553682A Granted JPS5964920A (ja) | 1982-10-05 | 1982-10-05 | アナログ−デイジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5964920A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195622A (ja) * | 1984-10-16 | 1986-05-14 | Sanyo Electric Co Ltd | Ａ−ｄ変換回路 |
-
1982
- 1982-10-05 JP JP17553682A patent/JPS5964920A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195622A (ja) * | 1984-10-16 | 1986-05-14 | Sanyo Electric Co Ltd | Ａ−ｄ変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0116059B2 (ja) | 1989-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4362988A (en) | Method of and circuit arrangement for determining the magnitude of an unknown resistance element | |
| JPS6159569B2 (ja) | ||
| EP0135214B1 (en) | Apparatus for measuring a temperature | |
| JPS5964920A (ja) | アナログ−デイジタル変換器 | |
| US4633221A (en) | Dual slope analog-to-digital converter with automatic, short cycle range determination | |
| EP0535124B1 (en) | Analog-to-digital converter | |
| JPH0415564A (ja) | 静電容量測定回路 | |
| EP0142703B1 (en) | A method for determining an unknown voltage and dual slope analog-to-digital converter | |
| JPH0113043B2 (ja) | ||
| JPS6231529B2 (ja) | ||
| RU2017087C1 (ru) | Датчик температуры с частотным выходом | |
| JP2671343B2 (ja) | 容量測定装置 | |
| JPH026655Y2 (ja) | ||
| JP2974129B2 (ja) | 信号スペクトラム計測装置 | |
| JP3825565B2 (ja) | 積分型ａ／ｄ変換校正方法及び積分型ａ／ｄ変換器 | |
| JP3036561B2 (ja) | Ａ／ｄ変換装置 | |
| JPS59136870A (ja) | 積分時間可変型デユアルスロ−プ積分器 | |
| JPH02246622A (ja) | 多重積分型ａ／ｄ変換装置 | |
| JP2513051B2 (ja) | サンプルホ―ルド回路 | |
| JPH0443791Y2 (ja) | ||
| JPS60113536A (ja) | Ａ／ｄ変換器 | |
| JPS60134628A (ja) | Ａ／ｄ変換器 | |
| JPS6017257B2 (ja) | ステップ発生器 | |
| JPS62145929A (ja) | デイジタルアナログ変換器 | |
| JPS62178018A (ja) | 積分型ａ／ｄ変換器 |