JP2513051B2 - サンプルホ―ルド回路 - Google Patents
サンプルホ―ルド回路Info
- Publication number
- JP2513051B2 JP2513051B2 JP1330808A JP33080889A JP2513051B2 JP 2513051 B2 JP2513051 B2 JP 2513051B2 JP 1330808 A JP1330808 A JP 1330808A JP 33080889 A JP33080889 A JP 33080889A JP 2513051 B2 JP2513051 B2 JP 2513051B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- sample
- voltage
- input terminal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサンプルホールド回路に関する。
〔従来の技術〕 サンプルホールド回路は、Ａ−Ｄ変換回路等の電子回
路に広く用いられ、特に計測器においてはその精度の向
上がますます望まれている。
路に広く用いられ、特に計測器においてはその精度の向
上がますます望まれている。
第３図に従来のサンプルホールド回路の一例を示す。
このサンプルホールド回路は、演算増幅器Ａと一端が入
力端子TIに接続し他端が第１の容量C1を介して演算増幅
器Ａの反転入力端に接続された第１のスイッチ回路S
1と、一端が基準電圧源VRに接続し、他端が第２の容量C
2と並列に演算増幅器Ａの正転入力端に接続された第２
のスイッチ回路S2と、演算増幅器Ａの出力端Toと第１の
容量C1の一端および他端との間に接続された、第３およ
び第４のスイッチ回路S3，S4とで構成される。
このサンプルホールド回路は、演算増幅器Ａと一端が入
力端子TIに接続し他端が第１の容量C1を介して演算増幅
器Ａの反転入力端に接続された第１のスイッチ回路S
1と、一端が基準電圧源VRに接続し、他端が第２の容量C
2と並列に演算増幅器Ａの正転入力端に接続された第２
のスイッチ回路S2と、演算増幅器Ａの出力端Toと第１の
容量C1の一端および他端との間に接続された、第３およ
び第４のスイッチ回路S3，S4とで構成される。
このサンプルホールド回路は、サンプル・モードで
は、スイッチ回路S1，S2，S4がオンとなり入力電圧を第
１の容量C1に充電する。第２の容量C2には基準電圧が充
電される。このとき演算増幅器Ａの出力電圧はほぼ基準
電圧となっている。
は、スイッチ回路S1，S2，S4がオンとなり入力電圧を第
１の容量C1に充電する。第２の容量C2には基準電圧が充
電される。このとき演算増幅器Ａの出力電圧はほぼ基準
電圧となっている。
一方、ホールドモードでは、スイッチ回路S1，S2，S4
はオフになり、スイッチ回路S3はオンになる。第１の容
量C1上に充電された電荷によって、演算増幅器Ａの出力
電圧はサンプリングした入力電圧を保持する。
はオフになり、スイッチ回路S3はオンになる。第１の容
量C1上に充電された電荷によって、演算増幅器Ａの出力
電圧はサンプリングした入力電圧を保持する。
演算増幅器Ａの特性の影響とサンプルホールド回路の
特性と動作を正確に知るために、演算増幅器Ａの利得を
Ａ、入力電圧をVIN、基準電圧をVR、演算増幅器Ａのサ
ンプルホールドでの出力電圧をVS、ホールドモードでの
出力電圧をVout、演算増幅器Ａのオフセット電圧を
Vofs、ホールドモードでの演算増幅器の反転入力端の電
位をV-とする。
特性と動作を正確に知るために、演算増幅器Ａの利得を
Ａ、入力電圧をVIN、基準電圧をVR、演算増幅器Ａのサ
ンプルホールドでの出力電圧をVS、ホールドモードでの
出力電圧をVout、演算増幅器Ａのオフセット電圧を
Vofs、ホールドモードでの演算増幅器の反転入力端の電
位をV-とする。
サンプル・モードではスイッチ回路S2，S4が閉じてい
るので、演算増幅器Ａの基本式は VS＝Ａ（Vr−VS−Vofs） ……（１） となる。（１）式からVSを求めると キャパシタC1上の電荷Q1は である。
るので、演算増幅器Ａの基本式は VS＝Ａ（Vr−VS−Vofs） ……（１） となる。（１）式からVSを求めると キャパシタC1上の電荷Q1は である。
サンプルモードが終り、スイッチ回路S2がオフになっ
たあとの正転入力端の電圧は、第２の容量C2に蓄えられ
ている電荷で決まるので、基準電圧Vrである。クロック
・フィードスルーによる電荷の注入があればVrと異なる
ことになるが、第１の容量C1と第２の容量C2の値を等し
くすることで、その影響をキャンセルできることが知ら
れており、式を簡単にするためにクロックフィードスル
ーの影響は式に含めない。このことは以下の解析精度を
劣化させない。
たあとの正転入力端の電圧は、第２の容量C2に蓄えられ
ている電荷で決まるので、基準電圧Vrである。クロック
・フィードスルーによる電荷の注入があればVrと異なる
ことになるが、第１の容量C1と第２の容量C2の値を等し
くすることで、その影響をキャンセルできることが知ら
れており、式を簡単にするためにクロックフィードスル
ーの影響は式に含めない。このことは以下の解析精度を
劣化させない。
ホールド・モードにおいては以下の式が成り立つ。
Vout＝Ａ（Vr−V-−Vofs） ……（４） このときのC1上の電荷Q1′は 電荷保存則によりサンプルモードで充電した電荷はホー
ルドモードで保存されるので Q1＝Q1′ ……（７） （３）式と（６）式を（７）式に代入して したがってホールドモードで保持されている電圧は正確
には（10）式で表わされる電圧である。
ルドモードで保存されるので Q1＝Q1′ ……（７） （３）式と（６）式を（７）式に代入して したがってホールドモードで保持されている電圧は正確
には（10）式で表わされる電圧である。
以上説明したように、従来のサンプルホールド回路に
おいて保持されている電圧は、正確には入力電圧VINと
異なった（10）式であらわされる電圧である。演算増幅
器の利得が無限であれば（10）式はVout＝VINとなる
が、実際の演算増幅器では利得は有限であるので、出力
電圧に誤差を生じることになる。誤差電圧をΔVINとお
くと（10）式から次のようにあらわされる。
おいて保持されている電圧は、正確には入力電圧VINと
異なった（10）式であらわされる電圧である。演算増幅
器の利得が無限であれば（10）式はVout＝VINとなる
が、実際の演算増幅器では利得は有限であるので、出力
電圧に誤差を生じることになる。誤差電圧をΔVINとお
くと（10）式から次のようにあらわされる。
Vout＝VIN＋ΔVIN ……（11） 仮にVr＝0,Vofs＝０であるとしても（12）式から誤差電
圧は となり、VIN＝1V,A＝60dB（1,000倍）とするとΔVINは
約1mVとなる。この値は一見小さいように思えるがA/D変
換器などでよく使われるビット精度であらわすと ９ビットの0.5LSB ……（14） となり、９ビット精度である。最近開発が盛んになって
いる高精細TVなどの分野では、AD変換器の精度は10ビッ
ト精度が要求されはじめている。更にISDNなどに使われ
る通信用途のAD変換器では、12ビット〜13ビット精度、
オーディオ用途では16ビット精度が要求されている。し
たがって、（14）式で与えられる誤差はそのような用途
では許容できないものである。
圧は となり、VIN＝1V,A＝60dB（1,000倍）とするとΔVINは
約1mVとなる。この値は一見小さいように思えるがA/D変
換器などでよく使われるビット精度であらわすと ９ビットの0.5LSB ……（14） となり、９ビット精度である。最近開発が盛んになって
いる高精細TVなどの分野では、AD変換器の精度は10ビッ
ト精度が要求されはじめている。更にISDNなどに使われ
る通信用途のAD変換器では、12ビット〜13ビット精度、
オーディオ用途では16ビット精度が要求されている。し
たがって、（14）式で与えられる誤差はそのような用途
では許容できないものである。
誤差を小さくするには（13）式でわかるように利得Ａ
を大きくする必要がある。しかし一般的に利得Ａの大き
な演算増幅器を用いると、周波数帯域が狭くなり高速動
作をさせることができない。したがって従来のサンプル
ホールド回路では、高精度なサンプルホールドができな
い。高精度化すると動作速度が遅くなるなどの問題があ
る。
を大きくする必要がある。しかし一般的に利得Ａの大き
な演算増幅器を用いると、周波数帯域が狭くなり高速動
作をさせることができない。したがって従来のサンプル
ホールド回路では、高精度なサンプルホールドができな
い。高精度化すると動作速度が遅くなるなどの問題があ
る。
本発明の目的は演算増幅器の利得小さくても高精度で
かつ高速化が可能なサンプルホールド回路を提供するこ
とにある。
かつ高速化が可能なサンプルホールド回路を提供するこ
とにある。
本発明のサンプルホールド回路は、一端が入力端子に
接続され他端が第１の容量の一端に接続された第１のス
イッチ回路と、一端が前記入力端子に接続され他端が第
２の容量の一端に接続された第２のスイッチ回路と、反
転入力端が前記第１の容量の他端に接続され正転入力端
が前記第２の容量の前記一端に接続された演算増幅器
と、前記演算増幅器の出力端と前記第１の容量の前記一
端との間に接続された第３のスイッチ回路と、前記演算
増幅器の前記反転入力端と前記出力端との間に接続され
た第４のスイッチ回路とを含むことを特徴とする。
接続され他端が第１の容量の一端に接続された第１のス
イッチ回路と、一端が前記入力端子に接続され他端が第
２の容量の一端に接続された第２のスイッチ回路と、反
転入力端が前記第１の容量の他端に接続され正転入力端
が前記第２の容量の前記一端に接続された演算増幅器
と、前記演算増幅器の出力端と前記第１の容量の前記一
端との間に接続された第３のスイッチ回路と、前記演算
増幅器の前記反転入力端と前記出力端との間に接続され
た第４のスイッチ回路とを含むことを特徴とする。
次に本発明の実施例について図面を参照して説明す
る。第１図は本発明の一実施例を説明するための回路
図、第２図は各スイッチの開閉動作の一例を説明するた
めの波形図である。
る。第１図は本発明の一実施例を説明するための回路
図、第２図は各スイッチの開閉動作の一例を説明するた
めの波形図である。
第１図に示すように本発明の構成と、第３図に示す従
来例の構成の差異は、従来、基準電圧源VRに接続されて
いたスイッチ回路S2を本発明では入力端子TIに接続した
ところにある。
来例の構成の差異は、従来、基準電圧源VRに接続されて
いたスイッチ回路S2を本発明では入力端子TIに接続した
ところにある。
次に、動作について説明する。まず、サンプルモード
では、スイッチ回路S1，S2，S4がオンになり、入力電圧
を第１の容量C1と第２の容量C2上に充電する。このとき
演算増幅器Ａの出力電圧はほぼ入力電圧に等しくなって
いる。
では、スイッチ回路S1，S2，S4がオンになり、入力電圧
を第１の容量C1と第２の容量C2上に充電する。このとき
演算増幅器Ａの出力電圧はほぼ入力電圧に等しくなって
いる。
一方、ホールドモードでは、スイッチ回路S1，S2，S4
はオフになり、スイッチ回路S3がオンになる。容量上に
蓄えられた電荷の働きで、出力電圧はサンプリングした
入力電圧をホールドする。
はオフになり、スイッチ回路S3がオンになる。容量上に
蓄えられた電荷の働きで、出力電圧はサンプリングした
入力電圧をホールドする。
以下に本発明のサンプルホールド回路の特性を正確に
しるために解析を行なう。入力電圧をVIN、演算増幅器
Ａの利得をＡ、オフセット電圧をVofs、サンプルモード
での出力電圧をVS、ホールドモードでの出力電圧を
Vout、ホールドモードでの演算増幅器Ａの反転入力端の
電圧をV-とする。サンプルモードでの演算増幅器Ａに関
してはスイッチ回路S1，S2，S4がオンなので次式が成り
立つ。
しるために解析を行なう。入力電圧をVIN、演算増幅器
Ａの利得をＡ、オフセット電圧をVofs、サンプルモード
での出力電圧をVS、ホールドモードでの出力電圧を
Vout、ホールドモードでの演算増幅器Ａの反転入力端の
電圧をV-とする。サンプルモードでの演算増幅器Ａに関
してはスイッチ回路S1，S2，S4がオンなので次式が成り
立つ。
VS＝Ａ（VIN−VS−Vofs） ……（15） 容量C1，C2上に蓄えられる電荷Q1，Q2はそれぞれ次式で
表わされる。
表わされる。
Q1＝C1（VS−VIN） ……（17） Q2＝C2VIN ……（19） 以下の解析では、従来技術の項で説明したのと同じ理由
によりC1＝C2とすることでクロックフィードスルーの影
響はキャンセルできるので、その影響は扱わない。
によりC1＝C2とすることでクロックフィードスルーの影
響はキャンセルできるので、その影響は扱わない。
ホールドモードでの正転入力端の電位は、第２の容量
C2上に蓄えられた電荷が保存されるので、VINとなって
いる。
C2上に蓄えられた電荷が保存されるので、VINとなって
いる。
また、ホールドモードでは、スイッチ回路S1，S2，S4
がオフになり、スイッチ回路S3がオンになるので次式が
成り立つ。
がオフになり、スイッチ回路S3がオンになるので次式が
成り立つ。
Vout＝Ａ（VIN−V-−Vofs） ……（20） 第１の容量C1上の電荷Q1′は次のようにあらわされる。
ホールドモードでの第１の容量C1上の電荷は、電荷保存
則により、サンプルモードで第１の容量C1上に蓄えられ
た電荷が保存されているので、 Q1＝Q1′ ……（23） である。したがって（18）式と（22）式を（23）式に代
入して 出力電圧の入力電圧からのずれをΔVINとすると、 Vout＝VIN＋ΔVIN ……（27） ∴ΔVIN＝Vout−VIN ……（28） したがって、本発明のサンプルホールド回路の出力電
圧は、サンプリングした入力電圧から（29）式で表わさ
れる量だけ誤差となる。
則により、サンプルモードで第１の容量C1上に蓄えられ
た電荷が保存されているので、 Q1＝Q1′ ……（23） である。したがって（18）式と（22）式を（23）式に代
入して 出力電圧の入力電圧からのずれをΔVINとすると、 Vout＝VIN＋ΔVIN ……（27） ∴ΔVIN＝Vout−VIN ……（28） したがって、本発明のサンプルホールド回路の出力電
圧は、サンプリングした入力電圧から（29）式で表わさ
れる量だけ誤差となる。
本発明の結果（29）式を従来の結果（13）式と比較す
ると、誤差がほぼ になっていることがわかる。従来の結果と比較するため
にVofs＝0,VIN＝1V,A＝60dBとして誤差電圧を計算する
と ΔVIN＝−１μＶ ……（30） となる。この値は従来の値の1/1000である。オフセット
電圧が10mV存在する場合でも ΔVIN＝0.01mV ……（31） となり、非常に小さくなる。この値はビット精度であら
わすと 16ビットの0.7LSB ……（32） となり、15〜16ビット精度である。演算増幅器のオフセ
ット電圧が小さければ精度はさらに向上し、1mVのオフ
セット電圧の場合には ΔVIN＝−２μＶ ……（33） となり、この場合は約18ビット精度である。この領域で
はサンプルホールド回路で用いる演算増幅器の利得がも
たらす誤差よりも、他の雑音などによって生じる誤差の
方が大きくなる。
ると、誤差がほぼ になっていることがわかる。従来の結果と比較するため
にVofs＝0,VIN＝1V,A＝60dBとして誤差電圧を計算する
と ΔVIN＝−１μＶ ……（30） となる。この値は従来の値の1/1000である。オフセット
電圧が10mV存在する場合でも ΔVIN＝0.01mV ……（31） となり、非常に小さくなる。この値はビット精度であら
わすと 16ビットの0.7LSB ……（32） となり、15〜16ビット精度である。演算増幅器のオフセ
ット電圧が小さければ精度はさらに向上し、1mVのオフ
セット電圧の場合には ΔVIN＝−２μＶ ……（33） となり、この場合は約18ビット精度である。この領域で
はサンプルホールド回路で用いる演算増幅器の利得がも
たらす誤差よりも、他の雑音などによって生じる誤差の
方が大きくなる。
以上述べたように本発明によれば、演算増幅器の利得
によって影響されない高精度なサンプルホールド回路を
提供することができる。また、利得が従来に比べて小さ
い演算増幅器を用いても高精度かつ高速なサンプルホー
ルド回路を提供することができる。
によって影響されない高精度なサンプルホールド回路を
提供することができる。また、利得が従来に比べて小さ
い演算増幅器を用いても高精度かつ高速なサンプルホー
ルド回路を提供することができる。
以上説明したように本発明によれば、演算増幅器の利
得に影響されない高精度で、かつ高速なサンプルホール
ド回路が実現できる。
得に影響されない高精度で、かつ高速なサンプルホール
ド回路が実現できる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図のスイッチのタイミングを説明するための波形図、第
３図は従来例を説明するための回路図である。 TI……入力端子、TO……出力端子、S1〜S4……スイッチ
回路、C1，C2……容量、Ａ……演算増幅器。
図のスイッチのタイミングを説明するための波形図、第
３図は従来例を説明するための回路図である。 TI……入力端子、TO……出力端子、S1〜S4……スイッチ
回路、C1，C2……容量、Ａ……演算増幅器。
Claims (1)
- 【請求項１】一端が入力端子に接続され他端が第１の容
量の一端に接続された第１のスイッチ回路と、一端が前
記入力端子に接続され他端が第２の容量の一端に接続さ
れた第２のスイッチ回路と、反転入力端が前記第１の容
量の他端に接続され正転入力端が前記第２の容量の前記
一端に接続された演算増幅器と、前記演算増幅器の出力
端と前記第１の容量の前記一端との間に接続された第３
のスイッチ回路と、前記演算増幅器の前記反転入力端と
前記出力端との間に接続された第４のスイッチ回路とを
含むことを特徴とするサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330808A JP2513051B2 (ja) | 1989-12-19 | 1989-12-19 | サンプルホ―ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330808A JP2513051B2 (ja) | 1989-12-19 | 1989-12-19 | サンプルホ―ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03189999A JPH03189999A (ja) | 1991-08-19 |
| JP2513051B2 true JP2513051B2 (ja) | 1996-07-03 |
Family
ID=18236784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1330808A Expired - Fee Related JP2513051B2 (ja) | 1989-12-19 | 1989-12-19 | サンプルホ―ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513051B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9530356B2 (en) | 2013-09-30 | 2016-12-27 | Silicon Works Co., Ltd. | Source driver of display device |
-
1989
- 1989-12-19 JP JP1330808A patent/JP2513051B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9530356B2 (en) | 2013-09-30 | 2016-12-27 | Silicon Works Co., Ltd. | Source driver of display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03189999A (ja) | 1991-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433712B1 (en) | Offset error compensation of input signals in analog-to-digital converter | |
| EP0169535B1 (en) | Analog to digital converter | |
| US5451940A (en) | Capacitive sensor signal processing arrangement using switch capacitor structures | |
| US6072355A (en) | Bootstrapped CMOS sample and hold circuitry and method | |
| US5465093A (en) | Analog-to-digital converter | |
| JPH0153939B2 (ja) | ||
| US10069507B1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
| US5729229A (en) | Data independent loading of a reference in a sampled data integrator | |
| US4119960A (en) | Method and apparatus for sampling and holding an analog input voltage which eliminates offset voltage error | |
| US4034364A (en) | Analog-digital converter | |
| JP2513051B2 (ja) | サンプルホ―ルド回路 | |
| JP2000031824A (ja) | Ａ／ｄコンバータ用オフセットキャンセルコンパレータ | |
| JPH043520A (ja) | 比較回路 | |
| JPH07193507A (ja) | 直流信号測定用ａ／ｄ変換器 | |
| JPS59104827A (ja) | アナログ−デジタル変換用集積回路 | |
| US11533060B2 (en) | Multipath sampling circuits | |
| JPS6231529B2 (ja) | ||
| JP2792891B2 (ja) | Ａ／ｄ変換器 | |
| JPH09205367A (ja) | 積分型ａ／ｄ変換方法 | |
| JPH0140530B2 (ja) | ||
| JP3527076B2 (ja) | アナログ演算回路の演算誤差補正方法およびフィルタ回路 | |
| JPH06334483A (ja) | スイッチトキャパシタサンプルホールド回路 | |
| RU2018137C1 (ru) | Измерительный преобразователь напряжения во временной интервал | |
| JPH0149055B2 (ja) | ||
| RU2013863C1 (ru) | Устройство аналого-цифрового преобразования |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |