JPS62119A - 発振器 - Google Patents
発振器Info
- Publication number
- JPS62119A JPS62119A JP60139575A JP13957585A JPS62119A JP S62119 A JPS62119 A JP S62119A JP 60139575 A JP60139575 A JP 60139575A JP 13957585 A JP13957585 A JP 13957585A JP S62119 A JPS62119 A JP S62119A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- constant current
- threshold voltage
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発振器に関し、特に１端子に外付は抵抗を接続
して所望の発振出力を得ることができる、モノリシック
化に好適な１端子発振器に関する。
して所望の発振出力を得ることができる、モノリシック
化に好適な１端子発振器に関する。
従来、マイクロコンピュータ等のロジックシステムＬＳ
ＩおよびＡ／Ｄ変換器等のアナログ−ディジタル混在Ｌ
ＳＩに搭載される発振器のうちＩ ＭＨ２以下の比較的
低周波数の応用に対しては容量と抵抗（：よって発振周
波数を決定する、いわゆるＣＲ発振器が広く用いられて
いる。この場合、容量と抵抗は、ペレット寸法を極力小
さくするため、およびその発振周波数に自由度をもたせ
るために外付は部品を用いることが望ましい。さらに、
これらの外付は部品を接続する端子も、パッケージの端
子数を極力減らすことを考慮した場合、１端子のみで済
むことが望ましい。
ＩおよびＡ／Ｄ変換器等のアナログ−ディジタル混在Ｌ
ＳＩに搭載される発振器のうちＩ ＭＨ２以下の比較的
低周波数の応用に対しては容量と抵抗（：よって発振周
波数を決定する、いわゆるＣＲ発振器が広く用いられて
いる。この場合、容量と抵抗は、ペレット寸法を極力小
さくするため、およびその発振周波数に自由度をもたせ
るために外付は部品を用いることが望ましい。さらに、
これらの外付は部品を接続する端子も、パッケージの端
子数を極力減らすことを考慮した場合、１端子のみで済
むことが望ましい。
第３図は１端子発振器の従来例の回路図、第４図はその
タイミングチャートである。
タイミングチャートである。
第３図において、太い実線３９で囲まれた部分がシリコ
ンチップ上に形成される部分を示し、端子３１が外付は
抵抗３２および外付は容量３３を接続する端子である。
ンチップ上に形成される部分を示し、端子３１が外付は
抵抗３２および外付は容量３３を接続する端子である。
いま、端子３１の電圧ｖ、１がインバータ３５のしきい
値電圧ＶｔｈＪｊを越えて、その出力がトリガ入力とし
てワンショットマルチバイブレータ３６に入力されると
、ワンショットマルチバイブレータ３６の出力は＠１＃
のレベルに反転し、リセット用トランジスタ３４をオン
させる。これによって、端子３１の電圧は零レベルまで
下がり、ワンショットマルチバイブレータ３６の固有の
遅延時間Ｔ０の間リセット状態となる。この遅延時間Ｔ
０の後、トランジスタ３４がオンし、容量３３が充電さ
れ、端子３１の電圧が再び上昇し、以後、同様の動作を
繰り返す。この繰り返し周期Ｔは Ｔ ＝ ’ｒ、 ＋ ’ｒ。
値電圧ＶｔｈＪｊを越えて、その出力がトリガ入力とし
てワンショットマルチバイブレータ３６に入力されると
、ワンショットマルチバイブレータ３６の出力は＠１＃
のレベルに反転し、リセット用トランジスタ３４をオン
させる。これによって、端子３１の電圧は零レベルまで
下がり、ワンショットマルチバイブレータ３６の固有の
遅延時間Ｔ０の間リセット状態となる。この遅延時間Ｔ
０の後、トランジスタ３４がオンし、容量３３が充電さ
れ、端子３１の電圧が再び上昇し、以後、同様の動作を
繰り返す。この繰り返し周期Ｔは Ｔ ＝ ’ｒ、 ＋ ’ｒ。
ただし、Ｃ：外付は容量３３の値
Ｒ：外付は抵抗３２の値
ＶＤＤ ：電源端子３８の電圧
で表わされる。
（１）式より明らかなように、第３図に示す従来例の１
端子発振器の繰り返し周期Ｔは電源電圧ｖＤＤおよびイ
ンバータ３５のしきい値電圧Ｖｔｈ１２の変動によって
変化し、安定性の点で問題があった。
端子発振器の繰り返し周期Ｔは電源電圧ｖＤＤおよびイ
ンバータ３５のしきい値電圧Ｖｔｈ１２の変動によって
変化し、安定性の点で問題があった。
本発明の目的は従来のＣＲ発振器の繰り返し周期、すな
わち発振周波数が電源電圧およびしきい値電圧の変動に
よって変化するという欠点を除去した、安定な１端子発
振器を提供することである。
わち発振周波数が電源電圧およびしきい値電圧の変動に
よって変化するという欠点を除去した、安定な１端子発
振器を提供することである。
本発明 １端子発振器は、発振周波数を制御する、１端
子で接続された外付は抵抗と、前記外付は抵抗によりて
電流値が制御される定電流回路と、前記定電流回路の定
電流を反転する電流ミラー回路と、積分容量と、該積分
容量に並列に接続され、リセット信号が印加されると該
積分容量の充電を開始させるスイッチング素子を含み、
前記電流ミラー回路の複数の出力電流をそれぞれ積分す
る３個以上の積分器と、相異なる２個の積分器の一方の
積分器の積分電圧が出力される節点に入力側が接続され
、他方の積分器のスイッチング素子に出力側が接続され
て、全体として前゛配積分器と１つのループを形成する
３個以上のレベル検出器であって、しきい値電圧がいず
れも前記定電流回路のしきい値電圧と等しく、積分電圧
が前記しきい値電圧に達したときに前記リセット信号を
出力するレベル検出器を有する。
子で接続された外付は抵抗と、前記外付は抵抗によりて
電流値が制御される定電流回路と、前記定電流回路の定
電流を反転する電流ミラー回路と、積分容量と、該積分
容量に並列に接続され、リセット信号が印加されると該
積分容量の充電を開始させるスイッチング素子を含み、
前記電流ミラー回路の複数の出力電流をそれぞれ積分す
る３個以上の積分器と、相異なる２個の積分器の一方の
積分器の積分電圧が出力される節点に入力側が接続され
、他方の積分器のスイッチング素子に出力側が接続され
て、全体として前゛配積分器と１つのループを形成する
３個以上のレベル検出器であって、しきい値電圧がいず
れも前記定電流回路のしきい値電圧と等しく、積分電圧
が前記しきい値電圧に達したときに前記リセット信号を
出力するレベル検出器を有する。
このようＣ二、定電流源のしきい値電圧とレベル検出器
のしきい値電圧を等しくすることにより、後述するよう
に、本発明の１端子発振器の繰り返し周期Ｔはしきい値
電圧や電源電圧に無関係な値になり、これらが変動して
も周期Ｔは安定したものとなる。
のしきい値電圧を等しくすることにより、後述するよう
に、本発明の１端子発振器の繰り返し周期Ｔはしきい値
電圧や電源電圧に無関係な値になり、これらが変動して
も周期Ｔは安定したものとなる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の１端子発振器の一実施例（積分器、レ
ベル検出器が３個の場合）の回路図、第２図はそのタイ
ミングチャートである。
ベル検出器が３個の場合）の回路図、第２図はそのタイ
ミングチャートである。
端子１には外付は抵抗２が接続され、太い実線２８で囲
まれた部分が集積回路化されている。トランジスタ４、
インバータ５、および外付は抵抗２は定電流源を構成し
ており、この定電流値を制御することにより発振器の出
力周波数を制御することができる。ここで、外付は抵抗
２の抵抗値をＲ、インバータ５のしきい値電圧なＶｔｈ
ｔとするとトランジスタ４はインバータ５によって帰還
バイアスされているので、端子ｌの電圧はｖｔｂ’−と
なり、したがって端子１を流れる定電流■。は 工◎＝ Ｖｔｈｓ／ Ｒ・・・・・・・・・・・・・・
・（２）と表わされる。
まれた部分が集積回路化されている。トランジスタ４、
インバータ５、および外付は抵抗２は定電流源を構成し
ており、この定電流値を制御することにより発振器の出
力周波数を制御することができる。ここで、外付は抵抗
２の抵抗値をＲ、インバータ５のしきい値電圧なＶｔｈ
ｔとするとトランジスタ４はインバータ５によって帰還
バイアスされているので、端子ｌの電圧はｖｔｂ’−と
なり、したがって端子１を流れる定電流■。は 工◎＝ Ｖｔｈｓ／ Ｒ・・・・・・・・・・・・・・
・（２）と表わされる。
トランジスタ３ 、６ 、１１および１６で構成される
電流ミラー回路は、定電流回路の定電流工・を反転して
、第１、第２、第３の出力電流Ｉ、 、 Ｉ、、 Ｉ。
電流ミラー回路は、定電流回路の定電流工・を反転して
、第１、第２、第３の出力電流Ｉ、 、 Ｉ、、 Ｉ。
を出力する。
容量９（容量値Ｃｅ、）と、この容量９Ｃ二並列１ユ接
続されたトランジスタ１０は第１の積分器を構成し、ト
ランジスタ１０のゲートに＠１＃レベルの電圧ｖＩφ覧
入力するとトランジスタｌＯがオフして定電施工・、に
よる充電が開始され、＠０ルベルの電圧ｖ１．が入力す
るとトランジスタ１０がオンして容量９の電荷が放電さ
れる。容量１２（容量値Ｃ１りと、この容量１２に並列
に接続されたトランジスタ１３は第２の積分器を構成し
、トランジスタ１３のゲートに″１”レベルの電圧当、
が入力するとトランジスタ１３がオフして定電流−Ｃ二
よる充電が開始され、＠０ルベルの電圧Ｖ、。が入力す
るとトランジスタ１３がオンして容量１２の電荷が放電
される。容量１７（容量値Ｃ３，）と、この容量１７に
並列に接続されたトランジスタ１８は第３の積分器を構
成し、トランジスタ１８のゲー） １： ＠１”レベル
の電圧Ｖ、が入力するとトランジスタ１８がオンして定
電施工。、による充電が開始され、″″Ｏｍ０ｍレベル
Ｖ、が入力するとトランジスタ１８がオフして容量１７
の電荷が放電される。インバータ７．８は第１のレベル
検出器を構成し、第１の積分器の積分出力電圧である節
点２１の電圧ｖ３．が零のとき＠Ｏｍレベルの電圧Ｖ、
を、 。
続されたトランジスタ１０は第１の積分器を構成し、ト
ランジスタ１０のゲートに＠１＃レベルの電圧ｖＩφ覧
入力するとトランジスタｌＯがオフして定電施工・、に
よる充電が開始され、＠０ルベルの電圧ｖ１．が入力す
るとトランジスタ１０がオンして容量９の電荷が放電さ
れる。容量１２（容量値Ｃ１りと、この容量１２に並列
に接続されたトランジスタ１３は第２の積分器を構成し
、トランジスタ１３のゲートに″１”レベルの電圧当、
が入力するとトランジスタ１３がオフして定電流−Ｃ二
よる充電が開始され、＠０ルベルの電圧Ｖ、。が入力す
るとトランジスタ１３がオンして容量１２の電荷が放電
される。容量１７（容量値Ｃ３，）と、この容量１７に
並列に接続されたトランジスタ１８は第３の積分器を構
成し、トランジスタ１８のゲー） １： ＠１”レベル
の電圧Ｖ、が入力するとトランジスタ１８がオンして定
電施工。、による充電が開始され、″″Ｏｍ０ｍレベル
Ｖ、が入力するとトランジスタ１８がオフして容量１７
の電荷が放電される。インバータ７．８は第１のレベル
検出器を構成し、第１の積分器の積分出力電圧である節
点２１の電圧ｖ３．が零のとき＠Ｏｍレベルの電圧Ｖ、
を、 。
電圧ｖ！１がインバータ７のしきい値電圧ｖｔｈｖを越
えると＠１＃レベルの電圧Ｖ、を第３の積分器に出力す
る。インバータ１４．１５はＮ＆２のレベル検出器を構
成し、第２の積分器の積分出力電圧である節点２２の電
圧”−が零のとき＠０ルベルの電圧ｖ１．を、電圧η、
がインバータ１４のしきい値電圧Ｖｔｈｌ午を越えると
１１”レベルの電圧ｖ４を第１の積分器に出力する。イ
ンバータ１９．２０は第３のレベル検出器を構成し、第
３の積分器の積分出力電圧である節点２３の電圧ｖ１．
が零のとき＠０＃レベルの電圧ｖ２゜を、電圧ｖ２．が
インバータ１９めしきい値電圧Ｖｔｈ＋ｑを越えると６
１ルベルの電圧Ｖ、を第２の積分器に出力する。なお、
インバータ５ 、７ 、１４および１９ （Ｄ Ｌ キ
イ値電圧Ｖｔｈｇ 、 Ｖｔｈｑ 、 Ｖｔｈ＋４．
ｖｔｈｌｑハ同じ値で、容量値Ｃ＠ ＊ Ｃｆｆ ｐ
Ｃｆｆち同じ値（Ｃとする）である。
えると＠１＃レベルの電圧Ｖ、を第３の積分器に出力す
る。インバータ１４．１５はＮ＆２のレベル検出器を構
成し、第２の積分器の積分出力電圧である節点２２の電
圧”−が零のとき＠０ルベルの電圧ｖ１．を、電圧η、
がインバータ１４のしきい値電圧Ｖｔｈｌ午を越えると
１１”レベルの電圧ｖ４を第１の積分器に出力する。イ
ンバータ１９．２０は第３のレベル検出器を構成し、第
３の積分器の積分出力電圧である節点２３の電圧ｖ１．
が零のとき＠０＃レベルの電圧ｖ２゜を、電圧ｖ２．が
インバータ１９めしきい値電圧Ｖｔｈ＋ｑを越えると６
１ルベルの電圧Ｖ、を第２の積分器に出力する。なお、
インバータ５ 、７ 、１４および１９ （Ｄ Ｌ キ
イ値電圧Ｖｔｈｇ 、 Ｖｔｈｑ 、 Ｖｔｈ＋４．
ｖｔｈｌｑハ同じ値で、容量値Ｃ＠ ＊ Ｃｆｆ ｐ
Ｃｆｆち同じ値（Ｃとする）である。
次に、本実施例の動作を第２図のタイミングチャートを
参照しながら説明する。
参照しながら説明する。
時刻ｔ０に第１の積分器をリセットする信号Ｖ、。
がインバータ１５から出力されると、トランジスタ１０
がオンして容量９の電荷は放電され、節点２１の電圧当
１は零となる。一方、第３の積分器は、電圧当、が零と
なったことを受けてインバータ８の出力が零となるため
、トランジスタ１８がオフし、したがって容量１７は定
電施工。、により充電が開始される。そして、節点２３
が電圧１−が上昇し、時刻ｔ１にインバータ１９のしき
い値電圧Ｖｔｈ１９を越えると、インバータ２０の出力
焉すが零レベルから＠１”レベルへ反転する。このイン
バータ２０の出力反転を受けて第２の積分器のトランジ
スタ１３はオンし、容量１２は放電される。そして、節
点２２の電圧１−は零になり、インバータ１５の出力Ｖ
工が零レバータフのしきい値電圧ｖｔｈフを越えると、
インバータ８の出力が零レベルから＠１ルベルへ反転し
、第３の積分器のトランジスタ１８がオンし、容量１７
は放電され、節点２３の電圧当、は零に下がる。その結
果、インバータ２０の出力”−が零レベルとなるため、
第２の積分器のトランジスタ１３はオフし、容量１２は
定電流エエで充電が開始される。そして、時刻ｔ、に節
点２２の電圧１−がインバータ１４のしきい値電圧Ｖｔ
ｈｎを越えるとインバータ１５の出力ｙ５が零レベルか
ら＠１ルベルへ反転し、１ｆ−イクルの動作が完了する
。以降、このサイクルが繰り返され、第２図に示すよう
に、インバータ８，１５および２０の出力として、安定
した繰り返し周期を得ることができる。
がオンして容量９の電荷は放電され、節点２１の電圧当
１は零となる。一方、第３の積分器は、電圧当、が零と
なったことを受けてインバータ８の出力が零となるため
、トランジスタ１８がオフし、したがって容量１７は定
電施工。、により充電が開始される。そして、節点２３
が電圧１−が上昇し、時刻ｔ１にインバータ１９のしき
い値電圧Ｖｔｈ１９を越えると、インバータ２０の出力
焉すが零レベルから＠１”レベルへ反転する。このイン
バータ２０の出力反転を受けて第２の積分器のトランジ
スタ１３はオンし、容量１２は放電される。そして、節
点２２の電圧１−は零になり、インバータ１５の出力Ｖ
工が零レバータフのしきい値電圧ｖｔｈフを越えると、
インバータ８の出力が零レベルから＠１ルベルへ反転し
、第３の積分器のトランジスタ１８がオンし、容量１７
は放電され、節点２３の電圧当、は零に下がる。その結
果、インバータ２０の出力”−が零レベルとなるため、
第２の積分器のトランジスタ１３はオフし、容量１２は
定電流エエで充電が開始される。そして、時刻ｔ、に節
点２２の電圧１−がインバータ１４のしきい値電圧Ｖｔ
ｈｎを越えるとインバータ１５の出力ｙ５が零レベルか
ら＠１ルベルへ反転し、１ｆ−イクルの動作が完了する
。以降、このサイクルが繰り返され、第２図に示すよう
に、インバータ８，１５および２０の出力として、安定
した繰り返し周期を得ることができる。
繰り返し周期なＴとすると
−＝Ｔｏｔ ＋ Ｔｔｔ ＋ Ｔｔａ
で表わすことができる。
’ｌ’＝−３・Ｃ−Ｒ・・パ・・・・・・・・・・・・
・・・・・・・・・（４）と表わすことがモきる。
・・・・・・・・・（４）と表わすことがモきる。
すなわち、本実施例の１端子発振器の繰り返し周期Ｔは
電源電圧およびインバータ５，７，１４１９のしきい値
電圧の変動の影響を受けることなく、安定した周期とな
る。なお、積分器（レベル検出器）の数は４個以上でも
よく、また積分器の積分容量の値は必ずしも全部同じで
なくてもよい。
電源電圧およびインバータ５，７，１４１９のしきい値
電圧の変動の影響を受けることなく、安定した周期とな
る。なお、積分器（レベル検出器）の数は４個以上でも
よく、また積分器の積分容量の値は必ずしも全部同じで
なくてもよい。
以上説明したように本発明は、定電流をインパークしき
い値電圧と抵抗のみで決定し、この電流を容量で積分し
、その電圧変化を検出するインバータを定電流源で使用
するインバータと実質的に同一とすることにより、その
繰り返し周期を電源電圧やしきい値電圧の変動に対して
安定化できる。
い値電圧と抵抗のみで決定し、この電流を容量で積分し
、その電圧変化を検出するインバータを定電流源で使用
するインバータと実質的に同一とすることにより、その
繰り返し周期を電源電圧やしきい値電圧の変動に対して
安定化できる。
さらに、１端子のみを設けることにより、抵抗を外付け
することが可能となり、発振周波数を所望の周波数に設
定でき、発振器としての自由度が増加するという効果が
ある。
することが可能となり、発振周波数を所望の周波数に設
定でき、発振器としての自由度が増加するという効果が
ある。
第１図は本発明の１端子発振器の実施例を示す第４図は
第３図の従来例のタイミングチャートである。 １：端子、２：外付は抵抗、３，４，６，１０゜１１、
１３． １６． １８ ： ）ランジスタ、５．７，
８，１４，１９，２０ ： インバータ、９、 １２
． １７ ： 容 量、２１、 ２２． ２３
：節 点、■、１： 節点２１の電圧、 ｖｆｌ： 節点２２の電圧、 Ｖｕ： 節点２３の電圧。 Ｖ畠： インバータ８の出力、 ｖｌｌ： インバータ１５の出力、 Ｙ−： インバータ２０の出力、 Ｖｔｈ７ ：インバータフのしきい値電圧、Ｖｔｈｎ
：インバータ１４のしきい値電圧、Ｖｔｈｎ ：インバ
ータ１９のしきい値電圧。
第３図の従来例のタイミングチャートである。 １：端子、２：外付は抵抗、３，４，６，１０゜１１、
１３． １６． １８ ： ）ランジスタ、５．７，
８，１４，１９，２０ ： インバータ、９、 １２
． １７ ： 容 量、２１、 ２２． ２３
：節 点、■、１： 節点２１の電圧、 ｖｆｌ： 節点２２の電圧、 Ｖｕ： 節点２３の電圧。 Ｖ畠： インバータ８の出力、 ｖｌｌ： インバータ１５の出力、 Ｙ−： インバータ２０の出力、 Ｖｔｈ７ ：インバータフのしきい値電圧、Ｖｔｈｎ
：インバータ１４のしきい値電圧、Ｖｔｈｎ ：インバ
ータ１９のしきい値電圧。
Claims (1)
- 【特許請求の範囲】 発振周波数を制御する、１端子で接続された外付け抵抗
と、 前記外付け抵抗によって電流値が制御される定電流回路
と、 前記定電流回路の定電流を反転する電流ミラー回路と、 積分容量と、該積分容量に並列に接続され、リセット信
号が印加されと該積分容量の充電を開始させるスイッチ
ング素子を含み、前記電流ミラー回路の複数の出力電流
をそれぞれ積分する３個以上の積分器と、 相異なる２個の積分器の一方の積分器の積分電圧が出力
される節点に入力側が接続され、他方の積分器のスイッ
チング素子に出力側が接続されて、全体として前記積分
器と１つのループを形成する３個以上のレベル検出器で
あって、しきい値電圧がいずれも前記定電流回路のしき
い値電圧と等しく、積分電圧が前記しきい値電圧に達し
たときに前記リセット信号を出力するレベル検出器を有
する１端子発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139575A JPS62119A (ja) | 1985-06-26 | 1985-06-26 | 発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139575A JPS62119A (ja) | 1985-06-26 | 1985-06-26 | 発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62119A true JPS62119A (ja) | 1987-01-06 |
| JPH0428171B2 JPH0428171B2 (ja) | 1992-05-13 |
Family
ID=15248455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60139575A Granted JPS62119A (ja) | 1985-06-26 | 1985-06-26 | 発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62119A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432517A (en) * | 1987-07-27 | 1989-02-02 | Nippon Electric Ic Microcomput | Time constant circuit |
| US4851065A (en) * | 1986-01-17 | 1989-07-25 | Tyee Aircraft, Inc. | Construction of hollow, continuously wound filament load-bearing structure |
| WO1991014572A1 (en) * | 1990-03-20 | 1991-10-03 | Diamonex, Incorporated | Diamond-on-a-substrate for electronic applications |
| US5318836A (en) * | 1989-06-15 | 1994-06-07 | Ngk Spark Plug Company Limited | Diamond-coated body |
| US5334453A (en) * | 1989-12-28 | 1994-08-02 | Ngk Spark Plug Company Limited | Diamond-coated bodies and process for preparation thereof |
| US5391422A (en) * | 1991-02-18 | 1995-02-21 | Sumitomo Electric Industries, Ltd. | Diamond- or Diamond-like carbon-coated hard materials |
| US5478513A (en) * | 1991-12-13 | 1995-12-26 | General Electric Company | CVD diamond growth on hydride-forming metal substrates |
| US5618625A (en) * | 1991-02-21 | 1997-04-08 | Mitsubishi Materials Corporation | CVD diamond coated cutting tools and method of manufacture |
| US6022622A (en) * | 1996-09-06 | 2000-02-08 | Sanyo Electric Co., Ltd. | Hard carbon film-coated substrate and method for fabricating the same |
| JP2016048871A (ja) * | 2014-08-28 | 2016-04-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494553U (ja) * | 1972-04-14 | 1974-01-16 | ||
| JPS5192154A (ja) * | 1975-02-10 | 1976-08-12 |
-
1985
- 1985-06-26 JP JP60139575A patent/JPS62119A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494553U (ja) * | 1972-04-14 | 1974-01-16 | ||
| JPS5192154A (ja) * | 1975-02-10 | 1976-08-12 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851065A (en) * | 1986-01-17 | 1989-07-25 | Tyee Aircraft, Inc. | Construction of hollow, continuously wound filament load-bearing structure |
| JPS6432517A (en) * | 1987-07-27 | 1989-02-02 | Nippon Electric Ic Microcomput | Time constant circuit |
| US5318836A (en) * | 1989-06-15 | 1994-06-07 | Ngk Spark Plug Company Limited | Diamond-coated body |
| US5334453A (en) * | 1989-12-28 | 1994-08-02 | Ngk Spark Plug Company Limited | Diamond-coated bodies and process for preparation thereof |
| WO1991014572A1 (en) * | 1990-03-20 | 1991-10-03 | Diamonex, Incorporated | Diamond-on-a-substrate for electronic applications |
| US5391422A (en) * | 1991-02-18 | 1995-02-21 | Sumitomo Electric Industries, Ltd. | Diamond- or Diamond-like carbon-coated hard materials |
| US5618625A (en) * | 1991-02-21 | 1997-04-08 | Mitsubishi Materials Corporation | CVD diamond coated cutting tools and method of manufacture |
| US5478513A (en) * | 1991-12-13 | 1995-12-26 | General Electric Company | CVD diamond growth on hydride-forming metal substrates |
| US6572936B1 (en) | 1996-06-09 | 2003-06-03 | Sanyo Electric Co., Ltd. | Hard carbon film-coated substrate and method for fabricating the same |
| US6022622A (en) * | 1996-09-06 | 2000-02-08 | Sanyo Electric Co., Ltd. | Hard carbon film-coated substrate and method for fabricating the same |
| JP2016048871A (ja) * | 2014-08-28 | 2016-04-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9444458B2 (en) | 2014-08-28 | 2016-09-13 | Renesas Electronics Corporation | Semiconductor device including inverter gate circuit with connection configuration switch circuit switching real values of gate width and gate length |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0428171B2 (ja) | 1992-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594631B2 (ja) | 電源に対して補償されたｍｏｓ発振回路 | |
| KR920004335B1 (ko) | 전압제어발진회로 | |
| US9112485B2 (en) | Comparator with transition threshold tracking capability | |
| JP5864507B2 (ja) | 非重複クロック生成のための技術 | |
| US20210152124A1 (en) | Oscillator circuit, chip and electronic device | |
| KR910008522B1 (ko) | 전압제어발진회로 | |
| US5793257A (en) | Oscillator having switching capacitors and phase-locked loop employing same | |
| JPH0511805B2 (ja) | ||
| JPS62149215A (ja) | 時定数回路 | |
| JPH02276311A (ja) | 信号遅延回路及び該回路を用いたクロック信号発生回路 | |
| JPS62119A (ja) | 発振器 | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| US5638029A (en) | Circuit for externally overdriving an internal clock | |
| JP2003152508A (ja) | 三角波発振回路および電源回路 | |
| US4465983A (en) | CMOS Oscillator having positive feedback capacitor charged and discharged with constant currents | |
| JPH08162911A (ja) | 電圧制御発振器 | |
| JPH10225101A (ja) | チャージアップ回路 | |
| JP3345209B2 (ja) | 逓倍回路 | |
| US11456747B1 (en) | Multiphase frequency to voltage converter | |
| JPS62181523A (ja) | タイマ−回路 | |
| JPH0226414A (ja) | 周波数変換回路 | |
| KR940008192B1 (ko) | 듀티 50%을 갖는 주파수 체배기 | |
| JPH0719012Y2 (ja) | 電圧検出回路 | |
| JP3136736B2 (ja) | 発振回路 | |
| JPS5934720A (ja) | 電圧制御発振回路 |