JPH0226414A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPH0226414A JPH0226414A JP63177311A JP17731188A JPH0226414A JP H0226414 A JPH0226414 A JP H0226414A JP 63177311 A JP63177311 A JP 63177311A JP 17731188 A JP17731188 A JP 17731188A JP H0226414 A JPH0226414 A JP H0226414A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- output
- circuit
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 69
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 238000007599 discharging Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野］
本発明は、デジタル回路の分周回路として用いる周波数
変換回路に関するものである。
変換回路に関するものである。
［従来の技術］
従来、デジタル回路の分周回路として用いるこの種の周
波数変換回路は、第３図に示すように、フリップフロ７
１回路ＦＦ、〜ＦＦ、を用いて形成されており、入力端
子Ｔ１１に入力されるクロックパルスＣＬが初段のフリ
ップフロップＦＦ、のクロック端子Ｔに印加され、前段
のフリップフロップＦＦ１．ＦＦ２の出力Ｑを次段のフ
リップフロップｐｐ、ＦＦ、のクロック端子Ｔに入力し
、初段のフリップフロップＦＦ、のクロック端子Ｔに入
力されるクロックパルスＣＬの周期の２３倍の周期のク
ロックパルスＣＬ’がフリップフロップＦＦ、出力Ｑと
して出力端子Ｔｏから出力されるようになっている。な
お、各フリップフロップＦＦ、〜ＦＦ、のリセット端子
Ｒにはリセット入力端子Ｔ、ｌに入力されるリセット信
号ＲＥが印加され、リセット信号ＲＥの”Ｈ”のときに
分周動作を行い、リセット信号ＲＥがＩＩＬＮのときに
各フリップフロップＦＦ、〜ＦＦ３をリセットして分周
動作を停止するようになっている。
波数変換回路は、第３図に示すように、フリップフロ７
１回路ＦＦ、〜ＦＦ、を用いて形成されており、入力端
子Ｔ１１に入力されるクロックパルスＣＬが初段のフリ
ップフロップＦＦ、のクロック端子Ｔに印加され、前段
のフリップフロップＦＦ１．ＦＦ２の出力Ｑを次段のフ
リップフロップｐｐ、ＦＦ、のクロック端子Ｔに入力し
、初段のフリップフロップＦＦ、のクロック端子Ｔに入
力されるクロックパルスＣＬの周期の２３倍の周期のク
ロックパルスＣＬ’がフリップフロップＦＦ、出力Ｑと
して出力端子Ｔｏから出力されるようになっている。な
お、各フリップフロップＦＦ、〜ＦＦ、のリセット端子
Ｒにはリセット入力端子Ｔ、ｌに入力されるリセット信
号ＲＥが印加され、リセット信号ＲＥの”Ｈ”のときに
分周動作を行い、リセット信号ＲＥがＩＩＬＮのときに
各フリップフロップＦＦ、〜ＦＦ３をリセットして分周
動作を停止するようになっている。
［発明が解決しようとする課題］
しかしながら、上述の従来例にあっては、高い周波数の
クロックパルスＣＬを低い周波数に変換する場合には、
周波数変換比に応じて多数のクリップフロップＦＦ、〜
ＦＦ、・・・・・・・・・・・・を用いる必要があり２
回路構成が複雑になるとともに、ＩＣ化する場合に大き
な面積を必要とするという問題があった。また、２″以
外の周波数変換比を実現するには、フィードバック回路
を付加する必要があるので、回路構成がより複雑化する
という問題があった。
クロックパルスＣＬを低い周波数に変換する場合には、
周波数変換比に応じて多数のクリップフロップＦＦ、〜
ＦＦ、・・・・・・・・・・・・を用いる必要があり２
回路構成が複雑になるとともに、ＩＣ化する場合に大き
な面積を必要とするという問題があった。また、２″以
外の周波数変換比を実現するには、フィードバック回路
を付加する必要があるので、回路構成がより複雑化する
という問題があった。
本発明は上記の点に鑑みて為されたものであり、その目
的とするところは、回路構成が簡単で、ＩＣ化時した場
合の面積を小さくすることができ、しかも任意の変換比
を容易に実現できる上、変換比のばらつきを少なくする
ことができる周波数変換回路を提供することにある。
的とするところは、回路構成が簡単で、ＩＣ化時した場
合の面積を小さくすることができ、しかも任意の変換比
を容易に実現できる上、変換比のばらつきを少なくする
ことができる周波数変換回路を提供することにある。
［課題を解決するための手段］
本発明の周波数変換回路は、入力端子に印加されるクロ
ックパルスの”Ｈ”期間にオンされる充電制御用スイッ
チ素子を介して回路電源電圧で充電される小容量の第１
コンデンサと、上記クロックパルスの”Ｌ”期間にオン
される電荷転送用スイッチ素子を介して第１コンデンサ
の電荷によって充電される大容量の第２コンデンサと、
第２コンデンサの両端電圧が基準電圧よりも大きくなっ
たかどうかを判定する電圧比較器と、電圧比較結果を記
憶して出力する記憶回路と、記憶回路出力に基づいて制
御され第２コンデンサの電荷を放電させる放電用スイッ
チ素子とで構成され、第１゜第２コンデンサの容量比お
よび回路電源電圧、基準電圧により周波数変換比を設定
し、記憶回路出力を変換出力としたものである。
ックパルスの”Ｈ”期間にオンされる充電制御用スイッ
チ素子を介して回路電源電圧で充電される小容量の第１
コンデンサと、上記クロックパルスの”Ｌ”期間にオン
される電荷転送用スイッチ素子を介して第１コンデンサ
の電荷によって充電される大容量の第２コンデンサと、
第２コンデンサの両端電圧が基準電圧よりも大きくなっ
たかどうかを判定する電圧比較器と、電圧比較結果を記
憶して出力する記憶回路と、記憶回路出力に基づいて制
御され第２コンデンサの電荷を放電させる放電用スイッ
チ素子とで構成され、第１゜第２コンデンサの容量比お
よび回路電源電圧、基準電圧により周波数変換比を設定
し、記憶回路出力を変換出力としたものである。
［作 用］
本発明は上述のように構成されており、小容量の第１コ
ンデンサをクロックパルスの”Ｈ”期間に回路電源電圧
で充電し、大容量の第２コンデンサを上記クロックパル
スのＩＩＬＩＩ期間に第１コンデンサの電荷によって充
電し、第２コンデンサの両端電圧が基準電圧よりも大き
くなったかどうかを電圧比較器にて判定し、電圧比較器
出力を記憶回路に記憶させるとともに、記憶回路出力に
基づいて第２コンデンサの電荷を放電させ、記憶回路出
力を周波数変換出力としたものであり、従来例のように
フリップフロップを用いて形成する場合に比べて回路構
成が簡単で、ＩＣ化した場合の面積を小さくすることが
できる。また、第１．第２コンデンサの容量比および回
路電源電圧、基準電圧により周波数変換比が設定できる
ので、任意の周波数変換比を容易に実現できるようにな
っている。
ンデンサをクロックパルスの”Ｈ”期間に回路電源電圧
で充電し、大容量の第２コンデンサを上記クロックパル
スのＩＩＬＩＩ期間に第１コンデンサの電荷によって充
電し、第２コンデンサの両端電圧が基準電圧よりも大き
くなったかどうかを電圧比較器にて判定し、電圧比較器
出力を記憶回路に記憶させるとともに、記憶回路出力に
基づいて第２コンデンサの電荷を放電させ、記憶回路出
力を周波数変換出力としたものであり、従来例のように
フリップフロップを用いて形成する場合に比べて回路構
成が簡単で、ＩＣ化した場合の面積を小さくすることが
できる。また、第１．第２コンデンサの容量比および回
路電源電圧、基準電圧により周波数変換比が設定できる
ので、任意の周波数変換比を容易に実現できるようにな
っている。
［実施例］
第１図は本発明一実施例を示すもので、入力端子ＴＩＮ
に印加されるクロックパルスＣＬのＨ”期間はオンされ
るｐＭＯｓ）ランジスタよりなる充電制御用スイッチ素
子５を介して回路電源電圧Ｖ０ｏで充電される小容量の
第１コンデンサ１と、上記クロックパルスＣＬの”Ｌ”
期間にオンされるｐＭＯｓ）ランジスタよりなる電荷転
送用スイッチ素子４を介して第１コンデンサ１の電荷に
よって充電される大容量の第２コンデンサ２と、第２コ
ンデンサ２の両端電圧Ｖｃが基準電圧Ｖｒｅｆよりも大
きくなったかどうかを判定する電圧比較器９と、電圧比
較結果を記憶して出力するＤ−フリップ７０ツブよりな
る記憶回路１０と、記憶回路１０出力（Ｄ−７リツプフ
ロツプのＱ出力）に基づいて制御され第２コンデンサ２
の電荷を放電させるｎＭＯ５）ランジスタよりなる放電
用スイッチ素子３とで構成され、第１．第２コンデンサ
１゜２の容量比および回路電源電圧Ｖｏ。、基準電圧■
ｒｅｆにより入力端子ＴｒＭに入力されるタロツクパル
スＣＬと出力端子Ｔ、から出力されるタロツクパルスＣ
”Ｌ”の周波数変換比Ｎを設定し、記憶回路１０のＱ出
力を変換出力としたものである。
に印加されるクロックパルスＣＬのＨ”期間はオンされ
るｐＭＯｓ）ランジスタよりなる充電制御用スイッチ素
子５を介して回路電源電圧Ｖ０ｏで充電される小容量の
第１コンデンサ１と、上記クロックパルスＣＬの”Ｌ”
期間にオンされるｐＭＯｓ）ランジスタよりなる電荷転
送用スイッチ素子４を介して第１コンデンサ１の電荷に
よって充電される大容量の第２コンデンサ２と、第２コ
ンデンサ２の両端電圧Ｖｃが基準電圧Ｖｒｅｆよりも大
きくなったかどうかを判定する電圧比較器９と、電圧比
較結果を記憶して出力するＤ−フリップ７０ツブよりな
る記憶回路１０と、記憶回路１０出力（Ｄ−７リツプフ
ロツプのＱ出力）に基づいて制御され第２コンデンサ２
の電荷を放電させるｎＭＯ５）ランジスタよりなる放電
用スイッチ素子３とで構成され、第１．第２コンデンサ
１゜２の容量比および回路電源電圧Ｖｏ。、基準電圧■
ｒｅｆにより入力端子ＴｒＭに入力されるタロツクパル
スＣＬと出力端子Ｔ、から出力されるタロツクパルスＣ
”Ｌ”の周波数変換比Ｎを設定し、記憶回路１０のＱ出
力を変換出力としたものである。
実施例では、リセット入力端子Ｔ＠に印加されるリセッ
ト信号ＲＥにて任意にリセットが行えるようにするため
、ナンド回路７．８を設けている。
ト信号ＲＥにて任意にリセットが行えるようにするため
、ナンド回路７．８を設けている。
なお、充電制御用スイッチ素子らは、インバータ６にて
反転されたクロックパルスＣＬによって制御され、電荷
転送用スイッチ素子４はクロックパルスＣＬによって制
御され、両スイッチ素子４゜５は交互◆ニオン、オフさ
れるようになっている。
反転されたクロックパルスＣＬによって制御され、電荷
転送用スイッチ素子４はクロックパルスＣＬによって制
御され、両スイッチ素子４゜５は交互◆ニオン、オフさ
れるようになっている。
以下、実施例の動作について説明する。いま、リセット
入力端子Ｔｌｌに入力されるリセット信号ＲＥが”し”
の場合には、充電制御用スイッチ素子５がオン、電荷転
送用スイッチ素子４がオフされ、第１コンデンサ１が回
路電源電圧Ｖｏｏまで充電されている。このとき、同時
に放電用スイッチ素子３がオンされて第２コンデンサ２
の電荷が放電されているので、電圧比較器９の非反転入
力端子に入力される第２コンデンサ２の両端電圧Ｖｃ２
（＝Ｏ）が反転入力端子電圧Ｖｒｅｆよりも低くなって
電圧比較器９出力は”し”になり、タロツクパルスＣＬ
が入力しても”Ｌ”を保持して周波数変換動作は行われ
ない。
入力端子Ｔｌｌに入力されるリセット信号ＲＥが”し”
の場合には、充電制御用スイッチ素子５がオン、電荷転
送用スイッチ素子４がオフされ、第１コンデンサ１が回
路電源電圧Ｖｏｏまで充電されている。このとき、同時
に放電用スイッチ素子３がオンされて第２コンデンサ２
の電荷が放電されているので、電圧比較器９の非反転入
力端子に入力される第２コンデンサ２の両端電圧Ｖｃ２
（＝Ｏ）が反転入力端子電圧Ｖｒｅｆよりも低くなって
電圧比較器９出力は”し”になり、タロツクパルスＣＬ
が入力しても”Ｌ”を保持して周波数変換動作は行われ
ない。
次に、リセット信号ＲＥがｌ＋ Ｈ＋１になると、放電
用スイッチ素子３がオフになるとともに、ナンド回路７
出力はクロックパルスＣＬに応じて反転され、充電制御
用スイッチ素子５および電荷転送用スイッチ素子４が交
互にオンオフされて第２コンデンサ２が徐々に充電され
て周波数変換動作が開始される。いま、クロックパルス
ＣＬが”Ｌ”の場合には、充電制御用スイッチ素子５が
オン、電荷転送用スイッチ素子４がオフになって、第１
コンデンサ１が電源電圧Ｖｏｏまで充電される。−方、
クロックパルスＣＬ、（′Ｈ″になると、充電制御用ス
イッチ素子５がオフするとともに、電荷転送用スイッチ
素子４がオンし、第１コンデンサ１の電荷が電荷転送用
スイッチ素子４を介して第２コンデンサ２に転送される
。
用スイッチ素子３がオフになるとともに、ナンド回路７
出力はクロックパルスＣＬに応じて反転され、充電制御
用スイッチ素子５および電荷転送用スイッチ素子４が交
互にオンオフされて第２コンデンサ２が徐々に充電され
て周波数変換動作が開始される。いま、クロックパルス
ＣＬが”Ｌ”の場合には、充電制御用スイッチ素子５が
オン、電荷転送用スイッチ素子４がオフになって、第１
コンデンサ１が電源電圧Ｖｏｏまで充電される。−方、
クロックパルスＣＬ、（′Ｈ″になると、充電制御用ス
イッチ素子５がオフするとともに、電荷転送用スイッチ
素子４がオンし、第１コンデンサ１の電荷が電荷転送用
スイッチ素子４を介して第２コンデンサ２に転送される
。
ここに、初期状態では、第１コンデンサ１が回路電源電
圧■。。によって充電され、第２コンデンサ２の電荷が
放電用スイッチ素子３のオンによって放電されているの
で、第１コンデンサ１の両端電圧Ｖ ｃ ｌ（０）およ
び第２コンデンサ２の両端電圧をＶ ｃ ｚ （０）は
、 ＶＣ＋（０）＝Ｖｏ口 Ｖｃｚ（ｏ）＝。
圧■。。によって充電され、第２コンデンサ２の電荷が
放電用スイッチ素子３のオンによって放電されているの
で、第１コンデンサ１の両端電圧Ｖ ｃ ｌ（０）およ
び第２コンデンサ２の両端電圧をＶ ｃ ｚ （０）は
、 ＶＣ＋（０）＝Ｖｏ口 Ｖｃｚ（ｏ）＝。
となっている。
次に、゛クロックパルスＣＬが最初にＩＩＨｌｌになっ
たときの両コンデンサ１，２の両端電圧Ｖｃ、（１）、
Ｖｏ２（１）は、 Ｖ ｃ ＋ （１） ＝ Ｖ ｃ ｘ （１）＝ （Ｃ
Ｉ／（ＣＩ＋Ｃ２））ＶＤ＋１となる。但し、Ｃ，、Ｃ
２は、第１．第２コンデンサ１．２の容量である。
たときの両コンデンサ１，２の両端電圧Ｖｃ、（１）、
Ｖｏ２（１）は、 Ｖ ｃ ＋ （１） ＝ Ｖ ｃ ｘ （１）＝ （Ｃ
Ｉ／（ＣＩ＋Ｃ２））ＶＤ＋１となる。但し、Ｃ，、Ｃ
２は、第１．第２コンデンサ１．２の容量である。
次に、クロックパルスＣＬが”Ｌ″になると、充電制御
用スイッチ素子５がオンして第１コンデンサ１が回路電
源電圧■。。まで充電されるが、電荷転送用スイッチ素
子４がオフしているので、第１コンデンサ１の電荷は保
存され、両端電圧はＶｏ２（１）となっている。
用スイッチ素子５がオンして第１コンデンサ１が回路電
源電圧■。。まで充電されるが、電荷転送用スイッチ素
子４がオフしているので、第１コンデンサ１の電荷は保
存され、両端電圧はＶｏ２（１）となっている。
次に、クロックパルスＣＬがＨ″になって電荷転送用ス
イッチ素子４がオンすると、第１コンデンサ１の電荷が
再び第２コンデンサ２に転送され、このときの両コンデ
ンサ１．２の両端電圧Ｖｃ１（２）、Ｖｏ２（２）は、 ＶＣ＋＜２）＝ＶＣ２（２） したがって、クロックパルスＣＬがＮＵｇＪ” Ｈ”に
なると、両コンデンサ１．２の両端電圧Ｖｃ（Ｎ）、Ｖ
ｏ２（Ｎ）は、 Ｖ ｃ ＋ （Ｎ ） ＝ Ｖ Ｃ２（Ｎ ）＝（１−
（Ｘ）’）Ｖｏ。
イッチ素子４がオンすると、第１コンデンサ１の電荷が
再び第２コンデンサ２に転送され、このときの両コンデ
ンサ１．２の両端電圧Ｖｃ１（２）、Ｖｏ２（２）は、 ＶＣ＋＜２）＝ＶＣ２（２） したがって、クロックパルスＣＬがＮＵｇＪ” Ｈ”に
なると、両コンデンサ１．２の両端電圧Ｖｃ（Ｎ）、Ｖ
ｏ２（Ｎ）は、 Ｖ ｃ ＋ （Ｎ ） ＝ Ｖ Ｃ２（Ｎ ）＝（１−
（Ｘ）’）Ｖｏ。
但し、Ｘ ＝ Ｃ２／ （Ｃ＋ 十Ｃ２）となる。
ここに、クロックパルスＣＬがＮ回”Ｈ”になったとき
の第２コンデンサ２の両端電圧Ｖ Ｃ２（Ｎ ）が基準
電圧Ｖ ｒ ｅ ｆを越えると、電圧比較器９出力が反
転してＨ”になるので、次のクロックパルスＣＬにて記
憶回路１０のＤ−フリップフロップに“Ｈ”が書き込ま
れ、Ｄ−フリップフロップのＱ出力がＨ″になる。この
とき、Ｄ−フリップフロップのＱ出力によって放電用ス
イッチ素子３がオンされ、第２コンデンサ２の電荷が放
電されて両端電圧が０になるので、電圧比較器９出力が
”Ｌ”になって記憶回路１０のＱ出力も“Ｌ”になり初
期状態に戻る。したがって、再び入力端子Ｔ ｒ＋＋に
クロックパルスＣＬが入力されると、上記動作を繰り返
して行うことにより、出力端子Ｔ。に周波数変換された
クロックパルスＣＬ’が出力されることになる。
の第２コンデンサ２の両端電圧Ｖ Ｃ２（Ｎ ）が基準
電圧Ｖ ｒ ｅ ｆを越えると、電圧比較器９出力が反
転してＨ”になるので、次のクロックパルスＣＬにて記
憶回路１０のＤ−フリップフロップに“Ｈ”が書き込ま
れ、Ｄ−フリップフロップのＱ出力がＨ″になる。この
とき、Ｄ−フリップフロップのＱ出力によって放電用ス
イッチ素子３がオンされ、第２コンデンサ２の電荷が放
電されて両端電圧が０になるので、電圧比較器９出力が
”Ｌ”になって記憶回路１０のＱ出力も“Ｌ”になり初
期状態に戻る。したがって、再び入力端子Ｔ ｒ＋＋に
クロックパルスＣＬが入力されると、上記動作を繰り返
して行うことにより、出力端子Ｔ。に周波数変換された
クロックパルスＣＬ’が出力されることになる。
この場合、第２コンデンサ２の両端電圧Ｖ ｃ 。
がＶｒｅｆになるのに要するクロックパルスＣＬの個数
すなわち周波数変換比Ｎは、次式で求められる。
すなわち周波数変換比Ｎは、次式で求められる。
なお、Ｃ＋＝１ｐＦ、Ｃ２＝９ＰＦ、Ｖｒｅｆ＝２．６
Ｖ、Ｖ。。＝５Ｖとした場合には、Ｎ＝６となる。
Ｖ、Ｖ。。＝５Ｖとした場合には、Ｎ＝６となる。
本発明は上述のように、小容量の第１コンデンサ１をク
ロックパルスＣＬの”Ｈ”期間に回路電源電圧Ｖａｎで
充電し、大容量の第２コンデンサ２を上記クロックパル
スＣＬのＩＩＬ１１期間に第１コンデンサ１のｔＲによ
って充電し、第２コンデンサ２の両端電圧Ｖ ｃ ｔ
（Ｎ ）が基準電圧Ｖｒｅｆよりも大きくなったかどう
かを電圧比較器９にて判定し、電圧比較器９出力を記憶
回路１０に記憶させるとともに、記憶回路１０出力に基
づいて第２コンデンサ２のｔＲを放電させ、記憶回路１
０出力を周波数変換出力としたものであり、従来例のよ
うにフリップフロップＦＦ、、ＦＦ２・・・・・・を用
いて形成する場合に比べて回路構成が簡単で、ＩＣ化し
た場合の面積を小さくすることができる。
ロックパルスＣＬの”Ｈ”期間に回路電源電圧Ｖａｎで
充電し、大容量の第２コンデンサ２を上記クロックパル
スＣＬのＩＩＬ１１期間に第１コンデンサ１のｔＲによ
って充電し、第２コンデンサ２の両端電圧Ｖ ｃ ｔ
（Ｎ ）が基準電圧Ｖｒｅｆよりも大きくなったかどう
かを電圧比較器９にて判定し、電圧比較器９出力を記憶
回路１０に記憶させるとともに、記憶回路１０出力に基
づいて第２コンデンサ２のｔＲを放電させ、記憶回路１
０出力を周波数変換出力としたものであり、従来例のよ
うにフリップフロップＦＦ、、ＦＦ２・・・・・・を用
いて形成する場合に比べて回路構成が簡単で、ＩＣ化し
た場合の面積を小さくすることができる。
また、第１．第２コンデンサ１．２の容量比および回路
電源電圧ｖ０゜、基準電圧Ｖｒｅｆにより周波数変換比
Ｎが設定できるので、任意の周波数変換比Ｎを容易に実
現できるようになっている。さらにまた、第１．第２コ
ンデンサ１．２の容量比によって周波数変換比Ｎを設定
しているので、ＩＣ化した場合のばらつき誤差を小さく
することができる。
電源電圧ｖ０゜、基準電圧Ｖｒｅｆにより周波数変換比
Ｎが設定できるので、任意の周波数変換比Ｎを容易に実
現できるようになっている。さらにまた、第１．第２コ
ンデンサ１．２の容量比によって周波数変換比Ｎを設定
しているので、ＩＣ化した場合のばらつき誤差を小さく
することができる。
［発明の効果］
本発明は上述のように構成されており、小容量の第１コ
ンデンサをクロックパルスの”Ｈ”期間に回路電源電圧
で充電し、大写１の第２コンデンサを上記クロックパル
スの”Ｌ”期間に第１コンデンサの電荷によって充電し
、第２コンデンサの両端電圧が基準電圧よりも大きくな
ったかどうかを電圧比較器にて判定し、電圧比較器出力
を記憶回路に記憶させるとともに、記憶回路出力に基づ
いて第２コンデンサの電荷を放電させ、記憶回路出力を
周波数変換出力としたものであり、従来例のようにフリ
ップフロップを用いて形成する場合に比べて回路構成が
簡単で、ＩＣ化した場合の面積を小さくすることができ
る。また、第１．第２コンデンサの容量比および回路電
源電圧、基準電圧により周波数変換比が設定できるので
、任意の周波数変換比を容易に実現できるという効果が
ある。
ンデンサをクロックパルスの”Ｈ”期間に回路電源電圧
で充電し、大写１の第２コンデンサを上記クロックパル
スの”Ｌ”期間に第１コンデンサの電荷によって充電し
、第２コンデンサの両端電圧が基準電圧よりも大きくな
ったかどうかを電圧比較器にて判定し、電圧比較器出力
を記憶回路に記憶させるとともに、記憶回路出力に基づ
いて第２コンデンサの電荷を放電させ、記憶回路出力を
周波数変換出力としたものであり、従来例のようにフリ
ップフロップを用いて形成する場合に比べて回路構成が
簡単で、ＩＣ化した場合の面積を小さくすることができ
る。また、第１．第２コンデンサの容量比および回路電
源電圧、基準電圧により周波数変換比が設定できるので
、任意の周波数変換比を容易に実現できるという効果が
ある。
第１図は本発明一実施例の回路図、第２図は従来例の回
路図である。 １は第１コンデンサ、２は第２コンデンサ、３は放電用
スイ・ソチ素子、４は電荷転送用スイッチ素子、５は充
電制御用スイッチ素子、９は電圧比較器、１０は記憶回
路である。
路図である。 １は第１コンデンサ、２は第２コンデンサ、３は放電用
スイ・ソチ素子、４は電荷転送用スイッチ素子、５は充
電制御用スイッチ素子、９は電圧比較器、１０は記憶回
路である。
Claims (1)
- （１）入力端子に印加されるクロックパルスの”Ｈ”期
間にオンされる充電制御用スイッチ素子を介して回路電
源電圧で充電される小容量の第１コンデンサと、上記ク
ロックパルスの”Ｌ”期間にオンされる電荷転送用スイ
ッチ素子を介して第１コンデンサの電荷によって充電さ
れる大容量の第２コンデンサと、第２コンデンサの両端
電圧が基準電圧よりも大きくなったかどうかを判定する
電圧比較器と、電圧比較結果を記憶して出力する記憶回
路と、記憶回路出力に基づいて制御され第２コンデンサ
の電荷を放電させる放電用スイッチ素子とで構成され、
第１、第２コンデンサの容量比および回路電源電圧、基
準電圧により周波数変換比を設定し、記憶回路出力を変
換出力としたことを特徴とする周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177311A JPH0226414A (ja) | 1988-07-15 | 1988-07-15 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177311A JPH0226414A (ja) | 1988-07-15 | 1988-07-15 | 周波数変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0226414A true JPH0226414A (ja) | 1990-01-29 |
Family
ID=16028764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63177311A Pending JPH0226414A (ja) | 1988-07-15 | 1988-07-15 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0226414A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5394292A (en) * | 1991-04-30 | 1995-02-28 | Tsuden Kabushiki Kaisha | Electronic car bumper |
| DE102005042309A1 (de) * | 2005-09-06 | 2007-04-12 | Infineon Technologies Ag | Frequenzteiler-Schaltkreisanordnung |
| US7534957B2 (en) | 2005-10-31 | 2009-05-19 | Hitachi Cable, Ltd. | Cord switch and detecting apparatus using the same |
-
1988
- 1988-07-15 JP JP63177311A patent/JPH0226414A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5394292A (en) * | 1991-04-30 | 1995-02-28 | Tsuden Kabushiki Kaisha | Electronic car bumper |
| DE102005042309A1 (de) * | 2005-09-06 | 2007-04-12 | Infineon Technologies Ag | Frequenzteiler-Schaltkreisanordnung |
| DE102005042309B4 (de) * | 2005-09-06 | 2009-12-10 | Infineon Technologies Ag | Frequenzteiler-Schaltkreisanordnung |
| US7534957B2 (en) | 2005-10-31 | 2009-05-19 | Hitachi Cable, Ltd. | Cord switch and detecting apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7652604B2 (en) | Programmable analog-to-digital converter for low-power DC-DC SMPS | |
| US8508306B2 (en) | Relaxation oscillator | |
| US8232835B2 (en) | Charge pump circuit and voltage converter using the same | |
| JP3445412B2 (ja) | 周波数制御ループを備えたリング発振器 | |
| US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
| KR930008839A (ko) | 구성가능 로직용의 강유전성 프로그램 셀 | |
| US8742833B2 (en) | Charge pump circuit and method thereof | |
| JPH10163874A (ja) | スイッチトキャパシタ | |
| US6023190A (en) | High voltage generation circuit which generates high voltage by digitally adjusting current amount flowing through capacitor | |
| US4410812A (en) | Voltage-frequency converter | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0226414A (ja) | 周波数変換回路 | |
| JPH0428171B2 (ja) | ||
| US4550308A (en) | Signal converting apparatus | |
| JPS5829891B2 (ja) | Ａ／ｄ変換回路 | |
| US3171986A (en) | Passive analog holding circuit | |
| US4616145A (en) | Adjustable CMOS hysteresis limiter | |
| JPS6318769B2 (ja) | ||
| JPH025605A (ja) | 温度補償型発振器 | |
| JPH0226415A (ja) | カウンタ回路 | |
| JPS59216063A (ja) | ピ−ク・ホ−ルド回路 | |
| JP2556038B2 (ja) | 混成集積回路 | |
| JPH01243623A (ja) | 信号レベル変換器 | |
| SU1101848A1 (ru) | Логарифмический аналого-цифровой преобразователь | |
| CN116418316A (zh) | 一种斩波失调消除rc振荡器 |