JP3668128B2 - フィルタ回路 - Google Patents
フィルタ回路 Download PDFInfo
- Publication number
- JP3668128B2 JP3668128B2 JP2000387283A JP2000387283A JP3668128B2 JP 3668128 B2 JP3668128 B2 JP 3668128B2 JP 2000387283 A JP2000387283 A JP 2000387283A JP 2000387283 A JP2000387283 A JP 2000387283A JP 3668128 B2 JP3668128 B2 JP 3668128B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- npn transistor
- nmos
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧波形を整形するために使用するフィルタ回路に関する。
【０００２】
【従来の技術】
従来、電圧波形の整形に使用するフィルタ回路としては、抵抗とコンデンサを直列接続したフィルタ回路（以下ＣＲフィルタ回路と略す）が一般的である。ＣＲフィルタ回路の回路図を図１２に、タイミングチャートを図１３に示す。図１３に示すように入力電圧Vinを滑らかにした波形がVoutに出力される。
【０００３】
図１３と同じ抵抗値、同じ容量で、入力電圧Vinの周波数が図１３より減少したときのタイミングチャートを図１４に示す。図１４での時定数は図１３での時定数と同じである。そのため、フィルタの効果は弱く、Voutはあまり滑らかにならない。このようなＣＲフィルタ回路は例えば「ハンディブック電子（藤井信生監修；オーム社）」に記載がある。
【０００４】
【発明が解決しようとする課題】
ＣＲフィルタ回路の時定数は抵抗値とコンデンサの容量の積で決まるため、抵抗値もしくはコンデンサの容量を変更しない限り、時定数を変更することが出来なかった。そのため、入力電圧Ｖinの周波数の変化に対応することが出来なかった。抵抗値または容量を変えずに時定数を調整するものとして、特開昭６２−１７１３１２号や特開昭６２−２３０２０９号があり、前者は長時定数を持たせる積分回路、後者はフィルタ時定数の微調整用である。また、入力波形の振幅を制御することは出来なかった。
【０００５】
本発明の目的は、コンデンサもしくは抵抗を変更することなく、時定数及び入力波形の振幅を制御可能なフィルタ回路を提供することである。
【０００６】
【課題を解決するための手段】
本発明のフィルタ回路は、制御電圧に応答した一定の電流を出力する定電流回路と、前記定電流回路により出力された一定の電流にて充電を行う定電流充電回路と、前記定電流回路にて出力された一定の電流にて放電を行う定電流放電回路と、前記定電流充電回路と前記定電流放電回路により充電及び放電が行われる充放電コンデンサと、前記充放電コンデンサの出力電圧を滑らかにするＣＲフィルタ回路を備えている。
【０００７】
【発明の実施の形態】
図１１は本発明によるフィルタ回路の基本構成を示すブロック図で、その動作原理を説明する。電流制御電圧ＶＩが定電流回路に入力されると、定電流回路は電流制御電圧ＶＩに応答した一定の電流Ｉ１を出力し、その電流Ｉ１は定電流充電回路と定電流放電回路に伝えられる。また、入力電圧Ｖｉｎは定電流充電回路と定電流放電回路に入力される。充放電コンデンサは、入力電圧に応答して定電流充電回路により一定の電流Ｉ１にて充電されるか、もしくは定電流放電回路により一定の電流Ｉ１にて放電される。充放電コンデンサの電圧はＣＲフィルタ回路により滑らかにされ出力電圧として出力される。以下、本発明によるフィルタ回路の具体例を説明する。
【０００８】
(実施例１)
図１は、本発明の一実施例を示し、バイポーラトランジスタで構成されたフィルタ回路である。定電流回路10は、電流制御電圧VIに応答した一定の電流を出力する回路であり，抵抗R1とNPNトランジスタT1により構成されている。R1の一方は電流制御電圧VIに接続されており、他方はNPNトランジスタT1のコレクタとベースが接続されると共に、NPNトランジスタT2のベース、NPNトランジスタT5のベースに接続されている。NPNトランジスタT1、T2、T5のエミッタは接地電位GNDに接続されている。NPNトランジスタT1、T2、T5はミラー係数１：１：１のカレントミラー回路を構成している。
【０００９】
NPNトランジスタT2のコレクタはPNPトランジスタT3のコレクタ及びベース、PNPトランジスタT4のベース、PNPトランジスタT10のコレクタ及びベースに接続されている。PNPトランジスタT3のエミッタとPNPトランジスタT4のエミッタは入力電圧Vinに接続されている。PNPトランジスタT4のコレクタはPNPトランジスタT10のエミッタ、接続点Aに接続している。PNPトランジスタT3、T4はミラー係数１：１のカレントミラー回路を構成している。定電流充電回路20は、定電流にて充放電コンデンサC1を充電するための回路であり、PNPトランジスタT4とPNPトランジスタT10により構成されている。
【００１０】
NPNトランジスタT5のコレクタはPNPトランジスタT6のベースとコレクタ、PNPトランジスタT7のベースに接続されている。PNPトランジスタT6、T7のエミッタは電源電圧Vccに接続されている。PNPトランジスタT6、T7はミラー係数１：１のカレントミラー回路を構成している。PNPトランジスタT7のコレクタはNPNトランジスタT8のベース及びコレクタ、NPNトランジスタT11のベース及びコレクタ、NPNトランジスタT9のベースに接続されている。NPNトランジスタT8、T9のエミッタは入力電圧Vinに接続されている。NPNトランジスタT9のコレクタはNPNトランジスタT11のエミッタ、接続点Aに接続されている。NPNトランジスタT8、T9はミラー係数１：１のカレントミラー回路を構成している。定電流放電回路30は定電流にて充放電コンデンサC1を放電するための回路であり、NPNトランジスタT9とNPNトランジスタT11により構成されている。
【００１１】
充放電コンデンサC1は接続点Aと接地電位GNDとに接続されている。抵抗R2は接続点Aと出力電圧Voutに接続されており、コンデンサC2は出力電圧Voutと接地電位GNDに接続されている。ＣＲフィルタ回路は、コンデンサＣ2と抵抗Ｒ2により構成されている。
【００１２】
このような構成において、電流制御電圧VIが入力されると、抵抗R1とNPNトランジスタT1には一定の電流I1＝(VI−VT1)／Rが流れる。ここでVT1はNPNトランジスタT1のベース・エミッタ間の電圧を、Rは抵抗R1の抵抗値を示す。接続点Aの電圧をVAとする。
【００１３】
Vin＞VAの状態を考える。NPNトランジスタT1はNPNトランジスタT2とカレントミラー回路を構成しているので、T2には電流I1が流れる。PNPトランジスタT3とNPNトランジスタT2は直列接続されているので、PNPトランジスタT3に電流I1が流れる。PNPトランジスタT3、T4はカレントミラー回路を構成しているので、PNPトランジスタT4に電流I1が流れる。PNPトランジスタT10はベース・コレクタ間が短絡されているため、ダイオードとして働くが、エミッタ・ベース間のPN接合は逆バイアスされているため電流は流れない。また、NPNトランジスタT11もPNPトランジスタT10と同様にベース・コレクタ間が短絡されているためダイオードとして働く。NPNトランジスタT9はベースの電位がNPNトランジスタT11によりコレクタの電位にクランプされているため電流は流れない。よって、充放電コンデンサC1は一定の電流I1で充電される。充放電コンデンサC1の充電はVin＝VAとなるまで続く。
【００１４】
次に、Vin＜VAの状態を考える。NPNトランジスタT1、T5はカレントミラー回路を構成しているため、NPNトランジスタT5には電流I1が流れる。PNPトランジスタT6はNPNトランジスタT5と直列接続されているため、PNPトランジスタT6にも電流I1が流れる。PNPトランジスタT6、T7はカレントミラー回路を構成しているため、PNPトランジスタT7にも電流I1が流れる。PNPトランジスタT7とNPNトランジスタT8は直列接続されているため、NPNトランジスタT8に電流I1が流れる。NPNトランジスタT8、T9はカレントミラー回路を構成しているため、NPNトランジスタT9に電流I1が流れる。NPNトランジスタT11はベース・エミッタ間のPN接合が逆バイアスされているため、NPNトランジスタT11には電流は流れない。PNPトランジスタT4のコレクタの電位はベースの電位にクランプされているためPNPトランジスタT4には電流は流れない。よって、充放電コンデンサC1は一定の電流I1で放電される。この放電はVin＝VAとなるまで続く。
【００１５】
つまり、充放電コンデンサC1はVin＞VAのときは一定の電流I1で充電され、Vin＜VAのときは充電時と同じ一定の電流I1で放電される。電流値I1は電流制御電圧VIにより制御できる。出力電圧Voutには充放電コンデンサＣ1の電圧VAがＣＲフィルタ回路40により滑らかにされた電圧が出力される。
【００１６】
図１の回路図におけるタイミングチャートを図２〜図５に示す。図２はVinが矩形波で、I1＞CV1／T1の条件でのタイミングチャートである。ただし、Cは充放電コンデンサC1の容量、V1は矩形波の振幅、T1は矩形波の２分の１周期を示す。VAには台形波が出力され、その台形波を滑らかにした波形がVoutに出力される。
【００１７】
図２のように、電流制御電圧VIを実線から点線へ増加させると、VAの台形波の傾斜部分の傾きが大きくなり、VA及びVoutのVinに対する位相の遅れが小さくなる。つまりVIによりフィルタの時定数を制御することが出来る。
【００１８】
図３はVinが矩形波で、I1≦CV1／T1の条件でのタイミングチャートである。VAには三角波が出力され、Voutには三角波を滑らかにした波形が出力される。電流制御電圧VIを実線から点線へと増加させると、VAの三角波の傾きが大きくなり、VA及びVoutの振幅が大きくなる。つまり出力電圧の振幅をVIで制御することが出来る。
【００１９】
図４はVinが階段状の波形で、I1＞CV2／T2の条件でのタイミングチャートである。ただし、V2は階段状波形の一段分の段の高さ、T2は階段状波形の一段分の時間を示す。Voutには正弦波に近い波形が出力される。このときは、Vinが矩形波でI1＞CV1／T1のときと同様に、VA及びVoutのVinに対する位相の遅れをVIで制御することが出来る。
【００２０】
図５はVinが階段状の波形で、I1≦CV2／T2の条件でのタイミングチャートである。このときは、Vinが矩形波でI1≦CV1／T1のときと同様に、VA及びVoutの振幅をVIで制御することが出来る。
【００２１】
具体例を示す。図１の回路図でR＝220kΩ、C＝0.1μF、Vcc＝7.5Vとし、V1＝1.25V、T1＝5msecの矩形波を入力する。このとき、VI＝5Vとすると出力波形は図２となり、VI＝2Vとすると出力波形は図３となる。
【００２２】
（実施例２）
図６は、本発明の他の実施例を示し、MOSトランジスタで構成されたフィルタ回路である。定電流回路10は、電流制御電圧VIに応答した一定の電流を出力する回路であり，抵抗R1とNMOSM1により構成されている。R1の一方は制御電圧VIに接続されており、他方はNMOSM1のドレインとゲートが接続されると共に、NMOSM2のゲート、NMOSM5のゲートに接続されている。
【００２３】
NMOSM1、M2、M5のソースは接地電位GNDに接続されている。NMOSM1、M2、M5はミラー係数１：１：１のカレントミラー回路を構成している。NMOSM2のドレインはNMOSM12のソースに接続され、NMOSM12のゲートは入力電圧VMに接続されている。NOMS12のドレインはPMOSM3のドレイン及びゲート、PMOSM4のゲートに接続されている。PMOSM3のソースとPMOSM4のソースは入力電圧Vinに接続されている。PMOSM4のドレインは接続点Aに接続している。
【００２４】
PMOSM3、M4はミラー係数１：１のカレントミラー回路を構成している。定電流充電回路20は定電流にて充放電コンデンサC1を充電するための回路であり、PMOSM3とPMOSM4とPMOSM12により構成されている。
【００２５】
NMOSM5のドレインはPMOSM6のゲートとドレイン、PMOSM7のゲートに接続されている。PMOSM6、M7のソースは電源電圧Vccに接続されている。PMOSM6、T7はミラー係数１：１のカレントミラー回路を構成している。PMOSM7のドレインはPMOSM13のソースに接続され、PMOSM13のゲートは入力電圧VMに接続されている。PMOSM13のドレインはNMOSM8のゲート及びドレイン、NMOSM9のゲートに接続されている。NMOSM8、M9のソースは入力電圧Vinに接続されている。NMOSM8、M9はミラー係数１：１のカレントミラー回路を構成している。NMOSM9のコレクタは接続点Aに接続されている。
【００２６】
定電流放電回路30は定電流に充放電コンデンサC1を放電するための回路であり、NMOSM8とNMOS9とNMOSM13により構成されている。充放電コンデンサC1は接続点Aと接地電位GNDとに接続されている。
【００２７】
抵抗R2は接続点Aと出力電圧Voutに接続されており、コンデンサC2は出力電圧Voutと接地電位GNDに接続されている。ＣＲフィルタ回路は、コンデンサC2と抵抗R2により構成されている。また、PMOSの基盤は全て電源電圧Vccに接続されており、NMOSの基盤は全て接地電位GNDに接続されている。
【００２８】
実施例２はこのように構成されているので、電流制御電圧VIが入力されると、抵抗R1とNMOSM1には一定の電流I1＝(VI−Vgs)／Rが流れる。ここでVgsはNMOSM1のゲート・ソース間電圧を示す。
【００２９】
Vin＞VAでかつVM＝"H"の状態を考える。NMOSM1、M2はカレントミラー回路を構成しているので、M2に電流I1が流れる。VM＝"H"であるから、NMOSM12はオンしている。PMOSM3とNMOSM12、M2は直列接続されているので、各MOSには電流I1が流れる。PMOSM3、M4はカレントミラー回路を構成しているので、PMOSM4に電流I1が流れる。VM＝"H"であるから、PMOSM13はオフしており、NMOSM8、M9には電流は流れない。よって、充放電コンデンサC1は一定の電流I1で充電される。充放電コンデンサC1の充電はVin＝VAとなるまで続く。
【００３０】
次に、Vin＜VAでかつVM＝"L"の状態を考える。NMOSM1、M5はカレントミラー回路を構成しているので、NMOSM5には電流I1が流れる。PMOSM6はNMOSM5と直列接続されているため、PMOSM6にも電流I1が流れる。PMOSM6、M7はカレントミラー回路を構成しているため、PMOSM7に電流I1が流れる。VM＝"L"であるから、PMOSM13はオンしている。PMOSM7、M13、NMOSM8は直列接続されているので、各MOSには電流I1が流れる。NMOSM8、M9はカレントミラー回路を構成しているので、NMOSM9に電流I1が流れる。VM＝"L"であるから、NMOSM12はオフしており、PMOSM3、M4には電流は流れない。よって、充放電コンデンサC1は一定の電流I1で放電される。充放電コンデンサC1の放電はVin＝VAとなるまで続く。
【００３１】
つまり、充放電コンデンサC1はVin＞VAでかつVM＝"H"のときは定電流I1で充電され、Vin＜VAでかつVM＝"L"のときは充電時と同じ値である定電流I1で放電される。電流値I1は電流制御電圧VIにより制御出来る。出力電圧Voutには充放電コンデンサＣ1の電圧がＣＲフィルタ回路40により滑らかにされた電圧が出力される。
【００３２】
図６の回路図におけるタイミングチャートを図７〜図１０に示す。図７、図８、図９、図１０はそれぞれ順に図２、図３、図４、図５と同じ条件でのタイミングチャートである。VMには充放電コンデンサC1充電時は"Ｈ"を入力し、充放電コンデンサC1放電時は"Ｌ"を入力する。Vin、VA、Voutは実施例１のタイミングチャート図２〜図５と同様である。
【００３３】
図１の回路を使用し、図１３、図１４と同じ入力電圧Vinを入力したときのタイミングチャートをそれぞれ図１５、図１６に示す。図１６の実線の波形はVIの値を図１５と同じ値にしたときの波形であり、点線の波形はVIの値を減少させたときの波形である。図１６の実線の波形では、フィルタの効果が弱くVoutはあまり滑らかになっていない。しかし、VIを減少させた点線の波形では、フィルタの効果がよく得られ、実線の波形よりもVoutは滑らかになっている。つまり、本発明による回路では、VIを調整することにより、入力電圧の周波数の変化に対応することが出来る。
【００３４】
実施例１及び実施例２の出力波形はオシロスコープを用いると観測することが出来る。ただしデジタルオシロスコープを使用する場合は、サンプリングする周期は入力波形の周期に比べて十分に小さくなければならない。
【００３５】
【発明の効果】
本発明によれば、フィルタ回路の時定数を電圧で制御することが出来る。そのため、入力電圧の周波数が変化したときは、時定数を調整することにより、その変化に対応することが出来る。さらに、本発明によれば、フィルタ回路の出力波形の振幅を電圧で制御することが出来る。また、本発明によるフィルタ回路を使用すると、容易に正弦波に近い波形を得ることが出来、その位相及び振幅を電圧で制御することが出来る。
【図面の簡単な説明】
【図１】本発明による一実施例を示す回路図。
【図２】図１の回路図におけるタイミングチャート例１を示す図。
【図３】図１の回路図におけるタイミングチャート例２を示す図。
【図４】図１の回路図におけるタイミングチャート例３を示す図。
【図５】図１の回路図におけるタイミングチャート例４を示す図。
【図６】本発明の他の実施例を示す回路図。
【図７】図６の回路図におけるタイミングチャート例１を示す図。
【図８】図６の回路図におけるタイミングチャート例２を示す図。
【図９】図６の回路図におけるタイミングチャート例３を示す図。
【図１０】図６の回路図におけるタイミングチャート例４を示す図。
【図１１】本発明のフィルタ回路の基本構成を示すブロック図。
【図１２】従来技術によるフィルタ回路図。
【図１３】図１２の回路図におけるタイミングチャート例１を示す図。
【図１４】図１２の回路図におけるタイミングチャート例２を示す図。
【図１５】図１の回路図におけるタイミングチャート例５を示す図。
【図１６】図１の回路図におけるタイミングチャート例６を示す図。
【符号の説明】
１０…定電流回路、２０…定電流充電回路、３０…定電流放電回路、４０…ＣＲフィルタ回路、Ｃ１…充放電コンデンサ、Ｖｉｎ…入力電圧、Ｖｏｕｔ…出力電圧、ＶＩ…電流制御電圧、Ｉ１…定電流、Ｖｃｃ…電源電圧、ＧＮＤ…接地電位、Ｔ１,Ｔ２，Ｔ５，Ｔ８，Ｔ９，Ｔ１１…ＮＰＮトランジスタ、Ｔ３，Ｔ４，Ｔ６，Ｔ７，Ｔ１０…ＰＮＰトランジスタ、Ｒ１，Ｒ２,Ｒ３…抵抗、Ｃ２，Ｃ３…コンデンサ、Ａ…接続点、ＶＡ…接続点Ａの電圧、Ｖ１…矩形波の振幅、Ｔ１…矩形波の２分の１周期、Ｖ２…階段状波形一段分の振幅、Ｔ２…階段状波形一段分の周期、ＶＭ…Ｍ１２，Ｍ１３の制御用電圧、Ｍ１，Ｍ２，Ｍ５，Ｍ８，Ｍ９，Ｍ１２…ＮＭＯＳ、Ｍ３，Ｍ４，Ｍ６，Ｍ７，Ｍ１３…ＰＭＯＳ。
【発明の属する技術分野】
本発明は、電圧波形を整形するために使用するフィルタ回路に関する。
【０００２】
【従来の技術】
従来、電圧波形の整形に使用するフィルタ回路としては、抵抗とコンデンサを直列接続したフィルタ回路（以下ＣＲフィルタ回路と略す）が一般的である。ＣＲフィルタ回路の回路図を図１２に、タイミングチャートを図１３に示す。図１３に示すように入力電圧Vinを滑らかにした波形がVoutに出力される。
【０００３】
図１３と同じ抵抗値、同じ容量で、入力電圧Vinの周波数が図１３より減少したときのタイミングチャートを図１４に示す。図１４での時定数は図１３での時定数と同じである。そのため、フィルタの効果は弱く、Voutはあまり滑らかにならない。このようなＣＲフィルタ回路は例えば「ハンディブック電子（藤井信生監修；オーム社）」に記載がある。
【０００４】
【発明が解決しようとする課題】
ＣＲフィルタ回路の時定数は抵抗値とコンデンサの容量の積で決まるため、抵抗値もしくはコンデンサの容量を変更しない限り、時定数を変更することが出来なかった。そのため、入力電圧Ｖinの周波数の変化に対応することが出来なかった。抵抗値または容量を変えずに時定数を調整するものとして、特開昭６２−１７１３１２号や特開昭６２−２３０２０９号があり、前者は長時定数を持たせる積分回路、後者はフィルタ時定数の微調整用である。また、入力波形の振幅を制御することは出来なかった。
【０００５】
本発明の目的は、コンデンサもしくは抵抗を変更することなく、時定数及び入力波形の振幅を制御可能なフィルタ回路を提供することである。
【０００６】
【課題を解決するための手段】
本発明のフィルタ回路は、制御電圧に応答した一定の電流を出力する定電流回路と、前記定電流回路により出力された一定の電流にて充電を行う定電流充電回路と、前記定電流回路にて出力された一定の電流にて放電を行う定電流放電回路と、前記定電流充電回路と前記定電流放電回路により充電及び放電が行われる充放電コンデンサと、前記充放電コンデンサの出力電圧を滑らかにするＣＲフィルタ回路を備えている。
【０００７】
【発明の実施の形態】
図１１は本発明によるフィルタ回路の基本構成を示すブロック図で、その動作原理を説明する。電流制御電圧ＶＩが定電流回路に入力されると、定電流回路は電流制御電圧ＶＩに応答した一定の電流Ｉ１を出力し、その電流Ｉ１は定電流充電回路と定電流放電回路に伝えられる。また、入力電圧Ｖｉｎは定電流充電回路と定電流放電回路に入力される。充放電コンデンサは、入力電圧に応答して定電流充電回路により一定の電流Ｉ１にて充電されるか、もしくは定電流放電回路により一定の電流Ｉ１にて放電される。充放電コンデンサの電圧はＣＲフィルタ回路により滑らかにされ出力電圧として出力される。以下、本発明によるフィルタ回路の具体例を説明する。
【０００８】
(実施例１)
図１は、本発明の一実施例を示し、バイポーラトランジスタで構成されたフィルタ回路である。定電流回路10は、電流制御電圧VIに応答した一定の電流を出力する回路であり，抵抗R1とNPNトランジスタT1により構成されている。R1の一方は電流制御電圧VIに接続されており、他方はNPNトランジスタT1のコレクタとベースが接続されると共に、NPNトランジスタT2のベース、NPNトランジスタT5のベースに接続されている。NPNトランジスタT1、T2、T5のエミッタは接地電位GNDに接続されている。NPNトランジスタT1、T2、T5はミラー係数１：１：１のカレントミラー回路を構成している。
【０００９】
NPNトランジスタT2のコレクタはPNPトランジスタT3のコレクタ及びベース、PNPトランジスタT4のベース、PNPトランジスタT10のコレクタ及びベースに接続されている。PNPトランジスタT3のエミッタとPNPトランジスタT4のエミッタは入力電圧Vinに接続されている。PNPトランジスタT4のコレクタはPNPトランジスタT10のエミッタ、接続点Aに接続している。PNPトランジスタT3、T4はミラー係数１：１のカレントミラー回路を構成している。定電流充電回路20は、定電流にて充放電コンデンサC1を充電するための回路であり、PNPトランジスタT4とPNPトランジスタT10により構成されている。
【００１０】
NPNトランジスタT5のコレクタはPNPトランジスタT6のベースとコレクタ、PNPトランジスタT7のベースに接続されている。PNPトランジスタT6、T7のエミッタは電源電圧Vccに接続されている。PNPトランジスタT6、T7はミラー係数１：１のカレントミラー回路を構成している。PNPトランジスタT7のコレクタはNPNトランジスタT8のベース及びコレクタ、NPNトランジスタT11のベース及びコレクタ、NPNトランジスタT9のベースに接続されている。NPNトランジスタT8、T9のエミッタは入力電圧Vinに接続されている。NPNトランジスタT9のコレクタはNPNトランジスタT11のエミッタ、接続点Aに接続されている。NPNトランジスタT8、T9はミラー係数１：１のカレントミラー回路を構成している。定電流放電回路30は定電流にて充放電コンデンサC1を放電するための回路であり、NPNトランジスタT9とNPNトランジスタT11により構成されている。
【００１１】
充放電コンデンサC1は接続点Aと接地電位GNDとに接続されている。抵抗R2は接続点Aと出力電圧Voutに接続されており、コンデンサC2は出力電圧Voutと接地電位GNDに接続されている。ＣＲフィルタ回路は、コンデンサＣ2と抵抗Ｒ2により構成されている。
【００１２】
このような構成において、電流制御電圧VIが入力されると、抵抗R1とNPNトランジスタT1には一定の電流I1＝(VI−VT1)／Rが流れる。ここでVT1はNPNトランジスタT1のベース・エミッタ間の電圧を、Rは抵抗R1の抵抗値を示す。接続点Aの電圧をVAとする。
【００１３】
Vin＞VAの状態を考える。NPNトランジスタT1はNPNトランジスタT2とカレントミラー回路を構成しているので、T2には電流I1が流れる。PNPトランジスタT3とNPNトランジスタT2は直列接続されているので、PNPトランジスタT3に電流I1が流れる。PNPトランジスタT3、T4はカレントミラー回路を構成しているので、PNPトランジスタT4に電流I1が流れる。PNPトランジスタT10はベース・コレクタ間が短絡されているため、ダイオードとして働くが、エミッタ・ベース間のPN接合は逆バイアスされているため電流は流れない。また、NPNトランジスタT11もPNPトランジスタT10と同様にベース・コレクタ間が短絡されているためダイオードとして働く。NPNトランジスタT9はベースの電位がNPNトランジスタT11によりコレクタの電位にクランプされているため電流は流れない。よって、充放電コンデンサC1は一定の電流I1で充電される。充放電コンデンサC1の充電はVin＝VAとなるまで続く。
【００１４】
次に、Vin＜VAの状態を考える。NPNトランジスタT1、T5はカレントミラー回路を構成しているため、NPNトランジスタT5には電流I1が流れる。PNPトランジスタT6はNPNトランジスタT5と直列接続されているため、PNPトランジスタT6にも電流I1が流れる。PNPトランジスタT6、T7はカレントミラー回路を構成しているため、PNPトランジスタT7にも電流I1が流れる。PNPトランジスタT7とNPNトランジスタT8は直列接続されているため、NPNトランジスタT8に電流I1が流れる。NPNトランジスタT8、T9はカレントミラー回路を構成しているため、NPNトランジスタT9に電流I1が流れる。NPNトランジスタT11はベース・エミッタ間のPN接合が逆バイアスされているため、NPNトランジスタT11には電流は流れない。PNPトランジスタT4のコレクタの電位はベースの電位にクランプされているためPNPトランジスタT4には電流は流れない。よって、充放電コンデンサC1は一定の電流I1で放電される。この放電はVin＝VAとなるまで続く。
【００１５】
つまり、充放電コンデンサC1はVin＞VAのときは一定の電流I1で充電され、Vin＜VAのときは充電時と同じ一定の電流I1で放電される。電流値I1は電流制御電圧VIにより制御できる。出力電圧Voutには充放電コンデンサＣ1の電圧VAがＣＲフィルタ回路40により滑らかにされた電圧が出力される。
【００１６】
図１の回路図におけるタイミングチャートを図２〜図５に示す。図２はVinが矩形波で、I1＞CV1／T1の条件でのタイミングチャートである。ただし、Cは充放電コンデンサC1の容量、V1は矩形波の振幅、T1は矩形波の２分の１周期を示す。VAには台形波が出力され、その台形波を滑らかにした波形がVoutに出力される。
【００１７】
図２のように、電流制御電圧VIを実線から点線へ増加させると、VAの台形波の傾斜部分の傾きが大きくなり、VA及びVoutのVinに対する位相の遅れが小さくなる。つまりVIによりフィルタの時定数を制御することが出来る。
【００１８】
図３はVinが矩形波で、I1≦CV1／T1の条件でのタイミングチャートである。VAには三角波が出力され、Voutには三角波を滑らかにした波形が出力される。電流制御電圧VIを実線から点線へと増加させると、VAの三角波の傾きが大きくなり、VA及びVoutの振幅が大きくなる。つまり出力電圧の振幅をVIで制御することが出来る。
【００１９】
図４はVinが階段状の波形で、I1＞CV2／T2の条件でのタイミングチャートである。ただし、V2は階段状波形の一段分の段の高さ、T2は階段状波形の一段分の時間を示す。Voutには正弦波に近い波形が出力される。このときは、Vinが矩形波でI1＞CV1／T1のときと同様に、VA及びVoutのVinに対する位相の遅れをVIで制御することが出来る。
【００２０】
図５はVinが階段状の波形で、I1≦CV2／T2の条件でのタイミングチャートである。このときは、Vinが矩形波でI1≦CV1／T1のときと同様に、VA及びVoutの振幅をVIで制御することが出来る。
【００２１】
具体例を示す。図１の回路図でR＝220kΩ、C＝0.1μF、Vcc＝7.5Vとし、V1＝1.25V、T1＝5msecの矩形波を入力する。このとき、VI＝5Vとすると出力波形は図２となり、VI＝2Vとすると出力波形は図３となる。
【００２２】
（実施例２）
図６は、本発明の他の実施例を示し、MOSトランジスタで構成されたフィルタ回路である。定電流回路10は、電流制御電圧VIに応答した一定の電流を出力する回路であり，抵抗R1とNMOSM1により構成されている。R1の一方は制御電圧VIに接続されており、他方はNMOSM1のドレインとゲートが接続されると共に、NMOSM2のゲート、NMOSM5のゲートに接続されている。
【００２３】
NMOSM1、M2、M5のソースは接地電位GNDに接続されている。NMOSM1、M2、M5はミラー係数１：１：１のカレントミラー回路を構成している。NMOSM2のドレインはNMOSM12のソースに接続され、NMOSM12のゲートは入力電圧VMに接続されている。NOMS12のドレインはPMOSM3のドレイン及びゲート、PMOSM4のゲートに接続されている。PMOSM3のソースとPMOSM4のソースは入力電圧Vinに接続されている。PMOSM4のドレインは接続点Aに接続している。
【００２４】
PMOSM3、M4はミラー係数１：１のカレントミラー回路を構成している。定電流充電回路20は定電流にて充放電コンデンサC1を充電するための回路であり、PMOSM3とPMOSM4とPMOSM12により構成されている。
【００２５】
NMOSM5のドレインはPMOSM6のゲートとドレイン、PMOSM7のゲートに接続されている。PMOSM6、M7のソースは電源電圧Vccに接続されている。PMOSM6、T7はミラー係数１：１のカレントミラー回路を構成している。PMOSM7のドレインはPMOSM13のソースに接続され、PMOSM13のゲートは入力電圧VMに接続されている。PMOSM13のドレインはNMOSM8のゲート及びドレイン、NMOSM9のゲートに接続されている。NMOSM8、M9のソースは入力電圧Vinに接続されている。NMOSM8、M9はミラー係数１：１のカレントミラー回路を構成している。NMOSM9のコレクタは接続点Aに接続されている。
【００２６】
定電流放電回路30は定電流に充放電コンデンサC1を放電するための回路であり、NMOSM8とNMOS9とNMOSM13により構成されている。充放電コンデンサC1は接続点Aと接地電位GNDとに接続されている。
【００２７】
抵抗R2は接続点Aと出力電圧Voutに接続されており、コンデンサC2は出力電圧Voutと接地電位GNDに接続されている。ＣＲフィルタ回路は、コンデンサC2と抵抗R2により構成されている。また、PMOSの基盤は全て電源電圧Vccに接続されており、NMOSの基盤は全て接地電位GNDに接続されている。
【００２８】
実施例２はこのように構成されているので、電流制御電圧VIが入力されると、抵抗R1とNMOSM1には一定の電流I1＝(VI−Vgs)／Rが流れる。ここでVgsはNMOSM1のゲート・ソース間電圧を示す。
【００２９】
Vin＞VAでかつVM＝"H"の状態を考える。NMOSM1、M2はカレントミラー回路を構成しているので、M2に電流I1が流れる。VM＝"H"であるから、NMOSM12はオンしている。PMOSM3とNMOSM12、M2は直列接続されているので、各MOSには電流I1が流れる。PMOSM3、M4はカレントミラー回路を構成しているので、PMOSM4に電流I1が流れる。VM＝"H"であるから、PMOSM13はオフしており、NMOSM8、M9には電流は流れない。よって、充放電コンデンサC1は一定の電流I1で充電される。充放電コンデンサC1の充電はVin＝VAとなるまで続く。
【００３０】
次に、Vin＜VAでかつVM＝"L"の状態を考える。NMOSM1、M5はカレントミラー回路を構成しているので、NMOSM5には電流I1が流れる。PMOSM6はNMOSM5と直列接続されているため、PMOSM6にも電流I1が流れる。PMOSM6、M7はカレントミラー回路を構成しているため、PMOSM7に電流I1が流れる。VM＝"L"であるから、PMOSM13はオンしている。PMOSM7、M13、NMOSM8は直列接続されているので、各MOSには電流I1が流れる。NMOSM8、M9はカレントミラー回路を構成しているので、NMOSM9に電流I1が流れる。VM＝"L"であるから、NMOSM12はオフしており、PMOSM3、M4には電流は流れない。よって、充放電コンデンサC1は一定の電流I1で放電される。充放電コンデンサC1の放電はVin＝VAとなるまで続く。
【００３１】
つまり、充放電コンデンサC1はVin＞VAでかつVM＝"H"のときは定電流I1で充電され、Vin＜VAでかつVM＝"L"のときは充電時と同じ値である定電流I1で放電される。電流値I1は電流制御電圧VIにより制御出来る。出力電圧Voutには充放電コンデンサＣ1の電圧がＣＲフィルタ回路40により滑らかにされた電圧が出力される。
【００３２】
図６の回路図におけるタイミングチャートを図７〜図１０に示す。図７、図８、図９、図１０はそれぞれ順に図２、図３、図４、図５と同じ条件でのタイミングチャートである。VMには充放電コンデンサC1充電時は"Ｈ"を入力し、充放電コンデンサC1放電時は"Ｌ"を入力する。Vin、VA、Voutは実施例１のタイミングチャート図２〜図５と同様である。
【００３３】
図１の回路を使用し、図１３、図１４と同じ入力電圧Vinを入力したときのタイミングチャートをそれぞれ図１５、図１６に示す。図１６の実線の波形はVIの値を図１５と同じ値にしたときの波形であり、点線の波形はVIの値を減少させたときの波形である。図１６の実線の波形では、フィルタの効果が弱くVoutはあまり滑らかになっていない。しかし、VIを減少させた点線の波形では、フィルタの効果がよく得られ、実線の波形よりもVoutは滑らかになっている。つまり、本発明による回路では、VIを調整することにより、入力電圧の周波数の変化に対応することが出来る。
【００３４】
実施例１及び実施例２の出力波形はオシロスコープを用いると観測することが出来る。ただしデジタルオシロスコープを使用する場合は、サンプリングする周期は入力波形の周期に比べて十分に小さくなければならない。
【００３５】
【発明の効果】
本発明によれば、フィルタ回路の時定数を電圧で制御することが出来る。そのため、入力電圧の周波数が変化したときは、時定数を調整することにより、その変化に対応することが出来る。さらに、本発明によれば、フィルタ回路の出力波形の振幅を電圧で制御することが出来る。また、本発明によるフィルタ回路を使用すると、容易に正弦波に近い波形を得ることが出来、その位相及び振幅を電圧で制御することが出来る。
【図面の簡単な説明】
【図１】本発明による一実施例を示す回路図。
【図２】図１の回路図におけるタイミングチャート例１を示す図。
【図３】図１の回路図におけるタイミングチャート例２を示す図。
【図４】図１の回路図におけるタイミングチャート例３を示す図。
【図５】図１の回路図におけるタイミングチャート例４を示す図。
【図６】本発明の他の実施例を示す回路図。
【図７】図６の回路図におけるタイミングチャート例１を示す図。
【図８】図６の回路図におけるタイミングチャート例２を示す図。
【図９】図６の回路図におけるタイミングチャート例３を示す図。
【図１０】図６の回路図におけるタイミングチャート例４を示す図。
【図１１】本発明のフィルタ回路の基本構成を示すブロック図。
【図１２】従来技術によるフィルタ回路図。
【図１３】図１２の回路図におけるタイミングチャート例１を示す図。
【図１４】図１２の回路図におけるタイミングチャート例２を示す図。
【図１５】図１の回路図におけるタイミングチャート例５を示す図。
【図１６】図１の回路図におけるタイミングチャート例６を示す図。
【符号の説明】
１０…定電流回路、２０…定電流充電回路、３０…定電流放電回路、４０…ＣＲフィルタ回路、Ｃ１…充放電コンデンサ、Ｖｉｎ…入力電圧、Ｖｏｕｔ…出力電圧、ＶＩ…電流制御電圧、Ｉ１…定電流、Ｖｃｃ…電源電圧、ＧＮＤ…接地電位、Ｔ１,Ｔ２，Ｔ５，Ｔ８，Ｔ９，Ｔ１１…ＮＰＮトランジスタ、Ｔ３，Ｔ４，Ｔ６，Ｔ７，Ｔ１０…ＰＮＰトランジスタ、Ｒ１，Ｒ２,Ｒ３…抵抗、Ｃ２，Ｃ３…コンデンサ、Ａ…接続点、ＶＡ…接続点Ａの電圧、Ｖ１…矩形波の振幅、Ｔ１…矩形波の２分の１周期、Ｖ２…階段状波形一段分の振幅、Ｔ２…階段状波形一段分の周期、ＶＭ…Ｍ１２，Ｍ１３の制御用電圧、Ｍ１，Ｍ２，Ｍ５，Ｍ８，Ｍ９，Ｍ１２…ＮＭＯＳ、Ｍ３，Ｍ４，Ｍ６，Ｍ７，Ｍ１３…ＰＭＯＳ。
Claims (8)
- 充放電用コンデンサと、前記コンデンサに接続されて出力電圧Ｖoutを出力するＲＣフィルタと、入力電圧Ｖinが前記コンデンサの端子電圧ＶＡより高いときに前記コンデンサを充電する充電回路と、入力電圧Ｖinが前記コンデンサの端子電圧ＶＡより低いときに前記コンデンサを放電する放電回路を設けたことを特徴とするフィルタ回路。
- 請求項１において、制御電圧に応答した一定電流を出力する定電流回路を設け、この一定電流により前記充電回路及び放電回路の充放電を行なうことを特徴とするフィルタ回路。
- 制御電圧に応答した一定の電流を出力する定電流回路と、充放電用コンデンサと、入力電圧に応答して前記定電流回路により出力された一定の電流によって前記充放電用コンデンサを充電する定電流充電回路と、入力電圧に応答して前記定電流回路により出力された一定の電流によって前記充放電用コンデンサを放電する定電流放電回路と、前記充放電用コンデンサに抵抗と容量を直列接続したフィルタ回路を備えたことを特徴とするフィルタ回路。
- 請求項３において、前記定電流回路を抵抗と第１のNPNトランジスタで構成し、前記定電流充電回路を第１のPNPトランジスタで構成し、前記定電流放電回路を第２のNPNトランジスタで構成し、前記定電流回路により出力された一定の電流を前記定電流充電回路に伝えるために、第３のNPNトランジスタと第２のPNPトランジスタを備え、前記第１のNPNトランジスタと前記第３のNPNトランジスタはカレントミラー回路を構成し、前記第３のNPNトランジスタと前記第２のPNPトランジスタは直列に接続し、前記第２のPNPトランジスタと前記第１のPNPトランジスタはカレントミラー回路を構成し、前記定電流回路により出力された一定の電流を前記定電流放電回路に伝えるために、第４のNPNトランジスタと第５のNPNトランジスタと第３のPNPトランジスタと第４のPNPトランジスタを備え、前記第１のNPNトランジスタと前記第４のNPNトランジスタはカレントミラー回路を構成し、前記第４のNPNトランジスタと前記第３のPNPトランジスタは直列に接続し、前記第３のPNPトランジスタと前記第４のPNPトランジスタはカレントミラー回路を構成し、前記第４のPNPトランジスタと前記第５のNPNトランジスタは直列に接続し、前記第５のNPNトランジスタと前記第２のNPNトランジスタはカレントミラー回路を構成していることを特徴とするフィルタ回路。
- 請求項４において、第５のPNPトランジスタと第６のNPNトランジスタを備え、前記第５のPNPトランジスタのエミッタは前記第１のPNPトランジスタのコレクタに接続し、前記第５のPNPトランジスタのベース及びコレクタは前記第１のPNPトランジスタのベースに接続し、前記第６のNPNトランジスタのエミッタは前記第２のNPNトランジスタのコレクタに接続し、前記第６のNPNトランジスタのベース及びコレクタは前記第２のNPNトランジスタのベースに接続していることを特徴とするフィルタ回路。
- 請求項４において、第１のダイオードと第２のダイオードを備え、前記第１のダイオードのアノードは前記第１のPNPトランジスタのコレクタに接続し、前記第１のダイオードのカソードは前記第１のPNPトランジスタのベースに接続し、前記第２のダイオードのアノードは前記第２のNPNトランジスタのベースに接続し、前記第２のダイオードのカソードは前記第２のNPNトランジスタのコレクタに接続していることを特徴とするフィルタ回路。
- 請求項３において、前記定電流回路を抵抗と第１のNMOSで構成し、前記定電流充電回路を第１のPMOSで構成し、前記定電流放電回路を第２のNMOSで構成し、前記定電流回路により出力された一定の電流を前記定電流充電回路に伝えるために、第３のNMOSと第２のPMOSを備え、前記第１のNMOSと前記第３のNMOSはカレントミラー回路を構成し、前記第３のNMOSと前記第２のPMOSは直列に接続し、前記第２のPMOSと前記第１のPMOSはカレントミラー回路を構成し、前記定電流回路により出力された一定の電流を前記定電流放電回路に伝えるために、第４のNMOSと第５のNMOSと第３のPMOSと第４のPMOSを備え、前記第１のNMOSと前記第４のNMOSはカレントミラー回路を構成し、前記第４のNMOSと前記第３のPMOSは直列に接続し、前記第３のPMOSと前記第４のPMOSはカレントミラー回路を構成し、前記第４のPMOSと前記第５のNMOSは直列に接続し、前記第５のNMOSと前記第２のNMOSはカレントミラー回路を構成していることを特徴とするフィルタ回路。
- 請求項７において、入力電圧Ｖinが前記充放電コンデンサの端子電圧ＶＡより高いときはオン、入力電圧Ｖinが前記充放電コンデンサの端子電圧ＶＡより低いときはオフするように制御される第６のNMOSと、入力電圧Ｖinが前記充放電コンデンサの端子電圧ＶＡより高いときはオフ、入力電圧Ｖinが前記充放電コンデンサの端子電圧ＶＡより低いときはオンするように制御される第５のPMOSを備え、前記第６のNMOSは前記第３のNMOSと前記第２のPMOSの間に直列に接続し、前記第５のPMOSは前記第４のPMOSと前記第５のNMOSの間に直列に接続していることを特徴とするフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387283A JP3668128B2 (ja) | 2000-12-20 | 2000-12-20 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387283A JP3668128B2 (ja) | 2000-12-20 | 2000-12-20 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002190720A JP2002190720A (ja) | 2002-07-05 |
| JP3668128B2 true JP3668128B2 (ja) | 2005-07-06 |
Family
ID=18854247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000387283A Expired - Fee Related JP3668128B2 (ja) | 2000-12-20 | 2000-12-20 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3668128B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4712497B2 (ja) * | 2005-09-15 | 2011-06-29 | ローム株式会社 | フィルタ回路、並びに、これを用いたイメージセンサ、イメージセンサモジュール、画像読取装置 |
-
2000
- 2000-12-20 JP JP2000387283A patent/JP3668128B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002190720A (ja) | 2002-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6605993B2 (en) | Operational amplifier circuit | |
| US4851719A (en) | Time constant automatic adjustment circuit for a filter circuit | |
| US7843279B2 (en) | Low temperature coefficient oscillator | |
| US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| EP3677982B1 (en) | Reference voltage generator | |
| US6587006B2 (en) | Oscillator circuit | |
| WO2005015383A1 (en) | Switched charge multiplier-divider | |
| US4611136A (en) | Signal delay generating circuit | |
| JP3668128B2 (ja) | フィルタ回路 | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| JP4030291B2 (ja) | 電圧供給回路 | |
| JP2000114896A (ja) | 利得制御回路及びその制御方法 | |
| US7551041B2 (en) | Oscillator and method for operating an oscillator | |
| JP2002198755A (ja) | 可変利得増幅回路 | |
| JPH11214971A (ja) | デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ | |
| US6002296A (en) | Filter circuit with an intermittent constant current with constant period | |
| JP3036756B2 (ja) | 発振回路 | |
| JPH0563523A (ja) | 波形発生装置 | |
| US12095358B2 (en) | Internal ramp voltage generator for the soft start of DC-DC converter | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP3231824B2 (ja) | ブザー駆動用出力回路 | |
| JPH05252003A (ja) | 単安定マルチバイブレータ | |
| JPH09135157A (ja) | パワーオンリセット回路 | |
| CN114244277A (zh) | 一种精确控制占空比的集成振荡器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |