JPS61287321A - 分周回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野〕 この発明はコレクタ・ファンクション論理によるマスタ
ースレーブ型の分周回路に関する。

し発明の技術的背５１］ 測定機等の分野において、被測定信号の周波数が高い場
合にはプリスケーラを用いて入力周波数を分周し、周波
数をある程度まで落とした状態で測定を行なうことがし
ばしば行われている。そして、例えば１／Ｎ分周または
１／２Ｎ分周の２通りの分周出力が必要な場合に、プリ
スケーラは従来では第２図のブロック図のように構成さ
れている。すなわち、このプリスケーラはそれぞれ１／
２分周を行なう複数の分周回路１を多段接続し、初段の
分周回路１には入力周波数ｆｉｎを供給し、１／Ｎ分周
段もしくは１／２Ｎ分周段の分周回路１の出力を選択回
路２で選択し、出力周波数ｆ　ｏｕｔとして入力周波数
ｆｉｎの１／Ｎ分周信号または１／２Ｎ分周信号の２通
りの分周出力を得るようにしている。

第３図は上記プリスケーラの各段の分周回路１をコレク
タ・ファンクション論理（ＣＦＬ）のマスタースレーブ
Ｔ型フリップ７０ツブで実現した場合の回路図゛である
。このマスタースレーブＴ型フリップ７０ツブは、大き
く分けてクロック入力回路部１０とマスタースレーブ型
のフリップフロップ回路部２０とから構成されている。

クロック入力回路部１０は、Ｔ入力信号およびその相補
な信号下がそれぞれのベースに供給され、エミッタが共
通に接続された一対のｎｐｎ型トランジスタ１１と１２
からなる差動対１３、この差動対１３の共通エミッタに
コレクタが接続され、ベースに動作電流値設定用の一定
バイアス電圧Ｖａ日が供給されたｎｐｎ型トランジスタ
１４およびこのトランジスタ１４のエミッタ抵抗１５と
から構成されている。

フリップフロップ回路部２０には、エミッタが共通に接
続され、それぞれコレクタが二つ設けられた一対のマル
チコレクタ構造のｎｐｎ型トランジスタ２１および２２
からなる差動対２３と、エミッタが共通に接続され、そ
れぞれコレクタが二つ設けられた一対のマルチコレクタ
構造のｎｐｎ型トランジスタ２４および２５からなる差
動対２６が設けられている。そして上記一方の差動対２
３の共通エミッタは上記クロック入力回路部１０内のト
ランジスタ１１のコレクタに接続され、他方の差動対２
６の共通エミッタはりＯツク入力回路部１０内のトラン
ジスタ１２のコレクタに接続されている。

上記一方の差動対２３を構成するトランジスタ２１゜２
２の第１のコレクタＣ１それぞれは負荷抵抗２７゜２Ｂ
それぞれを介して正極性の電源電圧Ｖｃｃ印加点に接続
されている。同様に他方の差動対２６を構成するトラン
ジスタ２４．２５の第１のコレクタＣ１それぞれは負荷
抵抗２９．３０それぞれを介して電源電圧Ｖｏｃ印加点
に接続されている。上記トランジスタ２１の第１のコレ
クタＣ１は、コレクタが上記電源電圧Ｖｏｃ印加点に接
続されたｎｐｎ型のトランジスタ３１のベースに接続さ
れ、このトランジスタ３１のエミッタは上記トランジス
タ２２のベースおよび電流源３２の一端に接続されてい
る。上記トランジスタ２２の第１のコレクタＣ１は、コ
レクタが上記電源電圧Ｖｃｃ印加点に接続されたｎｐｎ
型のトランジスタ３３のベースに接続され、このトラン
ジスタ３３のエミッタは上記トランジスタ２１のベース
および電流源３４の一端に接続されている。

同様に上記トランジスタ２４の第１のコレクタＣ１は、
コレクタが上記電源電圧Ｖｃｃ印加点に接続されたｎｐ
ｎ型のトランジスタ３５のベースに接続され、このトラ
ンジスタ３５のエミッタはトランジスタ２５のベースお
よび電流源３６の一端に接続されている。上記トランジ
スタ２５の第１のコレクタＣ１は、コレクタが上記電源
電圧Ｖｃｃ印加点に接続されたｎｐｎ型のトランジスタ
３７のベースに接続され、このトランジスタ３７のエミ
ッタは上記トランジスタ２４のベースおよび電流源３８
の一端に接続されている。なお、上記電流源３２．３４
．３６゜３８それぞれの他端はアース電位ＧＮＤ印加点
に並列に接続されている。

上記一方の差動対２３のトランジスタ２１．２２の各第
２のコレクタＣ２は他方の差動対２６のトランジスタ２
５．２４の各第１のコレクタＣ１に接続され、他方の差
動対２Ｇのトランジスタ２４．２５の各第２のコレクタ
Ｃ２は一方の差動対２３のトランジスタ２１゜２２の各
第１のコレクタＣ１に接続されている。すなわち、一方
の差動対２３．負荷抵抗２７．２８、トランジスタ３１
．３３および電流源３２．３４はマスターフリップフロ
ップとその出力回路部とを構成し、他方の差動対２６．
負荷抵抗２９．３０、トランジスタ３５゜３７および電
１％Ｅｉ１３８．３８はスレーブフリップ７０ツブとそ
の出力回路部とを構成し、Ｑ出力信号はトランジスタ３
７のエミッタから、Ｑ出力信号と相補なＱ出力信号はト
ランジスタ３５のエミッタからそれぞれ出力されるよう
になっている。

このような構成のＴ型フリップ７０ツブにおいて、■入
力信号が“Ｈ”レベルでトランジスタ１２がオン状態に
され、差動対２６が動作しているときにＱ出力信号がＨ
”レベルに、Ｑ出力信号が“し”レベルにされていると
する。このときスレーブフリップフロップ側ではトラン
ジスタ３７のベースの信号すなわちトランジスタ２５の
第１．第２のコレクタＣ１，Ｃ２の信号が“Ｈ”レベル
に、トランジスタ３５のベースの信号すなわちトランジ
スタ２４の第１．第２のコレクタＣ１，Ｃ２の信号が“
Ｌ″レベルされている。従って、このときマスターフリ
ップ７０ツブ側ではトランジスタ３３がオン状態にされ
てトランジスタ２１のベースの信号が“Ｈ”レベルにさ
れており、トランジスタ３１がオフ状態にされてトラン
ジスタ２２のベースの信号が“Ｌ”レベルにされている
。

次に、■入力信号が“Ｈ″レベルされ、トランジスタ１
１がオン状態にされると、今度は差動対２３が動作状態
にされる。この前の状態ではトランジスタ２１のベース
の信号が“Ｈ”レベルに、トランジスタ２２のベースの
信号が“Ｌ”レベルにされているので、■入力信号が“
Ｈ”レベルにされると、トランジスタ２１がオン状態に
、トランジスタ２２がオフ状態にされる。これによりト
ランジスタ２１の第１、第２のコレクタＣ１，Ｃ２の信
号が“Ｌルベルにされ、トランジスタ２２の第１、第２
のコレクタＣ１，Ｃ２の信号゛が“Ｈ”レベルにされる
。従ってこのとき、スレーブフリップフロップ側ではト
ランジスタ３７がオフ状態にされてトランジスタ２４の
ベースの信号、すなわちＱ出力信号が“Ｌ　ＩＩレベル
にされ、トランジスタ３５がオン状態にされてトランジ
スタ２５のベースの信号、すなわちＱ出力信号が″Ｌル
ベルにされる。

次にＴ入力信号が“Ｈ″レベルれ、トランジスタ１２が
オン状態にされると、再び差動対２６が助動状態にされ
る。この前の状態ではトランジスタ２４のベースの信号
が“Ｌ″レベル、トランジスタ２５のベースの信号が“
Ｈ”レベルにされているので、工人力信号が“Ｈ“レベ
ルにされると、トランジスタ２４がオフ状態に、トラン
ジスタ２５がオン状態にされる。これによりトランジス
タ２４の第１、第２のコレクタｃｉ、Ｃ２の信号が“Ｈ
ＩＩレベルにされ、トランジスタ２５の第１、第２のコ
レクタＣ１，Ｃ２の信号が“Ｌ″レベルされる。

このとき、トランジスタ３７はオフ状態のままであり、
トランジスタ３５はオン状態のままなので、Ｑ出力信号
および百出力信号はそれぞれ“し”レベル、“Ｈ″レベ
ルまま変化しない。ざらにマスターフリップ７Ｏツブ側
ではトランジスタ３３がオフ状態にされてトランジスタ
２１のベースの信号が“Ｌ”レベルにされており、トラ
ンジスタ３１がオン状態にされてトランジスタ２２のベ
ースの信号がｉｔ　Ｈ″レベルされている。

次に、■入力信号が“Ｈ″レベルれ、トランジスタ１１
がオン状態にされる。この前の状態ではトランジスタ２
１のベースの信号がＬ”レベルに、トランジスタ２２の
ベースの信号が“Ｈ”レベルにされているので、Ｔ入力
信号が“Ｈ”レベルにされると、トランジスタ２１がオ
フ状態に、トランジスタ２２がオン状態にされる。これ
によりトランジスタ２１の第１、第２のコレクタＣ１，
Ｃ２の信号が“Ｈ”レベルにされ、トランジスタ２２の
第１、第２のコレクタＣ１，Ｃ２の信号が“Ｌ″レベル
される。従ってこのとき、スレーブフリップフロップ側
ではトランジスタ３７がオン状態にされてＱ出力信号が
”Ｈ”レベルにされ、トランジスタ３５がオフ状態にさ
れてＱ出力信号が“Ｈ″レベルされる。以下、■入力信
号もしくはＴ入力信号が交互に“Ｈ”レベルにされるこ
とにより、Ｑ出力信号および百出力信号は第４図のタイ
ミングチャートに示すようにＴ入力信号およびＴ入力信
号の１／２分周信号となる。

第５図は上記プリスケーラの選択回路２をエミッタ結合
論理（ＥＣＬ）で実現した場合の回路図である。この選
択回路は、一方の入力信号ＩＮ１およびＩＮｌがそれぞ
れのベースに供給され、エミッタが共通接続された一対
のｎｐｎ型のトランジスタ４１．４２からなる差動対４
３と、他方の入力信号ＩＮ２およびＩＮ２がそれぞれの
ベースに供給され、エミッタが共通接続された一対のｎ
ｐｎ型のトランジスタ４４．４５からなる差動対４６と
、一方のベースに切替え制御信号Ｍが、他方のベースに
は所定のバイアス電圧ＶＢＩがそれぞれ供給され、エミ
ッタが共通接続された一対のｎｐｎ型のトランジスタ４
７．４８からなる差動対４９と、上記差動対４９の共通
エミッタにコレクタが接続され、ベースに動作電流値設
定用の一定バイアス電圧ＶａＢが供給されたｎｐｎ型ト
ランジスタ５０と、このトランジスタ５０のエミッタ抵
抗５１と、上記トランジスタ４１と４５の共通コレクタ
負荷抵抗５２および上記トランジスタ４２と４４の共通
コレクタ負荷抵抗５３とから構成されている。

この選択回路では、切替え制御信号Ｍを上記バイアス電
圧ＶＢＩよりも十分に高い電圧に設定することにより、
差動対４３が動作して一方の入力信号ＩＮ１およびＩＮ
ｌが出力信号ＯＵＴおよびＯＵＴとして選択出力され、
他方、制御信号Ｍを上記バイアス電圧ＶＢＩよりも十分
に低い電圧に設定することにより、差動対４６が動作し
て他方の入力信号ＩＮ２および−「下「τ−が出力信号
ＯＵＴおよび丁子Ｔとして選択出力される。

［背景技術の問題点］ ところで、上記第３図に示す′コレクタ・ファンクショ
ン論理のマスタースレーブＴ型フリップフロップと、上
記第５図に示すエミッタ結合論理で実現した選択回路と
を組合せて前記第２図に示すようなプリスケーラを構成
する場合、選択回路として独立した回路を用いるように
しているので全体の素子数が多くなるという欠点がある
。

［発明の目的コ この発明は上記のような事情を考慮してなされたもので
ありその目的は、従来回路に比較して少ない素子数で１
／２分周もしくは１／２Ｎ分周の選択が可能なプリスケ
ーラを構成することができる分周回路を提供することに
ある。

［発明の概要コ 上記目的を達成するためこの発明にあっては、相補なク
ロック信号のそれぞれがベースに結合され、エミッタど
うしが結合された第１、第２のトランジスタで構成され
たクロック入力回路部と、それぞれエミッタが結合され
、この結合エミッタが上記第１、第２のトランジスタの
各コレクタに結合されたそれぞれ一対のマルチコレクタ
トランジスタで構成されたマスター・フリップ７０ツブ
およびスレーブ・フリツブフロツブからなるマスタース
レーブ型のフリップフロップ回路部とを備えたコレクタ
・ファンクション論理の分周回路において、上記フリッ
プフロップ回路部の一対の各出力端と上記第１、第２の
トランジスタの各コレクタとの間に結合され、制御信号
に応じてスイッチ制御されるスイッチ用トランジスタを
設けるようにしている。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。

第１図はこの発明に係る分周回路の一実施例の構成を示
す回路図であり、前記第２図回路の最終段の分周回路１
と選択回路２の代わりに使用されるものである。この実
施例の分周回路は前記第３図のマスタースレーブＴ型フ
リップフロップとほぼ同様に構成されており、第３図と
異なっているところは、それぞれ第１、第２のコレクタ
Ｃ１、Ｃ２が設けられたマルチコレクタ構造の一対のｎ
ｐｎ型トランジスタ６１．６２が設けられている点であ
る。上記両トランジスタ８１．６２のベースは共通に接
続され、この共通ベースには切替え制御信号Ｍが入力さ
れるようになっている。また、上記一方のトランジスタ
６１のエミッタは前記クロック入力回路部１０内のトラ
ンジスタ１１のコレクタに接続され、他方のトランジス
タ６２のエミッタは同じく前記クロック入力回路部１０
内のトランジスタ１２のコレクタに接続されている。上
記一方のトランジスタ６１の第１のコレクタＣ１は前記
ｔａｇ圧Ｖｃｃ印加点に接続され、第２のコレクタＣ２
は前記トランジスタ３５のベースに接続されている。

上記他方のトランジスタ６２の第１のコレクタＣ１は電
源電圧Ｖｃｃ印加点に接続され、第２のコレクタＣ２は
前記トランジスタ３７のベースに接続されている。

このような構成の分周回路において、ｖｌまトランジス
タ６１．６２のベースに入力される制御信号Ｍを１１１
１１レベルに設定した場合について説明する。

なお、この信号Ｍの′Ｌ”レベルは、ｎｐｎ型トランジ
スタのベース、エミッタ間電圧をＶＢＥとしたときにＶ
ｃｃ−ＶＢＥ以下の電位である。いま、トランジスタ１
１もしくは１２のコレクタ電位は電源電圧Ｖｃｏからほ
ぼ２個分のトランジスタのベース、エミッタ間電圧２Ｖ
ＢＥを差し引いた値のＶｃｃ−２ＶＢｇになるため、そ
のベースに“Ｌ”レベルの制御信号Ｍを入力すると、ト
ランジスタ６１．６２は共にオフ状態となる。従って、
この両トランジスタ６１．６２はフリップフロップ回路
部２０に対して何の作用も及ぼさず、この実施例回路は
前記第３図のものと同様、前記第４図のタイミングチャ
ートに示すように入力信号（Ｔ）を１／２分周して出力
する。

他方、制纒信号ＭをＶｃｃ−ＶＢＥ以上の電位である″
′Ｈ″レベルに設定した場合、トランジスタ１１もしく
は１２のコレクタ電位はＶｃｃ−ＶＢＥにクランプされ
、フリップフロップ回路部２０内のトランジスタ２１．
２２．２４．２５はすべてカットオフする。

この状態でクロック入力回路部１０内のトランジスタ１
１に入力されているＴ入力信号が“Ｈ”レベルにされる
と、第１図中の破線の矢印ａで示すように負荷抵抗２９
、トランジスタ６１および１１を経由して電流が流れ、
トランジスタ３５のベースの信号が“Ｌ　ＴＴレベルに
設定される。他方、トランジスタ３７のベースは負荷抵
抗３０により゛Ｈ°゛レベルに設定される。この結果、
Ｑ出力信号は１　Ｈｎレベルとなり、Ｑ出力信号は“Ｌ
　ＩＩレベルとなる。

次にクロック入力回路部１０内のトランジスタ１２に入
力されている下人力信号が“ＨＪ＋レベルにされると、
第１図中の破線の矢印すで示すように負荷抵抗３０、ト
ランジスタ６２および１２を経由して電流が流れ、今度
はトランジスタ３７のベースの信号が“Ｌ”レベルに設
定される。他方、トランジスタ３５のベースは負荷抵抗
２９により“Ｈ”レベルに設定される。この結果、今度
はＱ出力信号がＩ　Ｌ　Ｎレベル、Ｑ出力信号が“Ｈ″
レベルなる。

すなわち、ｉｌＪ　１１１信号Ｍが“Ｈルベルに設定さ
れているとき、この回路はＴ入力信号およびＴ入力信号
に対して単なるバッファ回路として作用し、入力信号が
そのまま出力される。

従って、この実施例回路では切替え制却信号Ｍのレベル
を設定することにより、入力信号を１／２分周して出力
するか、もしくは入力信号をそのまま出力するかの選択
を行なうことができる。

ここでこの実施例回路では、前記第３図に示す回路に対
して新たに２個のトランジスタ６１．６２を追加する必
要はあるが前記第５図に示す選択回路は不用となり、こ
の選択回路を使用する場合に比較して５個のトランジス
タおよび３個の抵抗を削減することができる。このため
この実施例の分周回路を用いれば、従来よりも少ない素
子数でプリスケーラを構成することができる。また、素
子数を少なくできるので消費電力の削減も達成される。

［発明の効果］ 以上説明したようにこの発明によれば、従来回路に比較
して少ない素子数で１／２分周もしくは１／２Ｎ分周の
選択が可能なプリスケーラを構成することができる分周
回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図は従来のプリスケーラのブロック図、第３図は第２図
のプリスケーラで使用される分周回路の回路図、第４図
は第３図の分周回路の動作を示すタイミングチャート、
第５図は第２図のプリスケーラで使用される選択回路の
回路図である。 １０・・・りＯツク入力回路部、１３．２３．２６・・
・差動対、２０・・・マスタースレーブ型のフリップフ
ロップ回路部、６１．６２・・・ｎｐｎ型のトランジス
タ。

Claims (1)

【特許請求の範囲】
1. 相補なクロック信号のそれぞれがベースに結合され、エ
   ミッタどうしが結合された第１、第２のトランジスタで
   構成されたクロック入力回路部と、それぞれエミッタが
   結合され、この結合エミッタが上記第１、第２のトラン
   ジスタの各コレクタに結合されたそれぞれ一対のマルチ
   コレクタトランジスタで構成されたマスター・フリップ
   フロップおよびスレーブ・フリップフロップからなるマ
   スタースレーブ型のフリップフロップ回路部とを備えた
   コレクタ・ファンクション論理の分周回路において、上
   記フリップフロップ回路部の一対の各出力端と上記第１
   、第２のトランジスタの各コレクタとの間に結合され、
   制御信号に応じてスイッチ制御されるスイッチ用トラン
   ジスタを設けたことを特徴とする分周回路。