JPS6027970Y2 - Ｉｃ試験装置用タイミング発生装置 - Google Patents

Description

【考案の詳細な説明】 この考案は半導体集積回路、いわゆるＩＣに対し、デー
タを与え、その出力と期待値とを比較して、そのｒｃの
良、不良を試験するＩＣ試験装置に使用される各種タイ
ミング信号を発生するためのタイミング発生装置に関す
る。

従来のこの種のタイミング発生装置は第１図に示すよう
に複数のカウンタＱ□〜Ｑ、が端子１１からのリセット
信号によりリセットされた後、端子１２からのクロック
パルスを一斉に計数し始め、これ等カウンタＱ１〜Ｑｎ
の計数内容は一致回路０１〜Ｃｎで設定回路Ｒ１〜Ｒｎ
の各設定データと比較され、両者が一致するとその出力
により単安定マルチバイブレータＭ１〜Ｍｎの対応する
ものが駆動され、その出力端子ｔ工〜ｔｎの対応するも
のから所定ノタイミングパルスを得る。

このタイミングパルスは第２図に示すように端子１１か
らのリセットパルスＰｒからの時間間隔Ｄｒが、設定回
路Ｒ０〜Ｒｎの設定データにより設定され、設定データ
が大きい程、Ｄｉが大きくなり、パルス幅Ｗｉは単安定
マルチバイブレータＭ、〜Ｍ、の時定数により決定され
る。

従来においては被試験ＩＣの規模が比較的小さいため、
被試験ＩＣにデータを与え、その出力を期待値と比較す
るためのタイミングは一定し、タイミング信号は１つで
よく、かつその幅も比較的広いものであり、それ程パル
ス幅Ｗｉを正確にする必要がなかった。

しかしＩＣの規模が大きくなるに従って出力端子の数も
増加味その出力が得られるタイミングは一定せず、出力
端子により異なる場合があり、このため複数のタイミン
グを必要とし、しかもそのタイミング幅も一定せず、か
つ正確さが要求されるようになった。

つまり第２図のＰｉ及びＷｉが異なる各種のタイミング
パルスが必要となり、しかもそのＤｉ、 Ｗｉが正確で
あることが要求されるようになった。

所で第１図に示した従来のタイミング発生装置において
は必要とするタイミングパルスごとにカウンタＱを必要
とし、全体としての回路規模が大きくなり、かつ高価と
なった。

またパルス幅Ｗｉの決定を単安定マルチバイブレークを
使用して決定しているため、大きいパルス幅のパルスヲ
ｉＦＪｉに作ることが困難であり、かつ温度変動などの
周囲条件の変化の影響を受け、従って正確なパルス幅の
ものが得られない欠点があった。

この考案はこのような点よりカウンタを兼用することに
より回路規模が比較的簡単であり、かつタイミングパル
スの前縁のみならず後縁もクロックパルスの精度で決定
され、従ってパルス幅が正確なタイミング発生装置を提
供するものである。

例えば第３図に示すように一致回路Ｃ１〜Ｃｎにおいて
設定データＲ１〜Ｒｎのデータと共通のカウンタＱの計
数内容とがそれぞれ比較される。

一致回路０１〜ｃｏの出力が二つ組合せ、例えば一致回
路Ｃ１及びＣ２、また一致回路Ｃ３及びＣ４・・・、一
致回路Ｃ６−１及びＣｎがそれぞれ組としてその出力に
てフリップフロップＦＦ１．ＦＦ２・・・ＦＦｋの出力
端子ｔ１〜ｔｋよりタイミングパルスがそれぞれ得られ
る。

一致回路Ｃ１〜Ｃｎの組合せは、例えば一致回路Ｃ１と
Ｃ２及びＣ３との各組合せのようにすることもでき、つ
まりフリップフロップＦＦ、、ＦＦ２は共に一致回路Ｃ
１の出力にてセットされるが、リセットは一致回路Ｃ２
及びＣ３の出力でそれぞれ行うように、各種の組合せと
することができる。

また試験期間により、組合せデータを選択して一致回路
に供給することもできる。

例えば第４図に示すように設定回路Ｒ１〜Ｒ３の出力は
ゲート０１〜Ｇ３に与えられ、このゲートＧ、〜Ｇ３は
端子Ｔ１〜Ｔ３からのパルスにより試験期間に応じて１
つが開けられ、これ等ゲート０１〜Ｇ３により選択され
た選定データはオワゲート１４を通して一致回路Ｃ１へ
供給される。

以上述べたこの考案によるタイミング発生装置によれば
、設定回路Ｒ１〜Ｒｎの設定データによりフリップフロ
ップＦＦ□〜ＦＦｋのセット、リセットのタイミングが
決定され、よって設定データを選ぶことによりタイミン
グパルスのリセットパルスからの間隔Ｄ１とパルス幅Ｗ
ｉとを任意に選定することができる。

このようにフリップフロップから得られるパルスの前縁
及び後縁は一致回路から出力が得られる時、つまり端子
１２からのクロックパルスの精度で決定され、正確なも
のであり、しかも一般にはクロックパルス発生器は環境
変化に対し影響され難いようにしであるため、安定なタ
イミングパルスが得られる。

またパルス幅Ｗｉの長いものも容易に作ることができる
。

更にカウンタＱは１つを使用するのみであるため、全体
としての構成が簡単になり、かつ安価に作ることができ
る。

【図面の簡単な説明】

第１図は従来のタイミング発生装置を示すブロック図、
第２図はタイミングパルスを示す図、第３図はこの考案
によるタイミング発生装置の一例を示すブロック図、第
４図はその一部変形例を示すブロック図である。 Ｑ：カウンタ、Ｒ□〜Ｒｏ：設定回路、０１〜Ｃｏニ一
４回路、ＦＦ、〜ＦＦｋ：フリツプフロツプ。

Claims (1)

【実用新案登録請求の範囲】
1. それぞれ個別に設定データを設定することができるｎ個
   （ｎは３以上の整数）のデータ設定回路と、基準クロッ
   クパルスを計数するカウンタと、上記各データ設定回路
   と対応してそれぞれ設けられ、上記カウンタの計数内容
   がそれぞれ供給され、その計数内容と対応するデータ設
   定回路の設定データとの一致を検出するｎ個の一致回路
   と、これ等ｎ個の一致回路の二組の出力の一方によりセ
   ットされ、他方によりリセットされ、タイミングパルス
   を出力する少くとも二つのフリップフロップとを有する
   ＩＣ試験用タイミング発生装置。