JP2004526970A - 物理的製造パラメータによる集積回路の識別 - Google Patents
物理的製造パラメータによる集積回路の識別 Download PDFInfo
- Publication number
- JP2004526970A JP2004526970A JP2002580328A JP2002580328A JP2004526970A JP 2004526970 A JP2004526970 A JP 2004526970A JP 2002580328 A JP2002580328 A JP 2002580328A JP 2002580328 A JP2002580328 A JP 2002580328A JP 2004526970 A JP2004526970 A JP 2004526970A
- Authority
- JP
- Japan
- Prior art keywords
- identification
- delay
- circuit
- identification circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/15066—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using bistable devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】集積回路チップにふくまれるネットワーク型パラメータの識別方法及び回路（１）を提供する。
【解決手段】識別をトリガーする信号（Ｅ）を印加する単一の入力端子（２）と、２進識別符号（Ｂ１，Ｂ２，Ｂｉ−１，Ｂｉ，…，Ｂｎ−１，Ｂｎ）を送り出す出力端子（３１，３２，３ｉ−１，３ｉ，…，３ｎ−１，３ｎ）と、前記入力端子を各出力端子に個別に接続する第１電気パス（Ｐ１，Ｐ２，Ｐｉ，…，Ｐｎ）と、該電気パスの出力の２進状態を同時に統合する手段（４，５１，５２，５ｉ，…，５ｎ）とを有し、各パスは技術的バラツキ及び／又は集積回路の製造方法に敏感に感応する遅延を入力する。
【選択図】図１
【解決手段】識別をトリガーする信号（Ｅ）を印加する単一の入力端子（２）と、２進識別符号（Ｂ１，Ｂ２，Ｂｉ−１，Ｂｉ，…，Ｂｎ−１，Ｂｎ）を送り出す出力端子（３１，３２，３ｉ−１，３ｉ，…，３ｎ−１，３ｎ）と、前記入力端子を各出力端子に個別に接続する第１電気パス（Ｐ１，Ｐ２，Ｐｉ，…，Ｐｎ）と、該電気パスの出力の２進状態を同時に統合する手段（４，５１，５２，５ｉ，…，５ｎ）とを有し、各パスは技術的バラツキ及び／又は集積回路の製造方法に敏感に感応する遅延を入力する。
【選択図】図１
Description
【技術分野】
【０００１】
本発明は集積回路チップにふくまれる識別回路の製造に関連するパラメータにもとづく電子素子又は集合体の識別に関する。このような識別は一般に集積回路チップの製造に関する物理パラメータのネットワークを使用する。この識別は現在「集積回路指紋」識別と呼ばれる。
【０００２】
従来の識別方法の第１のグループは集積回路パラメータの電気パラメータを測定する。それは例えばトランジスタのスレッシュホールド電圧の測定、抵抗測定又は浮遊容量測定である。これらの特徴は技術的及び製造プロセスのバラツキに敏感であるので考慮される電気パラメータは製造に特有で、集積回路の署名を形成すると考えられる。電気パラメータの測定を使用する方法の例は米国特許第６１６２１３に記述されている。
【０００３】
電気パラメータ測定を使用することの欠点はこれらの値が時間に従って（回路の寿命の間に）変化することにある。従って得られる署名は安定ではない。
【０００４】
別の欠点は、測定された署名（例えばキャパシタの両端の電圧）とあらかじめ定められる署名の差を計算する必要があることである。従って、識別を可能とする差を計算する前に、アナログ・ディジタル変換器により測定された信号を変換する必要がある。
【０００５】
安定性の問題に加えて、小さな変化を測定しなければならないので変換器は非常に正確である必要がある。実際、ふくまれる技術的バラツキは本質的に非常に小さい（例えば、ＭＯＳトランジスタのスレッシュホールド電圧に対し、バラツキは一般に±４ｍＶである）。電圧測定に対して、約２００ｍＶの値の範囲にわたって１ｍＶより小さな差を検出しなければならない。このような例に対しては、１２ビット変換器が必要である。
【０００６】
別の欠点は、信頼性の理由から、回路の複数の点の検査が必要なことにある。これはアナログ多重化器を必要とし、又は使用する変換器の数が増大する。
【０００７】
従来の技術の第２のグループは時間測定を使用する。例えば、ＥＥＰＲＯＭ−型メモリーのリード／ライト時間を測定する。動作実行時間の測定を使用する識別方法の例は米国特許第５８１８７３８に記述される。
【０００８】
このグループの解決は前述のものと同じ欠点を有する。差は変換器がカウンタに置換されるだけである。
【０００９】
第１及び第２のグループの解決において、測定を使用し、得られた署名を、集積回路、又は遠方の素子の認証の場合には外部装置に保存される基準値と比較する。
【００１０】
従って、これらの全ての解決は大形であり不確かな結果に対して実施が困難であるという欠点を有する。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は集積回路チップの物理パラメータにもとづいて電子集合体又は素子の識別を実行する新規な方法を提供することにある。特に、本発明は従来の方法と回路の少なくともひとつの欠点を解決する物理パラメータネットワーク型の新規な識別回路と新規な識別方法を提供する。
【００１２】
本発明は又アナログ・ディジタル変換器又はカウンタを使用しない解決を提供することを目的とする。
【００１３】
本発明は又集積回路の表面積をわずかしか使用しない解決を提供することを目的とする。
【００１４】
本発明は又時間に対して安定で、技術的及び製造プロセスのバラツキに特に敏感な解決を提供することを目的とする。
【００１５】
本発明は更に得られた識別コードの内部又は外部処理と互換性のある解決を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明の特徴は、集積回路にふくまれる物理パラメータネットワーク型の識別回路において、識別をトリガーさせる信号を印加する信号入力端子と、２進識別符号を提供する出力端子と、前記入力端子を各出力端子に個別に接続して、各々前記集積回路の技術的及び／又は製造プロセスのバラツキに感応する遅延を導入する第１電気パスと、前記電気パスの出力の２進状態を同時に考慮する考慮手段とを有する識別回路にある。
【００１７】
本発明の実施例によると、前記電気パスの各々は、遅延素子と、フリップフロップとから形成され、フリップフロップの入力端子は対応する前記遅延素子の出力に接続され、該フリップフロップの出力端子は当該識別回路の出力端子のひとつを規定する。
【００１８】
本発明の実施例によると、前記考慮手段は前記第１電気パスにより導入される遅延の平均遅延にほぼ対応する遅延を導入する第２電気パスを有し、該第２電気パスは前記入力端子と前記考慮手段をトリガーするトリガー端子との間に挿入される。
【００１９】
本発明の実施例によると、異なるフリップフロップのクロック入力は全て前記トリガー端子に接続される。
【００２０】
本発明の実施例によると、前記第１電気パスは、技術的バラツキにかかわらず、同じオーダーの大きさの遅延を導入するように選択される。
【００２１】
本発明は又技術的バラツキに感応する物理パラメータにもとづいて集積回路チップを識別する識別方法において、ディジタル信号の平均伝播時間を、同じディジタル信号の少なくとも２つの他の電気パスに関して比較する識別方法を提供する。
【００２２】
本発明の実施例によると、前記比較の結果の考慮がディジタル入力信号にもとづいて同期される。
【発明を実施するための最良の形態】
【００２３】
明瞭化のために、本発明の理解に必要な素子のみを図示し記述する。特に、本発明の実施で得られる識別コードの使用と指定は詳述せず、本発明の目的ではない。さらに、本発明により集積回路による識別ルーチンのトリガーは、従来の技術と同様に行うことができ、詳述しない。
【００２４】
本発明の特徴は、同じ入力信号（少なくともひとつのエッジをふくむ論理信号）を電気パスによる複数の異なる遅延に与えることにある。各電気パスは、技術的及び／又は製造プロセスのバラツキに敏感な遅延を導入する。
【００２５】
本発明の別の特徴は、異なるパスにより平均遅延に関して導入される遅延の直接比較を提供することにより、時間差として技術的バラツキの効果を測定しないことにある。
【００２６】
図１は本発明による集積識別回路の実施例のブロック図である。
【００２７】
この例で、回路１は識別をトリガーするディジタル信号Ｅをうけとる単一の入力端子２を有する。本発明を実施するために、信号Ｅは、図２Ａと図２Ｂでみられるように、識別のために少なくともひとつのエッジをふくまなければならない。
【００２８】
識別回路１の機能は所定数のビットにより２進コードＢ１，Ｂ２，…，Ｂｉ−１，Ｂｉ，…，Ｂｎ−１，Ｂｎを提供することにあり、このコードは技術的及び回路の製造プロセスのバラツキに敏感である。各ビットＢｉは回路１の対応する端子３１，３２，…，３ｉ−１，３ｉ，…，３ｎ−１，３ｎに提供される。従って回路１は識別コードを並列形態で提供する。
【００２９】
本発明によると、電気パスＰ１，Ｐ２，…，Ｐｉ，…，Ｐｎが共通の入力端子２を同じランクの端子３ｉに接続し、各識別ビットＢｉと関連している。
【００３０】
好ましくは、異なる電気パスＰｉにより導入される遅延は相互にわずかに異なるように選択され、製造プロセスの技術的バラツキに対する感度を保証する。
【００３１】
従って、電気パスにより導入される異なる遅延により、エッジトリガー信号Ｅは異なる出力で異なる時刻に再生される。
【００３２】
本発明によると、回路１の出力の情報を、同期して、異なる電気パスの間の理論的平均遅延に対応する時刻に読み出す。
【００３３】
より特定すると、図１に示される本発明の実施例によると、平均電気パス４（Ｃ０）がもうけられて、エッジトリガー入力信号Ｅの発生からの読取り時刻を設定する。
【００３４】
例えば、パス４は回路１の入力２を、対応する電気パスＰ１，Ｐ２，…，Ｐｉ，…，Ｐｎに属するフリップフロップ５１，５２，…，５ｉ，…，５ｎの端子Ｃｋに接続し、フリップフロップの対応する出力Ｑは回路１の出力端子３１，３２，…，３ｉ，…，３ｎを形成する。この実施例によると、各電気パスＰｉは遅延素子６１（Ｃ１），６２（Ｃ２），…，６ｉ（Ｃｉ），…，６ｎ（Ｃｎ）を、回路の入力２とパスの対応するフリップフロップのＤ入力の間に有する。遅延素子６ｉは、本発明によると、相互に異なる遅延をもつ素子である。実際、フリップフロップ５ｉは好ましくは全て同じ構造である。しかし、素子４により導入される平均遅延Ｃ０に関して入力信号が回路１の出力端子に到達するまでの遅延にかかわる。
【００３５】
入力信号Ｅの上にエッジが印加されると、このエッジは異なる時刻にフリップフロップの対応するＤ入力に到着する。異なるフリップフロップの入力状態の読取りは、このとき、素子４により遅延された信号Ｅのエッジにより同期される。この理由のために、特に、遅延Ｃ０は異なる遅延素子６ｉの平均遅延にほぼ対応するように選択される。
【００３６】
図１の実施例で、回路１の異なる出力３ｉは独立にレジスタ７の入力に接続されて、得られたバイナリコードを保存する。各ビットＢｉはひとつの回路出力に対応する。レジスタ７の接続と構造の詳細は図示せず本発明の目的ではない。２進コードがこのレジスタに入力されたとき、その利用は応用に依り、その実行は当業者の能力の範囲内である。
【００３７】
図２Ａと図２Ｂは、大きさを考慮しないタイムダイヤグラムで、本発明による識別回路の動作を示す。図２Ａと図２Ｂは信号Ｅと異なる遅延素子の出力信号の形の例を示す。図２Ａと図２Ｂの例で、４ビットを越える２進ビットの場合を考える。タイムダイヤグラムは記号Ｃ０，Ｃ１，Ｃ２，Ｃ３及びＣ４で示される。
【００３８】
図２Ａと図２Ｂの相違は、異なる製造プロセスからくる、チップの上に集積された２つの回路１の相違をあらわす。
【００３９】
図２Ａで、時刻ｔ５で、信号Ｅの上昇エッジがトリガーされたとする。このエッジはＤフリップフロップの異なる入力に（遅延素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の出力に対応）、異なる時刻ｔ１，ｔ２，ｔ３，ｔ４に現れる。さらに、素子４（Ｃ０）は時刻ｔ０でフリップフロップの入力でデータ読取りを開始する遅延を導入する。遅延Ｃ０より大きな遅延を発生する全てのパスは、信号Ｅのエッジが未だ到着していないので、状態０のビットを提供する。遅延Ｃ０より短い遅延を発生する全てのパスは、信号Ｅのエッジは遅延Ｃ０が終了する前に対応するフリップフロップの入力に到達するので、状態１のビットを発生する。図２Ａの例で、時刻ｔ０で、コード１０１０が識別コードとして提供される。
【００４０】
図２Ｂは異なる製造プロセスによる同じ回路を示し、従って異なるチップを提供する。ここで得られるコードは異なっている。例えばコード００１０である。図２Ｂで、図２Ａの場合と同じ時刻ｔ５は任意に示される。しかし、信号Ｅのエッジが対応するＣ０，Ｃ１，Ｃ２，Ｃ３，Ｃ４を介してパスの終端に到達する時刻ｔ’０，ｔ’１，ｔ’２，ｔ’３，ｔ’４は図２Ａの場合と異なっている。
【００４１】
遅延素子Ｃ０自身が技術的及び製造プロセスのバラツキに敏感である。しかし、この遅延は平均遅延をあらわし検索される識別コードは任意であるので、上記のことは本発明の実施に影響しない。
【００４２】
実際、物理パラメータネットワーク識別のために本発明を実施する際、重要なことは同じ製造プロセスの集積回路は同じコードを発生するということである。遅延素子は製造プロセスのバラツキに敏感であるので本発明の実施により上述のようになる。
【００４３】
本発明の利点は識別が特に正確で信頼できることにある。特に、測定（電圧又は時間の）をしないので、変換器又はカウンタの正確さの問題は克服される。
【００４４】
この実施例の利点は識別回路が特に高感度なことにある。実際に、異なるパスにより導入される遅延の検出可能な差は１ピコ秒の桁である。一方、製造プロセス又は技術的バラツキは少なくとも１０ピコ秒のオーダの遅延を導入する。
【００４５】
別の利点は、素子により導入される遅延のひとつに時間的ドリフトがあっても、これは回路の結果に影響しない。実際、全ての遅延素子は同様の構造であるので、バラツキは全ての素子（パス）に対して同じ方向である。
【００４６】
本発明による電気パスの遅延素子を形成するために、技術的バラツキ又は製造プロセスによる影響に敏感な任意の集積化素子を使用することができる。例えば、一連の抵抗器及び／又はキャパシタであることができる。抵抗器に対しては集積回路の厚さの両端の抵抗を使用することができる。しかし、ポリシリコン抵抗は、抵抗値が寸法に関連し温度依存性が小さいので好ましい。
【００４７】
本発明によると、識別フェーズは入力信号Ｅのエッジによりトリガーされる。フェーズの数は応用と識別回路の目的に依る。スマートカードの場合には、このカードと外部装置との間の交換毎に、同じトランザクションの間においても、識別が行われる。
【００４８】
もちろん、本発明は当業者に容易な種々の変更、修飾、改良が可能である。特に、本発明による遅延素子の実現は、技術的及び／又は製造プロセスのバラツキに敏感である限り異なる形態をとることができる。
【００４９】
更に、異なる素子により導入される遅延の変化範囲は応用と所望の感度に依る。この選択は上述の機能的記述にもとづいて当業者に容易である。
【００５０】
さらに、本発明による回路により提供される符号のビット数は所望の感度に依る。ビット数が多ければ、回路はコードの変化に対して敏感になる。
【００５１】
最後に、異なる２進符号利用素子を提供してもよい。該コードはレジスタに保存するか又は直接使用して、例えば、この回路の電源に集積化される、回路の機能の確認又は非確認をすることができる。
【図面の簡単な説明】
【００５２】
【図１】本発明による集積化識別回路の実施例である。
【図２Ａ】図１の識別回路の動作の時間ダイヤグラムを示す。
【図２Ｂ】図１の識別回路の動作の時間ダイヤグラムを示す。
【符号の説明】
【００５３】
１ 識別回路
２ 入力端子
３１，３２，…，３ｎ 出力端子
４ 平均電気パス
５１，５２，…，５ｎ フリップフロップ
６１，６２，…，６ｎ 遅延素子
７ レジスタ
【０００１】
本発明は集積回路チップにふくまれる識別回路の製造に関連するパラメータにもとづく電子素子又は集合体の識別に関する。このような識別は一般に集積回路チップの製造に関する物理パラメータのネットワークを使用する。この識別は現在「集積回路指紋」識別と呼ばれる。
【０００２】
従来の識別方法の第１のグループは集積回路パラメータの電気パラメータを測定する。それは例えばトランジスタのスレッシュホールド電圧の測定、抵抗測定又は浮遊容量測定である。これらの特徴は技術的及び製造プロセスのバラツキに敏感であるので考慮される電気パラメータは製造に特有で、集積回路の署名を形成すると考えられる。電気パラメータの測定を使用する方法の例は米国特許第６１６２１３に記述されている。
【０００３】
電気パラメータ測定を使用することの欠点はこれらの値が時間に従って（回路の寿命の間に）変化することにある。従って得られる署名は安定ではない。
【０００４】
別の欠点は、測定された署名（例えばキャパシタの両端の電圧）とあらかじめ定められる署名の差を計算する必要があることである。従って、識別を可能とする差を計算する前に、アナログ・ディジタル変換器により測定された信号を変換する必要がある。
【０００５】
安定性の問題に加えて、小さな変化を測定しなければならないので変換器は非常に正確である必要がある。実際、ふくまれる技術的バラツキは本質的に非常に小さい（例えば、ＭＯＳトランジスタのスレッシュホールド電圧に対し、バラツキは一般に±４ｍＶである）。電圧測定に対して、約２００ｍＶの値の範囲にわたって１ｍＶより小さな差を検出しなければならない。このような例に対しては、１２ビット変換器が必要である。
【０００６】
別の欠点は、信頼性の理由から、回路の複数の点の検査が必要なことにある。これはアナログ多重化器を必要とし、又は使用する変換器の数が増大する。
【０００７】
従来の技術の第２のグループは時間測定を使用する。例えば、ＥＥＰＲＯＭ−型メモリーのリード／ライト時間を測定する。動作実行時間の測定を使用する識別方法の例は米国特許第５８１８７３８に記述される。
【０００８】
このグループの解決は前述のものと同じ欠点を有する。差は変換器がカウンタに置換されるだけである。
【０００９】
第１及び第２のグループの解決において、測定を使用し、得られた署名を、集積回路、又は遠方の素子の認証の場合には外部装置に保存される基準値と比較する。
【００１０】
従って、これらの全ての解決は大形であり不確かな結果に対して実施が困難であるという欠点を有する。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は集積回路チップの物理パラメータにもとづいて電子集合体又は素子の識別を実行する新規な方法を提供することにある。特に、本発明は従来の方法と回路の少なくともひとつの欠点を解決する物理パラメータネットワーク型の新規な識別回路と新規な識別方法を提供する。
【００１２】
本発明は又アナログ・ディジタル変換器又はカウンタを使用しない解決を提供することを目的とする。
【００１３】
本発明は又集積回路の表面積をわずかしか使用しない解決を提供することを目的とする。
【００１４】
本発明は又時間に対して安定で、技術的及び製造プロセスのバラツキに特に敏感な解決を提供することを目的とする。
【００１５】
本発明は更に得られた識別コードの内部又は外部処理と互換性のある解決を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明の特徴は、集積回路にふくまれる物理パラメータネットワーク型の識別回路において、識別をトリガーさせる信号を印加する信号入力端子と、２進識別符号を提供する出力端子と、前記入力端子を各出力端子に個別に接続して、各々前記集積回路の技術的及び／又は製造プロセスのバラツキに感応する遅延を導入する第１電気パスと、前記電気パスの出力の２進状態を同時に考慮する考慮手段とを有する識別回路にある。
【００１７】
本発明の実施例によると、前記電気パスの各々は、遅延素子と、フリップフロップとから形成され、フリップフロップの入力端子は対応する前記遅延素子の出力に接続され、該フリップフロップの出力端子は当該識別回路の出力端子のひとつを規定する。
【００１８】
本発明の実施例によると、前記考慮手段は前記第１電気パスにより導入される遅延の平均遅延にほぼ対応する遅延を導入する第２電気パスを有し、該第２電気パスは前記入力端子と前記考慮手段をトリガーするトリガー端子との間に挿入される。
【００１９】
本発明の実施例によると、異なるフリップフロップのクロック入力は全て前記トリガー端子に接続される。
【００２０】
本発明の実施例によると、前記第１電気パスは、技術的バラツキにかかわらず、同じオーダーの大きさの遅延を導入するように選択される。
【００２１】
本発明は又技術的バラツキに感応する物理パラメータにもとづいて集積回路チップを識別する識別方法において、ディジタル信号の平均伝播時間を、同じディジタル信号の少なくとも２つの他の電気パスに関して比較する識別方法を提供する。
【００２２】
本発明の実施例によると、前記比較の結果の考慮がディジタル入力信号にもとづいて同期される。
【発明を実施するための最良の形態】
【００２３】
明瞭化のために、本発明の理解に必要な素子のみを図示し記述する。特に、本発明の実施で得られる識別コードの使用と指定は詳述せず、本発明の目的ではない。さらに、本発明により集積回路による識別ルーチンのトリガーは、従来の技術と同様に行うことができ、詳述しない。
【００２４】
本発明の特徴は、同じ入力信号（少なくともひとつのエッジをふくむ論理信号）を電気パスによる複数の異なる遅延に与えることにある。各電気パスは、技術的及び／又は製造プロセスのバラツキに敏感な遅延を導入する。
【００２５】
本発明の別の特徴は、異なるパスにより平均遅延に関して導入される遅延の直接比較を提供することにより、時間差として技術的バラツキの効果を測定しないことにある。
【００２６】
図１は本発明による集積識別回路の実施例のブロック図である。
【００２７】
この例で、回路１は識別をトリガーするディジタル信号Ｅをうけとる単一の入力端子２を有する。本発明を実施するために、信号Ｅは、図２Ａと図２Ｂでみられるように、識別のために少なくともひとつのエッジをふくまなければならない。
【００２８】
識別回路１の機能は所定数のビットにより２進コードＢ１，Ｂ２，…，Ｂｉ−１，Ｂｉ，…，Ｂｎ−１，Ｂｎを提供することにあり、このコードは技術的及び回路の製造プロセスのバラツキに敏感である。各ビットＢｉは回路１の対応する端子３１，３２，…，３ｉ−１，３ｉ，…，３ｎ−１，３ｎに提供される。従って回路１は識別コードを並列形態で提供する。
【００２９】
本発明によると、電気パスＰ１，Ｐ２，…，Ｐｉ，…，Ｐｎが共通の入力端子２を同じランクの端子３ｉに接続し、各識別ビットＢｉと関連している。
【００３０】
好ましくは、異なる電気パスＰｉにより導入される遅延は相互にわずかに異なるように選択され、製造プロセスの技術的バラツキに対する感度を保証する。
【００３１】
従って、電気パスにより導入される異なる遅延により、エッジトリガー信号Ｅは異なる出力で異なる時刻に再生される。
【００３２】
本発明によると、回路１の出力の情報を、同期して、異なる電気パスの間の理論的平均遅延に対応する時刻に読み出す。
【００３３】
より特定すると、図１に示される本発明の実施例によると、平均電気パス４（Ｃ０）がもうけられて、エッジトリガー入力信号Ｅの発生からの読取り時刻を設定する。
【００３４】
例えば、パス４は回路１の入力２を、対応する電気パスＰ１，Ｐ２，…，Ｐｉ，…，Ｐｎに属するフリップフロップ５１，５２，…，５ｉ，…，５ｎの端子Ｃｋに接続し、フリップフロップの対応する出力Ｑは回路１の出力端子３１，３２，…，３ｉ，…，３ｎを形成する。この実施例によると、各電気パスＰｉは遅延素子６１（Ｃ１），６２（Ｃ２），…，６ｉ（Ｃｉ），…，６ｎ（Ｃｎ）を、回路の入力２とパスの対応するフリップフロップのＤ入力の間に有する。遅延素子６ｉは、本発明によると、相互に異なる遅延をもつ素子である。実際、フリップフロップ５ｉは好ましくは全て同じ構造である。しかし、素子４により導入される平均遅延Ｃ０に関して入力信号が回路１の出力端子に到達するまでの遅延にかかわる。
【００３５】
入力信号Ｅの上にエッジが印加されると、このエッジは異なる時刻にフリップフロップの対応するＤ入力に到着する。異なるフリップフロップの入力状態の読取りは、このとき、素子４により遅延された信号Ｅのエッジにより同期される。この理由のために、特に、遅延Ｃ０は異なる遅延素子６ｉの平均遅延にほぼ対応するように選択される。
【００３６】
図１の実施例で、回路１の異なる出力３ｉは独立にレジスタ７の入力に接続されて、得られたバイナリコードを保存する。各ビットＢｉはひとつの回路出力に対応する。レジスタ７の接続と構造の詳細は図示せず本発明の目的ではない。２進コードがこのレジスタに入力されたとき、その利用は応用に依り、その実行は当業者の能力の範囲内である。
【００３７】
図２Ａと図２Ｂは、大きさを考慮しないタイムダイヤグラムで、本発明による識別回路の動作を示す。図２Ａと図２Ｂは信号Ｅと異なる遅延素子の出力信号の形の例を示す。図２Ａと図２Ｂの例で、４ビットを越える２進ビットの場合を考える。タイムダイヤグラムは記号Ｃ０，Ｃ１，Ｃ２，Ｃ３及びＣ４で示される。
【００３８】
図２Ａと図２Ｂの相違は、異なる製造プロセスからくる、チップの上に集積された２つの回路１の相違をあらわす。
【００３９】
図２Ａで、時刻ｔ５で、信号Ｅの上昇エッジがトリガーされたとする。このエッジはＤフリップフロップの異なる入力に（遅延素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の出力に対応）、異なる時刻ｔ１，ｔ２，ｔ３，ｔ４に現れる。さらに、素子４（Ｃ０）は時刻ｔ０でフリップフロップの入力でデータ読取りを開始する遅延を導入する。遅延Ｃ０より大きな遅延を発生する全てのパスは、信号Ｅのエッジが未だ到着していないので、状態０のビットを提供する。遅延Ｃ０より短い遅延を発生する全てのパスは、信号Ｅのエッジは遅延Ｃ０が終了する前に対応するフリップフロップの入力に到達するので、状態１のビットを発生する。図２Ａの例で、時刻ｔ０で、コード１０１０が識別コードとして提供される。
【００４０】
図２Ｂは異なる製造プロセスによる同じ回路を示し、従って異なるチップを提供する。ここで得られるコードは異なっている。例えばコード００１０である。図２Ｂで、図２Ａの場合と同じ時刻ｔ５は任意に示される。しかし、信号Ｅのエッジが対応するＣ０，Ｃ１，Ｃ２，Ｃ３，Ｃ４を介してパスの終端に到達する時刻ｔ’０，ｔ’１，ｔ’２，ｔ’３，ｔ’４は図２Ａの場合と異なっている。
【００４１】
遅延素子Ｃ０自身が技術的及び製造プロセスのバラツキに敏感である。しかし、この遅延は平均遅延をあらわし検索される識別コードは任意であるので、上記のことは本発明の実施に影響しない。
【００４２】
実際、物理パラメータネットワーク識別のために本発明を実施する際、重要なことは同じ製造プロセスの集積回路は同じコードを発生するということである。遅延素子は製造プロセスのバラツキに敏感であるので本発明の実施により上述のようになる。
【００４３】
本発明の利点は識別が特に正確で信頼できることにある。特に、測定（電圧又は時間の）をしないので、変換器又はカウンタの正確さの問題は克服される。
【００４４】
この実施例の利点は識別回路が特に高感度なことにある。実際に、異なるパスにより導入される遅延の検出可能な差は１ピコ秒の桁である。一方、製造プロセス又は技術的バラツキは少なくとも１０ピコ秒のオーダの遅延を導入する。
【００４５】
別の利点は、素子により導入される遅延のひとつに時間的ドリフトがあっても、これは回路の結果に影響しない。実際、全ての遅延素子は同様の構造であるので、バラツキは全ての素子（パス）に対して同じ方向である。
【００４６】
本発明による電気パスの遅延素子を形成するために、技術的バラツキ又は製造プロセスによる影響に敏感な任意の集積化素子を使用することができる。例えば、一連の抵抗器及び／又はキャパシタであることができる。抵抗器に対しては集積回路の厚さの両端の抵抗を使用することができる。しかし、ポリシリコン抵抗は、抵抗値が寸法に関連し温度依存性が小さいので好ましい。
【００４７】
本発明によると、識別フェーズは入力信号Ｅのエッジによりトリガーされる。フェーズの数は応用と識別回路の目的に依る。スマートカードの場合には、このカードと外部装置との間の交換毎に、同じトランザクションの間においても、識別が行われる。
【００４８】
もちろん、本発明は当業者に容易な種々の変更、修飾、改良が可能である。特に、本発明による遅延素子の実現は、技術的及び／又は製造プロセスのバラツキに敏感である限り異なる形態をとることができる。
【００４９】
更に、異なる素子により導入される遅延の変化範囲は応用と所望の感度に依る。この選択は上述の機能的記述にもとづいて当業者に容易である。
【００５０】
さらに、本発明による回路により提供される符号のビット数は所望の感度に依る。ビット数が多ければ、回路はコードの変化に対して敏感になる。
【００５１】
最後に、異なる２進符号利用素子を提供してもよい。該コードはレジスタに保存するか又は直接使用して、例えば、この回路の電源に集積化される、回路の機能の確認又は非確認をすることができる。
【図面の簡単な説明】
【００５２】
【図１】本発明による集積化識別回路の実施例である。
【図２Ａ】図１の識別回路の動作の時間ダイヤグラムを示す。
【図２Ｂ】図１の識別回路の動作の時間ダイヤグラムを示す。
【符号の説明】
【００５３】
１ 識別回路
２ 入力端子
３１，３２，…，３ｎ 出力端子
４ 平均電気パス
５１，５２，…，５ｎ フリップフロップ
６１，６２，…，６ｎ 遅延素子
７ レジスタ
Claims (7)
- 集積回路にふくまれる物理パラメータネットワーク型の識別回路（１）において、
識別をトリガーさせる信号（Ｅ）を印加する信号入力端子（２）と、
２進識別符号（Ｂ１，Ｂ２，…，Ｂｉ−１，Ｂｉ，…，Ｂｎ−１，Ｂｎ）を提供する出力端子（３１，３２，…，３ｉ−１，３ｉ，…，３ｎ−１，３ｎ）と、
前記入力端子を各出力端子に個別に接続して、各々前記集積回路の技術的及び／又は製造プロセスのバラツキに感応する遅延を導入する第１電気パス（Ｐ１，Ｐ２，…，Ｐｉ，…，Ｐｎ）と、
前記電気パスの出力の２進状態を同時に考慮する考慮手段（４，５１，５２，…，５ｉ，…，５ｎ）と
を有することを特徴とする識別回路。 - 前記電気パスの各々（Ｐ１，Ｐ２，…，Ｐｉ，…，Ｐｎ）は、遅延素子（６１，６２，…，６ｉ，…，６ｎ）と、フリップフロップ（５１，５２，…，５ｉ，…，５ｎ）とから形成され、フリップフロップの入力端子（Ｄ）は対応する前記遅延素子の出力に接続され、該フリップフロップの出力端子（Ｑ）は当該識別回路の出力端子（３１，３２，…，３ｉ−１，３ｉ，…，３ｎ−１，３ｎ）のひとつを規定する、請求項１記載の識別回路。
- 前記考慮手段は前記第１電気パス（Ｐ１，Ｐ２，…，Ｐｉ，…，Ｐｎ）により導入される遅延の平均遅延にほぼ対応する遅延（Ｃ０）を導入する第２電気パス（４）を有し、該第２電気パスは前記入力端子（２）と前記考慮手段をトリガーするトリガー端子との間に挿入される、請求項１又は２のひとつに記載の識別回路。
- 異なるフリップフロップ（５１，５２，…，５ｉ，…，５ｎ）のクロック入力（Ｃｋ）は全て前記トリガー端子に接続される、請求項２又は３のひとつに記載の識別回路。
- 前記第１電気パス（Ｐ１，Ｐ２，…，Ｐｉ，…，Ｐｎ）は、技術的バラツキにかかわらず、同じオーダーの大きさの遅延を導入するように選択される、請求項１−４のひとつに記載の識別回路。
- 技術的バラツキに感応する物理パラメータにもとづいて集積回路チップを識別する識別方法において、
ディジタル信号の平均伝播時間を、同じディジタル信号の少なくとも２つの他の電気パスに関して比較することを特徴とする識別方法。 - 前記比較の結果の考慮がディジタル入力信号（Ｅ）にもとづいて同期される、請求項６記載の識別方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0104585A FR2823341B1 (fr) | 2001-04-04 | 2001-04-04 | Identification d'un circuit integre a partir de ses parametres physiques de fabrication |
| PCT/FR2002/001192 WO2002082448A1 (fr) | 2001-04-04 | 2002-04-04 | Identification d'un circuit integre a partir de ses parametres physiques de fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004526970A true JP2004526970A (ja) | 2004-09-02 |
| JP3991865B2 JP3991865B2 (ja) | 2007-10-17 |
Family
ID=8861936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002580328A Expired - Fee Related JP3991865B2 (ja) | 2001-04-04 | 2002-04-04 | 物理的製造パラメータによる集積回路の識別 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7178113B2 (ja) |
| EP (1) | EP1397806B1 (ja) |
| JP (1) | JP3991865B2 (ja) |
| DE (1) | DE60205374D1 (ja) |
| FR (1) | FR2823341B1 (ja) |
| WO (1) | WO2002082448A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015511768A (ja) * | 2011-03-02 | 2015-04-20 | ノコミス，インコーポレイテッド | 電磁エネルギー異常検出部及び処理部を有する集積回路 |
| US10475754B2 (en) | 2011-03-02 | 2019-11-12 | Nokomis, Inc. | System and method for physically detecting counterfeit electronics |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2823340A1 (fr) | 2001-04-04 | 2002-10-11 | St Microelectronics Sa | Stockage d'un code binaire immuable dans un circuit integre |
| FR2829855A1 (fr) * | 2001-09-14 | 2003-03-21 | St Microelectronics Sa | Identification securisee par donnees biometriques |
| US7292019B1 (en) | 2005-10-03 | 2007-11-06 | Zilker Labs, Inc. | Method for accurately setting parameters inside integrated circuits using inaccurate external components |
| US9970986B2 (en) * | 2014-03-11 | 2018-05-15 | Cryptography Research, Inc. | Integrated circuit authentication |
| CN108008229B (zh) * | 2017-11-03 | 2020-01-31 | 杭州长川科技股份有限公司 | 指纹模组标识码扫描装置及扫描方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3911368A (en) * | 1974-06-20 | 1975-10-07 | Tarczy Hornoch Zoltan | Phase interpolating apparatus and method |
| US4023110A (en) * | 1975-12-04 | 1977-05-10 | The United States Of America As Represented By The Secretary Of The Army | Pulse comparison system |
| US4675612A (en) * | 1985-06-21 | 1987-06-23 | Advanced Micro Devices, Inc. | Apparatus for synchronization of a first signal with a second signal |
| GB8924203D0 (en) * | 1989-10-27 | 1989-12-13 | Ncr Co | Delay measuring circuit |
| US5204559A (en) * | 1991-01-23 | 1993-04-20 | Vitesse Semiconductor Corporation | Method and apparatus for controlling clock skew |
| EP0553744B1 (en) * | 1992-01-31 | 2001-03-28 | Konica Corporation | Signal delay device |
| JP2776247B2 (ja) * | 1993-11-17 | 1998-07-16 | 日本電気株式会社 | 半導体集積回路及びその製造方法 |
| US5608645A (en) * | 1994-03-17 | 1997-03-04 | Vlsi Technology, Inc. | Method of finding a critical path in a circuit by considering the clock skew |
| DE19510038C1 (de) * | 1995-03-20 | 1996-08-14 | Siemens Nixdorf Inf Syst | Anordnung zum Autokalibrieren der Taktverteilung bei synchronen digitalen Schaltungen |
| US5663767A (en) * | 1995-10-25 | 1997-09-02 | Thomson Consumer Electronics, Inc. | Clock re-timing apparatus with cascaded delay stages |
| TW340262B (en) * | 1996-08-13 | 1998-09-11 | Fujitsu Ltd | Semiconductor device, system consisting of semiconductor devices and digital delay circuit |
| JPH1124785A (ja) * | 1997-07-04 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置と半導体メモリシステム |
| US5867453A (en) * | 1998-02-06 | 1999-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-setup non-overlap clock generator |
| JP3789247B2 (ja) * | 1999-02-26 | 2006-06-21 | Ｎｅｃエレクトロニクス株式会社 | クロック周期検知回路 |
| US6795931B1 (en) * | 1999-09-30 | 2004-09-21 | Micron Technology, Inc. | Method and apparatus for an adjustable delay circuit having arranged serially coarse stages received by a fine delay stage |
| US6292024B1 (en) * | 1999-12-14 | 2001-09-18 | Philips Electronics North America Corporation | Integrated circuit with a serpentine conductor track for circuit selection |
| DE10016724A1 (de) * | 2000-04-04 | 2001-10-11 | Infineon Technologies Ag | Schaltungsanordnung zum Empfang von wenigstens zwei digitalen Signalen |
-
2001
- 2001-04-04 FR FR0104585A patent/FR2823341B1/fr not_active Expired - Fee Related
-
2002
- 2002-04-04 DE DE60205374T patent/DE60205374D1/de not_active Expired - Lifetime
- 2002-04-04 WO PCT/FR2002/001192 patent/WO2002082448A1/fr active IP Right Grant
- 2002-04-04 EP EP02730354A patent/EP1397806B1/fr not_active Expired - Fee Related
- 2002-04-04 JP JP2002580328A patent/JP3991865B2/ja not_active Expired - Fee Related
- 2002-04-04 US US10/473,058 patent/US7178113B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015511768A (ja) * | 2011-03-02 | 2015-04-20 | ノコミス，インコーポレイテッド | 電磁エネルギー異常検出部及び処理部を有する集積回路 |
| US9887721B2 (en) | 2011-03-02 | 2018-02-06 | Nokomis, Inc. | Integrated circuit with electromagnetic energy anomaly detection and processing |
| US10475754B2 (en) | 2011-03-02 | 2019-11-12 | Nokomis, Inc. | System and method for physically detecting counterfeit electronics |
| US11450625B2 (en) | 2011-03-02 | 2022-09-20 | Nokomis, Inc. | System and method for physically detecting counterfeit electronics |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1397806B1 (fr) | 2005-08-03 |
| DE60205374D1 (de) | 2005-09-08 |
| US7178113B2 (en) | 2007-02-13 |
| WO2002082448A1 (fr) | 2002-10-17 |
| EP1397806A1 (fr) | 2004-03-17 |
| US20040125930A1 (en) | 2004-07-01 |
| JP3991865B2 (ja) | 2007-10-17 |
| FR2823341B1 (fr) | 2003-07-25 |
| FR2823341A1 (fr) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW449846B (en) | A system for providing an integrated circuit with a unique identification | |
| CN101273559B (zh) | 用于对数字信号进行时间标记的选通技术 | |
| US4329640A (en) | Very large scale integrated circuit | |
| US7965877B2 (en) | Fingerprint sensing device using pulse processing | |
| US20080068099A1 (en) | Methods and apparatus for inline measurement of switching delay history effects in PD-SOI technology | |
| US7827413B2 (en) | Extraction of a private datum to authenticate an integrated circuit | |
| JP3991865B2 (ja) | 物理的製造パラメータによる集積回路の識別 | |
| JP3482751B2 (ja) | センサ装置 | |
| US7495429B2 (en) | Apparatus and method for test, characterization, and calibration of microprocessor-based and digital signal processor-based integrated circuit digital delay lines | |
| KR100311955B1 (ko) | 전자회로의기능테스트장치및방법 | |
| US6327218B1 (en) | Integrated circuit time delay measurement apparatus | |
| US7634746B1 (en) | Process corner estimation circuit with temperature compensation | |
| JP2002033455A (ja) | 半導体装置 | |
| JPH04274100A (ja) | テスト回路内蔵のメモリーｌｓｉ | |
| JP2000009810A (ja) | 半導体試験用デ―タ処理装置及び方法並びに半導体試験装置 | |
| US7199631B2 (en) | Storing an unchanging binary code in an integrated circuit | |
| US8008935B1 (en) | Tester and a method for testing an integrated circuit | |
| US10911035B1 (en) | Fixed-width pulse generator | |
| JP2920998B2 (ja) | 半導体集積回路 | |
| US7071676B2 (en) | Circuit configuration and method for measuring at least one operating parameter for an integrated circuit | |
| JPS6027970Y2 (ja) | Ｉｃ試験装置用タイミング発生装置 | |
| JPH06102329A (ja) | 集積回路装置 | |
| JP2833537B2 (ja) | 集積回路試験装置 | |
| JP3165131B2 (ja) | 半導体集積回路のテスト方法及びテスト回路 | |
| Krishnamurthy et al. | An area efficient wide range on-chip delay measurement architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070413 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |