JP5187303B2 - デュアルレイル・ドミノ回路、ドミノ回路及び論理回路 - Google Patents

デュアルレイル・ドミノ回路、ドミノ回路及び論理回路

Info

Publication number
JP5187303B2
JP5187303B2 JP2009501177A JP2009501177A JP5187303B2 JP 5187303 B2 JP5187303 B2 JP 5187303B2 JP 2009501177 A JP2009501177 A JP 2009501177A JP 2009501177 A JP2009501177 A JP 2009501177A JP 5187303 B2 JP5187303 B2 JP 5187303B2
Authority
JP
Japan
Prior art keywords
circuit
domino
logic circuit
logic
domino circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009501177A
Other languages
English (en)
Other versions
JPWO2008105243A1 (ja
Inventor
重人 乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009501177A priority Critical patent/JP5187303B2/ja
Publication of JPWO2008105243A1 publication Critical patent/JPWO2008105243A1/ja
Application granted granted Critical
Publication of JP5187303B2 publication Critical patent/JP5187303B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096Synchronous circuits, i.e. using clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Description

本発明は、デジタル回路に関し、特に消費電力を低減した論理回路に関する。
近年のLSIの高速化に伴って、LSIを高速化する手段として、ドミノ回路が広く用いられている。ドミノ回路に関連する技術としては、例えば、特許文献1の「ドミノ回路装置」や特許文献2の「半導体集積回路装置及びその設計法」がある。
ドミノ回路は、
(1)クロックによるプリチャージ(プリチャージフェーズ)
(2)nMOS論理を用いた論理評価によるディスチャージ(評価フェーズ)
の二つのフェーズをクロックに同期してクロック−サイクルに各々一回、交互に行う論理回路である。
ドミノ回路は、上記(2)に記したように、論理評価にpMOSを使用しないため、一般的なスタティックCMOS回路に比べて高速であることが知られている。
その一方、上記(1)に記したように、クロックに同期して毎サイクル必ずプリチャージ動作が行われるために、毎サイクル常に電力を消費してしまう。すなわち、スタティックCMOS回路はその動作にクロック信号を必要としないため、入力信号が動作しなければ電力を消費しないのに対し、ドミノ回路は相対的に電力消費が大きい。
図1に、ドミノ回路の構成を示す。プリチャージを行うpMOSトランジスタ101と、論理評価を行うnMOS102論理回路と、出力に付加されるインバータ103とで構成されている。評価フェーズでは、入力信号の立ち上がりによってnMOS102論理回路が適宜ONし、論理が真であればディスチャージし、論理が偽であればそのままチャージを保持する。
この場合、nMOS論理回路102はチャージを放電するか保持するかのいずれか機能しか持たないため、一旦放電したチャージを評価フェーズにおいて再充電することは不可能であり、再充電するためには次のプリチャージフェーズを待つ必要がある。
これは、nMOSの入力信号には評価フェーズにおいて立ち上がる方向の遷移しか許されず、立ち下がることはできないことを意味する。なぜならば、立ち下がるということは、最初からnMOSがONになっている(すなわち放電状態となっている)ことに他ならず、前述のように入力信号が立ち下がることによって充電することはできないため、正しい論理の評価が不可能となるためである。信号の遷移が立ち上がり方向のみ行われるこのような性質のことをモノトニック(monotonic、単調)性と呼び、ドミノ回路の入力信号はモノトニック性が保証される必要がある。
ドミノ回路同士の接続においてモノトニック性を保証するために有効な方法が、デュアルレイル・ドミノ論理(Dual Rail Domino Logic)である。デュアルレイル・ドミノ回路の構成を図2に示す。なお、図中に「clk」で表される信号はクロック信号であり、全てのドミノ回路へ分配入力される信号であるが、図が煩雑となることを防ぐためにそれぞれ独立して表し、各々に「clk」と付した。すなわち、図中では独立して信号を表記しているが、実際には同一の信号が分配されることとなる。
図中、デュアルレイル・ドミノ回路112は、通常のドミノ回路110及び111を有する。ドミノ回路110は、評価する論理が真の時にHighを出力する。すなわち、ドミノ回路110は正論理である。一方、ドミノ回路111は評価する論理が偽の時にHighを出力する。すなわち、ドミノ回路111は、負論理である。ドミノ回路111及び112には、任意の入力信号In0〜InN(Nは任意の自然数)及びその反転信号が入力される。
よって、評価結果が真である場合は、ドミノ回路110の出力がHighとなるのに対して、ドミノ回路111の出力はLowのままである。一方、評価結果が偽の場合は、これとは逆にドミノ回路111の出力がHighとなり、ドミノ回路110の出力がLowとなる。このように動作することで、出力信号はそれが正論理であれ負論理であれ必ず立ち上がることとなり、ドミノ回路を用いて安全に回路を構成することが可能となる。
デュアルレイル・ドミノ回路は、前述のように、ドミノ回路を構成する際に安全に回路を構築するために有効な手法であるが、正論理・負論理双方の実装を必要とするために電力オーバーヘッドが大きい。電力消費を抑えるためによく用いられる手法としてゲーティング手法が挙げられる。
一般的な手法はクロックゲーティングと呼ばれる手法である。クロックゲーティングは、クロック信号を選択的に停止させる論理回路をクロック生成/分配回路内に組み込み、LSIの動作中に使用する必要のないブロックに対してクロック信号の供給を停止し、該ブロックでの消費電力を抑える手法である。
論理回路を動作させる基本信号であるクロックを停止させるため、対象論理回路が一般的なCMOS論理回路であろうと、ドミノ回路であろうと動作を停止させることが可能である。
また、何かしらの理由でクロックを停止させることができない場合(クロックゲーティング手法を適用できない場合)、データのみを停止させることも可能である。これはゲーティング制御信号と当該信号(データ信号)とで論理積を生成し、ゲーティング制御信号がディセーブルの場合に当該信号の遷移を停止させる手法である。本手法には一般的な名称が存在しないため、本明細書においては「データゲーティング手法」と表記する。
図3に、データゲーティング手法を適用したドミノ回路の構成を示す。ターゲットとなるドミノ回路131、132、133、・・・はステージ130を構成し、その後に次のステージ140が順次続くという構成をとっている。データゲーティング手法を適用するために、ステージ130の直前にゲーティング制御信号disableとデータ信号との論理積を実現するゲーティング論理回路120が組み込まれており、制御信号disableによって全信号を強制的にLowとすることが可能である。Lowで固定された信号は、ステージ130に伝播し、その出力をLowに固定する。これが各ステージに順次伝播していき、全回路が停止する。このような実装によってデータゲーティングを実現できる。
データゲーティング手法はクロックゲーティング手法と比較すると、クロック分配系の電力削減には寄与しないが、個々の信号単位での制御が可能であるため、細かな制御が可能である。
さらに、クロックゲーティング手法では全ての論理回路が一斉に停止するのに対し、データゲーティング手法ではデータが順次停止していくため、電源ネットワークに対するノイズも低減される。
特開2004−173273号公報 特開2006−253242号公報
しかしながら、デュアルレイル・ドミノ回路とゲーティング手法との組合せにはいくつかの問題がある。
第1の問題は、デュアルレイル・ドミノ回路とクロックゲーティング手法との組合せにおいて、ゲーティング実行時に電源ネットワークに発生するノイズである。この原因は、クロックゲーティングによってクロックを停止させることで、対象となるブロックが一斉に停止し、回路全体での消費電力が急変することである。
第2の問題は、デュアルレイル・ドミノ回路とデータゲーティング手法との組合せにおけるハードウェア量の増加である。この原因は、全信号に対して信号とゲーティング制御信号との論理積を生成するための追加ハードウェアが必要であることである。
このように、ゲーティング時のノイズの発生を抑制し、かつゲーティング論理を実現するために必要とするハードウェア量の増加を抑えたドミノ回路は実現されていなかった。
本発明は係る問題に鑑みてなされたものであり、ゲーティング時のノイズの発生を抑制し、かつゲーティング論理を実現するために必要とするハードウェア量の増加を抑えた論理回路並びにこれに用いるデュアルレイル・ドミノ回路及びドミノ回路を提供することを目的とする。
上記目的を達成するため、本発明は、第1の態様として、正論理を出力する第1のドミノ回路と負論理を出力する第2のドミノ回路とを組にして用いたデュアルレイル・ドミノ回路であって、外部から入力されるゲーティング制御信号に応じて、評価フェイズにおいて第1のドミノ回路の出力と第2のドミノ回路の出力との双方を同時lowレベルに固定する手段を設けたことを特徴とするデュアルレイル・ドミノ回路を提供するものである。本発明の第1の態様においては、第1のドミノ回路にはゲーティング制御信号と入力信号との論理積が入力され、第2のドミノ回路は、ゲーティング制御信号と入力信号との論理積の論理否定が入力されることが好ましい。
また、上記目的を達成するため、本発明は、第2の態様として、前段のデュアルレイル・ドミノ回路から入力される信号がlowレベルに固定された場合に、評価フェイズにおける出力をlowレベルに固定する手段を設けたことを特徴とするドミノ回路を提供するものである。本発明の第2の態様においては、前段のデュアルレイル・ドミノ回路から入力される信号と任意の信号との論理積を出力することが好ましい。
また、上記目的を達成するため、本発明は、第3の態様として、上記本発明の第1の態様のいずれかの構成にかかるデュアルレイル・ドミノ回路の後段にドミノ回路が少なくとも1段接続された論理回路であって、デュアルレイル・ドミノ回路の直後のドミノ回路は上記本発明の第2の態様のいずれかの構成に係るドミノ回路であり、デュアルレイル・ドミノ回路の出力がlowレベルに固定されると、後段のドミノ回路の出力が順次lowレベルに固定されることを特徴とする論理回路を提供するものである。
本発明の第3の態様においては、ドミノ回路は、選択論理回路を形成しており、デュアルレイル・ドミノ回路の出力によって選択論理回路が制御されることが好ましく、これに加えて、後段に、第3のドミノ回路が複数段接続されることがより好ましい。
本発明によれば、ゲーティング時のノイズの発生を抑制し、かつゲーティング論理を実現するために必要とするハードウェア量の増加を抑えた論理回路並びにこれに用いるデュアルレイル・ドミノ回路及びドミノ回路を提供できる。
〔第1の実施形態〕
本発明を好適に実施した第1の実施形態について説明する。
図4に、本発明を好適に実施した第1の実施形態にかかる半導体回路の構成を示す。デュアルレイル・ドミノ回路3は、制御信号cntが入力され正論理を出力するドミノ回路1と、制御信号cntの負論理を出力するドミノ回路2と、disable信号と制御信号cntとの論理積を生成するAND回路4と論理積の負論理を生成するNAND回路5とを有する。ドミノ回路1には、disable信号と制御信号cntとの論理積が入力され、ドミノ回路2には、disable信号と制御信号cntとの論理積の負論理が入力される。
図中に「clk」で表される信号はクロック信号であり、全てのドミノ回路へ分配入力される信号であるが、図が煩雑となることを防ぐためにそれぞれ独立して表し各々に「clk」と付した。すなわち、図中では独立して信号を表記しているが、実際には同一の信号が分配されることとなる。
通常動作時はdisable信号は1であり、デュアルレイル・ドミノ回路3の出力は、ドミノ回路1からはcntの正論理、ドミノ回路2からはcntの負論理を出力する。すなわち、デュアルレイル・ドミノ回路3の出力は(0,1)か(1,0)のどちらかとなる。これは一般的なデュアルレイル・ドミノ回路の動作と同じである。デュアルレイル・ドミノ回路3の出力は、別のドミノ回路6へ入力される。
ドミノ回路6は、デュアルレイル・ドミノ回路3の出力により選択的に動作する選択論理である。従って、通常動作時は、ドミノ回路6はデュアルレイル・ドミノ回路3の出力に従って、二種の論理演算の結果を選択的に出力するように動作する。ドミノ回路6の出力は、ドミノ回路7、ドミノ回路8へと順次伝播する。ドミノ回路7、8は任意のドミノ論理であり、必ずしも選択論理である必要はない。
次に、データゲーティング時の動作について説明する。データゲーティング時にはdisable信号は0であり、cntの状態に関わらずデュアルレイル・ドミノ理論3の出力は(0,0)となる。ドミノ回路6が実現する論理は選択論理であり、デュアルレイル・ドミノ回路3の出力により二種のどちらかの論理を出力するように動作する。すなわち、デュアルレイル・ドミノ回路3の出力と論理積をとるように動作しているのであるから、デュアルレイル・ドミノ回路3の出力が全て0となると、必然的にその出力は0に固定される。以降、ドミノ回路7、ドミノ回路8へと順次値が伝播し、全てのドミノ回路が停止する。
関連技術のようなデュアルレイル・ドミノ回路では、その出力信号は(0,1)か(1,0)しか存在し得ないが、本実施形態においてはデュアルレイル・ドミノ回路3を(0,0)という状態が許容されるように構成しているため、デュアルレイル・ドミノ回路3よりも後の回路に手を加えることなくデータゲーティングを実現できる。そのため、ゲーティング機能を実現するために追加する必要がある回路構成を格段に抑えられている。また、停止状態は縦列接続されたドミノ回路を順次伝播していくため、一斉に回路停止させるクロックゲーティングの場合と比較して、電源ネットワークに発生するノイズを格段に低減させられる。
なお、本実施形態においては、ドミノ回路6が選択論理回路である場合を例としているが、ドミノ回路6の実現する論理がデュアルレイル・ドミノ回路3の出力信号と他の入力信号とが論理積されるように構成されていれば、任意の論理を用いることが可能である。
〔第2の実施形態〕
本発明を好適に実施した第2の実施形態について説明する。図5に、本実施形態にかかるデュアルレイル・ドミノ回路の構成を示す。第1の実施形態と同様に出力信号が(0,0)という状態を取りうる構成である。
デュアルレイル・ドミノ回路13は、制御信号cntが入力され制御信号cntの正論理を出力するドミノ回路11と制御信号cntの負論理を出力するドミノ回路12と、制御信号の負論理を生成するインバータ14とを有する。
通常動作時はdisable信号は1であり、デュアルレイル・ドミノ回路13の出力は、ドミノ回路11からはcntの正論理、ドミノ回路12からはcntの負論理を出力する。すなわち、デュアルレイル・ドミノ回路13の出力は(0,1)か(1,0)のどちらかとなる。データゲーティング時にはdisable信号は0であり、cntの状態に関わらずデュアルレイル・ドミノ理論3の出力は(0,0)となる。従って、第1の実施形態のドミノ回路6と同等のドミノ回路を接続することで、データゲーティング機能を実現できる。
〔第3の実施形態〕
本発明を好適に実施した第3の実施形態について説明する。図6に、本実施形態にかかる半導体回路の構成を示す。選択制御回路201は、デュアルレイル・ドミノ回路であり、第1の実施形態のデュアルレイル・ドミノ回路3や第2の実施形態のデュアルレイル・ドミノ回路13と同様に、正論理を生成するドミノ回路201と負論理を生成するドミノ回路202とを有する。ドミノ回路201及びドミノ回路202には、選択制御信号selとゲーティング制御信号disableとが入力され、選択制御信号の正論理信号cnt_dと負論理信号cnt_d_bとを出力する。cnt_dとcnt_d_bとは選択論理回路203へ入力される。選択論理回路203は、外部からの入力とドミノ回路群206の出力とのいずれかを出力する。論理選択回路203の出力は、ドミノ回路群204へ入力され、以下、ドミノ回路群206まで順次信号が伝播する。
本実施形態においては、通常動作時は、cnt_dとcnt_d_bとは(0,1)又は(1,0)のどちらかの状態をとり、それにより論理選択回路203は外部からの入力かドミノ回路群206の出力のどちらかを選択して出力する。どちらの状態の時にどちらを選択するかの設定は任意である。このような動作は、浮動小数点演算器などに採用されており、例えば、IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.32, No.3, MARCH 1997, "Floating-Point Datapaths with Online Built-In Self Speed Test"においてFig.2やFig.5等に示されている。
ゲーティング動作時においては、cnt_dとcnt_d_bとは(0,0)の値をとる。論理選択回路203は、何れの入力も選択せず、全ての出力はLowに固定される。以降、ステージ204、205が順次Low信号に固定されていき、全てのドミノ回路が停止する。
図3に示したデータゲーティングの例と比較すると、本実施形態では、選択制御論理回路201に対してのみゲーティング制御信号を入力しており、他のデータに対して分配する必要がないため、データゲーティング実現のために追加するハードウェア量が最小限に抑えられている。特に、浮動小数点演算器のように、選択対象となる信号が数十〜数百ビットにわたる場合においても、選択論理回路にのみハードウェアを追加すればよいため、回路面積の増大を抑えられる。
なお、上記各実施形態は本発明の好適な実施の一例であり、本発明はこれらに限定されることなく様々な変形が可能である。
この出願は、2007年2月26日に出願された日本出願特願2007−046225を基礎とする優先権を主張し、その開示の全てをここに取り込む。
ドミノ回路の構成を示す図である。 デュアルレイル・ドミノ回路の構成を示す図である。 データゲーティングの一例を示す図である。 本発明を好適に実施した第1の実施形態にかかるデュアルレイル・ドミノ回路の構成を示す図である。 本発明を好適に実施した第2の実施形態に係るデュアルレイル・ドミノ回路の構成を示す図である。 本発明を好適に実施した第3の実施形態にかかる半導体回路の構成を示す図である。
符号の説明
1、11、201 正論理を出力するドミノ回路
2、12、202 負論理を出力するドミノ回路
3、13、200 デュアルレイル・ドミノ回路
4 AND
5 NAND
6、7、8 ドミノ回路
14 インバータ
203 選択論理回路
204、205、206 ドミノ回路群

Claims (5)

  1. 正論理を出力する第1のドミノ論理回路と負論理を出力する第2のドミノ論理回路とを組にして用いたデュアルレイル・ドミノ論理回路であって、
    外部から入力されるゲーティング制御信号に応じて、評価フェイズにおいて前記第1のドミノ論理回路の出力と前記第2のドミノ論理回路の出力との双方を同時lowレベルに固定する手段を設けたことを特徴とするデュアルレイル・ドミノ論理回路。
  2. 前記第1のドミノ論理回路には前記ゲーティング制御信号と入力信号との論理積が入力され、前記第2のドミノ論理回路は、前記ゲーティング制御信号と前記入力信号との論理積の論理否定が入力されることを特徴とする請求項1記載のデュアルレイル・ドミノ論理回路。
  3. 請求項1又は2記載のデュアルレイル・ドミノ論理回路の後段にドミノ論理回路が少なくとも1段接続された論理回路であって、
    前記デュアルレイル・ドミノ論理回路の出力がlowレベルに固定されると、後段の前記ドミノ論理回路の出力が順次lowレベルに固定されることを特徴とする論理回路。
  4. 前記ドミノ論理回路は、選択論理回路を形成しており、前記デュアルレイル・ドミノ論理回路の出力によって前記選択論理回路が制御されることを特徴とする請求項3記載の論理回路。
  5. 後段に、第3のドミノ論理回路が複数段接続されたことを特徴とする請求項4記載の論理回路。
JP2009501177A 2007-02-26 2008-02-15 デュアルレイル・ドミノ回路、ドミノ回路及び論理回路 Expired - Fee Related JP5187303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009501177A JP5187303B2 (ja) 2007-02-26 2008-02-15 デュアルレイル・ドミノ回路、ドミノ回路及び論理回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007046225 2007-02-26
JP2007046225 2007-02-26
JP2009501177A JP5187303B2 (ja) 2007-02-26 2008-02-15 デュアルレイル・ドミノ回路、ドミノ回路及び論理回路
PCT/JP2008/052529 WO2008105243A1 (ja) 2007-02-26 2008-02-15 デュアルレイル・ドミノ回路、ドミノ回路及び論理回路

Publications (2)

Publication Number Publication Date
JPWO2008105243A1 JPWO2008105243A1 (ja) 2010-06-03
JP5187303B2 true JP5187303B2 (ja) 2013-04-24

Family

ID=39721080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501177A Expired - Fee Related JP5187303B2 (ja) 2007-02-26 2008-02-15 デュアルレイル・ドミノ回路、ドミノ回路及び論理回路

Country Status (3)

Country Link
US (1) US7893721B2 (ja)
JP (1) JP5187303B2 (ja)
WO (1) WO2008105243A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881334A (ja) * 1981-11-11 1983-05-16 Hitachi Ltd 情報処理装置
JPH01278122A (ja) * 1988-04-30 1989-11-08 Hitachi Ltd 半導体集績回路装置
JPH02162829A (ja) * 1988-12-16 1990-06-22 Hitachi Ltd 半導体集積回路装置
JPH11261406A (ja) * 1998-01-21 1999-09-24 Internatl Business Mach Corp <Ibm> ソフト・エラ―保護されたダイナミック回路
JP2000013216A (ja) * 1998-04-30 2000-01-14 Texas Instr Inc <Ti> ドミノ論理回路
WO2004102807A1 (ja) * 2003-05-14 2004-11-25 Fujitsu Limited 電子回路の動作安定化方法及びその電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679420B2 (ja) * 1991-02-01 1997-11-19 日本電気株式会社 半導体論理回路
JP3400124B2 (ja) * 1994-08-08 2003-04-28 株式会社日立製作所 パストランジスタ型セレクタ回路及び論理回路
US6426652B1 (en) * 2001-05-14 2002-07-30 Sun Microsystems, Inc. Dual-edge triggered dynamic logic
US6732336B2 (en) * 2001-10-11 2004-05-04 California Institute Of Technology Method and apparatus for an asynchronous pulse logic circuit
US6963227B2 (en) 2002-11-15 2005-11-08 Toshiba America Electronic Components, Inc. Apparatus and method for precharging and discharging a domino circuit
JP4645238B2 (ja) 2005-03-09 2011-03-09 日本電気株式会社 半導体装置
US7710155B2 (en) * 2007-04-20 2010-05-04 Oracle America, Inc. Dynamic dual output latch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881334A (ja) * 1981-11-11 1983-05-16 Hitachi Ltd 情報処理装置
JPH01278122A (ja) * 1988-04-30 1989-11-08 Hitachi Ltd 半導体集績回路装置
JPH02162829A (ja) * 1988-12-16 1990-06-22 Hitachi Ltd 半導体集積回路装置
JPH11261406A (ja) * 1998-01-21 1999-09-24 Internatl Business Mach Corp <Ibm> ソフト・エラ―保護されたダイナミック回路
JP2000013216A (ja) * 1998-04-30 2000-01-14 Texas Instr Inc <Ti> ドミノ論理回路
WO2004102807A1 (ja) * 2003-05-14 2004-11-25 Fujitsu Limited 電子回路の動作安定化方法及びその電子装置

Also Published As

Publication number Publication date
US7893721B2 (en) 2011-02-22
US20100045344A1 (en) 2010-02-25
WO2008105243A1 (ja) 2008-09-04
JPWO2008105243A1 (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
JP3856892B2 (ja) 自己同期型パイプラインデータパス回路および非同期信号制御回路
US7779372B2 (en) Clock gater with test features and low setup time
JP5058503B2 (ja) スキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法
JPH10247848A (ja) ダイナミック型論理回路および自己同期型パイプラインデータパス回路
US9948303B2 (en) High speed voltage level shifter
JP2636695B2 (ja) パイプライン処理回路
Zhou et al. Bit-Wise MTNCL: An ultra-low power bit-wise pipelined asynchronous circuit design methodology
JPH10135811A (ja) 論理回路
KR101908409B1 (ko) 클럭 지연 도미노 로직 회로 및 이를 포함하는 장치들
TWI790088B (zh) 處理器和計算系統
US6509761B2 (en) Logical circuit
JP2003218680A (ja) 高速に電源スイッチのオンオフが可能な論理回路
US8026754B2 (en) Low latency flop circuit
US20160301395A1 (en) Flip-flop circuit, and semiconductor integrated circuit device
JP2008172779A (ja) 高速動作のためのフリップフロップ
JP5187303B2 (ja) デュアルレイル・ドミノ回路、ドミノ回路及び論理回路
Owda et al. High performance and low power dynamic circuit design
Parsan et al. SCL design of a pipelined 8051 ALU
JP5565267B2 (ja) セレクタ回路、プロセッサシステム
US6476639B2 (en) Semiconductor integrated circuit device capable of producing output thereof without being influenced by other input
JP2009187075A (ja) デジタル回路
JPWO2007077928A1 (ja) ダイナミック半導体装置
US7804331B2 (en) Semiconductor device
US8850256B2 (en) Communication circuit and communication method
TWI699972B (zh) 用於時脈閘控之雙半鎖存器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110114

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110124

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5187303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees