DE102005016299B4

DE102005016299B4 - Tastverhältniskorrektur

Info

Publication number: DE102005016299B4
Application number: DE102005016299.1A
Authority: DE
Inventors: Alessandro Minzoni
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2004-04-30
Filing date: 2005-04-08
Publication date: 2014-05-08
Anticipated expiration: 2025-04-09
Also published as: DE102005016299A1; US7005904B2; CN101656526A; US20050242857A1; CN100508065C; US20060091922A1; CN1707692A; US7148731B2

Abstract

Tastverhältniskorrekturschaltung (110) mit folgenden Merkmalen: einer Mittelungsschaltung, die konfiguriert ist, um ein erstes Signal und ein zweites Signal zu empfangen und ein drittes Signal bereitzustellen; einer Tastwiederherstellungsschaltung, die konfiguriert ist, um das dritte Signal und ein viertes Signal zu empfangen und ein fünftes Signal bereitzustellen, das ein Tastverhältnis aufweist, das näher an 50% ist als das erste Signal; und einer Synchronspiegelverzögerungsschaltung, die konfiguriert ist, um das fünfte Signal zu empfangen und das zweite Signal bereitzustellen.

Description

Digitale Schaltungen benötigen zum Arbeiten ein Taktsignal. Üblicherweise wird das Taktsignal durch einen Kristalloszillator und einen zugeordneten Schaltungsaufbau bereitgestellt, der üblicherweise kein Taktsignal mit einem Tastverhältnis bzw. Arbeitszyklus von 50% bereitstellt. Das Taktsignal könnte z. B. ein Tastverhältnis von 45% aufweisen, wobei die logische Hochzeit des Taktsignals 45% des Taktzyklus beträgt und die logische Niedrigzeit des Taktsignals die verbleibenden 55% des Taktzyklus beträgt.
Ein Typ einer Schaltung, die zum Arbeiten ein Taktsignal benötigt, ist ein Speicher, wie z. B. ein dynamischer Direktzugriffsspeicher (DRAM), ein synchroner dynamischer Direktzugriffsspeicher (SDRAM) und ein synchroner dynamischer Doppeldatenraten-Direktzugriffsspeicher (DDR-SDRAM). Für Speicherschaltungen, die bei hohen Frequenzen arbeiten, wird ein Taktsignal, das ein Tastverhältnis aufweist, das so nahe an 50% wie möglich ist, erwünscht, so dass der Speicher in etwa eine gleiche Zeitmenge bei sowohl dem logischen Hoch- als auch dem logischen Niedrigabschnitt des Taktsignals zum Übertragen von Daten aufweist. Ein Tastverhältnis von 50% ermöglicht die maximale Zeitmenge zur Zwischenspeicherung von sowohl Anstiegsflankendaten als auch Abfallflankendaten in einer Speicherschaltung.
Die Patentschrift US 6,169,434 B1 zeigt einen Tastverhältniskorrekturverstärker mit einem ersten und einem zweiten differentiellen Transistorpaar.
Es ist die Aufgabe der vorliegenden Erfindung, eine Tastverhältniskorrekturschaltung, ein Tastverhältniskorrektursystem, ein Verfahren zum Korrigieren des Tastverhältnis eines Taktsignals oder ein Speichersystem mit verbesserten Charakteristika zu schaffen.
Diese Aufgabe wird durch eine Tastverhältniskorrekturschaltung gemäß Anspruch 1, ein Tastverhältniskorrektursystem gemäß Anspruch 11, ein Verfahren gemäß Anspruch 16 oder ein Speichersystem gemäß Anspruch 21 gelöst.
Ein Ausführungsbeispiel der Erfindung liefert eine Tastverhältniskorrekturschaltung. Die Tastverhältniskorrekturschaltung weist eine Mittelungsschaltung, die konfiguriert ist, um ein erstes Signal und ein zweites Signal zu empfangen und ein drittes Signal bereitzustellen, eine Tastwiederherstellungsschaltung, die konfiguriert ist, um das dritte Signal und ein viertes Signal zu empfangen und ein fünftes Signal bereitzustellen, das ein Tastverhältnis aufweist, das näher an 50% ist als das erste Signal, und eine Synchronspiegelverzögerungsschaltung, die konfiguriert ist, um das fünfte Signal zu empfangen und das zweite Signal bereitzustellen, auf.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert, wobei die Elemente der Zeichnungen nicht notwendigerweise maßstabsgetreu zueinander sind, und wobei gleiche Bezugszeichen entsprechende ähnliche Teile bezeichnen. Es zeigen:
1 ein Blockdiagramm, das ein Ausführungsbeispiel eines Speichersystems darstellt, das eine Tastverhältniskorrekturschaltung umfasst;
2 ein Blockdiagramm, das ein Ausführungsbeispiel einer Tastverhältniskorrekturschaltung darstellt;
3a ein Blockdiagramm, das ein Ausführungsbeispiel einer Tastwiederherstellungsschaltung darstellt;
3b ein Zeitdiagramm, das ein Ausführungsbeispiel der Zeitgebung von Signalen für die Tastwiederherstellungsschaltung darstellt;
4 ein Blockdiagramm, das ein Ausführungsbeispiel einer Korrekturschaltung darstellt;
5a ein Blockdiagramm, das ein Ausführungsbeispiel einer Mittelungsschaltung darstellt;
5b ein schematisches Diagramm, das ein Ausführungsbeispiel der Mittelungsschaltung darstellt;
5c ein Zeitdiagramm, das ein Ausführungsbeispiel der Zeitgebung von Signalen für die Mittelungsschaltung darstellt;
5d einen Graphen, der Ausführungsbeispiele der Beziehung zwischen der Verzögerung zwischen den beiden Eingängen in die Mittelungsschaltung gegenüber der Verzögerung zwischen einem Eingang und einem Ausgang der Mittelungsschaltung darstellt;
6 ein Zeitdiagramm, das ein Ausführungsbeispiel der Zeitgebung von Signalen für eine Synchronspiegelverzögerungsschaltung darstellt;
7 ein Zeitdiagramm, das ein Ausführungsbeispiel der Zeitgebung von Signalen für die Korrekturschaltung darstellt;
8 ein Zeitdiagramm, das ein Ausführungsbeispiel eines Abschnitts des Ausgangssignals der Korrekturschaltung darstellt;
9 einen Graphen, der ein Ausführungsbeispiel einer Kurve eines Tastverhältnis-Prozentsatzes gegenüber einer Zykluszahl für die Tastverhältniskorrekturschaltung darstellt;
10 ein Zeitdiagramm, das ein Ausführungsbeispiel der Zeitgebung von Signalen für die Tastverhältniskorrekturschaltung darstellt;
11 ein Blockdiagramm, das ein Ausführungsbeispiel einer verbesserten Korrekturschaltung darstellt;
12 einen Graphen, der ein Ausführungsbeispiel einer Kurve eines Tastverhältnisprozentsatzes gegenüber einer Zykluszahl für die verbesserte Korrekturschaltung darstellt; und
13 ein Diagramm, das ein Ausführungsbeispiel einer verbesserten Tastverhältniskorrekturschaltung darstellt.
1 ist ein Blockdiagramm, das ein Ausführungsbeispiel eines Speichersystems 100 darstellt, das eine Tastverhältniskorrekturschaltung umfasst. Das Speichersystem 100 umfasst einen Halbleiterchip 102 und eine Speicherschaltung 106. Der Halbleiterchip 102 ist elektrisch mit der Speicherschaltung 106 durch eine Kommunikationsverbindung 104 gekoppelt. Der Halbleiterchip 102 umfasst eine Tastverhältniskorrekturschaltung 110. Die Tastverhältniskorrekturschaltung 110 ist elektrisch mit einem Signalpfad 112 eines externen Takts (CLK_EXT), einem Signalpfad 114 eines invertierten externen Takts (bCLK_EXT), einem Signalpfad 116 eines korrigierten Takts (CLK_COR) und einem Signalpfad 118 eines invertierten korrigierten Takts (bCLK_COR) gekoppelt.
Die Tastverhältniskorrekturschaltung 110 empfängt das CLK_EXT-Signal auf dem Signalpfad 112 und das bCLK_EXT-Signal auf dem Signalpfad 114. Das Tastverhältnis des CLK_EXT-Signals und das Tastverhältnis des entsprechenden bCLK_EXT-Signals betragen nicht 50%. Die Tastverhältniskorrekturschaltung 110 korrigiert das Tastverhältnis, indem das Tastverhältnis des CLK_EXT-Signals und das Tastverhältnis des bCLK_EXT-Signals näher an ein spezifiziertes Tastverhältnis, wie z. B. 50% gebracht werden, indem eine Synchronspiegelverzögerungsschaltung eingesetzt wird. Die Tastverhältniskorrekturschaltung 110 gibt das CLK_COR-Signal auf dem Signalpfad 116 aus und das bCLK_COR-Signal auf dem Signalpfad 118. Bei einem Ausführungsbeispiel korrigiert die Tastverhältniskorrekturschaltung 110 das Tastverhältnis des Taktsignals auf 50%. Das korrigierte Taktsignal wird bei der Operation der Speicherschaltung 106 verwendet.
Die Speicherschaltung 106 kommuniziert mit dem Chip 102 durch die Kommunikationsverbindung 104. Bei einem Ausführungsbeispiel werden das CLK_COR-Signal und das bCLK_COR-Signal durch die Kommunikationsverbindung 104 zur Verwendung beim Übertragen von Daten zwischen der Speicherschaltung 106 und dem Chip 102 oder einer weiteren Vorrichtung an die Speicherschaltung 106 geleitet. Die Speicherschaltung 106 umfasst einen Direktzugriffsspeicher (RAM), einen dynamischen Direktzugriffsspeicher (DRAM), einen synchronen dynamischen Direktzugriffsspeicher (SDRAM), einen synchronen dynamischen Doppeldatenraten-Direktzugriffsspeicher (DDR-SDRAM) oder einen weiteren geeigneten Speicher. Bei einem Ausführungsbeispiel sind die Speicherschaltung 106 und der Chip 102 ein einzelner Halbleiterchip.
2 ist ein Blockdiagramm, das ein Ausführungsbeispiel einer Tastverhältniskorrekturschaltung 110 darstellt. Die Tastverhältniskorrekturschaltung 110 umfasst Korrekturschaltungen 130 und 136 und Tastwiederherstellungsschaltungen 134 und 140. Der bCLK-Eingang der Korrekturschaltung 130 ist elektrisch mit dem CLK-Eingang der Korrekturschaltung 136 durch einen bCLK_EXT-Signalpfad 114 gekoppelt. Der CLK-Eingang der Korrekturschaltung 130 ist elektrisch mit dem bCLK-Eingang der Korrekturschaltung 136 durch einen CLK_EXT-Signalpfad 112 gekoppelt.
Der Ausgang der Korrekturschaltung 130 ist elektrisch mit einem Eingang A der Tastwiederherstellungsschaltung 134 und einem Eingang B der Tastwiederherstellungsschaltung 140 durch einen Takt-Aus-(CLK_OUT-)Signalpfad 132 gekoppelt. Der Ausgang der Korrekturschaltung 136 ist elektrisch mit einem Eingang B der Tastwiederherstellungsschaltung 134 und einem Eingang A der Tastwiederherstellungsschaltung 140 durch einen Invertiert-Takt-Aus-(bCLK_OUT-)Signalpfad 138 gekoppelt. Der Ausgang der Tastwiederherstellungsschaltung 134 ist elektrisch mit einem CLK_COR-Signalpfad 116 gekoppelt. Der Ausgang der Tastwiederherstellungsschaltung 140 ist elektrisch mit einem bCLK_COR-Signalpfad 118 gekoppelt. Bei einem Ausführungsbeispiel ist die Tastwiederherstellungsschaltung 130 oder die Tastwiederherstellungsschaltung 140 nicht in der Tastverhältniskorrekturschaltung 110 enthalten.
Der bCLK-Eingang der Korrekturschaltung 130 empfängt das bCLK_EXT-Signal auf dem Signalpfad 114 und der CLK-Eingang der Korrekturschaltung 130 empfängt das CLK_EXT-Signal auf dem Signalpfad 112. Die Korrekturschaltung 130 gibt das CLK_OUT-Signal an den Eingang A der Tastwiederherstellungsschaltung 134 und den Eingang B der Tastwiederherstellungsschaltung 140 durch den CLK_OUT-Signalpfad 132 aus. Das CLK_OUT-Signal weist ein Tastverhältnis auf, das näher an 50% ist als die CLK_EXT-Signaleingabe in die Korrekturschaltung 130.
Der CLK-Eingang der Korrekturschaltung 136 empfängt das bCLK_EXT-Signal auf dem Signalpfad 114 und der bCLK-Eingang der Korrekturschaltung 136 empfängt das CLK_EXT-Signal auf dem Signalpfad 112. Die Korrekturschaltung 136 gibt das bCLK_OUT-Signal an den Eingang B der Tastwiederherstellungsschaltung 134 und den Eingang A der Tastwiederherstellungsschaltung 140 durch den bCLK_OUT-Signalpfad 138 aus. Das bCLK_OUT-Signal hat ein Tastverhältnis, das näher an 50% ist als die bCLK_EXT-Signaleingabe in die Korrekturschaltung 136.
Der Eingang A der Tastwiederherstellungsschaltung 134 empfängt das CLK_OUT-Signal von der Korrekturschaltung 130 durch den Signalpfad 132 und der Eingang B der Tastwiederherstellungsschaltung 134 empfängt das bCLK_OUT-Signal von der Korrekturschaltung 136 durch den Signalpfad 138. Die Tastwiederherstellungsschaltung 134 gibt das CLK_COR-Signal auf dem Signalpfad 116 basierend auf dem CLK_OUT-Signal und dem bCLK_OUT-Signal aus. Das CLK_COR-Signal weist eine logische Hochzeit auf, die gleichwertig zu der Zeit zwischen der ansteigenden Flanke des CLK_OUT-Signals und der ansteigenden Flanke des bCLK_OUT-Signals ist. Das CLK_COR-Signal weist eine logische Niedrigzeit auf, die gleichwertig zu der Zeit zwischen der ansteigenden Flanke des bCLK_OUT-Signals und der ansteigenden Flanke des CLK_OUT-Signals ist.
Der Eingang A der Tastwiederherstellungsschaltung 140 empfängt das bCLK_OUT-Signal von der Korrekturschaltung 136 durch den Signalpfad 138 und der Eingang B der Tastwiederherstellungsschaltung 140 empfängt das CLK_OUT-Signal von der Korrekturschaltung 130 durch den Signalpfad 132. Die Tastwiederherstellungsschaltung 140 gibt das bCLK_COR-Signal auf dem Signalpfad 118 basierend auf dem bCLK_OUT-Signal und dem CKL_OUT-Signal aus. Das bCLK_COR-Signal weist eine logische Hochzeit auf, die gleichwertig zu der Zeit zwischen der ansteigenden Flanke des bCLK_OUT-Signal und der ansteigenden Flanke des CLK_OUT-Signals ist. Das bCLK_COR-Signal weist eine logische Niedrigzeit auf, die gleichwertig zu der Zeit zwischen der ansteigenden Flanke des CLK_OUT-Signals und der ansteigenden Flanke des bCLK_OUT-Signals ist.
In Betrieb weist das CLK_COR-Signal die gleiche Zykluszeit auf wie das CLK_EXT-Signal, sowie ein Tastverhältnis, das näher an 50% ist als das CLK_EXT-Signal. Das bCLK_COR-Signal weist die gleiche Zykluszeit wie das bCLK_EXT-Signal auf, sowie ein Tastverhältnis, das näher an 50% ist als das bCLK_EXT-Signal.
3a ist ein Blockdiagramm, das ein Ausführungsbeispiel einer Tastwiederherstellungsschaltung 150 darstellt. Die Tastwiederherstellungsschaltung 150 ähnelt der Tastwiederherstellungsschaltung 134 und der Tastwiederherstellungsschaltung 140. Die Tastwiederherstellungsschaltung 150 umfasst einen Tastwiederherstellungsblock 156, einen Eingangspfad A 152, einen Eingangspfad B 154 und einen Ausgangspfad C 158.
3b ist ein Graph 159, der ein Ausführungsbeispiel der Zeitgebung von Signalen für die Tastwiederherstellungsschaltung 150 darstellt. Der Graph 159 stellt ein Signal A 160 auf einem Eingangspfad A 152, ein Signal B 162 auf einem Eingangspfad B 154 und ein Signal C 164 auf einem Ausgangspfad C 158 dar. Ansprechend auf die ansteigende Flanke 166 des Signals A geht das Signal C 164 bei 168 in einen logischen Hochzustand über. Ansprechend auf die ansteigende Flanke 170 des Signals B 162 geht das Signal C 164 bei 172 in einen logischen Niedrigzustand über. Die Zeit zwischen der ansteigenden Flanke 168 des Signals C 164 und der abfallenden Flanke 172 des Signals C 164 ist gleich der Zeit zwischen der ansteigenden Flanke 166 des Signals A 160 und der ansteigenden Flanke 170 des Signals B 162. Ansprechend auf die nächste ansteigende Flanke 174 des Signals A 160 geht das Signal C 164 bei 176 wieder in einen logischen Hochzustand über. Das Verfahren wiederholt sich für jede ansteigende Flanke des Signals A 160 und für jede ansteigende Flanke des Signals B 162.
4 ist ein Blockdiagramm, das ein Ausführungsbeispiel einer Korrekturschaltung 200 darstellt. Die Korrekturschaltung 200 ähnelt der Korrekturschaltung 130. Die Korrekturschaltung 200 ähnelt der Korrekturschaltung 136, mit der Ausnahme, dass der bCLK_EXT-Signal- und der CLK_EXT-Signaleingang vertauscht sind. Die Korrekturschaltung 200 umfasst Mittelungsschaltungen 210 und 214, eine Tastwiederherstellungsschaltung 204, eine Verzögerungsschaltung 213 und eine Synchronspiegelverzögerungsschaltung (SMD) 206. Die Tastwiederherstellungsschaltung 204 ähnelt der Tastwiederherstellungsschaltung 150.
Eingänge A und B der Mittelungsschaltung 210 sind elektrisch mit einem bCLK_EXT-Signalpfad 114 gekoppelt. Die Eingänge A und B der Mittelungsschaltung 210 sind die bCLK-Eingänge der Korrekturschaltungen 130 und 136. Ein Ausgang C der Mittelungsschaltung 210 ist elektrisch mit einem Eingang A der Tastwiederherstellungsschaltung 204 durch einen Signalpfad 212 eines verzögerten invertierten Takts (DEL_bCLK) gekoppelt. Ein Eingang A der Mittelungsschaltung 214 ist elektrisch mit einem CLK_EXT-Signalpfad 112 gekoppelt und ein Eingang B der Mittelungsschaltung 214 ist elektrisch mit der SMD 206 durch einen Signalpfad 208 einer Synchronspiegelverzögerungsausgabe (SMD_OUT) gekoppelt.
Der Eingang A der Mittelungsschaltung 210 ist der CLK-Eingang der Korrekturschaltungen 130 und 136. Ein Ausgang C der Mittelungsschaltung 214 ist elektrisch mit einem Eingang B der Tastwiederherstellungsschaltung 204 durch einen Durchschnitts-(AVE-)Signalpfad 202 gekoppelt. Ein Ausgang C der Tastwiederherstellungsschaltung 204 ist elektrisch mit dem Eingang der Verzögerungsschaltung 213 und einem Eingang der SMD 206 durch einen Takt-(CLK-)Signalpfad 218 gekoppelt. Der Ausgang C der Tastwiederherstellungsschaltung 204 ist der Ausgang der Korrekturschaltungen 130 und 136. Der Ausgang der Verzögerungsschaltung 213 ist elektrisch mit der SMD 206 durch einen Signalpfad 216 einer Synchronspiegelverzögerungseingabe (SMD_IN) gekoppelt.
Die Eingänge A und B der Mittelungsschaltung 210 empfangen das bCLK_EXT-Signal auf dem Signalpfad 114 und der Ausgang C der Mittelungsschaltung 210 gibt das DEL_bCLK-Signal an den Eingang A der Tastwiederherstellungsschaltung 204 durch den Signalpfad 212 aus. Das DEL_bCLK-Signal auf dem Signalpfad 212 ist ein verzögertes bCLK_EXT-Signal, wobei die Verzögerung gleich der Verzögerung durch die Mittelungsschaltung 214 ist.
Der Eingang A der Mittelungsschaltung 214 empfängt das CLK_EXT-Signal auf dem Signalpfad 112 und der Eingang B der Mittelungsschaltung 214 empfängt das SMD_OUT-Signal von der SMD 206 durch den Signalpfad 208. Der Ausgang C der Mittelungsschaltung 214 gibt das AVE-Signal an den Eingang B der Tastwiederherstellungsschaltung 204 durch den Signalpfad 202 aus. Das AVE-Signal weist eine ansteigende Flanke zwischen der ansteigenden Flanke des CLK_EXT-Signals und der ansteigenden Flanke des SMD_OUT-Signals auf.
Die Tastwiederherstellungsschaltung 204 wirkt ähnlich wie die Tastwiederherstellungsschaltung 150. Die Tastwiederherstellungsschaltung 204 empfängt das DEL_bCLK-Signal auf dem Signalpfad 212 und das AVE-Signal auf dem Signalpfad 202 und gibt das CLK-Signal an die Verzögerungsschaltung 213 und die SMD 206 durch den Signalpfad 218 aus. Das CLK-Signal weist eine logische Hochzeit auf, die gleich der Zeit zwischen der ansteigenden Flanke des DEL_bCLK-Signals und der ansteigenden Flanke des AVE-Signals ist.
Die Verzögerungsschaltung 213 empfängt das CLK-Signal und verzögert das CLK-Signal, um die Verzögerung durch die Mittelungsschaltung 214 und die Verzögerung durch die Tastwiederherstellungsschaltung 204 auszugleichen. Die Verzögerungsschaltung 213 gibt das verzögerte CLK-Signal, SMD_IN, an die SMD 206 durch den Signalpfad 216 aus.
Die SMD 206 empfängt das CLK-Signal und das SMD_IN-Signal und gibt das SMD_OUT-Signal an den Eingang B der Mittelungsschaltung 214 aus. Das SMD_OUT-Signal weist eine ansteigende Flanke zu einer Zeit nach der abfallenden Flanke des CLK-Signals auf, wobei diese Zeit durch die logische Hochzeit des CLK-Signals bestimmt wird, wie detailliert Bezug nehmend auf 6 beschrieben wird.
5a ist ein Blockdiagramm, das ein Ausführungsbeispiel einer Mittelungsschaltung 220 darstellt. Die Mittelungsschaltung 220 ähnelt der Mittelungsschaltung 210 und der Mittelungsschaltung 214. Die Mittelungsschaltung 220 umfasst eine Mittelungsschaltung 226, einen Eingangspfad A 222, einen Eingangspfad B 224 und einen Ausgangspfad C 228.
5b ist ein schematisches Diagramm, das die Mittelungsschaltung 220 detaillierter darstellt. Die Mittelungsschaltung 220 umfasst Inverter 230, 234 und 236. Der Eingang des Inverters 230 ist elektrisch mit dem Eingangspfad A 222 gekoppelt und der Ausgang des Inverters 230 ist elektrisch mit dem Eingang des Inverters 236 und dem Ausgang des Inverters 234 durch den Pfad 232 gekoppelt. Der Eingang des Inverters 234 ist elektrisch mit dem Eingangspfad B 224 gekoppelt. Der Ausgang des Inverters 236 ist elektrisch mit dem Ausgangspfad C 228 gekoppelt.
5c ist ein Zeitdiagramm 240, das ein Ausführungsbeispiel der Zeitgebung von Signalen für die Mittelungsschaltung 220 darstellt. Das Zeitdiagramm 240 umfasst ein Signal A 242 auf einem Eingangspfad A 222, ein Signal B 244 auf einem Eingangspfad B 224 und ein Signal C 246 auf einem Ausgangspfad C 228. Das Signal C 246 weist eine ansteigende Flanke 248 zwischen einer ansteigenden Flanke 250 des Signals A 242 und einer ansteigenden Flanke 252 des Signals B 244 auf. Die Zeit zwischen der ansteigenden Flanke 250 des Signals A 242 und der ansteigenden Flanke 248 des Signals C 246 ist bei 254 angezeigt. Die Zeit zwischen der ansteigenden Flanke 250 des Signals A 242 und der ansteigenden Flanke 252 des Signals B 244 ist bei 256 angezeigt. Bei einem Ausführungsbeispiel eilt die ansteigende Flanke des Signals B 244 der ansteigenden Flanke des Signals A 242 voraus.
5d ist ein Graph 260, der drei Ausführungsbeispiele der Beziehung zwischen der Zeit 256 gegenüber der Zeit 254 für die Mittelungsschaltung 220 darstellt. Die x-Achse 256 ist der absolute Wert der Zeit zwischen der ansteigenden Flanke 250 des Signals A 242 und der ansteigenden Flanke 252 des Signals B 244 (ZEIT(A-B)). Die y-Achse 254 ist die Zeit zwischen der ansteigenden Flanke 250 des Signals A 242 und der ansteigenden Flanke 248 des Signals C 246 (ZEIT(A-C)). Die Zeit 254 ist eine Funktion der Zeit 256 basierend auf dem Entwurf der Mittelungsschaltung 220. Die Funktion ist folgendermaßen definiert:
Gleichung I

ZEIT(A-C) = [ZEIT(A-B)]X
wobei X die Steigung einer Kurve in dem Graphen 260 ist.

Kurven 262a, 262b und 262c stellen drei ideale Funktionen für die Mittelungsschaltung 220 ohne Verzögerung zwischen dem Eingangspfad A 222, dem Eingangspfad B 224 und dem Ausgangspfad C 228 dar. In diesem Fall gilt X = 0,4 für die Kurve 262a, X = 0,5 für die Kurve 262b und X = 0,6 für die Kurve 262c.
Kurven 266a, 266b und 266c stellen drei nicht-ideale Funktionen für die Mittelungsschaltung 220 dar und berücksichtigen eine Verzögerung zwischen dem Eingangspfad A 222, dem Eingangspfad B 224 und dem Ausgangspfad C 228, bei 272 angezeigt. In diesem Fall gilt X = 0,4 für die Kurve 266a, X = 0,5 für die Kurve 266b und X = 0,6 für die Kurve 266c. Die Mittelungsschaltung 220 wirkt als eine ideale Mittelungsschaltung, wenn ZEIT(A-B) niedrig ist, wie bei 268 angezeigt ist. Mit zunehmender ZEIT(A-B) wirkt die Mittelungsschaltung 220 jedoch nicht ideal, wie bei 270 angezeigt. Die Mittelungsschaltung 220 ist basierend auf der Frequenz des Taktsignals, das korrigiert wird, sowie der erwünschten Menge einer Tastverhältniskorrektur entworfen. Bei einem Ausfuhrungsbeispiel, bei dem die ansteigende Flanke des Signals B 244 der ansteigenden Flanke des Signals A 242 vorauseilt, wird ZEIT(A-C) durch die Zeit zwischen der ansteigenden Flanke des Signals B 244 und der ansteigenden Flanke des Signals C 246 (ZEIT(B-C)) ersetzt.
6 ist ein Zeitdiagramm 280, das ein Ausführungsbeispiel der Zeitgebung von Signalen für die Synchronspiegelverzögerungsschaltung 206 darstellt. Das Zeitdiagramm 280 umfasst ein CLK-Signal 292 auf einem Signalpfad 218, ein SMD_IN-Signal 294 auf einem Signalpfad 216 und ein SMD_OUT-Signal 296 auf einem Signalpfad 208. Das CLK-Signal 292 wird durch eine Verzögerungsschaltung 213 verzögert, um das SMD_IN-Signal 294 verzögert bereitzustellen, wie bei 282 angezeigt ist. Das SMD_OUT-Signal 296 weist eine ansteigende Flanke 288 zu einer Zeit auf, die gleich der Zeit des CLK-Signals 292 an der abfallenden Flanke 284 plus der Zeit zwischen der ansteigenden Flanke 298 des SMD_IN-Signals 294 und der abfallenden Flanke 284 des CLK-Signals 292, wie bei 286 angezeigt, ist. Die Zeit 286 ist gleich der Zeit, die bei 290 angezeigt wird. Dieses Verfahren wird für jeden Zyklus des CLK-Signals 292 wiederholt.
7 ist ein Zeitdiagramm 300, das ein Ausführungsbeispiel der Zeitgebung von Signalen für die Korrekturschaltung 200 darstellt. Das Zeitdiagramm 300 umfasst ein CLK_EXT-Signal 302 auf einem Signalpfad 112, ein bCLK_EXT-Signal 304 auf einem Signalpfad 114, ein DEL_bCLK-Signal 306 auf einem Signalpfad 212, ein SMD_OUT-Signal 296 auf einem Signalpfad 208, ein AVG-Signal 308 auf einem Signalpfad 202, ein CLK-Signal 292 auf einem Signalpfad 218 und ein SMD_IN-Signal 294 auf einem Signalpfad 216.
Das DEL_bCLK-Signal 306 wird durch eine Mittelungsschaltung 210 aus dem bCLK_EXT-Signal 304 erzeugt. Die erste ansteigende Flanke 314 des AVE-Signals 308 wird aus der ansteigenden Flanke 312 des CLK_EXT-Signals 302 erzeugt. Die ansteigende Flanke 314 des AVE-Signals 308 erzeugt die ansteigende Flanke 310 des CLK-Signals 292 durch eine Tastwiederherstellungsschaltung 204. Die ansteigende Flanke 310 des CLK-Signals 292 erzeugt die ansteigende Flanke 316 des SMD_IN-Signals 294 durch eine Verzögerungsschaltung 213. Die abfallende Flanke 324 des CLK-Signals 292 wird durch die Tastwiederherstellungsschaltung 204 aus der ansteigenden Flanke 332 des DEL_bCLK-Signals 306 erzeugt.
Die ansteigende Flanke 318 des SMD_OUT-Signals 296 tritt nach einer Zeit 322 von der abfallenden Flanke 324 des CLK-Signals 292 auf. Die Zeit 322 ist gleich der Zeit 320, die die Zeit zwischen der ansteigenden Flanke 316 des SMD_IN-Signals 294 und der abfallenden Flanke 324 des CLK-Signals 292 ist. Aus der ansteigenden Flanke 318 des SMD_OUT-Signals 296 und der ansteigenden Flanke 326 des CLK_EXT-Signals 302 erzeugt die Mittelungsschaltung 214 eine ansteigende Flanke 328 des AVE-Signals 308. Die ansteigende Flanke 328 des AVE-Signals 308 erzeugt eine ansteigende Flanke 330 des CLK-Signals 292 durch die Tastwiederherstellungsschaltung 204. Das Verfahren wird für jeden Zyklus des CLK_EXT-Signals 302 wiederholt.
8 ist ein Zeitdiagramm 400, das ein Ausführungsbeispiel eines Abschnitts eines CLK-Signals 292 darstellt. Das CLK-Signal 292 umfasst einen logischen Hochzeitabschnitt TH_n-1 402, einen logischen Hochzeitabschnitt TH_n 406, eine Zeit zwischen der ansteigenden Flanke eines SMD_OUT-Signals 296 und der ansteigenden Flanke eines CLK_EXT-Signals 302, als D_n 404 angezeigt, eine Zeit zwischen der ansteigenden Flanke des SMD_OUT-Signals 296 und der ansteigenden Flanke des CLK-Signals 292, angezeigt als C_n 408, und eine Zeit zwischen der ansteigenden Flanke des CLK-Signals 292 und der ansteigenden Flanke des CLK_EXT-Signals 302, angezeigt als R_n 410. Das „n” zeigt die Zyklusnummer für das CLK-Signal 292 an. Die Beziehungen für TH_n-1, TH_n, D_n, C_n und R_n sind wie folgt:
Gleichung II

D_n = (T_cyc – 2·TH_n-1)

Gleichung III

C_n = X·D_n

Gleichung IV

R_n = D_n – C_n

Gleichung V

TH_n = δ·T_cyc + R_n
wobei T_cyc die Zykluszeit des CLK_EXT-Signals 302 ist, δ das Tastverhältnis des CLK_EXT-Signals 302 ist und X die Steigung einer Kurve in dem Graphen 260 für die Mittelungsschaltung 220 ist. Für ein CL_EXT-Signal mit einem Tastverhältnis von 40% δ = 0,4 und X = 0,4 z. B. führt das CLK-Signal 292 zu Folgendem: TH₀ = 0,4·T_cyc, TH₁ = 0,52·T_cyc, TH₂ = 0,448 T_cyc, TH₃ = 0,4912·T_cyc, TH₄ = 0,46528·T_cyc, TH₅ = 0,4803·T_cyc, TH₆ = 0,4718·T_cyc, etc.

9 ist ein Graph 430, der ein Ausführungsbeispiel einer Kurve 436 eines Tastverhältnisprozentsatzes 432 gegenüber einer Zykluszahl 434 darstellt. Der Graph 430 zeigt das Tastverhältnis eines CLK-Signals 292 nach einem Anwenden der Gleichungen II bis V an. Der Tastverhältnisprozentsatz 432 der Kurve 436 schwingt mit zunehmender Zykluszahl um einen Mittelpunkt 438. Nach mehreren Zyklen erreicht die Kurve 436 einen stationären Zustand basierend auf dem Tastverhältnis eines CLK_EXT-Signals 302, dem Wert von X für die Mittelungsschaltung 220 und dem letztendlichen Wert von R_n. Der letztendliche Wert von R_n wird als β bezeichnet. Der Wert für β wird folgendermaßen berechnet:
Gleichung VI

β = (1 – 2·δ)·( 1 – X / 2 – X)

Unter Verwendung der Gleichungen II bis VI kann die letztendliche Menge einer Tastverhältniskorrektur bestimmt werden. Für ein CLK_EXT-Signal mit einem Tastverhältnis von 40% z. B., sowie δ = 0,4 und einer Mittelungsschaltung mit X = 0,6 kann das Tastverhältnis des CLK_EXT-Signals auf 45,7% korrigiert werden. Das entsprechende bCLK_EXT-Signal mit einem Tastverhältnis von 60%, δ = 0,6 und einer Mittelungsschaltung mit X = 0,6 kann auf 54,3% korrigiert werden.
10 ist ein Zeitdiagramm 450, das ein Ausführungsbeispiel der Zeitgebung von Signalen für die Tastverhältniskorrekturschaltung 110 darstellt. Das Zeitdiagramm 450 umfasst ein CLK_EXT-Signal 302 auf einem Signalpfad 112, ein CLK_OUT-Signal 452 auf einem Signalpfad 132, ein bCLK_EXT-Signal 304 auf einem Signalpfad 114, ein bCLK_OUT-Signal 454 auf einem Signalpfad 138 und ein CLK_COR-Signal 456 auf einem Signalpfad 116. Für dieses Ausführungsbeispiel gilt X = 0,6 für die Mittelungsschaltung der Korrekturschaltung 130 und die Mittelungsschaltung der Korrekturschaltung 136. Das Tastverhältnis des CLK_EXT-Signals 302 beträgt 40% und das entsprechende Tastverhältnis des bCLK_EXT-Signals 304 beträgt 60%.
Das CLK_EXT-Signal 302 mit einem Tastverhältnis von 40% wird durch die Korrekturschaltung 130 korrigiert, um ein CLK_OUT-Signal 452 mit einem Tastverhältnis von 45,7% zu erzeugen. Das bCLK_EXT-Signal 304 mit einem Tastverhältnis von 60% wird durch die Korrekturschaltung 136 korrigiert, um ein bCLK_OUT-Signal 454 mit einem Tastverhältnis von 54,3% zu erzeugen. Die ansteigende Flanke 458 des CLK_OUT-Signals 452 erzeugt die ansteigende Flanke 460 des CLK_COR-Signals 456 durch die Tastwiederherstellungsschaltung 134. Die ansteigende Flanke 462 des bCLK_OUT-Signals 454 erzeugt die abfallende Flanke 464 des CLK_COR-Signals 456 durch die Tastwiederherstellungsschaltung 134. Das Verfahren wird für jeden Zyklus des CLK_EXT-Signals 302 wiederholt. Das Tastverhältnis des CLK_COR-Signals 456 beträgt 50%.
11 ist ein Blockdiagramm, das ein Ausführungsbeispiel einer verbesserten Korrekturschaltung 500 darstellt. Die verbesserte Korrekturschaltung 500 kann anstelle der Korrekturschaltung 130 verwendet werden. Die verbesserte Korrekturschaltung 150 kann anstelle der Korrekturschaltung 136 verwendet werden, indem der bCLK_EXT-Signal- und der CLK_EXT-Signaleingang vertauscht werden. Die verbesserte Korrekturschaltung 150 umfasst Korrekturschaltungen 502 und 504 und eine Mittelungsschaltung 510. Die Korrekturschaltung 502 und die Korrekturschaltung 504 ähneln der Korrekturschaltung 200. Die Mittelungsschaltung 510 ahnelt der Mittelungsschaltung 220.
Der bCLK-Eingang der Korrekturschaltung 502 ist elektrisch mit einem bCLK_EXT-Signalpfad 114 gekoppelt und der CLK-Eingang der Korrekturschaltung 502 ist elektrisch mit einem CLK_EXT-Signalpfad 112 gekoppelt. Der Ausgang der Korrekturschaltung 502 ist elektrisch mit einem Eingang A der Mittelungsschaltung 510 durch einen CLK_1OUT-Signalpfad 506 gekoppelt. Der bCLK-Eingang der Korrekturschaltung 504 ist elektrisch mit dem bCLK_EXT-Signalpfad 114 gekoppelt und der CLK-Eingang der Korrekturschaltung 504 ist elektrisch mit dem CLK_EXT-Signalpfad 112 gekoppelt. Der Ausgang der Korrekturschaltung 504 ist elektrisch mit einem Eingang B der Mittelungsschaltung 510 durch einen CLK_2OUT-Signalpfad 508 gekoppelt. Der Ausgang der Mittelungsschaltung 510 ist elektrisch mit einem Signalpfad 512 gekoppelt.
Die Korrekturschaltung 504 wird einen Taktzyklus nach der Korrekturschaltung 502 freigegeben. Das CLK_EXT-Signal wird durch die Korrekturschaltung 502 einer Tastverhältniskorrektur unterzogen, um das CLK_1OUT-Signal an die Mittelungsschaltung 510 durch den Signalpfad 506 auszugeben. Das CLK_EXT-Signal wird ebenso durch die Korrekturschaltung 504 einer Tastverhältniskorrektur unterzogen, um das CLK_2OUT-Signal durch den Signalpfad 508 an die Mittelungsschaltung 510 auszugeben. Das CLK_2OUT-Signal ähnelt dem CLK_1OUT-Signal, ist jedoch gegenüber dem CLK_1OUT-Signal um einen Taktzyklus verzögert. Das CLK_1OUT-Signal und das CLK_2OUT-Signal werden durch die Mittelungsschaltung 510 gemittelt. Die Mittelungsschaltung 510 gibt ein korrigiertes Taktsignal auf dem Signalpfad 512 aus. Die verbesserte Korrekturschaltung 500 kann anstelle der Korrekturschaltung 136 verwendet werden, um das Tastverhältnis des bCLK_EXT-Signals zu korrigieren, indem der bCLK_EXT-Signal- und der CLK_EXT-Signaleingang vertauscht werden.
12 stellt einen Graphen 550 dar, der ein Ausführungsbeispiel einer Kurve 560 eines Tastverhältnisprozentsatzes 552 gegenüber einer Zykluszahl 554 für eine verbesserte Korrekturschaltung 500 darstellt. Die Kurve 556 zeigt das Tastverhältnis 552 des CLK_1OUT-Signals auf dem Signalpfad 506 an. Die Kurve 556 schwingt um einen Mittelpunkt 562, wie z. B. 50%. Eine Kurve 558 zeigt das Tastverhältnis 552 des CLK_2OUT-Signals auf einem Signalpfad 508 an. Die Kurve 558 schwingt ebenso um den Mittelpunkt 562. Die Kurve 558 ähnelt der Kurve 556, ist jedoch um einen Taktzyklus verzögert. Die Kurve 560 zeigt das Tastverhältnis 552 des Ausgangssignals der Mittelungsschaltung 510 auf dem Signalpfad 512 an. Die Kurve 560 ist nahe an dem Mittelpunkt 562. Die verbesserte Korrekturschaltung 500 führt zu einem geringeren Zittern bzw. Jitter in dem Ausgangssignal auf dem Signalpfad 512.
13 ist ein Blockdiagramm, das ein Ausführungsbeispiel einer verbesserten Tastverhältniskorrekturschaltung 600 darstellt. Die verbesserte Tastverhältniskorrekturschaltung 600 umfasst Tastverhältniskorrekturschaltungen 110a und 110b. Die Tastverhältniskorrekturschaltungen 110a und 110b ähneln der Tastverhältniskorrekturschaltung 110.
Der bCLK-Eingang der Tastverhältniskorrekturschaltung 110a ist elektrisch mit einem bCLK_EXT-Signalpfad 114 gekoppelt und der CLK-Eingang der Tastverhältniskorrekturschaltung 110a ist elektrisch mit einem CLK_EXT-Signalpfad 112 gekoppelt. Der CLK_COR-Ausgang der Tastverhältniskorrekturschaltung 110a ist elektrisch mit dem bCLK-Eingang der Tastverhältniskorrekturschaltung 110b durch einen Signalpfad 602 gekoppelt. Der bCLK_COR-Ausgang der Tastverhältniskorrekturschaltung 110a ist elektrisch mit dem CLK-Eingang der Tastverhältniskorrekturschaltung 110b durch einen Signalpfad 604 gekoppelt. Der CLK_COR-Ausgang der Tastverhältniskorrekturschaltung 110b ist elektrisch mit einem CLK_COR-Signalpfad 116 gekoppelt und der bCLK_COR-Ausgang der Tastverhältniskorrekturschaltung 110b ist elektrisch mit einem bCLK_COR-Signalpfad 118 gekoppelt.
Jede geeignete Anzahl von Tastverhältniskorrekturschaltungen 110 kann miteinander als Tastverhältniskorrekturschaltung 110a und Tastverhältniskorrekturschaltung 110b gekoppelt werden, um eine verbesserte Tastverhältniskorrekturschaltung bereitzustellen. Jede nachfolgende Tastverhältniskorrekturschaltung 110 verbessert die Tastverhältniskorrektur der vorherigen Tastverhältniskorrekturschaltung 110 weiter.

Claims

Tastverhältniskorrekturschaltung (110) mit folgenden Merkmalen: einer Mittelungsschaltung, die konfiguriert ist, um ein erstes Signal und ein zweites Signal zu empfangen und ein drittes Signal bereitzustellen; einer Tastwiederherstellungsschaltung, die konfiguriert ist, um das dritte Signal und ein viertes Signal zu empfangen und ein fünftes Signal bereitzustellen, das ein Tastverhältnis aufweist, das näher an 50% ist als das erste Signal; und einer Synchronspiegelverzögerungsschaltung, die konfiguriert ist, um das fünfte Signal zu empfangen und das zweite Signal bereitzustellen.
Tastverhältniskorrekturschaltung (110) gemäß Anspruch 1, bei der das Tastverhältnis des fünften Signals 50% beträgt.
Tastverhältniskorrekturschaltung (110) gemäß Anspruch 1 oder 2, bei der das erste Signal ein Taktsignal aufweist.
Tastverhältniskorrekturschaltung (110) gemäß einem der Ansprüche 1 bis 3, bei der das vierte Signal ein invertiertes Taktsignal aufweist.
Tastverhältniskorrekturschaltung (110) gemäß einem der Ansprüche 1 bis 4, bei der das erste Signal eine erste Flanke aufweist und das zweite Signal eine zweite Flanke aufweist und die Mittelungsschaltung konfiguriert ist, um eine dritte Flanke des dritten Signals zwischen der ersten Flanke und der zweiten Flanke bereitzustellen.
Tastverhältniskorrekturschaltung (110) gemäß Anspruch 5, bei der die dritte Flanke auf halber Strecke zwischen der ersten Flanke und der zweiten Flanke ist.
Tastverhältniskorrekturschaltung (110) gemäß Anspruch 5 oder 6, bei der die erste Flanke eine ansteigende Flanke ist, die zweite Flanke eine ansteigende Flanke ist und die dritte Flanke eine ansteigende Flanke ist.
Tastverhältniskorrekturschaltung (110) gemäß einem der Ansprüche 1 bis 7, bei der das dritte Signal eine erste Flanke aufweist und das vierte Signal eine zweite Flanke aufweist und die Tastwiederherstellungsschaltung konfiguriert ist, um das fünfte Signal, das eine logische Hochzeit aufweist, die gleich einer Zeit zwischen der ersten Flanke und der zweiten Flanke ist, bereitzustellen.
Tastverhältniskorrekturschaltung gemäß Anspruch 8, bei der die erste Flanke eine ansteigende Flanke ist und die zweite Flanke eine ansteigende Flanke ist.
Tastverhältniskorrekturschaltung (110) gemäß einem der Ansprüche 1 bis 9, bei der das fünfte Signal eine abfallende Flanke aufweist und die Synchronspiegelverzögerungsschaltung konfiguriert ist, um ein verzögertes fünftes Signal zu empfangen, das eine ansteigende Flanke aufweist, und das zweite Signal, das eine ansteigende Flanke aufweist, bereitzustellen, zu einer Zeit nach der abfallenden Flanke des fünften Signals, die gleich einer Zeit zwischen der ansteigenden Flanke des verzögerten fünften Signals und der abfallenden Flanke des fünften Signals ist.
Tastverhältniskorrektursystem mit folgenden Merkmalen: einer ersten Schaltung, die konfiguriert ist, um ein Taktsignal zu empfangen und ein korrigiertes Taktsignal auszugeben, das ein erstes Tastverhältnis aufweist, das näher an 50% ist als das Taktsignal; einer zweiten Schaltung, die konfiguriert ist, um ein invertiertes Taktsignal zu empfangen und ein korrigiertes invertiertes Taktsignal auszugeben, das ein zweites Tastverhältnis aufweist, das näher an 50% ist als das invertierte Taktsignal; und einer dritten Schaltung, die konfiguriert ist, um das korrigierte Taktsignal und das korrigierte invertierte Taktsignal zu empfangen und ein erstes Signal bereitzustellen, das ein drittes Tastverhältnis aufweist, das näher an 50% ist als das korrigierte Taktsignal und das korrigierte invertierte Taktsignal, wobei die erste Schaltung folgende Merkmale aufweist: eine Mittelungsschaltung, die konfiguriert ist, um das Taktsignal und ein zweites Signal zu empfangen und ein drittes Signal bereitzustellen; eine Tastwiederherstellungsschaltung, die konfiguriert ist, um das dritte Signal und das invertierte Taktsignal zu empfangen und das korrigierte Taktsignal bereitzustellen; und eine Synchronspiegelverzögerungsschaltung, die konfiguriert ist, um das korrigierte Taktsignal zu empfangen und das zweite Signal bereitzustellen.
Tastverhältniskorrektursystem gemäß Anspruch 11, bei dem die zweite Schaltung folgende Merkmale aufweist: eine Mittelungsschaltung, die konfiguriert ist, um das invertierte Taktsignal und ein zweites Signal zu empfangen und ein drittes Signal bereitzustellen; eine Tastwiederherstellungsschaltung, die konfiguriert ist, um das dritte Signal und das Taktsignal zu empfangen und das korrigierte invertierte Taktsignal bereitzustellen; und eine Synchronspiegelverzögerungsschaltung, die konfiguriert ist, um das korrigierte invertierte Taktsignal zu empfangen und das zweite Signal bereitzustellen.
Tastverhältniskorrektursystem gemäß einem der Ansprüche 11 bis 12, bei dem die dritte Schaltung konfiguriert ist, um das erste Signal bereitzustellen, das einen ersten Übergang an einem Übergang des korrigierten Taktsignals und einen zweiten Übergang an einem Übergang des korrigierten invertierten Taktsignals aufweist.
Tastverhältniskorrektursystem gemäß Anspruch 13, bei dem der erste Übergang eine ansteigende Flanke ist, der zweite Übergang eine abfallende Flanke ist, der Übergang des korrigierten Taktsignals eine ansteigende Flanke ist und der Übergang des korrigierten invertierten Taktsignals eine ansteigende Flanke ist.
Tastverhältniskorrektursystem gemäß einem der Ansprüche 11 bis 14, bei dem das Tastverhältnis des ersten Signals 50% beträgt.
Verfahren zum Korrigieren des Tastverhältnis eines Taktsignals, wobei das Verfahren folgende Schritte aufweist: Mitteln eines Taktsignals und eines zweiten Signals, um ein drittes Signal bereitzustellen; Erzeugen eines korrigierten Taktsignals, das ein Tastverhältnis aufweist, das näher an 50% ist als das Taktsignal, basierend auf dem dritten Signal und einem invertierten Taktsignal; und Synchronspiegelverzögern des korrigierten Taktsignals, um das zweite Signal bereitzustellen.
Verfahren gemäß Anspruch 16, bei dem das Erzeugen des korrigierten Taktsignals ein Erzeugen des korrigierten Taktsignals mit einem Tastverhältnis von 50% aufweist.
Verfahren gemäß Anspruch 16 oder 17, bei dem das Taktsignal eine erste Flanke aufweist und das zweite Signal eine zweite Flanke aufweist und das Mitteln des Taktsignals und des zweiten Signals ein Bereitstellen einer dritten Flanke des dritten Signals zwischen der ersten Flanke und der zweiten Flanke aufweist.
Verfahren gemäß einem der Ansprüche 16 bis 18, bei dem das dritte Signal eine erste Flanke aufweist und das invertierte Taktsignal eine zweite Flanke aufweist und das Erzeugen des korrigierten Taktsignals ein Bereitstellen des korrigierten Taktsignals, das eine logische Hochzeit aufweist, die gleich einer Zeit zwischen der ersten Flanke und der zweiten Flanke ist, aufweist.
Verfahren gemäß einem der Ansprüche 16 bis 19, bei dem das korrigierte Taktsignal eine abfallende Flanke aufweist und das Synchronspiegelverzögern des korrigierten Taktsignals ein Empfangen eines verzögerten korrigierten Taktsignals, das eine ansteigende Flanke aufweist, und ein Bereitstellen des zweiten Signals, das eine ansteigende Flanke aufweist, zu einer Zeit nach der abfallenden Flanke des korrigierten Taktsignals, die gleich einer Zeit zwischen der ansteigenden Flanke des verzögerten korrigierten Taktsignals und der abfallenden Flanke des korrigierten Taktsignals ist, aufweist.
Speichersystem (100) mit folgenden Merkmalen: einer Tastverhältniskorrekturschaltung (110) mit folgenden Merkmalen: einer Mittelungsschaltung, die konfiguriert ist, um ein erstes Signal und ein zweites Signal zu empfangen und ein drittes Signal bereitzustellen; einer Tastwiederherstellungsschaltung, die konfiguriert ist, um das dritte Signal und ein viertes Signal zu empfangen und ein fünftes Signal bereitzustellen, das ein Tastverhältnis aufweist, das näher an 50% ist als das erste Signal; und einer Synchronspiegelverzögerungsschaltung, die konfiguriert ist, um das fünfte Signal zu empfangen und das zweite Signal bereitzustellen; und einer Speicherschaltung (106), die konfiguriert ist, um das fünfte Signal zu empfangen und Daten entweder zu speichern oder wiederzugewinnen.
Speichersystem (100) gemäß Anspruch 21, bei dem die Tastverhältniskorrekturschaltung und die Speicherschaltung (106) ein einzelner Halbleiterchip sind.
Speichersystem (100) gemäß Anspruch 21 oder 22, bei dem die Speicherschaltung einen dynamischen Direktzugriffsspeicher aufweist.
Speichersystem (100) gemäß Anspruch 21 oder 22, bei dem die Speicherschaltung einen synchronen dynamischen Direktzugriffsspeicher aufweist.
Speichersystem (100) gemäß Anspruch 21 oder 22, bei dem die Speicherschaltung einen synchronen dynamischen Doppeldatenraten-Direktzugriffsspeicher aufweist.